JP2024040632A - アンテナ付き半導体装置 - Google Patents

アンテナ付き半導体装置 Download PDF

Info

Publication number
JP2024040632A
JP2024040632A JP2022145101A JP2022145101A JP2024040632A JP 2024040632 A JP2024040632 A JP 2024040632A JP 2022145101 A JP2022145101 A JP 2022145101A JP 2022145101 A JP2022145101 A JP 2022145101A JP 2024040632 A JP2024040632 A JP 2024040632A
Authority
JP
Japan
Prior art keywords
heat sink
semiconductor chip
antenna
semiconductor device
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022145101A
Other languages
English (en)
Inventor
淳也 池田
義弘 中田
伸也 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2022145101A priority Critical patent/JP2024040632A/ja
Priority to EP23178537.9A priority patent/EP4340015A1/en
Priority to US18/332,220 priority patent/US20240088083A1/en
Publication of JP2024040632A publication Critical patent/JP2024040632A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/02—Arrangements for de-icing; Arrangements for drying-out ; Arrangements for cooling; Arrangements for preventing corrosion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/0006—Particular feeding systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q23/00—Antennas with active circuits or circuit elements integrated within them or attached to them
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6672—High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/211—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/215—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H01L2924/14215—Low-noise amplifier [LNA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/061—Two dimensional planar arrays
    • H01Q21/065—Patch antenna array

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Figure 2024040632000001
【課題】小型化が可能なアンテナ付き半導体装置を提供する。
【解決手段】アンテナ付き半導体装置は、第１面及び第２面を有する放熱板と、前記放熱板の第２面側に設けられる半導体チップと、前記放熱板の前記第１面側に位置する第１基板面と、前記第１基板面とは反対側に位置する第２基板面とを有し、樹脂製の絶縁層と金属製の配線層とが積層された配線基板であって、前記放熱板及び前記半導体チップの側面と、前記半導体チップの前記放熱板側とは反対側にある回路面とを覆い、前記第１基板面に前記放熱板の前記第１面を露出させる配線基板と、前記配線基板の前記第２基板面に設けられるアンテナとを有し、前記配線基板は、前記第１基板面に設けられる基板接続部と、前記基板接続部と前記半導体チップの前記回路面に設けられる第１端子とを接続する第１配線と、前記アンテナと前記半導体チップの前記回路面に設けられる第２端子とを接続する第２配線とを有する。
【選択図】図１

Description

本開示は、アンテナ付き半導体装置に関する。
従来より、半導体素子を直接上に搭載するヒートスプレッダと、前記ヒートスプレッダの周囲側面と接触して前記半導体素子の気密性を保持する多層セラミック基板と、前記ヒートスプレッダを下から支え、前記多層セラミック基板の周囲側面と接触し前記多層セラミック基板とほぼ同等の線膨張係数を持つ金属ブロックと、前記多層セラミック基板および前記金属ブロックの下面に接合された複数のはんだボールと、を備えたことを特徴とする半導体パッケージがある（例えば、特許文献１参照）。
特開２０１２－２２２３３１号公報
ところで、従来の半導体パッケージは、多層セラミック基板を用いているため、例えばミリ波帯のような高い周波数に対応可能な小さいサイズの配線等を作製することは困難である。
そこで、小型化が可能なアンテナ付き半導体装置を提供することを目的とする。
本開示の実施形態のアンテナ付き半導体装置は、第１面及び第２面を有する放熱板と、前記放熱板の第２面側に設けられる半導体チップと、前記放熱板の前記第１面側に位置する第１基板面と、前記第１基板面とは反対側に位置する第２基板面とを有し、樹脂製の絶縁層と金属製の配線層とが積層された配線基板であって、前記放熱板及び前記半導体チップの側面と、前記半導体チップの前記放熱板側とは反対側にある回路面とを覆い、前記第１基板面に前記放熱板の前記第１面を露出させる配線基板と、前記配線基板の前記第２基板面に設けられるアンテナとを有し、前記配線基板は、前記第１基板面に設けられる基板接続部と、前記基板接続部と前記半導体チップの前記回路面に設けられる第１端子とを接続する第１配線と、前記アンテナと前記半導体チップの前記回路面に設けられる第２端子とを接続する第２配線とを有する。
小型化が可能なアンテナ付き半導体装置を提供することができる。
実施形態のアンテナ付き半導体装置１００の断面構成の一例を示す図である。 図１における破線の四角で囲む部分を拡大して示す図である。 アンテナ付き半導体装置１００の上面側の平面構成の一例を示す図である。 アンテナ付き半導体装置１００の下面側の平面構成の一例を示す図である。 アンテナ付き半導体装置１００の製造工程の一部を説明する図である。 アンテナ付き半導体装置１００の製造工程の一部を説明する図である。 比較用のアンテナ付き半導体装置１０の構成の一例を示す図である。 実施形態の第１変形例のアンテナ付き半導体装置１００Ｍ１の構成の一例を示す図である。 実施形態の第２変形例のアンテナ付き半導体装置１００Ｍ２の構成の一例を示す図である。 実施形態の第２変形例の他のアンテナ付き半導体装置１００Ｍ３の構成の一例を示す図である。
以下、本開示のアンテナ付き半導体装置を適用した実施形態について説明する。
以下、本開示のアンテナ付き半導体装置を適用した実施形態について説明する。以下では、同一の要素に同一の符号を付して、重複する説明を省略する場合がある。
以下では、ＸＹＺ座標系を定義して説明する。Ｘ軸に平行な方向（Ｘ方向）、Ｙ軸に平行な方向（Ｙ方向）、Ｚ軸に平行な方向（Ｚ方向）は、互いに直交する。Ｘ方向は第１軸方向の一例であり、Ｙ方向は第２軸方向の一例であり、Ｚ方向は第３軸方向の一例である。また、以下では、説明の便宜上、－Ｚ方向側を下側又は下、＋Ｚ方向側を上側又は上と称す場合がある。また、平面視とはＸＹ面視することをいう。また、以下では構成が分かりやすくなるように各部の長さ、太さ、厚さ等を誇張して示す場合がある。また、平行、直角、直交、水平、垂直、上下等の文言は、実施形態の効果を損なわない程度のずれを許容するものとする。
また、以下では、「ミリ波」又は「ミリ波帯」というときは、３０ＧＨｚ～３００ＧＨｚの周波数帯域に加えて、２４ＧＨｚ～３０ＧＨｚの準ミリ波帯も含むものとする。
実施形態のアンテナ付き半導体装置のアンテナが送信又は受信する電波は、一例として、第六世代移動通信システム（６Ｇ）等のミリ波帯であって、４０ＧＨｚ以上の周波数帯域の電波であることとして説明する。しかしながら、実施形態のアンテナ付き半導体装置のアンテナが送信又は受信する電波は、第五世代移動通信システム（５Ｇ）等のミリ波帯や、Ｓｕｂ－６を含む１ＧＨｚ～３０ＧＨｚの周波数帯域の電波であってもよい。
＜実施形態＞
図１は、実施形態のアンテナ付き半導体装置１００の断面構成の一例を示す図である。図２は、図１における破線の四角で囲む部分を拡大して示す図である。図３は、アンテナ付き半導体装置１００の上面側の平面構成の一例を示す図である。図４は、アンテナ付き半導体装置１００の下面側の平面構成の一例を示す図である。図１に示す断面は、図３及び図４におけるＡ－Ａ矢視断面である。
アンテナ付き半導体装置１００は、放熱板１１０と、半導体チップ１２０と、配線基板１３０と、アンテナ１４０と、複数のＢＧＡ(Ball Grid Array)１５０を含む。アンテナ付き半導体装置１００は、ＲＦ(Radio Frequency)ボード５０の上にＢＧＡ１５０を介して実装されている。
アンテナ付き半導体装置１００は、パッケージ内にＲＦアンテナとしてのアンテナ１４０を内包した半導体パッケージ(Antenna in Package: AiP)である。アンテナ付き半導体装置１００は、一例として基地局のフロントエンドの無線ユニット(Radio Unit: RU)に搭載可能な無線通信装置であり、ＲＦボード５０は、基地局のマザーボードである。
ＡｉＰは、信号を内包する半導体チップ１２０で増幅し、アンテナ１４０から電波を放射する構造になっている。近年の５Ｇ以降の用途では、超高速通信、超低遅延、多数同時接続に対応して行くためにミリ波帯周波数の活用が進んでいる。基地局用のＡｉＰでは高出力を実現するために、パワーアンプなどの発熱部を内包するＲＦチップをアンテナ１４０の近傍に配置し、低損出かつ高い出力の電波をアンテナ１４０から放射可能にする必要がある。実施形態のアンテナ付き半導体装置１００は、このようなニーズに応えるべく、半導体チップ１２０の熱を効率よく外部に放出することが可能にしている。
ＲＦボード５０は、放熱板５１と端子５２とを有する。放熱板５１は、ＲＦボード５０に設けられ、アンテナ付き半導体装置１００の放熱板１１０にＢＧＡ１５０を介して接続されている。放熱板５１は、放熱板１１０からＢＧＡ１５０を介して伝達される熱をＲＦボード５０の外部に放熱するために設けられている。放熱板５１は、熱伝導性の高い金属で形成されていることが好ましく、一例として、アルミニウム又は銅等の金属で形成すればよい。
端子５２は、ＲＦボード５０の上面に設けられており、ＢＧＡ１５０を介して配線基板１３０の配線Ａに接続されている。配線Ａは半導体チップ１２０の上面である回路面１２０Ｕの端子１２１に接続されている。端子１２１は、半導体チップ１２０の内部の回路に接続されている。
放熱板１１０は、下面１１０Ｌ及び上面１１０Ｕを有する板状のヒートスプレッダである。下面１１０Ｌは第１面の一例であり、上面１１０Ｕは第２面の一例である。放熱板１１０は、熱伝導性の高い金属で形成されていることが好ましく、一例として、アルミニウム又は銅等の金属で形成すればよい。放熱板１１０は、半導体チップ１２０の下側に位置し、一例として、上面１１０Ｕは、半導体チップ１２０の下面と接している。
放熱板１１０は、側面が配線基板１３０によって覆われており、下面１１０Ｌは、図４に示すように配線基板１３０の下面１３０Ｌから露出する。放熱板１１０は、一例として、配線基板１３０の最下部に位置する整合回路１３４と高さ方向（Ｚ方向）において重複する位置にあり、一例として、整合回路１３４を構築する配線層及びビアとともに、同一の金属材料によって形成されている。
半導体チップ１２０は、半導体製造工程によって作製されるＲＦＩＣであり、一例としてシリコン基板等をベースにして作製される。半導体チップ１２０は、放熱板１１０の上に設けられており、放熱板１１０の上面１１０Ｕに接する下面と、回路面１２０Ｕと、内部に設けられる回路部１２０Ａと、端子１２１、１２２とを有する。回路面１２０Ｕは、半導体チップ１２０の上面であり、半導体チップ１２０の端子１２１、１２２が設けられている。端子１２１は第１端子の一例であり、端子１２２は第２端子の一例である。
回路部１２０Ａは、送信用のパワーアンプ及び受信用のＬＮＡ(Low Noise Filter)等の無線通信用の回路であり、図示を省略する配線等を介して端子１２１、１２２に接続されている。
端子１２１（図２参照）は、半導体チップ１２０の内部では、回路部１２０Ａに接続されている。端子１２１は、半導体チップ１２０の外部では、配線基板１３０の配線Ａに接続され、配線Ａは、ＢＧＡ１５０を介してＲＦボード５０の端子５２に接続されている。このため、回路部１２０Ａは、配線Ａを介して、ＲＦボード５０の端子５２に接続されている。
端子１２２は、半導体チップ１２０の内部では、回路部１２０Ａに接続されている。端子１２２は、半導体チップ１２０の外部では、配線基板１３０の配線Ｂに接続され、配線Ｂは配線基板１３０の上面に設けられる複数のアンテナ１４０に接続されている。このため、回路部１２０Ａは、配線Ｂを介して複数のアンテナ１４０に接続されている。配線Ｂは、給電ラインである。
配線基板１３０は、下面１３０Ｌ、上面１３０Ｕ、絶縁層１３１、配線層１３２、ビア１３３、及び整合回路１３４を有する。下面１３０Ｌは、第１基板面の一例であり、上面１３０Ｕは、第２基板面の一例である。配線基板１３０は、複数の絶縁層１３１と、複数の配線層（配線層１３２及び及び整合回路１３４）とを交互に重ね合わせ、複数の配線層（配線層１３２及び及び整合回路１３４）の間をビア１３３で接続した構成を有する。このような配線基板１３０は、再配線を作製する製造工程で作製可能である。
配線基板１３０は、平面視のサイズが放熱板１１０及び半導体チップ１２０よりも大きく、Ｚ方向の高さも放熱板１１０及び半導体チップ１２０よりも高い。配線基板１３０は、放熱板１１０及び半導体チップ１２０の側面と、半導体チップ１２０の放熱板１１０側とは反対側にある回路面１２０Ｕとを覆い、下面１３０Ｌに放熱板１１０の下面１１０Ｌを露出させる。
ここで、複数の絶縁層１３１のうちの半導体チップ１２０と同じ高さにある１枚の絶縁層１３１を絶縁層１３１Ａとして区別する。絶縁層１３１Ａは、配線基板１３０に含まれる複数の絶縁層１３１のうちの１つであり、複数の絶縁層１３１のうちで最も厚さが厚い絶縁層である。絶縁層１３１Ａ以外の絶縁層１３１は、一例として、エポキシ樹脂にアルミナ等のフィラーを混入したフィルム材料（例えば味の素ファインテクノ株式会社製のＡＢＦ材）、又は、ポリイミドフィルム等の樹脂膜材料を用いた構造を有する。絶縁層１３１Ａは、エポキシ樹脂等にアルミナ等のフィラーを混入したモールド剤で作製可能である。ただし、絶縁層１３１Ａは、絶縁層１３１Ａ以外の絶縁層１３１と同様に、エポキシ樹脂にアルミナ等のフィラーを混入したフィルム材料、又は、ポリイミドフィルム等の樹脂膜材料を用いた構造であってもよい。
配線層１３２は、一例として銅製（銅箔パターン）であり、配線基板１３０に設けられるすべての複数の配線層のうちの主に半導体チップ１２０の上面よりも上方に設けられる配線層である。
ビア１３３は、一例として銅製であり、複数の配線層１３２の間と、配線層１３２と整合回路１３４との間を接続している。ビア１３３は、小径の貫通ビアである。
整合回路１３４は、配線基板１３０に設けられるすべての複数の配線層のうちの最も下方に位置する何層かの配線層と、ビア１３３によって構築される。整合回路１３４は、一例として銅製である。整合回路１３４は、配線層１３２及びビア１３３と、ＢＧＡ１５０との間のインピーダンス整合を取るために設けられている整合回路であり、例えば、銅箔パターンで形成されるキャパシンス成分や、インダクタンス成分を有する。
上述のような構成の配線基板１３０において、絶縁層１３１、配線層１３２、ビア１３３、及び整合回路１３４のうちの一部で構成される配線Ａ（図２参照）は、半導体チップ１２０の端子１２１と、ＲＦボード５０の端子５２に接続されるＢＧＡ１５０とを接続する。また、絶縁層１３１、配線層１３２、及びビア１３３のうちの一部で構成される配線Ｂ（図２参照）は、半導体チップ１２０の端子１２２と、複数のアンテナ１４０とを接続する。
アンテナ１４０は、配線基板１３０の上面１３０Ｕに複数設けられているパッチアンテナである。アンテナ１４０は、再配線を作製する製造工程で、配線層１３２及びビア１３３と同様に、一例として銅製であり、銅箔パターンとして作製可能である。ここでは、一例として、アンテナ付き半導体装置１００が４つのアンテナ１４０を含む形態について説明するが、アンテナ付き半導体装置１００は、少なくとも２つ以上のアンテナ１４０を含んでいればよい。
４つのアンテナ１４０から放射される電波は、ビームフォーミングによって１本のビームを形成し、４つのアンテナ１４０から放射する電波の位相を回路部１２０Ａが制御することによって、ビームの角度を変更することができる。
複数のＢＧＡ１５０は、図１、図２、及び図４に示すように、放熱板１１０の下面１１０Ｌと、配線基板１３０の下面１３０Ｌ（最も下層の配線層の下面）とに設けられている。下面１１０Ｌに設けられるＢＧＡ１５０と、下面１３０Ｌに設けられるＢＧＡ１５０とは、一例として、同一種類である。同一種類とは、サイズ及び材質が同一であり、個々を区別することなく利用可能であることをいう。なお、放熱板１１０の下面１１０Ｌのうち、ＢＧＡ１５０が接続される部分は、基板接続部の一例である。また、放熱板１１０の下面１１０Ｌに、ＢＧＡ１５０が接続される端子を設けてもよい。この場合は、下面１１０Ｌに設けられる端子が基板接続部の一例である。
図４に示すように、平面視で放熱板１１０と重なる位置に設けられる複数のＢＧＡ１５０は、図１及び図２に示すように、放熱板１１０の下面１１０Ｌと、ＲＦボード５０の放熱板５１の上面との間に設けられている。このため、放熱板１１０は、放熱板５１にＢＧＡ１５０を介して直接的に接続されている。放熱板１１０の熱は、ＢＧＡ１５０を介して放熱板５１に伝達され、放熱板５１から空気中に放熱される。また、一部の熱は、放熱板１１０及びＢＧＡ１５０から空気中に放熱される。
このように、アンテナ付き半導体装置１００の下面に露出する放熱板１１０は、下面１１０Ｌに接続されるＢＧＡ１５０によって最短の経路でＲＦボード５０の放熱板５１に接続されるため、熱抵抗が小さい状態で放熱板５１に接続される。このため、放熱板１１０の熱を効率的にアンテナ付き半導体装置１００の外部に放熱可能である。
このようなアンテナ付き半導体装置１００は、次のようにして作製可能である。図５Ａ及び図５Ｂは、アンテナ付き半導体装置１００の製造工程の一部を説明する図である。
アンテナ付き半導体装置１００を作製するには、一例として、まず図５Ａに示すように、半導体チップ１２０と同じ高さの絶縁層１３１Ａと、絶縁層１３１Ａよりも上側の複数の絶縁層１３１と、複数の配線層１３２と、複数のビア１３３と、アンテナ１４０とを再配線の製造工程（ビルドアップ製造工程）によって作製する。絶縁層１３１Ａをモールド剤で作製する場合には、金型等を用いて半導体チップ１２０と同じ高さの絶縁層１３１Ａを作製すればよい。半導体チップ１２０及び絶縁層１３１Ａの上に、複数の絶縁層１３１と、複数の配線層１３２と、複数のビア１３３と、アンテナ１４０とを作製すればよい。
次に、図５Ｂに示すように、半導体チップ１２０及び絶縁層１３１Ａの下に、複数の絶縁層１３１と、整合回路１３４とを再配線の製造工程で作製すればよい。この工程では、配線層とビアで整合回路１３４を作製すればよい。また、整合回路１３４の配線層及びビアを作製する工程と同一の工程で放熱板１１０を形成することができ、放熱板１１０の製造が容易である。なお、図５に示す工程は、実際には、天地を反転させた状態で行えばよい。
＜比較用のアンテナ付き半導体装置１０＞
ここで、図６を用いて、比較用のアンテナ付き半導体装置１０について説明する。図６は、比較用のアンテナ付き半導体装置１０の構成の一例を示す図である。図６に示す比較用のアンテナ付き半導体装置１０は、従来技術ではなく、比較用に示す構成であり、公知ではない。
比較用のアンテナ付き半導体装置１０は、実施形態のアンテナ付き半導体装置１００と同様にＲＦボード５０の上に実装されている。比較用のアンテナ付き半導体装置１０は、放熱部１１、半導体チップ１２、パッケージ部１３、アンテナ１４０、及びＢＧＡ１５０を含む。
放熱部１１は、熱伝導層１１Ａ及び熱伝導ビア１１Ｂを有する。半導体チップ１２は、実施形態の半導体チップ１２０と同様であるが、回路面は下面に設けられている。パッケージ部１３は、絶縁層１３Ａ、モールド樹脂部１３Ｂ、絶縁層１３Ｃ、及び樹脂層１３Ｄを有する。
半導体チップ１２の下面の端子は、絶縁層１３Ａに設けられた配線及びビアを介してＢＧＡ１５０に接続されるとともに、アンテナ１４０に接続されている。半導体チップ１２の側面は、モールド樹脂部１３Ｂによって覆われている。半導体チップ１２の上面には、絶縁層１３Ｃ内に設けられた熱伝導層１１Ａが接続されている。熱伝導層１１Ａは、モールド樹脂部１３Ｂを上下方向に貫通する熱伝導ビア１１Ｂに接続されており、熱伝導ビア１１Ｂの下端は、絶縁層１３Ａに設けられた配線及びビアと、ＢＧＡ１５０とを介して、ＲＦボード５０の放熱板５１に接続されている。
比較用のアンテナ付き半導体装置１０は、半導体チップ１２の上面側から放熱部１１（熱伝導層１１Ａ及び熱伝導ビア１１Ｂ）を介して熱を放熱板５１に逃がす構造であるため、放熱経路が狭くて長いことによって、熱抵抗が大きい。このため、比較用のアンテナ付き半導体装置１０は、十分な放熱性を確保することができず、高出力のＲＦＩＣチップを実装する構成には向いていない。また、アンテナ１４０は、半導体チップ１２の下面の端子に接続されているため、図示しない配線が長く、ミリ波帯には不向きである。
これに対して、実施形態のアンテナ付き半導体装置１００は、図１に示すように、半導体チップ１２０の下面が、ＢＧＡ１５０を介してＲＦボード５０の放熱板５１に接続されており、ＢＧＡ１５０は十分に幅広くて短い放熱経路である。このため、実施形態のアンテナ付き半導体装置１００は、半導体チップ１２０の放熱を効率的にＲＦボード５０の放熱板５１に伝達可能であり、高出力のＲＦＩＣチップを実装する構成には向いている。すなわち、実施形態のアンテナ付き半導体装置１００は、比較用のアンテナ付き半導体装置１０よりも半導体チップ１２０の放熱性が非常に高い。また、半導体チップ１２０とアンテナ１４０との間の距離が短いため、ミリ波帯に適している。
そして、実施形態のアンテナ付き半導体装置１００では、放熱板１１０及び半導体チップ１２０の側面と、半導体チップ１２０の上面（回路面）とは、樹脂製の絶縁層１３１と金属製の配線層１３２とが積層された配線基板１３０によって覆われ、配線基板１３０の下面１３０Ｌから放熱板１１０の下面１１０Ｌが露出している。配線基板１３０の下面１３０Ｌにある最も下層の配線層の下面と半導体チップ１２０の回路面１２０Ｕに設けられる端子１２１とは配線Ａによって接続され、アンテナ１４０と半導体チップ１２０の回路面１２０Ｕに設けられる端子１２２とは配線Ｂによって接続される。このため、実施形態のアンテナ付き半導体装置１００は、樹脂製の絶縁層１３１と金属製の配線層１３２とが積層された配線基板１３０を利用して小型化が可能である。
＜効果＞
したがって、小型化が可能なアンテナ付き半導体装置１００を提供することができる。
また、整合回路１３４の配線層及びビアを作製する工程と同一の工程で放熱板１１０を形成可能であるため、放熱板１１０の製造が容易である。例えば、銅製の板状のブロックを放熱板として用いて、周囲に再配線の製造工程で絶縁層及び配線層を作製する場合、及び、配線基板の一部を除去して放熱板としての板状のブロックを埋め込む場合に比べて、工程が大幅に短縮され、アンテナ付き半導体装置１００の全体の製造が容易になる。
また、半導体チップ１２０とアンテナ１４０との間の距離が短いため、ミリ波帯であって、特に４０ＧＨｚ以上で、６Ｇとしての利用が期待される周波数帯域の電波で通信を行う場合に、半導体チップ１２０とアンテナ１４０との間の距離を短くでき、低損出かつ高い出力の電波をアンテナ１４０から放射可能である。
また、同一種類の複数のＢＧＡ１５０をさらに含み、複数のＢＧＡ１５０は、配線基板１３０の下面１３０Ｌの基板接続部と、放熱板１１０の下面１１０Ｌとに設けられる。配線基板１３０の下面１３０Ｌの基板接続部と、放熱板１１０の下面１１０Ｌとに同一種類の複数のＢＧＡ１５０を設ければよいため、小型化が可能で製造が容易なアンテナ付き半導体装置１００を提供することができる。また、同一種類の複数のＢＧＡ１５０を用いることで、配線基板１３０の内部における配線及びビアの取り回しの自由度が上昇し、様々な回路設計に柔軟に対応可能になる。
また、配線基板１３０の下面１３０Ｌの基板接続部と、放熱板１１０の下面１１０Ｌとに同一種類の複数のＢＧＡ１５０を設ける構成であるため、配線基板１３０の下面１３０Ｌと、放熱板１１０の下面１１０Ｌとの高さを揃えればよく、製造管理が容易になる。また、同一種類の複数のＢＧＡ１５０を設けることにより、製造コストの低下を図ることができる。また、配線基板１３０の下面１３０Ｌにある最も下層の配線層の下面と、ＲＦボード５０の端子５２との間と、放熱板１１０の下面１１０Ｌと、ＲＦボード５０の放熱板５１の上面との間とを、同一種類のＢＧＡ１５０で接続することができるため、ＲＦボード５０への実装が容易である。
また、配線基板１３０は、再配線層によって構築されているため、アンテナ付き半導体装置１００の小型化が可能であるとともに、半導体チップ１２０の上面である回路面の端子１２１から配線基板１３０の下面１３０Ｌまでの配線Ａを容易に作製することができる。
＜第１変形例＞
図７は、実施形態の第１変形例のアンテナ付き半導体装置１００Ｍ１の構成の一例を示す図である。アンテナ付き半導体装置１００Ｍ１は、放熱板１１０と半導体チップ１２０との間に設けられる熱伝導部材１６０をさらに含む。熱伝導部材１６０の硬度は、放熱板１１０及び半導体チップ１２０の硬度よりも低い。熱伝導部材１６０は、半導体チップ１２０と放熱板１１０との線膨張係数の差、又は、製造時に加わる応力等によって、半導体チップ１２０と放熱板１１０との間のストレスによる破壊を抑制するために、設けられている。半導体装置１００Ｍ１の全体における応力等に対する耐性を向上させることができる。
熱伝導部材１６０としては、ＴＩＭ材(Thermal Interface Material）を用いることができる、ＴＩＭ材としては例えば、デクセリアルズ社のシリコーンタイプ熱伝導シート、コスモ石油社等から上市されている熱硬化型のＴＩＭ材などが考えられる。放熱板１１０及び半導体チップ１２０よりも硬度が低い物であればここに例示した材料でなくてもよい。
放熱板１１０及び半導体チップ１２０の硬度よりも低い硬度を有する熱伝導部材１６０を含むことにより、半導体チップ１２０が発熱して高温になっても、放熱板１１０と半導体チップ１２０との界面における破損を抑制できる。このため、用途に応じて、放熱板１１０と半導体チップ１２０との界面における破損を抑制する必要がある場合に、熱伝導部材１６０を設ければよい。なお、アンテナ付き半導体装置１００Ｍ１は、図５Ａの製造工程の後に、半導体チップ１２０の下面に熱伝導部材１６０を取り付けてから、熱伝導部材１６０の下面に放熱板１１０を形成すればよい。
＜第２変形例＞
図８は、実施形態の第２変形例のアンテナ付き半導体装置１００Ｍ２の構成の一例を示す図である。アンテナ付き半導体装置１００Ｍ２は、図１に示す放熱板１１０を放熱板１１０Ａに交換した構成を有する。
放熱板１１０Ａは、上面のサイズが半導体チップ１２０の平面サイズと等しく、下面に向かってテーパ状に広がった構成を有する。放熱板１１０Ａの形状は、下方に向かって広がる四角錐台の形状である。放熱板１１０Ａの上面は、半導体チップ１２０の下面と位置を合わせて配置されるため、平面視において、放熱板１１０Ａの下面の外縁は、半導体チップ１２０を内包する。
すなわち、放熱板１１０Ａの上面は、平面視で半導体チップ１２０の全体と重なっており、かつ、放熱板１１０Ａの上面のサイズは、平面視における半導体チップ１２０と等しい。また、放熱板１１０Ａの下面のサイズは、平面視における半導体チップ１２０のサイズよりも大きい。
このため、放熱板１１０がより多くのＢＧＡ１５０と接続され、放熱性を向上させることができる。実施形態の第２変形例のアンテナ付き半導体装置１００Ｍ２は、比較用のアンテナ付き半導体装置１０に比べて、半導体チップ１２０からＲＦボード５０の放熱板５１までの熱抵抗を１／４～１／５に低減できる。半導体チップ１２０のより高い発熱に耐えられるパッケージが可能となるので、半導体チップ１２０の出力を上げることが可能になり、より高性能な基地局向けのアンテナ付き半導体装置１００Ｍ２を提供できる。また、より高性能な基地局を提供することが可能になる。
なお、放熱板１１０Ａは、図９に示すように、上面と下面のサイズが等しくてもよい。図９は、実施形態の第２変形例の他のアンテナ付き半導体装置１００Ｍ３の構成の一例を示す図である。アンテナ付き半導体装置１００Ｍ３は、図８に示す放熱板１１０Ａを放熱板１１０Ｂに交換した構成を有する。
放熱板１１０Ｂの上面と下面のサイズは等しく、かつ、放熱板１１０Ｂは、平面視で半導体チップ１２０の全体と重なっている。すなわち、放熱板１１０Ａの上面は、平面視で半導体チップ１２０の全体と重なっており、かつ、放熱板１１０Ａの上面のサイズは、平面視における半導体チップ１２０のサイズよりも大きい。また、放熱板１１０Ａの下面のサイズは、平面視における半導体チップ１２０のサイズよりも大きい。
このため、放熱板１１０がより多くのＢＧＡ１５０と接続され、放熱性を向上させることができる。
図８及び図９に示すアンテナ付き半導体装置１００Ｍ２及び１００Ｍ３では、放熱板１１０Ａの上面は、平面視で半導体チップ１２０の全体と重なっており、かつ、放熱板１１０Ａの上面のサイズは、平面視における半導体チップ１２０のサイズ以上であることになる。
以上、本開示の例示的な実施形態のアンテナ付き半導体装置について説明したが、本開示は、具体的に開示された実施形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。
以上の実施形態に関し、さらに以下の付記を開示する。
（付記１）
第１面及び第２面を有する放熱板と、
前記放熱板の第２面側に設けられる半導体チップと、
前記放熱板の前記第１面側に位置する第１基板面と、前記第１基板面とは反対側に位置する第２基板面とを有し、絶縁層と配線層とが積層された配線基板であって、前記放熱板及び前記半導体チップの側面と、前記半導体チップの前記放熱板側とは反対側にある回路面とを覆い、前記第１基板面に前記放熱板の前記第１面を露出させる配線基板と、
前記配線基板の前記第２基板面に設けられるアンテナと
を有し、
前記配線基板は、
前記第１基板面に設けられる基板接続部と、
前記基板接続部と前記半導体チップの前記回路面に設けられる第１端子とを接続する第１配線と、
前記アンテナと前記半導体チップの前記回路面に設けられる第２端子とを接続する第２配線と
を有する、アンテナ付き半導体装置。
（付記２）
同一種類の複数の接合端子をさらに含み、
前記複数の接合端子は、前記第１基板面の前記基板接続部と、前記放熱板の前記第１面とに設けられる、付記１に記載のアンテナ付き半導体装置。
（付記３）
前記放熱板の前記第２面は、平面視で前記半導体チップの全体と重なっており、かつ、前記第２面のサイズは、平面視における前記半導体チップのサイズ以上であり、
前記放熱板の前記第１面のサイズは、平面視における前記半導体チップのサイズよりも大きい、付記１に記載のアンテナ付き半導体装置。
（付記４）
前記半導体チップと前記放熱板との間に設けられる熱伝導部材をさらに含み、
前記熱伝導部材の硬度は、前記放熱板及び前記半導体チップの硬度よりも低い、付記１に記載のアンテナ付き半導体装置。
（付記５）
前記配線基板は、再配線層によって構築されている、付記１乃至４のいずれか１項に記載のアンテナ付き半導体装置。
（付記６）
前記放熱板と、前記配線基板のうちの前記放熱板と同じ高さにある金属層は、同一の金属材料によって形成されている、付記５に記載のアンテナ付き半導体装置。
１００ アンテナ付き半導体装置
１１０ 放熱板
１１０Ｌ 下面
１１０Ｕ 上面
１２０ 半導体チップ
１２０Ｕ 回路面
１３０ 配線基板
１３０Ｌ 下面
１３０Ｕ 上面
１３１ 絶縁層
１３２ 配線層
１３３ ビア
１３４ 整合回路
１４０ アンテナ
１５０ ＢＧＡ

Claims (5)

  1. 第１面及び第２面を有する放熱板と、
    前記放熱板の第２面側に設けられる半導体チップと、
    前記放熱板の前記第１面側に位置する第１基板面と、前記第１基板面とは反対側に位置する第２基板面とを有し、樹脂製の絶縁層と金属製の配線層とが積層された配線基板であって、前記放熱板及び前記半導体チップの側面と、前記半導体チップの前記放熱板側とは反対側にある回路面とを覆い、前記第１基板面に前記放熱板の前記第１面を露出させる配線基板と、
    前記配線基板の前記第２基板面に設けられるアンテナと
    を有し、
    前記配線基板は、
    前記第１基板面に設けられる基板接続部と、
    前記基板接続部と前記半導体チップの前記回路面に設けられる第１端子とを接続する第１配線と、
    前記アンテナと前記半導体チップの前記回路面に設けられる第２端子とを接続する第２配線と
    を有する、アンテナ付き半導体装置。
  2. 同一種類の複数の接合端子をさらに含み、
    前記複数の接合端子は、前記第１基板面の前記基板接続部と、前記放熱板の前記第１面とに設けられる、請求項１に記載のアンテナ付き半導体装置。
  3. 前記放熱板の前記第２面は、平面視で前記半導体チップの全体と重なっており、かつ、前記第２面のサイズは、平面視における前記半導体チップのサイズ以上であり、
    前記放熱板の前記第１面のサイズは、平面視における前記半導体チップのサイズよりも大きい、請求項１に記載のアンテナ付き半導体装置。
  4. 前記半導体チップと前記放熱板との間に設けられる熱伝導部材をさらに含み、
    前記熱伝導部材の硬度は、前記放熱板及び前記半導体チップの硬度よりも低い、請求項１に記載のアンテナ付き半導体装置。
  5. 前記配線基板は、再配線層によって構築されている、請求項１乃至４のいずれか１項に記載のアンテナ付き半導体装置。
JP2022145101A 2022-09-13 2022-09-13 アンテナ付き半導体装置 Pending JP2024040632A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022145101A JP2024040632A (ja) 2022-09-13 2022-09-13 アンテナ付き半導体装置
EP23178537.9A EP4340015A1 (en) 2022-09-13 2023-06-09 Semiconductor device with antenna
US18/332,220 US20240088083A1 (en) 2022-09-13 2023-06-09 Semiconductor device with antenna

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022145101A JP2024040632A (ja) 2022-09-13 2022-09-13 アンテナ付き半導体装置

Publications (1)

Publication Number Publication Date
JP2024040632A true JP2024040632A (ja) 2024-03-26

Family

ID=86760262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022145101A Pending JP2024040632A (ja) 2022-09-13 2022-09-13 アンテナ付き半導体装置

Country Status (3)

Country Link
US (1) US20240088083A1 (ja)
EP (1) EP4340015A1 (ja)
JP (1) JP2024040632A (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5858637B2 (ja) 2011-04-14 2016-02-10 三菱電機株式会社 半導体パッケージ
KR20190018812A (ko) * 2017-08-16 2019-02-26 삼성전기주식회사 반도체 패키지와 이를 구비하는 전자 기기
CN114068436A (zh) * 2020-07-30 2022-02-18 庆鼎精密电子（淮安）有限公司 封装电路结构及其制作方法
US20220209391A1 (en) * 2020-12-30 2022-06-30 Texas Instruments Incorporated Antenna in package having antenna on package substrate

Also Published As

Publication number Publication date
EP4340015A1 (en) 2024-03-20
US20240088083A1 (en) 2024-03-14

Similar Documents

Publication Publication Date Title
CN110034077B (zh) 半导体封装
KR101434003B1 (ko) 반도체 패키지 및 그 제조 방법
JP5308512B2 (ja) リング・キャビティ及び／又はオフセット・キャビティにおける集積開口部結合型パッチ・アンテナを有する無線周波数（ｒｆ）集積回路（ｉｃ）パッケージ
US8648454B2 (en) Wafer-scale package structures with integrated antennas
KR101709579B1 (ko) Rf 패키지 조립체
WO2010050087A1 (ja) 積層型半導体装置及びその製造方法
JP4628469B2 (ja) マイクロ波及びミリ波システム強化用インダクタンス低減接続構造
US8811031B2 (en) Multichip module and method for manufacturing the same
JP2020205340A (ja) 半導体装置、及び、半導体装置の製造方法
CN107732373B (zh) 一种微波垂直互连陶瓷连接结构
EP2469592A1 (en) Integrated circuit chip package device
KR102328997B1 (ko) 방열부를 갖는 전자 소자 모듈 및 그 제조 방법
JP2024040632A (ja) アンテナ付き半導体装置
JP2003188342A (ja) 半導体装置
JP4894347B2 (ja) 半導体集積回路素子搭載用基板および半導体装置
US11245177B1 (en) Wireless communication module
JP2011077075A (ja) 発熱性電子素子内蔵のモジュール基板及びその製造方法
US11166368B2 (en) Printed circuit board and semiconductor package including the same
JP2008047771A (ja) 半導体装置
CN115527979A (zh) 半导体封装
TWI790054B (zh) 天線整合式封裝結構
US12009341B2 (en) Integrated antenna package structure
JP2002329803A (ja) 電子回路モジュールおよびその製造方法
CN109872987B (zh) 带有散热结构的系统封装板卡结构及其制作方法
US20230309267A1 (en) Semiconductor apparatus and electronic apparatus