JP4628469B2 - マイクロ波及びミリ波システム強化用インダクタンス低減接続構造 - Google Patents

マイクロ波及びミリ波システム強化用インダクタンス低減接続構造 Download PDF

Info

Publication number
JP4628469B2
JP4628469B2 JP2008515735A JP2008515735A JP4628469B2 JP 4628469 B2 JP4628469 B2 JP 4628469B2 JP 2008515735 A JP2008515735 A JP 2008515735A JP 2008515735 A JP2008515735 A JP 2008515735A JP 4628469 B2 JP4628469 B2 JP 4628469B2
Authority
JP
Japan
Prior art keywords
dielectric layer
pocket
integrated circuit
microwave
millimeter wave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008515735A
Other languages
English (en)
Other versions
JP2008543248A (ja
JP2008543248A5 (ja
Inventor
メイソン，ジェイムズ，エス
ベディンガー，ジョン，マイケル
ラジェンドラン，ラジ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Raytheon Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raytheon Co filed Critical Raytheon Co
Publication of JP2008543248A publication Critical patent/JP2008543248A/ja
Publication of JP2008543248A5 publication Critical patent/JP2008543248A5/ja
Application granted granted Critical
Publication of JP4628469B2 publication Critical patent/JP4628469B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48101—Connecting bonding areas at the same height, e.g. horizontal bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1616—Cavity shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1905—Shape
    • H01L2924/19051—Impedance matching structure [e.g. balun]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Description

本発明は、マイクロ波及びミリ波デバイスのパッケージングに関し、より詳細には、マイクロ波及びミリ波システムの性能を強化するための低減されたインダクタンス接続に関する。
レーダーシステムは、典型的には、関連付けられた集積マイクロ波回路に電気的に結合される、放射フィンと称されることができる送受信モジュール／要素のアレイを含む。典型的には、各放射フィンは、接続部を介した電気チャンネルの組み合わせにより関連付けられた集積回路に結合される。レーダーシステムは、典型的には、１０〜３５ギガへエルツのオーダーの周波数でＸ−Ｋバンドで動作するが、あるアプリケーションでは、より高い周波数でレーダーシステムを動作させることが望ましい場合がある。しかし、レーダーを高い周波数で動作させるためには、レーダーは、１平方インチあたりにより多くの数の放射フィンを含む必要がある。従って、レーダーシステム内の部品のサイズが低減される必要がある。
しかし、各放射フィンを集積回路に結合させる接続部の長さは、デバイス間の非常に低い誘導性の接続部が高周波数のアプリケーションにとって重要であるので、高周波レーダーシステムの開発において制約的なファクタとなる。フリップチップは、アクティブ集積回路及び周辺基板の間の短いボンド接続を有するので、フリップチップ技術は、この問題を対処するために使用されてきた。しかし、フリップチップは、その欠点を有する。マイクロ波フリップチップダイは、設計機能を達成すべく半導体ダイ上の受動素子を相互結合するために埋設型のマイクロストリップ若しくはコプラナー導波伝送ラインを必要とする。これは、製造プロセスの複雑化及び／又は性能の妥協を生む。更に、フリップ型集積回路を基板に結合するための集積回路の表面上に形成されたバンプは、形成が高価であり、複雑な組み立て技術を必要とする。更に、集積回路からの熱を放散するために用いられる冷媒流れは、フリップチップ設計内の半導体表面から除去され、フリップチップを組み込むレーダーシステムは、熱を放散させるためのアクティブデバイスの不能化及び非効率性に由来した熱欠陥問題を有する。半導体ダイ内に熱バーを組み込んだ複雑な冷却システムが、フリップチップパッケージに必要とされる。高い動作温度は、フリップチップ及びフリップチップを支持する基板の性能を低減する。
本発明によれば、従来のマイクロ波モジュールに関連した欠点及び問題を実質的に無くす若しくは大幅に低減する、接続部のインダクタンスを低減するシステム及び方法が提供される。
本発明の一実施例によれば、マイクロ波及びミリ波モジュールは、ポケットが内部に形成された誘電体層を備える。誘電体層は、金属基板に取り付けられる。ポケットは、略鉛直方向の側壁を備える。集積回路は、ポケット内に配置される。集積回路の両側面は、ポケットの側面に略平行である。接続部は、誘電体層の外面上に配置されたボンドパッドに集積回路を電気的に結合させる。接続部は、半導体デバイスの低減されたインダクタンスを生むように最小化された長さを有する。
本発明の例は、１つ以上の技術的な効果をもたらすことができる。本発明の１つの模範的実施例の技術的な効果は、ポケット内に集積回路を配置することができることである。その結果、集積回路の上面は、集積回路が内部に埋設される誘電体材料の上面と略同一平面内となることができる。その他の技術的な効果は、集積回路を誘電体基板に結合する接続部の長さを低減することができることでありうる。その結果、集積システムのインダクタンスは低減されることができ、回路の性能が向上する。その他の技術的な効果は、集積回路が、集積回路により生成される熱が金属層を介して半導体システムから除去できる態様で、金属層上に直接支持されることである。
その他の技術的な効果は、レーダーシステム内のチャンネル間のチャンネル分離距離を減少して高周波動作を許容できると共に設計要求を満足することができることである。その結果、より高い密度のチャンネルを達成でき、１平方インチあたりのレーダーシステム内に存在する放射フィンの数を増加させることができる。例えば、特定の実施例では、レーダーシステムは、９５ギガヘルツを超えるＷバンド周波数で動作することができ、単一のモノリシックパッケージ内に３２つ若しくはそれ以上のチャンネルを含むように形成されることができる。
他の技術的な効果は、ここに含められる図、説明及び請求項から当業者に明らかになるだろう。例の全て又は幾つかが技術的効果を提供することができ、若しくは例のいずれも技術的効果を提供できない。
本発明及びその特徴並びの効果のより完全な理解のため、これより、添付図面を連携しながら次の説明が参照され、添付図面では、同様の参照番号が同様の要素に付されている。
レーダーシステム若しくは他のマイクロ波又はミリ波システムを形成するために、種々の伝導性及び非伝導性層は、典型的には、適切な熱基板若しくは他の非熱基板上に形成される。図１Ａ乃至図１Ｅは、金属層１４の外面上の多層の形成中における例のマイクロ波及び／又はミリ波構造（“マイクロ波／ミリ波構造”）１０の断面図である。半導体マイクロ波／ミリ波構造１０は、ミサイル若しくは他の宇宙空間プラットフォーム又は他の高周波通信システムに組み込まれるレーダーシステムのような、多様なマイクロ波／ミリ波デバイスの任意を形成するための基礎として用いることができる。この文書全体を通して特定される特定の例及び寸法は、例示的な目的のみを意図し、本発明の範囲を限定する意図でない。更に、図１Ａ乃至図１Ｅにおける図は、実寸となるよう意図されていない。以下で詳説する如く、半導体ベースのデバイスを形成するための従来のマイクロ波モジュール製造技術は、典型的には、集積回路の他の伝導性構成若しくはデバイスへのワイヤーボンディングを含む。ワイヤーボンドは接続部を形成する。集積回路が回路基板の上面上に支持される場合、接続部は、より大きなインダクタンス及び高周波アプリケーションにおける性能低下を生むのに十分な長さとなる。しかし、多様な実施例によれば、かかる欠点が大幅に低減され若しくは実質的に制限される。
図１Ａは、金属層１４上の多層の形成後のマイクロ波／ミリ波構造１０を示す断面図である。金属層１４は、マイクロ波構造の製造に用いられる任意の適切な材料を含んでよい。例えば、特定の実施例では、金属層１４は、銅、銅モリブテン、合金４６、ＫＯＶＡＲ、アルミニウム若しくは他の伝導性材料を含んでよい。他の実施例では、金属層１４は、アルミナ、アルミニウム窒化物、酸化ベリリウム及びシリコンのようなセラミック基板で置換されてもよい。金属層１４は伝導性があるので、金属層１４は、低温の周囲への金属層１４上に支持された熱発生部品からの熱放散を強化することによってヒートシンクとして動作することができる。従って、種々の実施例では、金属層１４の主たる目的は、デバイス製造者により特定された最大許容温度未満にマイクロ波／ミリ波構造１０の温度を維持し、電気的グランド面として機能することである。しかし、金属層１４は金属材料を含むものとして記載されているが、他の適切な熱放散材料が、１０を生成するために形成された種々の層を支持するために用いられることができることを認識されるべきである。例えば、特定の実施例では、金属層１４は、セラミック層若しくは上部層として金属面が形成された印刷配線基板で置換されてもよい。
図示された実施例では、接着性金属層１６が、金属層１４の外面１８から外側に形成される。特定の実施例では、接着性金属層１６は、チタン、タングステン、クロム、金、銅、ニッケル若しくは他の金属材料若しくは１０の外面１８にスパッタリングされる材料の組み合わせを含んでよい。接着性金属層１６は、０．０５から１マイクロメートル（μｍ）のオーダーの厚さであってよい。接着性金属層１６の主たる目的は、金属層１４に、続いて形成される任意の層を付着させ、電気めっきフィルムに対する核生成を提供することである。模範的な実施例では、シード層１６は、電気めっき材料に対する接点としても機能することができる。接着性金属層１６は、アンダーダイ冶金（ＵＤＭ：under-die metallurgy）を含んでよく、また、金属及び／又は金属合金のスタックを含んでよい。使用されてよい材料の例は、チタン、タングステン、銅、ニッケル、バナジウム、コバルト、クロム、金若しくはこれらの適切な組み合わせを含む。従って、多くの修正及び置換は、金属層１４の形成に対してなすことができる。例えば、金属層１４は、セラミック層若しくは上部層として金属面が形成された印刷配線基板で置換されてもよい。かかる全ての修正及び置換は、本発明の範囲内である。
図１Ｂは、接着性金属層１６の外面２２上の誘電体層２０の形成後のマイクロ波／ミリ波構造を示す断面図である。誘電体層２０は、二酸化けい素、窒化けい素、ガリウムひ素、アルミナ、アルミニウム窒化物、ポリイミド、テフロン（登録商標）のような種々のポリマー、液体結晶ポリマーのような熱プラスティック若しくはこれらの組み合わせの１以上の層を含んでよい。他の実施例では、誘電体層２０は、（高ｋ誘電体のような）他の種類の誘電体を含んでよい。誘電体層２０を形成するために用いられる材料及び採用される製造プロセスに依存して、誘電体層２０は、多様なプロセスの任意のものを用いて形成されてもよい。例えば、一の模範的な実施例では、誘電体層２０は、酸化若しくは窒化酸化層を成長させることにより形成されてもよい。従来的には、誘電体層２０がポリマーを含む場合、誘電体層２０は、スピンコーティング及び誘電性液体の層を硬化させることにより形成されてもよい。或いは、誘電体フィルムが、オートクレーブ若しくは他の適切な装置を用いて付着されてもよい。誘電体フィルムは、種々の温度、圧力シーケンス及び／又は蒸着を受けてもよい。
誘電体層２０の厚さは、半導体マイクロ波／ミリ波構造１０が最終的に動作することになる周波数範囲に関連する。構造１０が動作する周波数が高くなるほど、誘電体層２０がより薄くなる。例えば、半導体マイクロ波／ミリ波構造１０が１０ギガヘルツを超えた周波数で動作する場合、誘電体層２０は、誘電率の値に依存して約１から１０ミリのオーダーの厚さであることができる。その他の例として、半導体マイクロ波／ミリ波構造１０が３０−３５ギガヘルツのオーダーの周波数で動作する場合、誘電体層２０は、約２から４ミリのオーダーの厚さであることができる。更なるその他の例として、半導体マイクロ波／ミリ波構造１０が９５ギガヘルツを超えた周波数で動作する場合、誘電体層２０は、約１から２ミリのオーダーの厚さであることができる。
誘電体層２０の形成に後続して、ポケットが、層２０の表面の少なくとも一部に形成されてもよい。図１Ｃは、誘電体層２０の外面２３内のポケット２４の形成後のマイクロ波／ミリ波構造１０を示す断面図である。図示の模範的な実施例では、ポケット２４は、接着性金属層１６の外面２２の少なくとも一部を露出するように形成される。ポケット２４は、略鉛直方向の側壁を備えた切除ポケットを含んでよい。従って、ポケット２４は、マスクの無い直接の書き込みプロセスであるレーザー切除を用いて形成されてもよい。ポケット２４を形成するために用いられるレーザー切除プロセスは、レジストコート、露光、現像、エッチング及びストリップレジストのような従来のフォトリソグラフィに対する必要性を無くすことができる。他の実施例では、ポケット２４は、ドライエッチング、プラズマエッチング、プラズマ補助型エッチング若しくはウエットエッチングを含んでよいエッチングプロセスを用いて形成されてもよい。エッチングは、誘電体層２０の一部がエッチングプロセスにより除去されるといったように、誘電体層２０を含む材料に対して選択可能であってよい。
以下で詳説する如く、ポケット２４は、集積回路を収容するために誘電体層２０の表面に形成される。従って、ポケット２４の寸法は、ポケット２４内に配置されるべき集積回路の寸法に関連する。例えば、集積回路が３−１００ミリのオーダーの幅を有する場合、ポケット２４は、約５−１０２ミリのオーダーの幅を有してよく、ある実施例では、約１００ミリの幅までである。同様に、集積回路が１−９ミリのオーダーの深さを有する場合、ポケット２４は、約２−１０ミリのオーダーの深さを有してよく、ある実施例では、約６ミリの深さまでである。ポケット２４は、典型的には、ポケット２４内に収容される集積回路よりも大きいが、集積回路とポケット２４の側壁との間のギャップが最小化されることが非常に望ましい。本発明の更なる目的は、集積回路の外面が誘電体層２０の外面２３と略同一面内になるようにポケット２４内に集積回路を埋め込むことである。図１Ｅに関連して以下で詳説する如く、かかる構成は、集積回路を、それに対応付けられたボンドパッドに結合するために形成される接続部ないし相互接続部の長さを低減する。その結果、接続部の固有インダクタンスが最小化される。本発明の教示が認識することは、この長さは、ポケット２４を正確に位置づけ、ポケット２４の寸法を正確に形成し、及び／又は、集積回路のサイズを正確に制御することによって、短くすることができることである。一実施例によれば、ポケット２４の壁の傾斜は、１ミリあたり０．８ミリを越えず、一の特定の実施例では、傾斜は１ミリあたり約０．３ミリである。
ポケット２４の形成に続いて、洗浄プロセスと共にレーザー微細加工プロセスが、ポケット２４の所望の側壁位相幾何（トポロジー）を達成するために使用されてもよい。レーザー微細加工プロセスは、３５０ナノメートルの周波数で３周波数イットリウムアルミニウムガリウム（ＹＡＧ）レーザーを用いることを含んでよい。レーザー微細加工は、高アスペクト比のポケット２４の単一ステップの製造を可能とする。具体的には、ポケット２４の側壁は、傾斜を有するよりも略鉛直であり、集積回路の側面と略平行であることができる。更に、ポケット２４のサイズは、ポケット２４内に埋設されるべき集積回路のサイズにより正確に対応することができる。その結果、埋設される集積回路とポケット２４の側壁との間の空間の量を低減でき、ボンドパッドは、集積回路のより近い近傍に配置されることができる。従って、従来の技術が、集積回路と、誘電体層２０の表面上に配置されるボンドパッドとの間に約２０ミリの最小空間を生んでいたのに対して、レーザー微細加工プロセスは、集積回路の各側面と対応するポケット２４の側壁との間に約１から２ミリの空間だけを生むことができる。更なる効果として、レーザー微細加工は、ポケット２４が、約４ミリほどの厚さの誘電体を通って約０．５ほど低い径／高さ比を有することを可能とし、この場合、ポケットの径が幅に対応し、ポケットの高さが、層２０内のポケットの長さに対応する。ポケット２４が形成される誘電体の厚さは、損失伝送のためにＲＦ／マイクロ波設計により決まる。ポケットの径は、半導体ダイサイズにより決まる。
ポケット２４の形成後、エポキシが、ポケット２４内の露出した表面２２の一部に付与されてもよい。図１Ｄは、ポケット２４内のエポキシ層３２の形成後の半導体マイクロ波／ミリ波構造を示す断面図である。エポキシ層３２は、ポケット２４内に定量供給されてもよい。特定の実施例では、エポキシ層３２は、ABLEBOND８３６０、ABLEBOND８３９０、ABLEBOND８３４０及びその他の半導体接着剤のような伝導性エポキシからなる。以下で詳説する如く、エポキシ層３２の目的は、集積回路がポケット２４内に実質的に埋め込まれるように、接着性金属層１６の外面２２に集積回路を接着することである。
図示した実施例では、エポキシ層３２は、露出した表面２２を被覆する。しかし、ポケットの略鉛直方向の側壁は、実質的に被覆されないままである。ポケット２４の側壁のコーティングを防止するために、エポキシの量は、最小量が使用されるように注意深く制御されてもよい。最小量は、集積回路の底部周縁まわりに形成される薄いエポキシのフィレットを生むことができる。かかる構成の効果は、図１Ｅの内容から容易に理解でき、図１Ｅは、集積回路３４がポケット２４内に配置され接続部３６が形成された後の１０の断面図である。集積回路３４は、依然としてパッケージングされていない半導体ウエハの単一ピースを含む。特別な実施例では、集積回路３４は、レーダー信号処理機能を実行するように動作可能な集積回路を含む。特定の実施例では、例えば、集積回路３４は、レーダー部品による電磁放射の送受を生じさせ且つ電磁放射に関連付けられる信号を処理するための適切な回路を備える集積回路を含んでよい。
集積回路３４の接続部に対して、１つ以上のボンドパッド３８が誘電体層２０上に配置されてもよい。ボンドパッド３８は、接続部３６がボンドパッド３８に集積回路３４を結合するために形成されるように、ポケット２４の近傍に配置された金若しくは他の伝導性材料の層を含んでよい。特定の実施例では、ボンドパッド３８は、２〜１０ミリのオーダーの横方向の寸法を有してよく、ポケット２４の側壁の１つから約０〜４ミリの距離で配置されてもよく、特定の実施例では、ポケット２４の側壁の１つから約１ミリに配置されてもよい。より小さいサイズのボンドパッド３８は、高周波デバイスの効率を低減するキャパシタンス作用を最小化するために用いられる。
ボンドパッド３８は、接続部３６を用いて集積回路３４に接続される。特定の実施例では、接続部３６は、１から３ミリのオーダーの径のリボンで生成されたボンドワイヤを含む。接続部３６は、１５ｇｍＦから９０ｇｍＦの力でサーモソニックボンディングされてもよい。しかし、超音波エネルギの最小量が、信頼性のある結合を達成するために付与されるべきである。特定の実施例では、接続部３６は、マイクロストリップ接続部として機能してもよい。インダクタンスを低減するために、接続部３６の長さを最小化することが望ましい。従って、ボンドパッド３８は、ポケット２４に可能な限り近くに配置されてもよい。その結果、接続部３６は、１５ミリよりも小さい長さの結合ワイヤを含んでよい。より特定の実施例では、この長さは、３から１５ミリであってよく、例えば、約３若しくは４ミリの長さを有してよい。
集積回路３４の幅がポケット２４の幅よりも小さいので、空隙（明示的に示されず）が各接続部３６下方に存在する。空気が充填された誘電性空隙は、接続部３６の改善された性能を生む。この理由により、エポキシの最小量がエポキシ層３２を形成するときに望まれる。過剰なエポキシ材料が用いられ、エポキシ層３２がポケット２４の側壁面をゆっくりと登ってくる場合、グランド層１４と接続部３６の間のキャパシタンスが増加しうる。半導体マイクロ波／ミリ波構造１０がレーダーアプリケーションで実現される場合、非効率な若しくは欠陥のある接続部３６はレーダーシステムの欠陥を引き起こしうる。
図２は、本発明の一実施例による構造１０を組み込んだレーダー、通信若しくは他のマイクロ波及び／又はミリ波システム１００の上面視である。レーダーシステム１００は、複数の埋設された集積回路３４、複数の伝送ライン若しくは伝送ライン／ラウンチ構造１０２、及び複数の放射体１０４を含む。特定の実施例では、レーダーシステム１００は、１０ギガヘルツを超える高周波数範囲で動作する。従って、レーダーシステム１００は、３０から３５ギガヘルツの間のＫａバンドで動作することができる。或いは若しくはそれに加えて、レーダーシステム１００は、９５ギガヘルツを超える周波数にてＷバンドで動作してもよい。従って、レーダーシステム１００は、１から２００ギガヘルツのオーダーの範囲内の多様な周波数の任意で動作してもよいことが分かる。種々の実施例では、レーダー若しくは通信システム１００は、対象、航空機、宇宙船、船若しくは地上目的物の検出のために電磁放射を送受する固体回路を含んでよい。
レーダーシステム１００における複数の放射体１０４は、フェーズアレイで配置された送信素子及び受信素子の双方を含む。各放射体は、伝送ライン／ラウンチ構造１０２により対応する集積回路３４に結合される。伝送ライン／ラウンチ構造１０２は、従来のフォトリソグラフィプロセスにより誘電体層２０上に形成される。この際、各伝送ライン／ラウンチ構造１０２は、図１Ｅに関連した上述したような接続部３６を用いて誘電体層２０を介して集積回路３４に電気的に結合されてもよい。尚、図２の実施例では、伝送ライン／ラウンチ構造１０２は、誘電体層２０が２者の間に配置されるが（明示的に図示せず），放射体１０４に電気的に結合される。
特定のレーダーシステムに含まれる放射体１０４の数及び相対サイズは、レーダーシステムが動作する波長周波数に関連する。例えば、Ｘバンド周波数で動作するレーダーシステムは、１インチあたり約２．６個の放射フィン１０４を有してもよい。比較として、Ｋバンドで動作するレーダーシステムは、１インチあたり約３２個の放射フィン１０４を有してもよく、Ｗバンドで動作するレーダーシステムは、１インチあたり約２５０個の放射フィン１０４を有してもよい。従って、理解できることとして、レーダーシステムの動作周波数が増加するにつれて、レーダーシステムにおける放射フィン１０４及び他の部品の数を増加させサイズを低減することが必要となる。その結果、各伝送ライン／ラウンチ構造１０２間のチャンネル分離距離１０６は、従来のレーダーシステムの動作周波数を制限する要因であった。
レーダーシステム１００は、ポケット２４内に集積回路３４を埋設することにより形成され、接続部３６の長さを最小化できるので、レーダーシステム１００は、従来のレーダーシステムよりも高い動作周波数で動作することができる。例えば、図１Ａ−Ｅに関して上述したように、ポケット２４は、従来のエッチング技術及びレーザー微細加工プロセスを用いて誘電体層２０の表面に形成されたレーザー切除ポケットを含み、ボンドパッド３８は、従来のレーダーシステムよりも集積回路３４の近くに配置されることができる。その結果、接続部３６は、より短くでき、各集積回路３４間の距離を低減でき、より高い周波数の動作を容易化する。特定の実施例では、例えば、チャンネル分離距離１０６は、０．０３から１インチのオーダーであってよい。各集積回路３４間の距離が減少する場合、各放射体１０４巻の距離も減少することができる。直接的な相関として、チャンネル分離距離１０６も低減でき、より高い動作周波数を達成することができる。例えば、模範的な実施例では、レーダーシステム１００は、９６ギガヘルツを超える周波数で動作することができる。
本発明は詳説されたが、添付の請求項によってのみ定義される本発明の範囲から逸脱することなく、種々の変化、変更、置換及び修正が、個々で開示される教示に対してなされうることは、理解されるべきである。
本発明の一実施例によるマイクロ波若しくはミリ波基板の外面上の多層の形成過程を示す断面図である。 本発明の一実施例によるマイクロ波若しくはミリ波基板の外面上の多層の形成過程を示す断面図である。 本発明の一実施例によるマイクロ波若しくはミリ波基板の外面上の多層の形成過程を示す断面図である。 本発明の一実施例によるマイクロ波若しくはミリ波基板の外面上の多層の形成過程を示す断面図である。 本発明の一実施例によるマイクロ波若しくはミリ波基板の外面上の多層の形成過程を示す断面図である。 本発明の一実施例によるレーダーシステムの上面図である。

Claims (29)

  1. マイクロ波及びミリ波構造であって、
    １０ミリよりも薄い厚さを有する薄い誘電体層であって、複数の正確に寸法付けられた鉛直方向の側壁をそれぞれ備える複数のポケットが内部に形成された誘電体層と、
    前記各ポケットに対して前記誘電体層の第１面に形成された少なくとも１つの伝送ラインであって、該少なくとも１つの伝送ラインが、前記各ポケットの前記正確に寸法付けられた鉛直方向の側壁の１つの近傍の各ボンドパッドに結合される、少なくとも１つの伝送ラインと、
    前記誘電体層の第１面の反対側の第２面上で前記誘電体層に取り付けられた金属性熱及び電気グランド面と、
    マイクロ波回路、ミリ波回路、及び、単機能半導体からなる集合から選択されたデバイスであって、前記各ポケット内に配置され、前記正確に寸法付けられた鉛直方向の側壁に略平行な両側面及び前記少なくとも１つの伝送ラインと略同一面内の表面を有するデバイスと、
    当該マイクロ波及びミリ波構造に対して高周波の低伝送損失を生む長さを有する前記各ボンドパッドと前記デバイスの間の接続部であって、長さが１５ミリよりも短い接続部と、
    電磁放射を送受するように動作可能な複数の放射体のアレイとを含み、
    各伝送ラインは、前記デバイス及び前記複数の放射体の少なくとも１つに前記誘電体層を介して電気的に結合され、
    前記接続部の長さは、より高い動作周波数のために、隣接する伝送ライン間のチャンネル分離距離を０．７６２ミリ（０．０３インチ）まで低減することを可能とする、マイクロ波及びミリ波構造。
  2. 前記グランド面は、構造上の支持及び放射体能力を提供するように動作可能であり、
    前記誘電体の厚さは、
    デバイスの厚さを基準として同一面内性を維持し、
    高周波動作に対して前記誘電体の伝送損失を最小化し、
    ポケット寸法及び側壁構成の正確な制御を得るように、選択される、請求項１に記載のマイクロ波及びミリ波構造。
  3. 前記デバイスの両側面の少なくとも一方と、対応する側の略鉛直方向の側壁との間の距離は、１ミリよりも短い、請求項１に記載のマイクロ波及びミリ波構造。
  4. 複数の略鉛直方向の側壁をそれぞれ備える複数のポケットが内部に形成された誘電体層と、
    前記各ポケットに対して前記誘電体層の第１面に形成され、前記各ポケットの前記略鉛直方向の側壁の１つの近傍の各ボンドパッドに結合される少なくとも１つの伝送ラインと、
    前記誘電体層の第１面の反対側の第２面上で前記誘電体層に取り付けられたグランド面と、
    前記各ポケット内に配置され、前記略鉛直方向の側壁に略平行な両側面を有する集積回路と、
    前記ボンドパッドとマイクロ波半導体デバイスの間の接続部であって、長さが１５ミリよりも短い接続部と、
    電磁放射を送受するように動作可能な複数の放射体のアレイとを含み、
    各伝送ラインは、前記集積回路及び前記複数の放射体の少なくとも１つに前記誘電体層を介して電気的に結合され、
    前記接続部の長さは、より高い動作周波数のために、隣接する伝送ライン間のチャンネル分離距離を０．７６２ミリ（０．０３インチ）まで低減することを可能とし、
    当該構造は、マイクロ波及びミリ波構造であり、
    前記誘電体層は、１０ミリよりも薄い厚さを有する薄い誘電体層であり、
    前記集積回路は、マイクロ波回路、ミリ波回路、及び、単機能半導体からなる集合から選択され、
    前記略鉛直方向の側壁は、正確に寸法付けられた鉛直方向の側壁であり、
    前記グランド面は、金属性熱及び電気グランド面であり、
    前記集積回路は、前記少なくとも１つの伝送ラインに略同一面内の表面を有し、
    前記接続部は、当該マイクロ波及びミリ波構造に対して高周波の低伝送損失を生む長さを有する、構造。
  5. 前記グランド面は、構造上の支持及び放射体能力を提供するように動作可能であり、
    前記誘電体層の厚さは、
    デバイスの厚さを基準として同一面内性を維持し、
    高周波動作に対して前記誘電体の伝送損失を最小化し、
    ポケット寸法及び側壁構成の正確な制御を得るように、選択される、請求項４に記載の構造。
  6. 前記各ポケットの鉛直方向の側壁は、レーザー微細加工を用いて形成され、
    前記各ポケットは、前記集積回路の高さよりも１ミリのオーダーで大きい深さで形成され、
    前記接続部の長さは、３から１５ミリの間である、請求項４に記載の構造。
  7. 前記各ポケットの鉛直方向の側壁は、レーザー微細加工を用いて形成される、請求項４に記載の構造。
  8. 前記各ポケットは、前記集積回路の高さよりも１ミリのオーダーで大きい深さで形成される、請求項４に記載の構造。
  9. 前記集積回路の両側面の少なくとも一方と、対応する側の略鉛直方向の側壁との間の距離は、１ミリよりも短い、請求項４に記載の構造。
  10. 前記接続部の長さは、３から１５ミリの間である、請求項４に記載の構造。
  11. 前記接続部の長さは、略３ミリである、請求項４に記載の構造。
  12. 前記ボンドパッドは、前記各ポケットの前記略鉛直方向の側壁の１つから約０〜１ミリの距離に配置される、請求項４に記載の構造。
  13. 前記集積回路は、レーダー、通信及び他のマイクロ波及びミリ波機能を実行するように動作する、請求項４に記載の構造。
  14. 前記金属性熱及び電気グランド面の下方に配置された印刷配線基板を更に含む、請求項４に記載の構造。
  15. 少なくとも１つの構造を含むシステムであって、
    該構造が、
    複数の略鉛直方向の側壁をそれぞれ備える複数のポケットが内部に形成された誘電体層と、
    前記略鉛直方向の側壁の１つの近傍にて、前記誘電体層の第１面上に形成されたボンドパッドと、
    前記誘電体層の第１面の反対側の第２面上で前記誘電体層に取り付けられたグランド面と、
    前記ポケット内に配置され、前記略鉛直方向の側壁に略平行な両側面を有する集積回路と、
    前記ボンドパッドと前記集積回路との間の接続部であって、長さが１５ミリよりも短い接続部と、
    電磁放射を送受するように動作可能な放射体のアレイと、
    前記放射体の少なくとも１つと前記集積回路を前記誘電体を介して電気的に結合する少なくとも１つの伝送ラインとを含み、
    前記接続部の長さは、より高い動作周波数のために、隣接する伝送ライン間のチャンネル分離距離を０．７６２ミリ（０．０３インチ）まで低減することを可能とする、システム。
  16. 前記放射体のアレイは、複数の送受信チャンネルを含み、
    当該システムは、レーダーシステム、通信システム、マイクロ波システム及びミリ波システムからなる集合から選択されたシステムであり、
    前記誘電体層は、１０ミリよりも薄い厚さを有する薄い誘電体層であり、
    前記集積回路は、マイクロ波回路、ミリ波回路、及び、単機能半導体からなる集合から選択され、
    前記略鉛直方向の側壁は、正確に寸法付けられた鉛直方向の側壁であり、
    前記グランド面は、金属性熱及び電気グランド面であり、
    前記集積回路は、前記誘電体層と略同一面内の表面を有し、
    前記接続部は、当該システムに対して高周波の低伝送損失を生む長さを有する、請求項１５に記載のシステム。
  17. 前記複数の送受信チャンネルは、
    高周波動作に必要とされる位置的及び寸法的精度及び低コストを達成するように形成され、
    ＲＦトランジションを最小化し、厳格な空間要求及び低伝送損失を満たすように密に間隔が空けられて製造され、且つ、
    効率的に熱を放散するために熱生成半導体に接触する金属ベースを提供するグランド面上に形成される、請求項１６に記載のシステム。
  18. 前記ポケットの鉛直方向の側壁は、レーザー微細加工を用いて形成される、請求項１５に記載のシステム。
  19. 前記誘電体の厚さは、
    デバイスの厚さを基準として同一面内性を維持し、
    高周波動作に対して前記誘電体の伝送損失を最小化し、
    ポケット寸法及び側壁構成の正確な制御を得るように、選択される、請求項１６に記載のシステム。
  20. 前記集積回路の上面は、前記誘電体層の上面と同一面内である、請求項１５に記載のシステム。
  21. 前記ポケットは、前記集積回路の高さよりも大きい１ミリのオーダーの深さで形成される、請求項１５に記載のシステム。
  22. 前記集積回路の両側面の少なくとも一方と、対応する側の略鉛直方向の側壁との間の距離は、１ミリよりも短い、請求項１５に記載のシステム。
  23. 前記接続部の長さは、３から１５ミリの間である、請求項１５に記載のシステム。
  24. 前記接続部の長さは、略３ミリである、請求項１５に記載のシステム。
  25. 前記ボンドパッドは、前記ポケットの前記略鉛直方向の側壁の１つから約０〜１ミリの距離に配置される、請求項１５に記載のシステム。
  26. 複数の放射フィンは、９０ギガヘルツを超える周波数の電磁放射を送受するように動作する、請求項１５に記載のシステム。
  27. 複数の放射フィンは、１から２００ギガヘルツのオーダーの周波数の電磁放射を送受するように動作する、請求項１５に記載のシステム。
  28. 前記集積回路は、前記誘電体層に取り付けられたグランド層上に直接支持され、前記金属グランド層は、前記集積回路により生成された熱を下方にある金属層に伝えてコールドプレートとして機能するよう動作可能であり、熱の拡散及び熱の効率的な抽出を可能とする、請求項１５に記載のシステム。
  29. それぞれ関連付けられたポケット内に配置される複数の集積回路と、
    前記誘電体層内に形成される複数のチャンネルであって、それぞれ、前記集積回路のうちの選択された１つと複数の放射フィンの選択された１つとの間の電気的結合の少なくとも一部を形成する、複数のチャンネルと、
    金属基板上に配置され、前記複数のチャンネルの選択された１つとそれぞれが関連付けられた複数のボンドパッドと、
    複数の接続部であって、それぞれ、前記複数のボンドパッドの選択された１つに前記複数の集積回路の選択された１つを電気的に結合し、前記半導体デバイスのインダクタンスの低減を生むように最小化された長さを有する複数の接続部とを更に含む、請求項１５に記載のシステム。
JP2008515735A 2005-06-06 2006-05-24 マイクロ波及びミリ波システム強化用インダクタンス低減接続構造 Active JP4628469B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/145,889 US7528792B2 (en) 2005-06-06 2005-06-06 Reduced inductance interconnect for enhanced microwave and millimeter-wave systems
PCT/US2006/020014 WO2006132803A2 (en) 2005-06-06 2006-05-24 Reduced inductance interconnect for enhanced microwave and millimeter-wave systems

Publications (3)

Publication Number Publication Date
JP2008543248A JP2008543248A (ja) 2008-11-27
JP2008543248A5 JP2008543248A5 (ja) 2009-07-16
JP4628469B2 true JP4628469B2 (ja) 2011-02-09

Family

ID=37065002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008515735A Active JP4628469B2 (ja) 2005-06-06 2006-05-24 マイクロ波及びミリ波システム強化用インダクタンス低減接続構造

Country Status (6)

Country Link
US (2) US7528792B2 (ja)
EP (1) EP1894241B1 (ja)
JP (1) JP4628469B2 (ja)
KR (1) KR20080018248A (ja)
CN (1) CN101189718B (ja)
WO (1) WO2006132803A2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7528792B2 (en) * 2005-06-06 2009-05-05 Raytheon Company Reduced inductance interconnect for enhanced microwave and millimeter-wave systems
KR100866248B1 (ko) * 2006-12-23 2008-10-30 동부일렉트로닉스 주식회사 씨모스 이미지센서의 제조방법
US8963313B2 (en) 2011-12-22 2015-02-24 Raytheon Company Heterogeneous chip integration with low loss interconnection through adaptive patterning
US9013365B2 (en) * 2012-03-02 2015-04-21 Harris Corporation Interconnect feed devices for electrical components, and processes for manufacturing same
DE102013222963B4 (de) * 2012-11-12 2022-07-21 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Radarantenne
CN104102757B (zh) * 2013-04-15 2017-04-05 赛恩倍吉科技顾问（深圳）有限公司 过孔设计系统
KR102235612B1 (ko) 2015-01-29 2021-04-02 삼성전자주식회사 일-함수 금속을 갖는 반도체 소자 및 그 형성 방법
DE102017118349B4 (de) 2016-08-12 2023-09-07 Analog Devices, Inc. Optische emitterbaugruppen
US10341581B2 (en) * 2017-02-14 2019-07-02 Carestream Health, Inc. Radiographic detector with heat sink
CN112886234B (zh) * 2021-01-19 2022-12-09 南通大学 一种基于嵌入式结构的微波毫米波共面共口径天线

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4479100A (en) * 1982-05-27 1984-10-23 Raytheon Company Impedance matching network comprising selectable capacitance pads and selectable inductance strips or pads
JPS60133992A (ja) * 1983-12-21 1985-07-17 Canon Inc プリント基板の穴明け加工装置
JPH0783071B2 (ja) * 1984-12-17 1995-09-06 日本電信電話株式会社 マイクロ波集積回路
US4771294A (en) * 1986-09-10 1988-09-13 Harris Corporation Modular interface for monolithic millimeter wave antenna array
US6271579B1 (en) * 1993-10-08 2001-08-07 Stratedge Corporation High-frequency passband microelectronics package
US5602421A (en) 1995-01-31 1997-02-11 Hughes Aircraft Company Microwave monolithic integrated circuit package with improved RF ports
GB2298957A (en) 1995-03-16 1996-09-18 Oxley Dev Co Ltd Microstrip microwave package
JP3347146B2 (ja) 1996-10-10 2002-11-20 サムソン・エレクトロニクス・カンパニー・リミテッド パワーマイクロ波ハイブリッド集積回路
US6246377B1 (en) * 1998-11-02 2001-06-12 Fantasma Networks, Inc. Antenna comprising two separate wideband notch regions on one coplanar substrate
JP2001044235A (ja) * 1999-08-02 2001-02-16 Hitachi Kokusai Electric Inc 通信装置
US6646521B1 (en) 2000-09-15 2003-11-11 Hei, Inc. Connection for conducting high frequency signal between a circuit and a discrete electric component
JP2002290150A (ja) * 2001-03-26 2002-10-04 Shigeo Kawasaki アンテナ装置
US6545227B2 (en) 2001-07-11 2003-04-08 Mce/Kdi Corporation Pocket mounted chip having microstrip line
ATE379958T1 (de) 2001-07-26 2007-12-15 Siemens Spa Italiana Leiterplatte und entsprechendes herstellungsverfahren zur installation von mikrowellenchips bis zu 80 ghz
JP2003060116A (ja) * 2001-08-20 2003-02-28 Tdk Corp 高周波回路基板
US6583765B1 (en) * 2001-12-21 2003-06-24 Motorola, Inc. Slot antenna having independent antenna elements and associated circuitry
US7528792B2 (en) * 2005-06-06 2009-05-05 Raytheon Company Reduced inductance interconnect for enhanced microwave and millimeter-wave systems

Also Published As

Publication number Publication date
JP2008543248A (ja) 2008-11-27
KR20080018248A (ko) 2008-02-27
US20090085823A1 (en) 2009-04-02
US20090267235A1 (en) 2009-10-29
CN101189718B (zh) 2011-07-06
EP1894241B1 (en) 2017-10-18
US8059057B2 (en) 2011-11-15
WO2006132803A2 (en) 2006-12-14
CN101189718A (zh) 2008-05-28
EP1894241A2 (en) 2008-03-05
US7528792B2 (en) 2009-05-05
WO2006132803A3 (en) 2007-03-01

Similar Documents

Publication Publication Date Title
JP4628469B2 (ja) マイクロ波及びミリ波システム強化用インダクタンス低減接続構造
US9780014B1 (en) Simultaneous controlled depth hot embossing and active side protection during packaging and assembly of wide bandgap devices
US9472859B2 (en) Integration of area efficient antennas for phased array or wafer scale array antenna applications
US8952521B2 (en) Semiconductor packages with integrated antenna and method of forming thereof
US7911292B2 (en) Mode transition between a planar line and a waveguide with a low loss RF substrate and a high loss low frequency substrate
US10910705B2 (en) Antenna in package device having substrate stack
US20100103623A1 (en) Low-temperature-cofired-ceramic package and method of manufacturing the same
US10483618B2 (en) Semiconductor package and manufacturing method thereof
US6426686B1 (en) Microwave circuit packages having a reduced number of vias in the substrate
CN109326584B (zh) 封装天线及其制造方法
KR100986230B1 (ko) 다층구조 패키지 및 이를 이용한 위상배열 레이다송수신모듈 패키지
CN112838011B (zh) 散热芯片及其制作方法
CN111968944A (zh) 一种射频模组超薄堆叠工艺
JP2010098274A (ja) 表面実装可能な集積回路のパッケージ化機構
US11251102B2 (en) Semiconductor module including heat dissipation layer
Göttel et al. Ultra wideband D-band antenna integrated in a LTCC based QFN package using a flip-chip interconnect
US6933603B2 (en) Multi-substrate layer semiconductor packages and method for making same
Ishibashi et al. Integrated module structure of fan-out wafer level package for terahertz antenna
JP4498292B2 (ja) 半導体モジュール及び半導体モジュールの製造方法
Dufour et al. Microwave multi-chip module utilizing aluminum silicon carbide with in-situ cast components and high density interconnect technology
CN111128909A (zh) 一种射频系统微型封装结构及其制备方法
US20240088083A1 (en) Semiconductor device with antenna
US11830810B2 (en) Packaged transistor having die attach materials with channels and process of implementing the same
US20240079320A1 (en) Packaged transistor with channeled die attach materials and process of implementing the same
CN108269791B (zh) 混合印刷电路板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090525

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090525

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091208

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100305

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100312

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100407

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100414

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100915

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101019

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101109

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4628469

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250