CN110034077B - 半导体封装 - Google Patents

半导体封装 Download PDF

Info

Publication number
CN110034077B
CN110034077B CN201811201892.6A CN201811201892A CN110034077B CN 110034077 B CN110034077 B CN 110034077B CN 201811201892 A CN201811201892 A CN 201811201892A CN 110034077 B CN110034077 B CN 110034077B
Authority
CN
China
Prior art keywords
layer
antenna
substrate
semiconductor package
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811201892.6A
Other languages
English (en)
Other versions
CN110034077A (zh
Inventor
邱诗家
吕彦儒
吴文洲
陈南诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN110034077A publication Critical patent/CN110034077A/zh
Application granted granted Critical
Publication of CN110034077B publication Critical patent/CN110034077B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q15/00—Devices for reflection, refraction, diffraction or polarisation of waves radiated from an antenna, e.g. quasi-optical devices
    • H01Q15/0006—Devices acting selectively as reflecting surface, as diffracting or as refracting device, e.g. frequency filtering or angular spatial filtering devices
    • H01Q15/0013—Devices acting selectively as reflecting surface, as diffracting or as refracting device, e.g. frequency filtering or angular spatial filtering devices said selective devices working as frequency-selective reflecting surfaces, e.g. FSS, dichroic plates, surfaces being partly transmissive and reflective
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q15/00—Devices for reflection, refraction, diffraction or polarisation of waves radiated from an antenna, e.g. quasi-optical devices
    • H01Q15/02—Refracting or diffracting devices, e.g. lens, prism
    • H01Q15/10—Refracting or diffracting devices, e.g. lens, prism comprising three-dimensional array of impedance discontinuities, e.g. holes in conductive surfaces or conductive discs forming artificial dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q19/00—Combinations of primary active antenna elements and units with secondary devices, e.g. with quasi-optical devices, for giving the antenna a desired directional characteristic
    • H01Q19/06—Combinations of primary active antenna elements and units with secondary devices, e.g. with quasi-optical devices, for giving the antenna a desired directional characteristic using refracting or diffracting devices, e.g. lens
    • H01Q19/062—Combinations of primary active antenna elements and units with secondary devices, e.g. with quasi-optical devices, for giving the antenna a desired directional characteristic using refracting or diffracting devices, e.g. lens for focusing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
    • H01Q21/061—Two dimensional planar arrays
    • H01Q21/065—Patch antenna array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Details Of Aerials (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Aerials With Secondary Devices (AREA)

Abstract

本发明公开一种半导体封装，包括：基板，所述基板上具有至少一个天线层和在天线层下面的接地反射层；射频晶粒，设置在所述基板上、所述基板中或所述基板下；介质层，设置在所述基板的所述天线层上；以及频率选择表面结构，设置在所述介质层上。本发明只需使用较少的天线层，因此天线层与RF晶粒之间的馈入网络比较简单，不需要复杂的馈入网络，使得封装的布局和布线更加简单，减少线路干扰等；并且使用较少的天线层可以减少天线层的占用面积，从而可以减小封装的体积。

Description

半导体封装
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体封装。
背景技术
在过去几年中，对于毫米波(mm-wave，millimeter wave)应用的低成本，高性能，紧凑型雷达系统的需求已经增加。因此，天线封装(AiP，Antenna-in-Package)的发展变得更加重要。
如本领域中已知的，AiP的设计已经集中在如何实现高增益和辐射场型的良好控制上。然而，在保持天线性能的同时还要适应变得越来越小和越来越薄的封装变的越加困难。
现有技术中的高增益天线设计通常需要多个辐射元件以形成天线数组，并且需要复杂的馈入网络(feeding network)以用于处理发送/接收射频(RF，radio frequency)信号。此外，先前设计中的高增益天线需要较大的天线放置区域(较大占地面积)。
在本行业中需要提供改进的具有高增益天线的AiP，该AiP不需要复杂的馈入网络并且不占用较大的天线放置区域。
发明内容
有鉴于此，本发明提供一种半导体封装结构，以降低馈入网络的复杂性和占用较小的天线放置区域。
根据本发明的第一方面，公开一种半导体封装，包括：
基板，所述基板上具有至少一个天线层和在天线层下面的接地反射层；
射频晶粒，设置在所述基板上、所述基板中或所述基板下；
介质层，设置在所述基板的所述天线层上；以及
频率选择表面结构，设置在所述介质层上。
本发明提供的半导体封装由于不需要布置很多数量的天线层，只需要较少数量的天线层，加上相应的接地反射层和频率选择表面结构，通过接地反射层和频率选择表面结构形成共振腔体，对经由天线传输的电磁波进行共振即可达到高增益。由于不需要大量的天线层形成天线数组，只需使用较少的天线层，因此天线层与RF晶粒之间的馈入网络比较简单，不需要复杂的馈入网络，使得封装的布局和布线更加简单，减少线路干扰等；并且使用较少的天线层可以减少天线层的占用面积，从而可以减小封装的体积，使封装可以适用更多的场景。
在阅读了随后以不同附图展示的优选实施例的详细说明之后，本发明的这些和其它目标对本领域普通技术人员来说无疑将变得明显。
附图说明
图1是根据本发明的一个实施例的具有频率选择表面(FSS，frequency-selectivesurface)结构的天线封装(AiP，Antenna-in-Package)的示意性透视图；
图2是沿图1中的虚线I-I'截取的示意性横截面图；
图3是根据本发明一个实施例的示例性FSS结构的示意性俯视图；
图4示出了根据本发明另一实施例的在SESUB(Semiconductor Embedded inSUBstrate，半导体嵌入式基板)基板中具有FSS结构的AiP和嵌入式RF晶粒的变型；
图5示出了根据本发明另一实施例的具有FSS结构的AiP的变型；
图6至图8示出了根据本发明的各种实施例的具有FSS结构和支撑柱的AiP的一些变型；
图9至图12是示出根据本发明各种实施例的AiP中的支撑柱的布局的示意性俯视图；
图13和图14是示出根据本发明的各种实施例的具有FSS结构的AiP和多个晶粒的示意性横截面图；以及
图15是示出根据本发明的又一个实施方案的具有多层FSS结构的AiP的示意性横截面图。
具体实施方式
在说明书和随后的权利要求书中始终使用特定术语来指代特定组件。正如本领域技术人员所认识到的，制造商可以用不同的名称指代组件。本文件无意于区分那些名称不同但功能相同的组件。在以下的说明书和权利要求中，术语“包括”和“包括”被用于开放式类型，因此应当被解释为意味着“包括，但不限于...”。此外，术语“耦合”旨在表示间接或直接的电连接。因此，如果一个设备耦合到另一设备，则该连接可以是直接电连接，或者经由其它设备和连接的间接电连接。
以下描述是实施本发明的最佳设想方式。这一描述是为了说明本发明的一般原理而不是用来限制的本发明。本发明的范围通过所附权利要求书来确定。
下面将参考特定实施例并且参考某些附图来描述本发明，但是本发明不限于此，并且仅由权利要求限制。所描述的附图仅是示意性的而并非限制性的。在附图中，为了说明的目的，一些元件的尺寸可能被夸大，而不是按比例绘制。在本发明的实践中，尺寸和相对尺寸不对应于实际尺寸。
在整个说明书中，术语“晶粒”，“芯片”，“半导体芯片”和“半导体晶粒”可以互换使用，以表示集成电路芯片或晶粒。本文使用的术语“水平”可以定义为平行于平面或表面(例如，基板的表面)的方向，而不管其取向如何。本文使用的术语“垂直”可以指与刚刚描述的水平方向正交的方向。其他术语，例如“上”，“上方”，“下方”，“底部”，“顶部”，“侧面”(如“侧壁”)，“更高”，“更低”，“上部”，“在…之上”和“在…之下”，均可以相对于水平面为参考。
请参考图1至图3。图1是根据本发明一个实施例的具有频率选择表面(FSS)结构的天线封装(AiP)的示意性透视图。图2是沿图1中的虚线I-I'截取的示意性横截面图。图3是根据本发明一个实施例的示例性FSS结构的示意性俯视图。一些详细结构未在附图中示出，因为相关领域的技术人员将可以理解它们。
如图1和图2所示，提供一种半导体封装1。根据本发明的一个实施例，半导体封装1可以是具有频率选择表面(FSS)结构的天线封装(AiP)。根据本发明的一个实施例，半导体封装1可以包括基板10，设置在基板10上的射频(RF)晶粒20，设置在基板10上的介质层30，设置在介质层30上的频率选择表面(FSS)结构40。此外，基板10可以具有与RF晶粒20相邻的上表面和与上表面相对的下表面。半导体封装(或AiP)1还可以包括设置在基板10的下表面上的多个焊球50。此外，设置在基板10上的RF晶粒20可以是在基板的上表面上或/和下表面上，当然也可以设置在基板10之内。
根据本发明的一个实施例，基板10可以包括至少一个天线层110，位于天线层110下方的接地反射层120，以及位于天线层110和接地反射层120之间的绝缘层130。基板10还可以包括多个球垫122，用于连接焊球50。根据本发明的一个实施例，球垫122和接地反射层120是共面的，并且形成在基板10的相同金属层(例如铜层)中。
根据本发明的一个实施例，天线层110和接地反射层120形成在两个不同的金属层(例如均为铜层)中。两个金属层位于不同的水平面上。天线层110可以形成在基板10的上表面上并且可以通过互连或迹线112电连接到RF晶粒20。接地反射层120可以电连接到接地平面，接地反射层120可以形成在基板10的下表面上。尽管未在图中示出，但应理解的是，如果需要，基板10中的金属层(例如本段中所述的两个不同的金属层)可以通过导电通孔互连。
根据本发明的一个实施例，天线层110可以是平板天线(patch antenna)，但不限于此。例如，天线层110可以具有矩形形状并且可以具有大约(λg/2)×(λg/2)的尺寸，其中λg是经由天线层110传输的电磁辐射(电磁波)的波导波长(guided wavelength)，例如工作在77GHz的W波段(W-band)雷达的λg/2＝1.1～1.3mm，其中基板介电常数(εr)约为3.6。当然天线层110还可以是其他尺寸，本发明并不限制。
应该理解的是，天线可以通过任何类型的天线结构来实现。在本发明的所示实施例中，由于平板天线的高增益和宽边辐射(broadside radiation)特性，可以选择平板天线。根据本发明的其他实施例，天线层110可以是相控阵天线(phased-array antenna)，偶极(dipole)天线，槽孔(slot)天线等。根据本发明的一个实施例，接地反射层120可以是固体金属层，例如实心铜层。此外，FSS结构40所占的区域或面积(尺寸)大于天线层110所占的区域或面积(尺寸)，而接地反射层所占的区域或面积(尺寸)大于FSS结构40所占的区域或面积(尺寸)。因此当从正上方观察时，FSS结构40将完全覆盖天线层110，而没有完全覆盖接地反射层120，也就是说FSS结构40遮住了接地反射层120的部分区域(例如靠内的部分区域)，而未遮住接地反射层120的另一部分区域(例如靠外围的部分区域)。当然FSS结构40也可以只覆盖部分天线层110，即FSS结构40与天线层110部分重叠。此外，当从正上方观察时，接地反射层120，天线层110和FSS结构40三者的中心(如几何中心)是对齐的，例如在一条直线上。此外，接地反射层120，天线层110和FSS结构40三者的中心(如几何中心)也可以不是对齐的，例如三者的中心之间有一些偏差，或略有偏差。本实施例中可以设置为接地反射层120，天线层110和FSS结构40三者之间部分重叠。
根据本发明的一个实施例，RF晶粒20可以是集成电路(IC，integrated circuit)硅晶粒或半导体芯片，RF晶粒20包括用于发送和/或接收RF信号的相关功能电路。根据本发明的一个实施例，RF晶粒20可以具有有源表面20a和与有源表面20a相对的无源表面20b。多个输入/输出(I/O，input/output)焊盘210可以设置在有源表面20a上。根据本发明的一个实施例，RF晶粒20的有源表面20a可以与基板10的上表面整体地连接(即RF晶粒20的有源表面20a完全贴在基板10的上表面上)。天线层110可以通过互连或迹线112电连接到RF晶粒20的有源表面20a上相应的I/O焊盘210。
根据本发明的一个实施例，介质层30根据需要或根据设计选择不同的填充材料或介质，例如填充材料可以包括模塑料，或低温共烧陶瓷(Low Temperature Co-firedCeramic，LTCC)，例如基板LTCC等，此外介质层内的介质还可以包括空气。本实施例中介质层30可以根据封装的型样选择填充材料。此外，例如图2所示，填充时可以使用填充材料将介质层30完全填充，这样可以封装或覆盖RF晶粒20。或者介质层30也可以是全部填充为空气(例如下面图8所示的实施例)，即整个介质层均为气隙，另外可以使用支撑结构(例如下面实施例所述的支撑柱)支撑在介质层30上方的FSS结构40，例如FSS结构40位于支撑结构的上方或正上方。由于空气对电磁波的损耗小于一般材料(例如上述填充材料)对电磁波的损耗，因此介质层内包括气隙可以减少对电磁波的损耗，提高天线封装的增益。此外，在介质层30上也可以设置其他结构，例如载板或上基板等结构，再将FSS结构40设置在载板或上基板等结构之上。介质层30使用的填充材料可以包括通常用于集成电路器件封装的有机树脂，并且可以选择用于低透湿性和低热膨胀系数的有机树脂，以分别避免封装的芯片暴露于湿气或机械应力下。例如，根据本发明的一个实施方案，介质层30使用的填充材料可包含环氧材料。
在先前技术中，为了使天线封装具有高增益，会在封装中布置很多数量的天线层(例如数量远大于2个)，这样使得大量的天线层与RF晶粒连接时形成的馈入网络(接线)相当复杂，增加了布局和布线难度，并且大量的天线层占用了大量的面积，使封装体积变大。而本发明中利用FSS结构40与接地反射层120形成共振腔体，藉由共振腔体与FSS结构40的设计将天线层形成的辐射场型集中，从而提升了天线增益。因此本发明不需要布置很多数量的天线层，可能只需要一个或两个等较少数量的天线层，加上相应的接地反射层和FSS结构通过接地反射层和频率选择表面结构形成共振腔体，对经由天线传输的电磁波进行共振即可达到高增益。由于不需要大量的天线层形成天线数组，只需使用较少的天线层，因此天线层与RF晶粒之间的馈入网络(接线)比较简单，不需要复杂的馈入网络，使得封装的布局和布线更加简单，减少线路干扰等；并且使用较少的天线层可以减少天线层的占用面积，从而可以减小封装的体积，使封装可以适用更多的场景。此外，本发明特别适合在5G(第五代移动通讯网络)中的应用，因为本发明可以在封装体积尽量小的情况下获取较高的增益，从而使本发明的封装适用于各种物联网设备，以及各种小体积的用户设备等。
介质层30使用的填充材料还可以包含填料，例如无定形氧化硅(二氧化硅玻璃)和结晶氧化硅(石英)填料。可以添加合适的添加剂以增强介质层30使用的填充材料的导热性。根据本发明的一个实施方案，介质层30使用的填充材料的介电常数εr可以例如为3.3至3.4。根据本发明的一个实施方案，介质层30内填充的材料可具有约1.1～1.3mm的厚度(或高度)，例如1.2mm。此外，FSS结构40和接地反射层120之间的具有距离d(例如FSS结构40的下表面与接地反射层120的上表面之间的距离为d)，距离d可以设置为λg/2，这样可以使经由天线层110传输的电磁辐射(电磁波)在封装内更好的实现共振效应，从而更加容易的集中辐射场型，以及提升天线增益。
根据本发明的一个实施例，如在图1和图3中可以最佳地看到的，FSS结构40是具有相同形状和尺寸的金属图案410的二维周期性数组。FSS结构40具有高反射特性。根据本发明的一个实施例，FSS结构40直接设置在介质层30的上表面30a上，并且可以通过包括但不限于丝网印刷，3D打印，涂覆，电镀，激光，光刻或蚀刻来形成。在一些实施例中，FSS结构40可以是使用重分布层制程方式来实现或制造。
根据本发明的一个实施例，FSS结构40设置在天线层110上方并与天线层110对齐，这里的对齐是指FSS结构40的中心(如几何中心)与线层110的中心(如几何中心)是对齐的，例如在竖直方向上两者的中心(如几何中心)是对齐的。当然SS结构40的中心(如几何中心)与线层110的中心(如几何中心)也可以不是对齐的，例如两者的中心有偏差，或略有偏差。其中FSS结构40可以设置在天线层110的正上方，例如FSS结构40可以全部覆盖或部分覆盖天线层110，也就是天线层110至少有一部分与FSS结构40重叠。根据本发明的一个实施例，FSS结构40仅在直接位于天线层110的上方的预定区域内形成，例如FSS结构40直接设置在天线层110的正上方，并且FSS结构40不会在介质层30的上表面30a上铺满，仅会覆盖一部分，特别是位于天线层110的正上方的部分。这是因为FSS结构40的数量越多虽会提高天线的增益(该增益会趋向一个最高理论值)，但FSS结构40的频率选择特性会越明显，导致天线封装的增益带宽越窄，因此本发明中选择FSS结构40覆盖位于天线层110的正上方的部分，介质层30的上表面30a的其余部分未被FSS结构40覆盖，从而实现更宽的带宽，然而，在其他实施例中FSS的形状或分配可能不受限制。当然，FSS结构40也可以在介质层30的上表面30a上铺满，以满足设计需求(例如满足需要交窄带宽的设计需求)，本发明中可以根据设计需求调整FSS结构40在介质层30的上表面30a上铺设的大小，但是FSS结构40至少有一部分会在天线层110的正上方，也即FSS结构40与天线层110之间至少部分重叠。
根据本发明的一个实施例，金属图案410的二维周期性数组可以具有固定间距P。根据本发明的一个实施例，为了让电磁波在传播时避免产生不连续效应，金属图案410的固定间距P通常会设计至少小于λg/4，例如固定间距P可以是λg/8。然而，在其他实施例中，FSS的间距也可以不受限制。根据本发明的一个实施例，FSS结构40可以具有大约λg*λg的尺寸，当然FSS结构的还可以是其他的尺寸，本发明并不限制。
应当理解的是，周期性的FSS结构的单位单元(金属图案410)可以根据设计目的通过任何类型和任何形状(类型例如栅格类型，十字类型，方形类型，圆形类型，三叉戟类型等，形状例如三角形，平行四边形，菱形，五边形，六边形，八边形等)来实现。在本发明中，由于电容贴片型单位单元具有负反射相位的特性，可以选择电容贴片型单位单元作为FSS结构的单位单元(金属图案410)，这可以减小接地反射层120与FSS结构40之间的距离d，从而实现具有低轮廓(高度较低)的AiP，以降低封装的体积，使封装适合更多的使用场景。
根据本发明的一个实施例，半导体封装(或AiP)1可以是扇出型晶圆级封装(FOWLP，fan-out wafer level package)，并且基板10可以是重分布层(RDL，re-distribution layer)基板。如本领域中已知的，晶圆级封装(WLP)涉及在晶粒仍在晶圆上时封装晶粒。通常，WLP是无基板封装。WLP使用薄膜布线层或重分布层(RDL)代替基板，WLP在封装中提供电连接。WLP利用封装底部的焊球50将RDL连接到板或印刷电路板(PCB，printed circuit board)。
根据本发明的另一实施例，半导体封装(或AiP)1可以是倒装芯片芯片级封装(FCCSP，flip-chip chip scale package)，并且基板10可以是封装基板，例如通过半加成(semi-additive)制程形成的电路板或布线板。为了将倒装芯片附接到电路板上，反转RF晶粒20以使有源表面20a上的焊接凸块或焊接柱(图未示)向下到达下面电路板上的连接物或焊盘上。然后通常使用回流焊接制程重新熔化焊料以产生电连接。
然后，在大多数情况下，电绝缘粘合剂“底部填充”以提供更强的机械连接，提供热桥(heat bridge)，并且确保焊接接头不会由于芯片和系统其余部分的受热有差别而受到应力。底部填充物分散芯片和电路板之间的热膨胀不匹配，防止焊点中的应力集中，应力集中将导致过早失效。
根据本发明的又一实施例，图4示出了根据本发明另一实施例的在SESUB基板中具有FSS结构的AiP和嵌入式RF晶粒的变型；如图4所示，半导体封装(或AiP)1可以是嵌入式晶粒封装，并且基板10可以是有机层压基板，例如SESUB，SESUB是一种将IC硅晶粒嵌入层压基板的技术。这种嵌入了薄硅IC晶粒的SESUB基板可以安装各种电子元件，形成高度整合的多功能模块/封装。RF晶粒20可以嵌入基板10的芯部(core)中。该芯部可以由特殊树脂制成。除芯部树脂外，其他基板层是标准PCB材料。在第图4中，天线层110可以通过导电通孔或其他接线结构连接到与互连或迹线112连接的导电层或直接连接到互连或迹线112，从而与RF晶粒20连接；或者，天线层110直接通过互连或迹线与RF晶粒20连接。类似的，在图14中，天线层也会直接或间接通过互连或迹线与RF晶粒连接。
本发明提供了一种具有激发天线(source antenna)结合增益增强FSS结构作为覆盖板(superstrate)的改进的AiP，其中激发天线例如上述的平板天线、槽孔天线等。FSS结构是一种具有特殊电磁特性的频率相关(frequency-dependent)周期结构。因此，如上所述的功效，本发明不需要复杂的馈入网络，这使得更容易调节工作频率以适应设计目标。
图5示出了根据本发明另一实施例的具有FSS结构的AiP的变型，其中相同的数字标号表示相同的元件，区域或层。如图5所示，RF晶粒20安装在基板10的下表面上。RF晶粒20可以通过使用传统的倒装芯片制程(但不限于此)安装在基板10的下表面上。通过将RF晶粒20设置在基板10的下表面上，使得RF晶粒20和天线层110之间距离更远，可以减小RF晶粒20和天线层110之间的相互干扰。图5中可以通过其他的接线或导电结构(例如导电通孔等)，将天线层110与RF晶粒20连接。
通过嵌入支撑柱的方案可以进一步增强上述AiP结构的机械和电气性能。图6至图8示出了根据本发明的各种实施例的具有FSS结构和支撑柱的AiP的一些变型，其中相同的数字标号表示相同的元件，区域或层。
如图6和图7所示，可以在介质层30中提供多个支撑柱60。在图6中，支撑柱60可以嵌入在介质层30中。也就是说，支撑柱的高度60小于介质层30的厚度。在图7中，支撑柱60延伸穿透介质层30的整个厚度。也就是说，支撑柱60的高度等于介质层30的厚度。由于本发明天线封装的设计需有额外较厚的共振腔体，因此整体封装的高度较一般的封装更高，这也是本发明结构中难度较大的点，因为封装高度太高会降低封装结构稳定性。而本发明中加入支撑柱60不仅可以维持封装的整体结构的稳定性，保证封装的机械强度，而且支撑柱60可以对天线场型做调整，提高增益(例如降低天线旁办(side lobe)，增加主辐射角度的方向性来增加增益)。另外支撑柱60可采用金属材料，藉由金属材料的支撑柱更好地对天线场型做调整，提高增益，更好地控制天线辐射场型和增益。当然支撑柱60也可以采用非金属材料，也可以帮助调整天线场型和控制增益。
如图8所示，可以省略介质层30，并且支撑柱60可以用于支撑在支撑柱60上的具有FSS结构40的上基板11。例如，上基板11可以是玻璃基板，塑料基板或硅基板，但不限于此。通过省略介质层30，可以在上基板11和基板10之间形成气隙31。因为空气对电磁波的损耗小于一般材料(例如上述填充材料)对电磁波的损耗，因此气隙31可以进一步改善天线系统的增益，进一步增强天线的增益。如图8所示，介质层内全部为气隙31，即介质层内没有设置填充材料，只有空气。并且可以将支撑柱60设置在FSS结构40的下方以支撑FSS结构40，当然支撑柱60也可以不在FSS结构40的正下方，例如图8所示的，支撑柱60用于支撑上基板，这样支撑柱60可以设置为围绕FSS结构40。根据本发明的一个实施例，支撑柱60的侧壁可以涂覆有保护层61。例如，保护层61可以是绝缘层61，但不限于此。此外，支撑柱60可以设置在天线层110的外围区域，例如支撑柱60可以围绕天线层110，以对天线场型做调整；当然支撑柱60也可以不完全围绕天线层110，例如仅设置在天线层110的一侧，两侧或三侧等，也可以调整天线场型。由于如前所述FSS结构40的尺寸(例如占用的区域或面积)大于天线层110的尺寸(例如占用的区域或面积)，因此支撑柱60可能会在FSS结构40的下方的区域或下方的位置，也就是当从上方观察时，FSS结构40遮住了支撑柱60(例如图6至图8所示)，换句话说，当从上方观察时，FSS结构40覆盖了支撑柱60。当然，支撑柱可以设置在FSS结构40的外围区域，例如支撑柱60可以围绕FSS结构40(例如图9至图12所示，当从上方观察时，FSS结构40没有遮住支撑柱60)，也就是当从上方观察时FSS结构40未覆盖支撑柱60，这样也可以调整天线场型。当然支撑柱60可以有一部分位于FSS结构40的下方的区域或下方的位置(即FSS结构40覆盖一部分支撑柱60)；而还有一部分支撑柱60不在FSS结构40的下方的区域或下方的位置，而是在FSS结构40的外围区域(即FSS结构40未覆盖还有一部分支撑柱60)。此外支撑柱60也可以不完全围绕FSS结构40或/和天线层110，例如仅设置在FSS结构40或/和天线层110的一侧，两侧或三侧等，也可以调整天线场型。因此支撑柱60可以设置在FSS结构40或/和天线层110的外围区域。
支撑柱60可以是任何材料(例如金属或非金属)或形状，并且可以设计用于更好地控制天线辐射场型和增益。支撑柱60的高度可以基于机械和电气要求来实施(或设计)。
图9至图12是示出根据本发明各种实施例的AiP中的支撑柱的布局的示意性俯视图，其中相同的数字标号表示相同的元件，区域或层。如图9至图12所示，支撑柱60可以以各种方式围绕天线层110和上覆的共延伸FSS结构40。例如，如图9所示，每个FSS结构40均由支撑柱60包围。如图10所示，支撑柱60仅沿着AiP的周边设置。如图11所示，支撑柱60仅设置在RF晶粒20和FSS结构40之间的间隔处，或/和设置在两个FSS结构之间的间隔处。如图12所示，支撑柱60沿着AiP的周边设置，支撑柱60也设置在两个FSS结构之间的间隔处。当然在其他实施例中，支撑住柱60除沿AiP的周边设置外，还可同时设置在三个FSS结构之间的间隔处。在其他实施例中，支撑柱可仅包围一个FSS结构，两个FSS结构，或三个FSS结构。如图9至图12所示的方式，通过支撑柱的位置的设计和支撑柱的排列，可以对天线场型做调整也可以用来增加结构的稳定性。
图13和图14是示出根据本发明的各种实施例的具有FSS结构和多个芯片的AiP的示意性横截面图，其中相同的数字标号表示相同的元件，区域或层。如图13所示，两个半导体晶粒21a和21b可以安装在基板10的下表面上。如图14所示，可以通过上述SESUB技术将两个半导体晶粒21a和21b嵌入基板10中。根据本发明的一个实施例，例如，半导体晶粒21a可以是RF晶粒，并且半导体晶粒21b可以是数字处理器晶粒。
图15是示出根据本发明的又一个实施方案的具有多层FSS结构的AiP的示意性横截面图。如图15所示，图15中的AiP(或半导体封装)1与图2中的AiP(或半导体封装)1之间的差异是FSS结构40。图15中的AiP 1具有多层FSS结构40。例如，多层FSS结构40包括彼此堆栈的第一层FSS结构40a，第二层FSS结构40b和第三层FSS结构40c。根据本发明的一个实施例，当从上方观察时，第一层FSS结构40a，第二层FSS结构40b和第三层FSS结构40c之间的中心(如几何中心)是对齐的，当然三者之间的中心可以不是对齐的，例如三者的中心之间具有偏差，或略微有偏差。又例如第一层FSS结构40a，第二层FSS结构40b和第三层FSS结构40c中的每一个的周期性图案均是对齐的(即每个周期性图案的中心(如几何中心)是对齐的)，当然三者的每一个的周期性图案之间的中心可以不是对齐的，例如具有偏差，或略微有偏差。根据本发明的一个实施例，可以在第一层FSS结构40a，第二层FSS结构40b和第三层FSS结构40c之间形成例如树脂介质层，绝缘涂层或RDL电介质的绝缘层301。在一个实施例中，多层FSS结构40可以具有各种分配。例如，第一层FSS结构40a，第二层FSS结构40b和第三层FSS结构40c中的每一个的周期性图案可以彼此不同，以获得更高的带宽，或实现双频功能；当然第一层FSS结构40a，第二层FSS结构40b和第三层FSS结构40c之间的中心(如几何中心)是对齐的，当然三者之间的中心可以不是对齐的，例如三者的中心之间具有偏差，或略微有偏差。
本领域的技术人员将容易地观察到，在保持本发明教导的同时，可以做出许多该装置和方法的修改和改变。因此，上述公开内容应被解释为仅由所附权利要求书的界限和范围所限制。

Claims (14)

1.一种半导体封装，其特征在于，包括：
基板，所述基板上具有至少一个天线层和在天线层下面的接地反射层；
射频晶粒，设置在所述基板上、所述基板中或所述基板下；
介质层，设置在所述基板的所述天线层上；以及
频率选择表面结构，设置在所述介质层上；
多个支撑柱，在所述介质层中；
其中，所述多个支撑柱至少围绕所述天线层和所述频率选择表面结构的一侧，所述天线层与所述频率选择表面结构分别在所述介质层的两侧并且所述多个支撑柱位于所述天线层与所述频率选择表面结构之间的所述介质层内，以及所述多个支撑柱用于调整天线场型。
2.如权利要求1所述的半导体封装，其特征在于，所述天线层电连接到所述射频晶粒。
3.如权利要求1所述的半导体封装，其特征在于，所述频率选择表面结构包括具有相同形状和尺寸的金属图案的二维周期性数组。
4.如权利要求3所述的半导体封装，其特征在于，所述金属图案的二维周期性数组具有固定间距。
5.如权利要求1所述的半导体封装，其特征在于，所述频率选择表面结构设置在所述天线层上方，所述天线层至少有一部分与所述频率选择表面结构重叠。
6.如权利要求1所述的半导体封装，其特征在于，所述频率选择表面结构直接设置在所述介质层的上表面上。
7.如权利要求1所述的半导体封装，其特征在于，所述接地反射层是金属层。
8.如权利要求1所述的半导体封装，其特征在于，所述半导体封装是扇出型晶圆级封装，并且所述基板是重分布层基板。
9.如权利要求1所述的半导体封装，其特征在于，所述半导体封装是倒装芯片芯片级封装，并且所述基板是封装基板。
10.如权利要求1所述的半导体封装，其特征在于，所述半导体封装是嵌入式晶粒封装，并且所述基板是有机层压基板。
11.如权利要求1所述的半导体封装，其特征在于，还包括：多个焊球，设置在基板的下表面上。
12.如权利要求1所述的半导体封装，其特征在于，所述介质层包括填充材料或气隙。
13.如权利要求1所述的半导体封装，其特征在于，还包括：上基板，设置在所述介质层上；所述频率选择表面结构设置在所述上基板上。
14.如权利要求1所述的半导体封装，其中所述支撑柱的为金属材料或非金属材料。
CN201811201892.6A 2017-10-17 2018-10-16 半导体封装 Active CN110034077B (zh)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
US201762573182P 2017-10-17 2017-10-17
US62/573,182 2017-10-17
US201762573713P 2017-10-18 2017-10-18
US62/573,713 2017-10-18
US201762589611P 2017-11-22 2017-11-22
US62/589,611 2017-11-22
US16/120,446 2018-09-03
US16/120,446 US11322823B2 (en) 2017-10-17 2018-09-03 Antenna-in-package with frequency-selective surface structure

Publications (2)

Publication Number Publication Date
CN110034077A CN110034077A (zh) 2019-07-19
CN110034077B true CN110034077B (zh) 2022-09-16

Family

ID=63787807

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811201892.6A Active CN110034077B (zh) 2017-10-17 2018-10-16 半导体封装

Country Status (4)

Country Link
US (2) US11322823B2 (zh)
EP (1) EP3474370B1 (zh)
CN (1) CN110034077B (zh)
TW (1) TWI676219B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11322823B2 (en) 2017-10-17 2022-05-03 Mediatek Inc. Antenna-in-package with frequency-selective surface structure
US10777901B2 (en) * 2018-02-07 2020-09-15 Regents Of The University Of Minnesota Fabry-Perot cavity antenna system having a frequency selective surface
US11201119B2 (en) 2018-06-06 2021-12-14 At&S Austria Technologie & Systemtechnik Aktiengesellschaft RF functionality and electromagnetic radiation shielding in a component carrier
KR102561724B1 (ko) * 2018-12-07 2023-07-31 삼성전자주식회사 안테나 모듈 및 그를 포함하는 전자 장치
US20200259240A1 (en) * 2019-02-08 2020-08-13 Texas Instruments Incorporated Antenna-on-package integrated circuit device
US11244913B2 (en) 2019-06-18 2022-02-08 Mediatek Inc. Semiconductor package
CN110350293A (zh) * 2019-06-26 2019-10-18 加特兰微电子科技(上海)有限公司 片上天线及雷达系统
US11515638B2 (en) * 2019-07-05 2022-11-29 Regents Of The University Of Minnesota Square aperture frequency selective surfaces in Fabry-Perot cavity antenna systems
KR20210009658A (ko) * 2019-07-17 2021-01-27 동우 화인켐 주식회사 안테나 패키지 및 이를 포함하는 화상 표시 장치
KR102568702B1 (ko) * 2019-10-15 2023-08-21 삼성전자주식회사 안테나 구조 및 이를 포함하는 전자 장치
US11145610B2 (en) 2019-12-30 2021-10-12 Unimicron Technology Corp. Chip package structure having at least one chip and at least one thermally conductive element and manufacturing method thereof
TWI709218B (zh) * 2019-12-30 2020-11-01 欣興電子股份有限公司 晶片封裝結構及其製作方法
CN113140887B (zh) * 2020-01-17 2022-11-22 清华大学 封装天线及其制造方法
CN114002874A (zh) 2020-07-28 2022-02-01 京东方科技集团股份有限公司 显示面板及显示装置
CN112363127B (zh) * 2020-10-26 2023-06-30 北京环境特性研究所 一种雷达反射器
US11658391B2 (en) * 2020-12-21 2023-05-23 Qualcomm Incorporated Antenna module
US20220278450A1 (en) * 2021-03-01 2022-09-01 Kyocera International Inc. Low-Profile Low-Cost Phased-Array Antenna-in-Package
US11876059B2 (en) 2021-05-17 2024-01-16 Nxp Usa, Inc. Semiconductor device with directing structure and method therefor
CN114498001A (zh) * 2022-01-26 2022-05-13 华南理工大学 基于叠层超表面的毫米波宽角扫描相控阵列天线及通信设备
EP4343971A1 (en) * 2022-09-26 2024-03-27 Nxp B.V. Antenna unit and method of producing an antenna unit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3030903A1 (fr) * 2014-12-18 2016-06-24 Commissariat Energie Atomique Procede de realisation d'un dispositif de communication radio frequence
CN106575815A (zh) * 2014-07-04 2017-04-19 三星电子株式会社 无线通信设备中的天线装置
CN106961001A (zh) * 2016-01-11 2017-07-18 矽品精密工业股份有限公司 电子封装件

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI312592B (en) * 2006-06-30 2009-07-21 Ind Tech Res Inst Antenna structure with antenna radome and method for rising gain thereof
KR100888195B1 (ko) * 2007-08-06 2009-03-12 한국과학기술원 능동소자가 내장된 유기기판 제조방법
KR20130062717A (ko) * 2011-12-05 2013-06-13 삼성전기주식회사 밀리미터 대역용 알에프아이씨 안테나 패키지 및 이를 포함하는 무선모듈
TWI525903B (zh) 2012-03-22 2016-03-11 美國博通公司 具有可編程基板的可編程天線
TWI562455B (en) * 2013-01-25 2016-12-11 Siliconware Precision Industries Co Ltd Electronic package and method of forming the same
US9819098B2 (en) 2013-09-11 2017-11-14 International Business Machines Corporation Antenna-in-package structures with broadside and end-fire radiations
CA3008650A1 (en) 2015-12-17 2017-06-22 Humatics Corporation Radio-frequency localization techniques and associated systems, devices, and methods
US10541464B2 (en) * 2017-01-17 2020-01-21 Sony Corporation Microwave antenna coupling apparatus, microwave antenna apparatus and microwave antenna package
EP3364457A1 (en) 2017-02-15 2018-08-22 Nxp B.V. Integrated circuit package including an antenna
US10186492B1 (en) * 2017-07-18 2019-01-22 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and manufacturing method thereof
US10510693B2 (en) * 2017-09-28 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package structure
US11322823B2 (en) 2017-10-17 2022-05-03 Mediatek Inc. Antenna-in-package with frequency-selective surface structure
US10700410B2 (en) * 2017-10-27 2020-06-30 Mediatek Inc. Antenna-in-package with better antenna performance

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106575815A (zh) * 2014-07-04 2017-04-19 三星电子株式会社 无线通信设备中的天线装置
FR3030903A1 (fr) * 2014-12-18 2016-06-24 Commissariat Energie Atomique Procede de realisation d'un dispositif de communication radio frequence
CN106961001A (zh) * 2016-01-11 2017-07-18 矽品精密工业股份有限公司 电子封装件

Also Published As

Publication number Publication date
CN110034077A (zh) 2019-07-19
TW201917800A (zh) 2019-05-01
EP3474370B1 (en) 2021-09-15
EP3474370A1 (en) 2019-04-24
TWI676219B (zh) 2019-11-01
US20220302574A1 (en) 2022-09-22
US11848481B2 (en) 2023-12-19
US11322823B2 (en) 2022-05-03
US20190115646A1 (en) 2019-04-18

Similar Documents

Publication Publication Date Title
CN110034077B (zh) 半导体封装
US8451618B2 (en) Integrated antennas in wafer level package
US10461399B2 (en) Wafer level package with integrated or embedded antenna
US8866292B2 (en) Semiconductor packages with integrated antenna and methods of forming thereof
US11509038B2 (en) Semiconductor package having discrete antenna device
EP3185361B1 (en) Wireless communication module
US9620464B2 (en) Wireless communications package with integrated antennas and air cavity
EP3413347A1 (en) Semiconductor package having discrete antenna device
US11189905B2 (en) Integrated antenna array packaging structures and methods
US11821975B2 (en) Radar module incorporated with a pattern-shaping device
CN109950682B (zh) 天线封装和通信装置
EP3745457A1 (en) Semiconductor package having discrete antenna device
US20140145316A1 (en) Wireless module
CN113555348A (zh) 半导体设备
TWI789768B (zh) 天線模組及其製造方法暨電子裝置
CN115313013A (zh) 天线结构及其电子封装件
TW202339145A (zh) 天線模組疊層封裝和射頻疊層封裝
CN116799472A (zh) 天线模块叠层封装和射频叠层封装

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant