JPWO2016121491A1 - 電子回路モジュール - Google Patents
電子回路モジュール Download PDFInfo
- Publication number
- JPWO2016121491A1 JPWO2016121491A1 JP2016571914A JP2016571914A JPWO2016121491A1 JP WO2016121491 A1 JPWO2016121491 A1 JP WO2016121491A1 JP 2016571914 A JP2016571914 A JP 2016571914A JP 2016571914 A JP2016571914 A JP 2016571914A JP WO2016121491 A1 JPWO2016121491 A1 JP WO2016121491A1
- Authority
- JP
- Japan
- Prior art keywords
- region
- circuit module
- electronic circuit
- conductive film
- connection region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004020 conductor Substances 0.000 claims abstract description 130
- 230000002093 peripheral effect Effects 0.000 claims description 10
- 239000010408 film Substances 0.000 description 77
- 238000000034 method Methods 0.000 description 47
- 238000004519 manufacturing process Methods 0.000 description 34
- 230000008569 process Effects 0.000 description 28
- 238000000926 separation method Methods 0.000 description 26
- 239000000758 substrate Substances 0.000 description 18
- 238000010586 diagram Methods 0.000 description 15
- 230000015572 biosynthetic process Effects 0.000 description 11
- 238000002360 preparation method Methods 0.000 description 11
- 239000000463 material Substances 0.000 description 10
- 239000011347 resin Substances 0.000 description 8
- 229920005989 resin Polymers 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 7
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000000945 filler Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000013007 heat curing Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5383—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
- H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
- H01L23/295—Organic, e.g. plastic containing a filler
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15158—Shape the die mounting substrate being other than a cuboid
- H01L2924/15159—Side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/07—Electric details
- H05K2201/0707—Shielding
- H05K2201/0715—Shielding provided by an outer layer of PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
- H05K2203/1305—Moulding and encapsulation
- H05K2203/1316—Moulded encapsulation of mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Ceramic Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
この発明の第1の実施形態に係る電子回路モジュール100について、図1および図2を用いて説明する。
図1(A)は、電子回路モジュール100の透視斜視図である。図1(A)では、後述の電子部品5〜7および接地用電極3Aを含む第2の電極3を透視して示し、それ以外の構成要素は図示を省略している。図1(B)は、同様に電子部品5〜7を透視して示し、それ以外の構成要素は図示を省略した上面図である。また、図2は、電子回路モジュール100の、図1(B)のA−A線を含む面の矢視断面図である。
図2では、回路基板1の側面Sにおける第1の領域S1から接続領域SCにかけての形状は、いわゆるベルボトム形状となっているものを図示した。一方、図3に示すように、第1の領域S1と第2の領域S2との接続領域SCは、電子回路モジュール100を上面視したとき、第1の領域S1から第2の領域S2に向かって直線的に広がるような形状を有していてもよい。この場合でも、導電性膜との接触面積が十分広くなり、延いては導電性膜と接地用電極との接続を確実にすることができる。
回路基板1の側面Sにおける第1の領域S1から接続領域SCは、図4に示すように、電子回路モジュール100を上面視したとき、第1の領域S1から第2の領域S2に向かって階段状に広がるような形状を有していてもよい。この場合は、導電性膜との接触面積がさらに広くなり、延いては導電性膜と接地用電極との接続をさらに確実にすることができる。
この発明の第1の実施形態に係る電子回路モジュール100の製造方法の一例について、図5および図6を用いて説明する。図5および図6は、電子回路モジュール100の製造方法の一例において行なわれる準備工程、実装工程、埋設層形成工程、溝形成工程、導電性膜形成工程、および分離工程をそれぞれ模式的に示す図である。なお、図5および図6の各図は、図1(B)のA−A線を含む面の矢視断面図(図2参照)に相当する。
図5(A)は、電子回路モジュール100の製造方法における準備工程を模式的に示す図である。準備工程により、回路基板1の集合体である集合基板1MB、および電子部品5〜7が準備される。回路基板1および電子部品5〜7の詳細の説明は、電子回路モジュール100の構造の説明で既に行なっているためここでは省略する。
図5(B)は、電子回路モジュール100の製造方法における実装工程を模式的に示す図である。実装工程により、集合基板1MBの状態にある回路基板1の第1の主面M1上に設けられている第1の電極2上に、電子部品5〜7が電子回路を構成するようにそれぞれ接続される。
図5(C)は、電子回路モジュール100の製造方法における埋設層形成工程を模式的に示す図である。埋設層形成工程により、集合基板1MBの状態にある回路基板1の第1の主面M1に、集合埋設層8MBの状態にある埋設層8が設けられる。埋設層8の詳細の説明は、電子回路モジュール100の構造の説明で既に行なっているためここでは省略する。
図6(A)は、電子回路モジュール100の製造方法における溝形成工程を模式的に示す図である。溝形成工程により、集合埋設層8MBが第1の主面に形成された集合基板1MBに、集合埋設層8MBの上面から集合基板1MBの所定の深さまで溝Tが形成される。したがって、この溝Tの形成により、集合埋設層8MBは分離され、電子部品5〜7が埋設される個々の埋設層8となる。
図6(B)は、電子回路モジュール100の製造方法における導電性膜形成工程を模式的に示す図である。導電性膜形成工程により、埋設層8の上面8Uおよび側面8S(外表面8O)、ならびに集合基板1MBの状態にある回路基板1の第1の領域S1および接続領域SCに、集合導電性膜9MBの状態にある導電性膜9が形成される。導電性膜9の詳細の説明は、電子回路モジュール100の構造の説明で既に行なっているためここでは省略する。なお、導電性膜9は、埋設層8の外表面8O、第1の領域S1、および接続領域SCのそれぞれ少なくとも一部を含んだ領域上に形成されていればよい。
図6(C)は、電子回路モジュール100の製造方法における分離工程を模式的に示す図である。分離工程により、集合基板1MBが個々の回路基板1に分離され、個片化された電子回路モジュール100が得られる。
この発明の第2の実施形態に係る電子回路モジュール200について、図7を用いて説明する。
この発明の第3の実施形態に係る電子回路モジュール300について、図8を用いて説明する。
この発明の第4の実施形態に係る電子回路モジュール400について、図9を用いて説明する。
電子回路モジュール400は、第3の実施形態に係る電子回路モジュール300と同様に、導電経路Pを構成する複数のビア導体4Vが、接続領域SCに沿って中心軸をずらしながら形成されている。しかしながら、電子回路モジュール400は、ビア導体4Vの回路基板1の側面Sにおける露出の仕方、および導電性膜9の形状に特徴がある。それ以外は電子回路モジュール300と共通であるため、共通する箇所の説明については省略する。
この発明の第4の実施形態に係る電子回路モジュール400の製造方法の一例について、図10および図11を用いて説明する。図10および図11は、電子回路モジュール400の製造方法の一例において行なわれる準備工程、実装工程、埋設層形成工程、溝形成工程、分離工程、および導電性膜形成工程をそれぞれ模式的に示す図である。なお、図10および図11の各図は、図1(B)のA−A線を含む面の矢視断面図(図2参照)に相当する。
図10(A)は、電子回路モジュール400の製造方法における準備工程を模式的に示す図である。この準備工程は、第1の実施形態に係る電子回路モジュール100の製造方法における準備工程と大略は同様であるため、詳細な説明を省略する。
図10(B)は、電子回路モジュール400の製造方法における実装工程を模式的に示す図である。この実装工程は、第1の実施形態に係る電子回路モジュール100の製造方法における実装工程と同様であるため、詳細な説明を省略する。
図10(C)は、電子回路モジュール400の製造方法における埋設層形成工程を模式的に示す図である。この埋設層形成工程は、第1の実施形態に係る電子回路モジュール100の製造方法における埋設層形成工程と同様であるため、詳細な説明を省略する。
図11(A)は、電子回路モジュール400の製造方法における溝形成工程を模式的に示す図である。この溝形成工程は、第1の実施形態に係る電子回路モジュール100の製造方法における溝形成工程と大略は同様であるため、詳細な説明を省略する。
図11(B)は、電子回路モジュール400の製造方法における分離工程を模式的に示す図である。この分離工程は、第1の実施形態に係る電子回路モジュール100の製造方法における分離工程と大略は同様であるため、詳細な説明を省略する。
図11(C)は、電子回路モジュール400の製造方法における導電性膜形成工程を模式的に示す図である。この導電性膜形成工程は、第1の実施形態に係る電子回路モジュール100の製造方法における導電性膜形成工程と大略は同様であるため、詳細な説明を省略する。
Claims (5)
- 第1の電極が設けられた第1の主面と、接地用電極を含む第2の電極が設けられた第2の主面と、前記第1の主面と前記第2の主面とを接続する側面とを有し、内部導体としてパターン導体とビア導体とを有する回路基板と、
前記第1の電極に接続された電子部品と、
前記回路基板の第1の主面に、前記電子部品を埋設して設けられた埋設層と、
前記接地用電極への導電経路に接続された導電性膜と、を備える電子回路モジュールであって、
前記回路基板の側面は、前記第1の主面に接続された第1の領域と、前記第2の主面に接続され、周長が前記第1の領域より長い第2の領域と、前記第1の領域と前記第2の領域とに接続された接続領域とを有し、
前記接地用電極への導電経路は、ビア導体を含んでなり、
前記導電性膜は、前記埋設層の外表面、前記第1の領域、および前記接続領域のそれぞれ少なくとも一部を含んだ領域上に形成されており、
前記接続領域の少なくとも一部に形成された前記導電性膜は、前記接地用電極への導電経路に含まれる前記ビア導体の、前記接続領域における露出部に接続されていることを特徴とする、電子回路モジュール。 - 前記接地用電極への導電経路は、複数のビア導体を含み、
前記複数のビア導体は、電子回路モジュールを上面視したとき、隣り合うビア導体同士が重なるように形成されており、
前記接続領域の少なくとも一部に形成された前記導電性膜は、少なくとも一組の前記隣り合うビア導体の、前記接続領域における露出部に接続されていることを特徴とする、請求項1に記載の電子回路モジュール。 - 前記複数のビア導体は、電子回路モジュールを上面視したとき、前記接続領域に沿って各ビア導体の中心軸をずらしながら形成されていることを特徴とする、請求項2に記載の電子回路モジュール。
- 少なくとも一組の前記隣り合うビア導体は、前記パターン導体を挟んで形成されており、
前記接続領域の少なくとも一部に形成された前記導電性膜は、少なくとも一組の前記隣り合うビア導体、および前記隣り合うビア導体に挟まれたパターン導体の、前記接続領域における露出部に接続されていることを特徴とする、請求項2または3に記載の電子回路モジュール。 - 前記導電性膜は、前記埋設層の外表面、前記第1の領域、前記接続領域、および前記第2の領域のそれぞれ少なくとも一部を含んだ領域上に形成されており、
前記接続領域および前記第2の領域のそれぞれ少なくとも一部に形成された前記導電性膜は、前記複数のビア導体の、前記接続領域および前記第2の領域のそれぞれにおける露出部に接続されていることを特徴とする、請求項2ないし4のいずれか1項に記載の電子回路モジュール。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015016269 | 2015-01-30 | ||
JP2015016269 | 2015-01-30 | ||
PCT/JP2016/050719 WO2016121491A1 (ja) | 2015-01-30 | 2016-01-12 | 電子回路モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2016121491A1 true JPWO2016121491A1 (ja) | 2017-10-05 |
JP6443458B2 JP6443458B2 (ja) | 2018-12-26 |
Family
ID=56543110
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016571914A Active JP6443458B2 (ja) | 2015-01-30 | 2016-01-12 | 電子回路モジュール |
Country Status (3)
Country | Link |
---|---|
US (1) | US10056311B2 (ja) |
JP (1) | JP6443458B2 (ja) |
WO (1) | WO2016121491A1 (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180032985A (ko) * | 2016-09-23 | 2018-04-02 | 삼성전자주식회사 | 집적회로 패키지 및 그 제조 방법과 집적회로 패키지를 포함하는 웨어러블 디바이스 |
US10068854B2 (en) * | 2016-10-24 | 2018-09-04 | Advanced Semiconductor Engineering, Inc. | Semiconductor package device and method of manufacturing the same |
WO2018088219A1 (ja) * | 2016-11-11 | 2018-05-17 | 株式会社村田製作所 | フェライト基板モジュール |
JP6689780B2 (ja) * | 2017-03-30 | 2020-04-28 | 太陽誘電株式会社 | 電子部品モジュールの製造方法 |
JP2018170419A (ja) * | 2017-03-30 | 2018-11-01 | 太陽誘電株式会社 | 電子部品モジュール |
WO2018221131A1 (ja) * | 2017-06-01 | 2018-12-06 | 株式会社村田製作所 | 電子部品 |
CN111033722B (zh) | 2017-09-04 | 2023-12-12 | 株式会社村田制作所 | 高频模块及其制造方法 |
KR102616814B1 (ko) * | 2018-03-09 | 2023-12-21 | 삼성전자주식회사 | 반도체 패키지 및 반도체 모듈 |
WO2020017547A1 (ja) * | 2018-07-20 | 2020-01-23 | 株式会社村田製作所 | モジュール |
CN112640102A (zh) | 2018-09-28 | 2021-04-09 | 株式会社村田制作所 | 电子部件模块及电子部件模块的制造方法 |
JP6895936B2 (ja) * | 2018-09-28 | 2021-06-30 | 古河電気工業株式会社 | 表面処理銅箔、並びにこれを用いた銅張積層板及び回路基板 |
JP7232123B2 (ja) * | 2019-05-14 | 2023-03-02 | 新光電気工業株式会社 | 配線基板、電子装置、及び配線基板の製造方法 |
WO2021006141A1 (ja) * | 2019-07-08 | 2021-01-14 | 株式会社村田製作所 | モジュールおよびその製造方法 |
US11756894B2 (en) | 2020-05-20 | 2023-09-12 | Qualcomm Incorporated | Radio-frequency (RF) integrated circuit (IC) (RFIC) packages employing a substrate sidewall partial shield for electro-magnetic interference (EMI) shielding, and related fabrication methods |
WO2021251160A1 (ja) * | 2020-06-10 | 2021-12-16 | 株式会社村田製作所 | モジュールおよび部品 |
KR20220003342A (ko) * | 2020-07-01 | 2022-01-10 | 삼성전기주식회사 | 전자 소자 패키지 및 이의 제조방법 |
DE102021113686A1 (de) | 2021-05-27 | 2022-12-01 | Infineon Technologies Ag | Halbleitergehäuse, das einen laminierten chipträger mit metallbarrieren aufweist und verfahren zur herstellung desselben |
CN115332092A (zh) * | 2022-08-29 | 2022-11-11 | 江苏卓胜微电子股份有限公司 | 一种射频模组芯片的制作方法及封装结构 |
CN116741757B (zh) * | 2022-09-20 | 2024-05-14 | 荣耀终端有限公司 | 封装结构、封装结构的加工方法和电子设备 |
WO2024101174A1 (ja) * | 2022-11-10 | 2024-05-16 | ローム株式会社 | 半導体装置 |
Citations (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004021435A1 (ja) * | 2002-08-29 | 2004-03-11 | Matsushita Electric Industrial Co., Ltd. | モジュール部品 |
WO2004026010A1 (ja) * | 2002-09-12 | 2004-03-25 | Matsushita Electric Industrial Co., Ltd. | 回路部品内蔵モジュール |
WO2004060034A1 (ja) * | 2002-12-24 | 2004-07-15 | Matsushita Electric Industrial Co., Ltd. | 電子部品内蔵モジュール |
WO2005099331A1 (ja) * | 2004-03-30 | 2005-10-20 | Matsushita Electric Industrial Co., Ltd. | モジュール部品およびその製造方法 |
JP2006269603A (ja) * | 2005-03-23 | 2006-10-05 | Ngk Spark Plug Co Ltd | 配線基板および多数個取り用配線基板 |
WO2007034626A1 (ja) * | 2005-09-22 | 2007-03-29 | Murata Manufacturing Co., Ltd. | 電子部品モジュールの実装方法、それを用いた電子機器の製造方法、および電子部品モジュール |
WO2007060784A1 (ja) * | 2005-11-28 | 2007-05-31 | Murata Manufacturing Co., Ltd. | 回路モジュールの製造方法および回路モジュール |
JP2009004584A (ja) * | 2007-06-22 | 2009-01-08 | Panasonic Corp | 部品内蔵モジュールおよびその製造方法 |
JP2009218484A (ja) * | 2008-03-12 | 2009-09-24 | Tdk Corp | 電子モジュール、および電子モジュールの製造方法 |
US20100020518A1 (en) * | 2008-07-28 | 2010-01-28 | Anadigics, Inc. | RF shielding arrangement for semiconductor packages |
US20100109132A1 (en) * | 2008-10-31 | 2010-05-06 | Advanced Semiconductor Engineering, Inc. | Chip package and manufacturing method thereof |
JP2010114291A (ja) * | 2008-11-07 | 2010-05-20 | Renesas Technology Corp | シールド付き電子部品およびその製造方法 |
JP2010528482A (ja) * | 2007-05-25 | 2010-08-19 | エルコテック エスイー | 干渉シールド電子機器モジュール及び同モジュールを提供する方法 |
WO2010106599A1 (ja) * | 2009-03-19 | 2010-09-23 | パナソニック株式会社 | 回路モジュール及び電子機器 |
JP2010245139A (ja) * | 2009-04-02 | 2010-10-28 | Tatsuta Electric Wire & Cable Co Ltd | シールドおよび放熱性を有する高周波モジュールおよびその製造方法 |
JP2011003584A (ja) * | 2009-06-16 | 2011-01-06 | Shinko Electric Ind Co Ltd | 半導体装置 |
WO2011040030A1 (ja) * | 2009-10-01 | 2011-04-07 | パナソニック株式会社 | モジュールとその製造方法 |
US20110090659A1 (en) * | 2009-10-16 | 2011-04-21 | Kuo-Hsien Liao | Package Having An Inner Shield And Method For Making The Same |
JP2012039104A (ja) * | 2010-07-15 | 2012-02-23 | Toshiba Corp | 半導体パッケージとそれを用いた携帯通信機器 |
JP2012164913A (ja) * | 2011-02-09 | 2012-08-30 | Murata Mfg Co Ltd | 高周波モジュールの製造方法および高周波モジュール |
WO2012124561A1 (ja) * | 2011-03-16 | 2012-09-20 | 株式会社 村田製作所 | 電子部品 |
JP2013026330A (ja) * | 2011-07-19 | 2013-02-04 | Murata Mfg Co Ltd | 回路モジュール |
US20130133940A1 (en) * | 2011-11-25 | 2013-05-30 | Askey Computer Corporation | System in package module and method of fabricating the same |
US20130170147A1 (en) * | 2011-12-29 | 2013-07-04 | Rf Micro Devices, Inc. | Rdl system in package |
JP2013161831A (ja) * | 2012-02-01 | 2013-08-19 | Mitsumi Electric Co Ltd | 電子モジュール及びその製造方法 |
US20140016293A1 (en) * | 2012-07-13 | 2014-01-16 | Wisol Co., Ltd. | High frequency module having surface acoustic wave device and method for manufacturing the same |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69737805T2 (de) * | 1996-10-14 | 2008-02-07 | Mitsubishi Materials Corp. | LC-Kompositbauteil |
JP2015012022A (ja) * | 2013-06-26 | 2015-01-19 | イビデン株式会社 | プリント配線板 |
WO2016080333A1 (ja) * | 2014-11-21 | 2016-05-26 | 株式会社村田製作所 | モジュール |
-
2016
- 2016-01-12 WO PCT/JP2016/050719 patent/WO2016121491A1/ja active Application Filing
- 2016-01-12 JP JP2016571914A patent/JP6443458B2/ja active Active
-
2017
- 2017-07-20 US US15/655,070 patent/US10056311B2/en active Active
Patent Citations (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004021435A1 (ja) * | 2002-08-29 | 2004-03-11 | Matsushita Electric Industrial Co., Ltd. | モジュール部品 |
WO2004026010A1 (ja) * | 2002-09-12 | 2004-03-25 | Matsushita Electric Industrial Co., Ltd. | 回路部品内蔵モジュール |
WO2004060034A1 (ja) * | 2002-12-24 | 2004-07-15 | Matsushita Electric Industrial Co., Ltd. | 電子部品内蔵モジュール |
WO2005099331A1 (ja) * | 2004-03-30 | 2005-10-20 | Matsushita Electric Industrial Co., Ltd. | モジュール部品およびその製造方法 |
JP2006269603A (ja) * | 2005-03-23 | 2006-10-05 | Ngk Spark Plug Co Ltd | 配線基板および多数個取り用配線基板 |
WO2007034626A1 (ja) * | 2005-09-22 | 2007-03-29 | Murata Manufacturing Co., Ltd. | 電子部品モジュールの実装方法、それを用いた電子機器の製造方法、および電子部品モジュール |
WO2007060784A1 (ja) * | 2005-11-28 | 2007-05-31 | Murata Manufacturing Co., Ltd. | 回路モジュールの製造方法および回路モジュール |
JP2010528482A (ja) * | 2007-05-25 | 2010-08-19 | エルコテック エスイー | 干渉シールド電子機器モジュール及び同モジュールを提供する方法 |
JP2009004584A (ja) * | 2007-06-22 | 2009-01-08 | Panasonic Corp | 部品内蔵モジュールおよびその製造方法 |
JP2009218484A (ja) * | 2008-03-12 | 2009-09-24 | Tdk Corp | 電子モジュール、および電子モジュールの製造方法 |
US20100020518A1 (en) * | 2008-07-28 | 2010-01-28 | Anadigics, Inc. | RF shielding arrangement for semiconductor packages |
US20100109132A1 (en) * | 2008-10-31 | 2010-05-06 | Advanced Semiconductor Engineering, Inc. | Chip package and manufacturing method thereof |
JP2010114291A (ja) * | 2008-11-07 | 2010-05-20 | Renesas Technology Corp | シールド付き電子部品およびその製造方法 |
WO2010106599A1 (ja) * | 2009-03-19 | 2010-09-23 | パナソニック株式会社 | 回路モジュール及び電子機器 |
JP2010245139A (ja) * | 2009-04-02 | 2010-10-28 | Tatsuta Electric Wire & Cable Co Ltd | シールドおよび放熱性を有する高周波モジュールおよびその製造方法 |
JP2011003584A (ja) * | 2009-06-16 | 2011-01-06 | Shinko Electric Ind Co Ltd | 半導体装置 |
WO2011040030A1 (ja) * | 2009-10-01 | 2011-04-07 | パナソニック株式会社 | モジュールとその製造方法 |
US20110090659A1 (en) * | 2009-10-16 | 2011-04-21 | Kuo-Hsien Liao | Package Having An Inner Shield And Method For Making The Same |
JP2012039104A (ja) * | 2010-07-15 | 2012-02-23 | Toshiba Corp | 半導体パッケージとそれを用いた携帯通信機器 |
JP2012164913A (ja) * | 2011-02-09 | 2012-08-30 | Murata Mfg Co Ltd | 高周波モジュールの製造方法および高周波モジュール |
WO2012124561A1 (ja) * | 2011-03-16 | 2012-09-20 | 株式会社 村田製作所 | 電子部品 |
JP2013026330A (ja) * | 2011-07-19 | 2013-02-04 | Murata Mfg Co Ltd | 回路モジュール |
US20130133940A1 (en) * | 2011-11-25 | 2013-05-30 | Askey Computer Corporation | System in package module and method of fabricating the same |
US20130170147A1 (en) * | 2011-12-29 | 2013-07-04 | Rf Micro Devices, Inc. | Rdl system in package |
JP2013161831A (ja) * | 2012-02-01 | 2013-08-19 | Mitsumi Electric Co Ltd | 電子モジュール及びその製造方法 |
US20140016293A1 (en) * | 2012-07-13 | 2014-01-16 | Wisol Co., Ltd. | High frequency module having surface acoustic wave device and method for manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
WO2016121491A1 (ja) | 2016-08-04 |
US10056311B2 (en) | 2018-08-21 |
JP6443458B2 (ja) | 2018-12-26 |
US20170323838A1 (en) | 2017-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6443458B2 (ja) | 電子回路モジュール | |
US8809694B2 (en) | Circuit module | |
JP6669248B2 (ja) | 回路モジュール | |
JP6508333B2 (ja) | 電子回路モジュール | |
JP4930567B2 (ja) | 中継基板、プリント基板ユニットおよび中継基板の製造方法 | |
US10468316B2 (en) | Electronic component mounting board, electronic device, and electronic module | |
TW201503777A (zh) | 配線基板 | |
US10573591B2 (en) | Electronic component mounting board, electronic device, and electronic module | |
US9613755B2 (en) | Multi layer ceramic capacitor, embedded board using multi layer ceramic capacitor and manufacturing method thereof | |
CN108389701B (zh) | 柔性电感器 | |
JPWO2016117122A1 (ja) | 配線板の製造方法、および配線板 | |
CN111696930A (zh) | 内埋元件封装结构、内埋式面封装基板及其制造方法 | |
JP2015225869A (ja) | 半導体装置 | |
JP2016006846A (ja) | 配線基板および電子装置 | |
JP2016157901A (ja) | 電子装置 | |
US10681831B2 (en) | Electronic component mounting board, electronic device, and electronic module | |
JP6105517B2 (ja) | 配線基板 | |
JP2017034224A (ja) | 電子モジュール | |
JP6806520B2 (ja) | 半導体装置および配線基板の設計方法 | |
JP6495701B2 (ja) | 電子部品収納用パッケージおよびその製造方法 | |
US9826632B2 (en) | Substrate structure and the process manufacturing the same | |
US9698092B2 (en) | Electronic device | |
JP5726553B2 (ja) | 半導体装置の製造方法および半導体装置 | |
WO2020241775A1 (ja) | 電子素子実装用基板、電子装置、および電子モジュール | |
US20240063107A1 (en) | Crack arrest features for miultilevel package substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170615 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180403 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180529 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181030 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181112 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6443458 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |