JP2009004584A - 部品内蔵モジュールおよびその製造方法 - Google Patents

部品内蔵モジュールおよびその製造方法 Download PDF

Info

Publication number
JP2009004584A
JP2009004584A JP2007164440A JP2007164440A JP2009004584A JP 2009004584 A JP2009004584 A JP 2009004584A JP 2007164440 A JP2007164440 A JP 2007164440A JP 2007164440 A JP2007164440 A JP 2007164440A JP 2009004584 A JP2009004584 A JP 2009004584A
Authority
JP
Japan
Prior art keywords
insulating layer
wiring board
inner via
module
electrical insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007164440A
Other languages
English (en)
Other versions
JP5127315B2 (ja
JP2009004584A5 (ja
Inventor
Yoshitake Hayashi
林  祥剛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2007164440A priority Critical patent/JP5127315B2/ja
Publication of JP2009004584A publication Critical patent/JP2009004584A/ja
Publication of JP2009004584A5 publication Critical patent/JP2009004584A5/ja
Application granted granted Critical
Publication of JP5127315B2 publication Critical patent/JP5127315B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】電気絶縁層に形成されたインナービアの位置ずれや曲がりを簡単に評価できる構造の部品内蔵モジュールとその製造方法を提供することを目的とする。
【解決手段】回路部品を内蔵する電気絶縁層3の上下に配線基板1,2と、電気的接続を得るためのインナービア6と、電気絶縁層3の端面で切断面が露出した半円柱状のインナービア7を備え、半円柱状のインナービア7を外観検査することで電気的接続用の内部のインナービア6の品質管理を行える。
【選択図】図1

Description

本発明は、半導体等の能動部品、コンデンサ等の受動部品を電気絶縁層に内蔵した部品内蔵モジュールおよびその製造方法に関する。
近年、電子機器に対する高性能化および小型化の要求に伴って、電子機器に用いられる配線基板もまた小型高密度のものが望まれている。このような要求に対して、従来のスルホール構造を有するガラス・エポキシ基板では、高密度実装化への対応ができなくなりつつある。このため、高密度実装を実現する手段として、LSI間や部品間を最短距離で接続できるインナービア接続法を採用した高密度実装基板の開発が進められている。
このようなインナービア接続法を採用した高密度実装基板として、樹脂基板およびセラミック基板が一般的である。樹脂基板は樹脂系材料によって構成されるため、熱伝導性が低い。このため、回路部品実装がより高密度になればなるほど部品から発生する熱を放熱させることは困難となる。一方、セラミック基板は、熱伝導性が高いため放熱性には優れているがコスト高となる。
こうしたことから、最近、注目されているのが、無機質フィラーと熱硬化性樹脂との混合物を基板材料にした高密度実装基板が提案されている(例えば特許文献1参照)。
この高密度実装基板は、前述した樹脂基板およびセラミック基板と同様にインナービア接続ができ、高密度配線が可能であるばかりでなく、基板材料に熱伝導性の高い無機質フィラーが含まれているので、樹脂基板よりも放熱性に優れている。しかもセラミック基板のように1000℃以上の高温における製造プロセスが不要であるため、設備コストがかからない。さらに半導体等の能動部品やコンデンサ等の受動部品を基板に内蔵することができるので、より高密度、高性能化が期待できる。
図10は特許文献2の部品内蔵モジュールを示す。
図10(a)は部品内蔵モジュールの断面図、図10(b)は平面図で、無機フィラー及び熱硬化性樹脂を含む混合物からなる電気絶縁層303を備えている。電気絶縁層303の下面は配線基板301で覆われ、電気絶縁層303の上面は配線基板302で覆われている。配線基板301,302のそれぞれの両面には配線パターンが形成され、配線基板301,302の前記電気絶縁層303側の面にはビア受けランド320が形成されている。
配線基板301の配線パターン上には、バンプ305により半導体ベアチップなどの部品304が接合されており、この部品304は電気絶縁層303に埋め込まれている。電気絶縁層303には熱硬化の導電性樹脂ペースト材料で構成されるインナービア306が設けられており、このインナービア306とビア受けランド320を介して配線基板301,302の間を電気的に接続している。
電気絶縁層303の周部には、同様にシールド用インナービア307が高密度に設けられており、このシールド用インナービア307とビア受けランド320を介してアース接続(GND:グランド接続)されている。
このインナービア306,307は機能目的が異なるが同じ材料構成で同時形成される。配線基板301,302の表面の配線パターンには必要に応じて回路部品(図示せず)が接合されて3次元実装モジュールとなる。
図11は、図10の部品内蔵モジュールを多面取りするための大判基板状態を示したものである。切断ライン308をダイシング等の方法によりモジュール単位に切断を行う。319はダイシング時のブレード厚みに応じた切断幅である。
この部品内蔵モジュールは、以下のようにして製造される。
まずインナービア306,307を形成した未硬化の電気絶縁層303を準備する。この電気絶縁層303は、未硬化のエポキシ樹脂等の熱硬化性樹脂とアルミナなどの無機質フィラーとを混合したシート状の材料で構成される。インナービア306,307は、レーザまたはパンチャーなどの装置によって電気絶縁層303に貫通孔を形成し、熱硬化性樹脂と銅や銀等の導電性金属粉とを含む導電性樹脂ペーストを貫通孔に充填して形成する。
そして配線基板301の配線パターン上に部品304がフリップチップ接合して実装する。
次いで、内蔵用部品が実装された配線基板301、インアービアが形成された電気絶縁層303、配線基板302を順番に積層し、更に熱プレス用装置(図示せず)にセットする。これを熱プレス装置を用いて加熱と加圧を行うことで、電気絶縁層303が溶融して軟化することで内蔵回路部品304を電気絶縁層303に埋め込む。その後、電気絶縁層320の熱硬化性樹脂の硬化温度よりも高い温度で加熱を行うことで、熱硬化性樹脂を硬化させ配線基板と一体化させることで、前述した図10に示した部品内蔵モジュールが得られる。
特開平11−220262号公報 特開2006−210870公報(図1,図2)
このような従来の部品内蔵モジュールでは、構造上の課題と、回路部品304を電気絶縁層303に埋設する際に生じるいくつかの解決すべき課題がある。
図10(a)で示すように、未硬化の電気絶縁層303内に回路部品304を埋め込む際には、加熱、加圧すると、電気絶縁層303が含有する未硬化の熱硬化性樹脂が軟化して流動し易くなるので、回路部品304を容易に埋め込むことができる。
電気絶縁層303のインナービア306は、両配線基板301,302のビアランド320で圧縮されることにより低抵抗なビア接続が得られる。また、内蔵される回路部品304が高周波動作部品でノイズを発生し易い、あるいは外乱ノイズの影響を受け易い時に、シールドビア307を電気絶縁層303の外周部に設けることでシールド効果を得ることができる。
しかしながら、シールド効果を得るためにはインナービア307を、電気絶縁層303の外周部に高密度に形成する必要がある。このためモジュールサイズが大きくなる。インナービアの貫通孔を加工する工数が大きくなるなどの課題がある。
また、熱プレス時に軟化した熱硬化性樹脂は、プレス圧力の影響を受け基板の中心からその材料物性に応じて放射状に流動する。その際、電気絶縁層303に形成されたインナービア306,307も流れて位置ずれや曲がりを生じる恐れがある。それによって、インナービア306,307とビアランド320との接続抵抗が高くなり、信頼性に悪影響を及ぼすという問題が生じる。
インナービア306,307の状態を検査するためには、製造工程においてX線透過装置を用いて斜め透過像を評価する必要がある。
本発明は、電気絶縁層に形成されたインナービアの位置ずれや曲がりを簡単に評価できる構造の部品内蔵モジュールとその製造方法を提供することを目的とする。
本発明の請求項1記載の部品内蔵モジュールは、第1の配線基板と第2の配線基板の間に電気絶縁層が配設され、第1の配線基板の前記電気絶縁層の側または第2の配線基板の前記電気絶縁層の側に実装された部品を前記電気絶縁層に埋設するとともに、前記電気絶縁層に形成された第1のインナービアによって第1の配線基板と第2の配線基板の間を電気接続した部品内蔵モジュールであって、前記電気絶縁層の端面で切断面が露出した第2のインナービアを備えたことを特徴とする。
本発明の請求項2記載の部品内蔵モジュールは、請求項1において、第2のインナービアは基準電位に接続されており、かつ第2のインナービアに接続された導電性膜を前記電気絶縁層の端面に設けたことを特徴とする。
本発明の請求項3記載の部品内蔵モジュールは、請求項1において、第2の配線基板の前記電気絶縁層の側とは反対側の面に実装された部品を樹脂材料でモールドするとともに、第2のインナービアは基準電位に接続されており、かつ前記電気絶縁層の端面と前記樹脂材料の表面に第2のインナービアに接続された導電性膜を設けたことを特徴とする。
本発明の請求項4記載の部品内蔵モジュールは、請求項2または請求項3において、前記導電性膜は、金属材料をめっき、蒸着、スパッタリング、CVDの何れかの手段で形成されたことを特徴とする。
本発明の請求項5記載の部品内蔵モジュールは、請求項1〜請求項4の何れかにおいて、前記第1,第2のインナービアは、導電性樹脂ペーストで構成されていることを特徴とする。
本発明の請求項6記載の部品内蔵モジュールの製造方法は、第1の配線基板と第2の配線基板の間に電気絶縁層が配設され、第1の配線基板の前記電気絶縁層の側または第2の配線基板の前記電気絶縁層の側に実装された部品を前記電気絶縁層に埋設するとともに、前記電気絶縁層に形成された第1のインナービアによって第1の配線基板と第2の配線基板の間を電気接続した複数個の部品内蔵モジュールを多面配置した基板を、切断線の位置で切断して部品内蔵モジュール毎に切り分けるに際し、前記切り分けによって各部品内蔵モジュールの端面となる前記切断線上に、第2のインナービアを形成しておき、前記切断線上を切断して切り分けられた部品内蔵モジュールの端面で切断面が露出した第2のインナービアの切断面の形状から第1のインナービアの形成状態を判定することを特徴とする。
本発明の請求項7記載の部品内蔵モジュールの製造方法は、第1の配線基板と第2の配線基板の間に電気絶縁層が配設され、第1の配線基板の前記電気絶縁層の側または第2の配線基板の前記電気絶縁層の側に実装された部品を前記電気絶縁層に埋設するとともに、前記電気絶縁層に形成された第1のインナービアによって第1の配線基板と第2の配線基板の間を電気接続した複数個の部品内蔵モジュールを多面配置した基板を、切断線の位置で切断して部品内蔵モジュール毎に切り分けるに際し、前記切り分けによって各部品内蔵モジュールの端面となる前記切断線上ならびに、前記切り分けによって捨て部分となる基板周辺部と各部品内蔵モジュールの端面となる切断線上に第2のインナービアを形成し、前記切断線上を切断して切り分けられた部品内蔵モジュールの端面で切断面が露出した第2のインナービアの切断面の形状または、捨て部分となる基板周辺部の端面で切断面が露出した第2のインナービアの切断面の形状から第1のインナービアの形成状態を判定することを特徴とする。
本発明の請求項8記載の部品内蔵モジュールの製造方法は、第1の配線基板と第2の配線基板の間に電気絶縁層が配設され、第1の配線基板の前記電気絶縁層の側または第2の配線基板の前記電気絶縁層の側に実装された部品を前記電気絶縁層に埋設するとともに、前記電気絶縁層に形成された第1のインナービアによって第1の配線基板と第2の配線基板の間を電気接続した複数個の部品内蔵モジュールを多面配置した基板を、切断線の位置で切断して部品内蔵モジュール毎に切り分けるに際し、前記切り分けによって捨て部分となる基板周辺部の端面となる切断線上に第2のインナービアを形成し、前記切断線上を切断して切り分けられた捨て部分となる基板周辺部の端面で切断面が露出した第2のインナービアの切断面の形状から第1のインナービアの形成状態を判定することを特徴とする。
本発明によれば、小型で耐ノイズ性を高めた部品内蔵モジュールを提供できる。
以下、本発明にかかる実施の形態の部品内蔵モジュールについて図面を参照しながら説明する。
(実施の形態1)
図1は本発明の実施の形態1を示す。
図1(a)は部品内蔵モジュールの断面図であり、図1(b)はA−Aに沿った平面断面図である。
この部品内蔵モジュールは、70重量%以上95重量%以下の無機フィラー及び5重量%以上30重量%以下の熱硬化性樹脂を含む混合物からなる電気絶縁層3を備えている。電気絶縁層3の下面は多層の配線基板1で覆われ、電気絶縁層3の上面は多層の配線基板2で覆われている。配線基板1,2のそれぞれの両面には配線パターンが形成され、配線基板1,2の前記電気絶縁層3側の面にはビア受けランド20が形成されている。
配線基板1の配線パターン上には、半導体ベアチップなどの部品4がバンプ5によりフリップチップ接合されており、この部品4は電気絶縁層3に埋め込まれている。
電気絶縁層3には、熱硬化の導電性樹脂ペースト材料で構成される第1のインナービアとしてのインナービア6が設けられており、このインナービア6とビア受けランド20を介して配線基板1,2の間を電気的に接続している。インナービア6は、部品4を囲んで複数個設けられる。無機フィラー及び熱硬化性樹脂を選択することによって、電気絶縁層3の線膨張係数、熱伝導度、及び誘電率等を容易に制御することができる。
電気絶縁層3の無機フィラーとして例えば、アルミナ、マグネシア、窒化ホウ素、窒化アルミ、窒化珪素、フッ素樹脂及びシリカ等を用いることができる。アルミナ、窒化ホウ素及び窒化アルミを用いると、従来のガラス・エポキシ基板よりも熱伝導度の高い基板が製作可能となり、部品4の発熱を効果的に放熱させることができる。特にアルミナを用いるとコストが安いという利点も得られる。シリカを用いると、電気絶縁層3の線膨張係数が部品4としてのシリコン半導体に近づき、温度変化によるクラックの発生等を防止することができるため、半導体チップを直接実装するフリップチップ実装時に好ましい。
またシリカは、誘電率の低い電気絶縁層が得られ、比重も軽いため、携帯電話装置等の高周波用モジュール基板として好ましい。窒化珪素やフッ素樹脂を用いても誘電率の低い電気絶縁層が得られる。また、窒化ホウ素を用いると線膨張係数を低減できる。
電気絶縁層3の熱硬化性樹脂として、耐熱性の高いエポキシ樹脂やフェノール樹脂、シアネート樹脂を用いると、電気絶縁層3の耐熱性が向上する。また、誘電正接の低いフッ素樹脂、PTFE樹脂(四フッ化エチレン樹脂)、PPO樹脂(ポリフェニレンオキサイド)、PPE樹脂(ポリフェニレンエーテル)を含む樹脂、もしくはそれらの樹脂を変性させた樹脂を用いると、電気絶縁層3の高周波特性が向上する。
配線基板1,2の配線パターンは、電気伝導性を有する物質からなり、例えば、金属箔や導電性樹脂組成物により構成することができる。金属箔を用いるとエッチング等により微細な配線パターンを容易に形成できる。また、離型フィルムを用いた転写等により配線パターンを形成することができる。
また、配線パターンを導電性樹脂組成物により構成する場合、金、銀、銅、パラジュウム及びニッケル等の金属粉やカ―ボン粉を用いることにより、電気抵抗が低い配線パターンを印刷により容易に形成できる。
さらに、これらの配線パターンの表面にめっき処理をすることにより、耐食性や電気伝導性を向上させることができる。さらに、配線パターンの電気絶縁層3との接触面を粗化することで、電気絶縁層3との接着性を高めることができる。
部品4としての半導体チップは、例えばトランジスタ、IC及びLSI等の半導体素子により構成する。半導体素子は、半導体ベアチップであってもよい。配線パターンと部品4とは、例えば導電性接着剤、異方性導電フィルム(ACF)、を用いたフリップチップボンディングにより接続する。また、バンプ5を形成して接続してもよい。また、電気絶縁層3によって部品4を外気から遮断することができるため、湿度による信頼性低下を防止することができる。また、電気絶縁層3の材料としてフィラーと熱硬化性樹脂との混合物を用いると、セラミック基板と異なり、高温で焼成する必要がなく、部品4を内蔵することが容易である。
インナービア6は、配線基板1,2の配線パターン間を接続する機能を有する導電性粉末と熱硬化性樹脂との混合物で構成する。例えば、金、銀、銅又はニッケル等の金属粉末やカ―ボン粉末と熱硬化性樹脂との混合物を用いることができる。熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂またはシアネート樹脂を用いることができる。エポキシ樹脂は、耐熱性が高いため特に好ましい。金属粉末は、金、銀、銅またはニッケルが好ましく、銅は導電性が高いのみならずマイグレーションも少ないため特に好ましい。銅を銀で被覆した金属粉を用いても、マイグレーションの少なさと導電性の高さとの両方の特性を満たすことができる。
電気絶縁層3の外周部には、この電気絶縁層3の端面で切断面が露出した第2のインナービアとしてのインナービア7が設けられている。インナービア7は、インナービア6と同じ材料で構成することが好ましい。インナービア7は後述するように、部品4が発生する高周波ノイズおよび、外部ノイズの影響による部品4の誤動作を防止するためのシールドの接続端子として用いる。
インナービア7は、電気絶縁層3の端面で切断面が露出した半円柱状に形成されており、配線基板1および2のアース接続されていることが好ましい。
このように構成したため、インナービア7が半円柱状で電気絶縁層3の端面に形成すればよいことから、部品内蔵面積を拡大またはモジュールサイズを小型化できる。
(実施の形態2)
図2は本発明の実施の形態2を示す。
図2(a)は部品内蔵モジュールの断面図であり、図2(b)はA−Aに沿った平面断面図である。
実施の形態1と異なる点は、電気絶縁層3の端面から配線基板1,2の端面に掛けてノイズシールド層となる導電性膜10が形成されており、この導電性膜10がインナービア7を介してアース接続(GND:グランド接続)されている点である。導電性膜10は、めっき、スパッタリング、蒸着、CVD(Chemical vapor deposition )等の方法により膜状に形成されている。
このように構成したため、部品内蔵モジュール端面に形成するシールド層となる導電性膜10と、配線基板1,2とのアース接続がインナービア7の断面を介して行えるため、接続面積が広く安定した接続を得ることができる。
また、図10に示した従来例のように、インナービアを周辺に配列するだけでシールド効果を得る場合に比較して、この実施の形態では導電性膜10とインナービア7との組み合わせでシールド効果を達成しているため、インナービア7の数は少なくて済み、加工工数を削減できる。さらには、インナービアを半円柱状でモジュール端面に形成すればよいことから、部品内蔵面積を拡大またはモジュールサイズを小型化できる。
(実施の形態3)
図3は本発明の実施の形態3を示す。
図3は部品内蔵モジュールの断面図で、実施の形態2と異なる点は、配線基板2の表層に部品8を実装し、配線基板2の表層に部品8を樹脂材料9によってモールドするとともに、電気絶縁層3の端面から配線基板1,2の端面に掛けて、さらに樹脂材料9の表面に掛けて、ノイズシールド層となる導電性膜10が形成されており、この導電性膜10がインナービア7を介してアース接続(GND:グランド接続)されている点である。内蔵した部品4および表層に実装した部品8を共々モジュール全体をシールド構造とすることができる。
導電性膜10は、めっき、スパッタリング、蒸着、CVD(Chemical vapor deposition )等の方法により膜状に形成されている。
このように構成したため、部品内蔵モジュール端面に形成するシールド層となる導電性膜10と、配線基板1,2とのアース接続がインナービア7の断面を介して行えるため、接続面積が広く安定した接続を得ることができる。
また、図10に示した従来例のように、インナービアを周辺に配列するだけでシールド効果を得る場合に比較して、この実施の形態では導電性膜10とインナービア7との組み合わせでシールド効果を達成しているため、インナービア7の数は少なくて済み、加工工数を削減できる。さらには、インナービアを半円柱状でモジュール端面に形成すればよいことから、部品内蔵面積を拡大またはモジュールサイズを小型化できる。
上記の各実施の形態において、本実施の形態ではインナービア6,7を導電性樹脂ペーストで形成した例を示したが、本発明はこれに限定されず、スルホールめっき等で形成してもよい。導電性膜10は半円柱状のインナービア7と並列して配線基板1,2の断面に現れる配線パターンと接続してもよい。
また、部品4を電気絶縁層3に内蔵した例を示したが、抵抗、コンデンサ、インダクタ等の受動部品を内蔵してもよい。
(実施の形態4)
図4〜図8は、図3に示した実施の形態3の部品内蔵モジュールの具体的な製造方法を示している。
図4(a)から図5(i)は部品内蔵モジュール製造工程を説明する断面図である。
図4(a)の電気絶縁層3は、70重量%以上95重量%以下の無機フィラー及び5重量%以上30重量%以下の熱硬化性樹脂を含む混合物からなる、厚み0.6mmの未硬化状態である。電機絶縁層3の表面に、電気絶縁層の表面保護とインナービアの突起部を形成する目的でPET、PPS、PENなどで構成される厚み0.01〜0.03mm程度の保護フィルム11をラミネートする。その後、レーザやパンチャーの手段により直径0.05〜0.3mm程度のインナービアホール12を加工する。
次いで、図4(b)および図4(c)に示すように、インナービアホール12に導電性樹脂ペーストを印刷充填する。さらに、保護フィルム11を剥離除去することで、電気絶縁層3の表面から飛び出たインナービア6,7を備えた電気絶縁シート13を得ることができる。
図4(d)は積層工程を示すもので、配線基板1の配線パターン上に厚み0.05〜0.5mmの部品4がバンプ5によりフリップチップ実装されている。配線基板1、インナービア6,7を形成した電気絶縁シート13、配線基板2を順次積層する。なお、電気絶縁シート13に部品4を内蔵するためのキャビティを形成してもよい。
図4(e)に示すように配線基板と電気絶縁シートを積層した後、熱プレスを行うことで部品内蔵基板14が完成する。熱プレスは配線基板1,2の表面を熱プレス機(図示せず)により、例えば温度200℃、圧力3MPaで加熱加圧する。この際、電気絶縁シートが一端軟化して部品4を埋め込むと共に、配線基板1,2と接着して硬化する。また、電気絶縁樹脂シートに形成されたインナービア6,7は、熱プレスの際に電気絶縁シートからの飛び出し量と、配線基板のビア受けランド20の厚みにて圧縮接合され、配線基板1と配線基板2の間の安定した電気的接続を得ることができる。
図5(f)は部品内蔵基板14の表面配線パターン上に部品8の実装を行った図で、さらに熱硬化性の樹脂材料9にて部品8のモールドを行い、図5(g)に示すように多面配置した基板を形成する。
図5(h)は上述のように構成された部品内蔵基板を、モジュール単位に溝加工を行うための工程説明図である。ダイシング装置のブレード17にてモジュールサイズにハーフダイシングを行う。なお、周辺の捨て部分となるラインは完全に切断してもよい。この際、切断溝となるブレードの歯幅18を考慮して大判基板に対するモジュールの配置が設計段階で決定される。特に切断端面にインナービア7が半円柱状に残るようインナービア7を配置するよう設計する。図5(i)と図6(a)とはモジュール単位に切断溝19をハーフダイシングした図である。
図6(b)は切断溝をハーフダイシングした際のB−B線に沿った平面断面図である。モジュール間に配置するインナービア7は図のように距離dだけ少しずらして配置することで問題なく構成できる。
次に、切断した端面に露出したインナービア7の形状を外観検査することによって、電気絶縁層3の内部のインナービア6の出来栄えを評価する。
図7から図9は本発明の実施の形態3に係る部品内蔵モジュールの検査に用いる半円柱状インナービアの断面図である。
図7(a1)は正常なインナービア7の状態を示す断面図で、図7(a2)は図7(a1)の矢印J方向から見た電気絶縁層3の端面の正面図である。
同様に、図7(b1)(c1)(d1)はそれぞれ不良な種々のインナービア7の状態を示す断面図で、図7(b2)(c2)(d2)は図7(b1)(c1)(d1)の矢印J方向から見た電気絶縁層3の端面の正面図である。
更に詳しく説明すると、
図7(a1)(a2)は正常な状態を示している。
図7(b1)(b2)はインナービアホールに導電性樹脂ペーストを印刷充填する際に気泡が発生した状態を示すもので、半円柱状の切断断面に気泡が現れ異常が検出できる。
図7(c1)(c2)は積層ずれなどの原因によりインナービアの位置が設計位置からずれた状態を示すもので、半円柱状の切断断面は細くなり検出できる。
図7(d1)(d2)は熱プレス工程において電気絶縁層が軟化した際に樹脂流れが発生に伴いインナービアにも曲がりが発生した状態を示すもので、半円柱状の切断断面は鼓状となり検出できる。
従来では、上下配線基板の間の電気的な接続は図1(b)に示すインナービア6のようにモジュール内に配置されるため外観検査はできないので、X線透過装置のような設備を用いて時間を掛けてビアの品質状態を検査する必要があったが、この実施の形態では、電気絶縁層3の端面に露出したインナービア7の切断面を外観検査することにより、電気絶縁層3の内部のインナービア6の出来栄えを評価することができ、従来のようなX線透過装置などの高価な検査ツールが不要となる。
インナービア6の検査に合格した多面配置の基板に対して以降の処理が実施される。
図8(a)に示すように樹脂モールドのエッジを必要に応じて面取りを行った後、樹脂モールド表面および切断端面に図8(b)に示すように導電性膜10を形成する。導電性膜は金属材料を、めっき、蒸着、スパッタリングなどの方法で形成する。
これにより導電性膜10が電気絶縁層3の端面に形成された半円柱状のインナービア7を介してアースに電気的に接続されることで、部品内蔵モジュール全体がシールドできる。その後、図8(c)に示すようにハーフダイシング部分を完全切断して部品内蔵モジュールに個片化する。
実施の形態4では実施の形態3の部品内蔵モジュールの場合を例に挙げて、その製造方法を説明したが、実施の形態1,実施の形態2に示した部品内蔵モジュールも同様に製造してインナービア6の出来栄えを評価することができる。
(実施の形態5)
実施の形態4の説明では、検査用の半円柱状インナービアを部品内蔵モジュール側の切断端面に残す設定としたが、図9に示すように切断溝19の切断幅19aに対して基板周辺部(捨て部分)に残るようにインナービア7の配置設計を行い、切断後の基板周辺部(捨て部分)端面の半円柱状ビアを検査して、電気絶縁層3の内部のインナービア6の出来栄えを評価することもでき、従来のようなX線透過装置などの高価な検査ツールが不要となる。
なお、検査用の半円柱状インナービアを部品内蔵モジュール側の切断端面に残すよう設定するとともに、基板周辺部(捨て部分)に残るようにインナービア7の配置設計を行い、部品内蔵モジュール側の切断端面に露出したインナービア7の切断面、または基板周辺部(捨て部分)に残ったインナービア7の切断面を検査して、電気絶縁層3の内部のインナービア6の出来栄えを評価することもできる。
本発明は、部品内蔵モジュールの製造の信頼性を、X線透過装置のような設備を用いずに、しかも時間を掛けて検査しなくても判定することができ、量産化の実現に寄与できる。
本発明に係わる実施の形態1の部品内蔵モジュールの断面図 本発明に係わる実施の形態2の部品内蔵モジュールの断面図 本発明に係わる実施の形態3の部品内蔵モジュールを説明するための断面図 本発明に係わる実施の形態4における部品内蔵モジュール製造方法の多面配置した基板の作成工程を説明するための断面図 同実施の形態において多面配置した基板に表面実装し、表面実装部品を樹脂モールドと、モジュール単位にハーフダイシングする工程を説明するための断面図 同実施の形態においてモジュール単位にハーフダイシング工程まで進めた多面配置した基板の断面図および平面図 同実施の形態においてインナービア検査工程を説明するための断面図と電気絶縁層の端面の正面図 同実施の形態において導電性膜形成工程を説明するための断面図 本発明に係わる実施の形態5の部品内蔵モジュール検査における、インナービア配置の一例を説明するためのインナービア平面図 従来の部品内蔵モジュールの断面図と平面図 従来の製造方法における多面配置した基板の切断時の平面図
符号の説明
1,2 配線基板
3 電気絶縁層
4,8 部品
6 インナービア(第1のインナービア)
7 インナービア(第2のインナービア)
9 樹脂材料
10 導電性膜
11 保護フィルム
12 インナービアホール
13 電気絶縁シート
14 部品内蔵基板
17 ダイシング装置のブレード
19 切断溝
20 ビア受けランド
21 気泡

Claims (8)

  1. 第1の配線基板と第2の配線基板の間に電気絶縁層が配設され、第1の配線基板の前記電気絶縁層の側または第2の配線基板の前記電気絶縁層の側に実装された部品を前記電気絶縁層に埋設するとともに、前記電気絶縁層に形成された第1のインナービアによって第1の配線基板と第2の配線基板の間を電気接続した部品内蔵モジュールであって、
    前記電気絶縁層の端面で切断面が露出した第2のインナービアを備えた
    部品内蔵モジュール。
  2. 第2のインナービアは基準電位に接続されており、かつ第2のインナービアに接続された導電性膜を前記電気絶縁層の端面に設けた
    請求項1記載の部品内蔵モジュール。
  3. 第2の配線基板の前記電気絶縁層の側とは反対側の面に実装された部品を樹脂材料でモールドするとともに、
    第2のインナービアは基準電位に接続されており、かつ前記電気絶縁層の端面と前記樹脂材料の表面に第2のインナービアに接続された導電性膜を設けた
    請求項1記載の部品内蔵モジュール。
  4. 前記導電性膜は、金属材料をめっき、蒸着、スパッタリング、CVDの何れかの手段で形成された
    請求項2または請求項3に記載の部品内蔵モジュール。
  5. 前記第1,第2のインナービアは、導電性樹脂ペーストで構成されている
    請求項1〜請求項4の何れかに記載の部品内蔵モジュール。
  6. 第1の配線基板と第2の配線基板の間に電気絶縁層が配設され、第1の配線基板の前記電気絶縁層の側または第2の配線基板の前記電気絶縁層の側に実装された部品を前記電気絶縁層に埋設するとともに、前記電気絶縁層に形成された第1のインナービアによって第1の配線基板と第2の配線基板の間を電気接続した複数個の部品内蔵モジュールを多面配置した基板を、切断線の位置で切断して部品内蔵モジュール毎に切り分けるに際し、
    前記切り分けによって各部品内蔵モジュールの端面となる前記切断線上に、第2のインナービアを形成しておき、
    前記切断線上を切断して切り分けられた部品内蔵モジュールの端面で切断面が露出した第2のインナービアの切断面の形状から第1のインナービアの形成状態を判定する
    部品内蔵モジュールの製造方法。
  7. 第1の配線基板と第2の配線基板の間に電気絶縁層が配設され、第1の配線基板の前記電気絶縁層の側または第2の配線基板の前記電気絶縁層の側に実装された部品を前記電気絶縁層に埋設するとともに、前記電気絶縁層に形成された第1のインナービアによって第1の配線基板と第2の配線基板の間を電気接続した複数個の部品内蔵モジュールを多面配置した基板を、切断線の位置で切断して部品内蔵モジュール毎に切り分けるに際し、
    前記切り分けによって各部品内蔵モジュールの端面となる前記切断線上ならびに、前記切り分けによって捨て部分となる基板周辺部と各部品内蔵モジュールの端面となる切断線上に第2のインナービアを形成し、
    前記切断線上を切断して切り分けられた部品内蔵モジュールの端面で切断面が露出した第2のインナービアの切断面の形状または、捨て部分となる基板周辺部の端面で切断面が露出した第2のインナービアの切断面の形状から第1のインナービアの形成状態を判定する
    部品内蔵モジュールの製造方法。
  8. 第1の配線基板と第2の配線基板の間に電気絶縁層が配設され、第1の配線基板の前記電気絶縁層の側または第2の配線基板の前記電気絶縁層の側に実装された部品を前記電気絶縁層に埋設するとともに、前記電気絶縁層に形成された第1のインナービアによって第1の配線基板と第2の配線基板の間を電気接続した複数個の部品内蔵モジュールを多面配置した基板を、切断線の位置で切断して部品内蔵モジュール毎に切り分けるに際し、
    前記切り分けによって捨て部分となる基板周辺部の端面となる切断線上に第2のインナービアを形成し、
    前記切断線上を切断して切り分けられた捨て部分となる基板周辺部の端面で切断面が露出した第2のインナービアの切断面の形状から第1のインナービアの形成状態を判定する
    部品内蔵モジュールの製造方法。
JP2007164440A 2007-06-22 2007-06-22 部品内蔵モジュール Expired - Fee Related JP5127315B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007164440A JP5127315B2 (ja) 2007-06-22 2007-06-22 部品内蔵モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007164440A JP5127315B2 (ja) 2007-06-22 2007-06-22 部品内蔵モジュール

Publications (3)

Publication Number Publication Date
JP2009004584A true JP2009004584A (ja) 2009-01-08
JP2009004584A5 JP2009004584A5 (ja) 2010-05-13
JP5127315B2 JP5127315B2 (ja) 2013-01-23

Family

ID=40320642

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007164440A Expired - Fee Related JP5127315B2 (ja) 2007-06-22 2007-06-22 部品内蔵モジュール

Country Status (1)

Country Link
JP (1) JP5127315B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011114766A1 (ja) * 2010-03-16 2011-09-22 日本電気株式会社 機能素子内蔵基板
JP2011222704A (ja) * 2010-04-08 2011-11-04 Murata Mfg Co Ltd 回路モジュール
JP2012049260A (ja) * 2010-08-25 2012-03-08 Ricoh Microelectronics Co Ltd 切断方法及び切断装置
JP5285819B1 (ja) * 2012-11-07 2013-09-11 太陽誘電株式会社 電子回路モジュール
KR20150109609A (ko) * 2014-03-20 2015-10-02 엘지디스플레이 주식회사 다층회로기판
JP2015213152A (ja) * 2014-05-05 2015-11-26 ツーハイ アドバンスド チップ キャリアーズ アンド エレクトロニック サブストレート ソリューションズ テクノロジーズ カンパニー リミテッド ポリマーマトリクスを有するインターポーザのフレーム及び作製方法
WO2016121491A1 (ja) * 2015-01-30 2016-08-04 株式会社村田製作所 電子回路モジュール
US10834821B2 (en) 2015-05-14 2020-11-10 Murata Manufacturing Co., Ltd. Electronic circuit module

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101828317B1 (ko) 2017-07-20 2018-02-12 최현길 크기가 상이한 인쇄회로기판을 고정부재를 이용하여 고정하고 인쇄회로기판의 조립 공정을 실시간으로 모니터링하는 방법 및 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0696992A (ja) * 1992-07-27 1994-04-08 Murata Mfg Co Ltd 積層電子部品、その製造方法およびその特性測定方法
JP2006210870A (ja) * 2004-12-28 2006-08-10 Matsushita Electric Ind Co Ltd 部品内蔵モジュール及びその製造方法
WO2007060784A1 (ja) * 2005-11-28 2007-05-31 Murata Manufacturing Co., Ltd. 回路モジュールの製造方法および回路モジュール

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0696992A (ja) * 1992-07-27 1994-04-08 Murata Mfg Co Ltd 積層電子部品、その製造方法およびその特性測定方法
JP2006210870A (ja) * 2004-12-28 2006-08-10 Matsushita Electric Ind Co Ltd 部品内蔵モジュール及びその製造方法
WO2007060784A1 (ja) * 2005-11-28 2007-05-31 Murata Manufacturing Co., Ltd. 回路モジュールの製造方法および回路モジュール

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011114766A1 (ja) * 2010-03-16 2011-09-22 日本電気株式会社 機能素子内蔵基板
JP5692217B2 (ja) * 2010-03-16 2015-04-01 日本電気株式会社 機能素子内蔵基板
JP2011222704A (ja) * 2010-04-08 2011-11-04 Murata Mfg Co Ltd 回路モジュール
CN102263069A (zh) * 2010-04-08 2011-11-30 株式会社村田制作所 电路模块
JP2012049260A (ja) * 2010-08-25 2012-03-08 Ricoh Microelectronics Co Ltd 切断方法及び切断装置
US8988885B2 (en) 2012-11-07 2015-03-24 Taiyo Yuden Co., Ltd Electronic circuit module and method for producing the same
CN103648233A (zh) * 2012-11-07 2014-03-19 太阳诱电株式会社 电子电路模块及其制作方法
US8811021B2 (en) 2012-11-07 2014-08-19 Taiyo Yuden Co., Ltd. Electronic circuit module
JP5415649B1 (ja) * 2012-11-07 2014-02-12 太陽誘電株式会社 電子回路モジュール及びその製造方法
JP5285819B1 (ja) * 2012-11-07 2013-09-11 太陽誘電株式会社 電子回路モジュール
KR20150109609A (ko) * 2014-03-20 2015-10-02 엘지디스플레이 주식회사 다층회로기판
KR102166048B1 (ko) * 2014-03-20 2020-10-15 엘지디스플레이 주식회사 다층회로기판
JP2015213152A (ja) * 2014-05-05 2015-11-26 ツーハイ アドバンスド チップ キャリアーズ アンド エレクトロニック サブストレート ソリューションズ テクノロジーズ カンパニー リミテッド ポリマーマトリクスを有するインターポーザのフレーム及び作製方法
WO2016121491A1 (ja) * 2015-01-30 2016-08-04 株式会社村田製作所 電子回路モジュール
JPWO2016121491A1 (ja) * 2015-01-30 2017-10-05 株式会社村田製作所 電子回路モジュール
US10056311B2 (en) 2015-01-30 2018-08-21 Murata Manufacturing Co., Ltd. Electronic circuit module
US10834821B2 (en) 2015-05-14 2020-11-10 Murata Manufacturing Co., Ltd. Electronic circuit module

Also Published As

Publication number Publication date
JP5127315B2 (ja) 2013-01-23

Similar Documents

Publication Publication Date Title
JP5127315B2 (ja) 部品内蔵モジュール
US7849591B2 (en) Method of manufacturing a printed wiring board
US8482117B2 (en) Semiconductor device with electronic component incorporation substrate
KR101077410B1 (ko) 방열부재를 구비한 전자부품 내장형 인쇄회로기판 및 그 제조방법
CN107787112B (zh) 具有电子元件的印刷电路板、其制造方法及电子元件模块
JP6303443B2 (ja) Ic内蔵基板の製造方法
US6975516B2 (en) Component built-in module and method for producing the same
US8233289B2 (en) Multilayer wiring substrate and method for manufacturing the same
KR101241544B1 (ko) 인쇄회로기판 및 그의 제조 방법
US20120018195A1 (en) Printed circuit board
JP2007150123A (ja) 配線基板内蔵用キャパシタ、キャパシタ内蔵配線基板及びその製造方法
TWI531290B (zh) 多層電路板及其製作方法
US6898850B2 (en) Method of manufacturing circuit board and communication appliance
JP2015065400A (ja) 素子内蔵型印刷回路基板及びその製造方法
JP2006210870A (ja) 部品内蔵モジュール及びその製造方法
JP2004274035A (ja) 電子部品内蔵モジュールとその製造方法
JP6607087B2 (ja) 電子部品内蔵基板の製造方法
KR101905879B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101701380B1 (ko) 소자 내장형 연성회로기판 및 이의 제조방법
JP2011151048A (ja) 電子部品の製造方法および電子部品
CN101546740B (zh) 嵌入式印刷电路板及其制造方法
JP6324669B2 (ja) 多層配線基板及びその製造方法
JP2006186058A (ja) 部品内蔵モジュールとその製造方法
US20220322534A1 (en) Circuit board, method for manufacturing circuit board, and electronic device
JP4287757B2 (ja) 回路部品内蔵モジュール及びその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100330

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120312

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121030

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151109

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees