JP2009004584A - 部品内蔵モジュールおよびその製造方法 - Google Patents
部品内蔵モジュールおよびその製造方法 Download PDFInfo
- Publication number
- JP2009004584A JP2009004584A JP2007164440A JP2007164440A JP2009004584A JP 2009004584 A JP2009004584 A JP 2009004584A JP 2007164440 A JP2007164440 A JP 2007164440A JP 2007164440 A JP2007164440 A JP 2007164440A JP 2009004584 A JP2009004584 A JP 2009004584A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- wiring board
- inner via
- module
- electrical insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】回路部品を内蔵する電気絶縁層3の上下に配線基板1,2と、電気的接続を得るためのインナービア6と、電気絶縁層3の端面で切断面が露出した半円柱状のインナービア7を備え、半円柱状のインナービア7を外観検査することで電気的接続用の内部のインナービア6の品質管理を行える。
【選択図】図1
Description
この高密度実装基板は、前述した樹脂基板およびセラミック基板と同様にインナービア接続ができ、高密度配線が可能であるばかりでなく、基板材料に熱伝導性の高い無機質フィラーが含まれているので、樹脂基板よりも放熱性に優れている。しかもセラミック基板のように1000℃以上の高温における製造プロセスが不要であるため、設備コストがかからない。さらに半導体等の能動部品やコンデンサ等の受動部品を基板に内蔵することができるので、より高密度、高性能化が期待できる。
図10(a)は部品内蔵モジュールの断面図、図10(b)は平面図で、無機フィラー及び熱硬化性樹脂を含む混合物からなる電気絶縁層303を備えている。電気絶縁層303の下面は配線基板301で覆われ、電気絶縁層303の上面は配線基板302で覆われている。配線基板301,302のそれぞれの両面には配線パターンが形成され、配線基板301,302の前記電気絶縁層303側の面にはビア受けランド320が形成されている。
まずインナービア306,307を形成した未硬化の電気絶縁層303を準備する。この電気絶縁層303は、未硬化のエポキシ樹脂等の熱硬化性樹脂とアルミナなどの無機質フィラーとを混合したシート状の材料で構成される。インナービア306,307は、レーザまたはパンチャーなどの装置によって電気絶縁層303に貫通孔を形成し、熱硬化性樹脂と銅や銀等の導電性金属粉とを含む導電性樹脂ペーストを貫通孔に充填して形成する。
次いで、内蔵用部品が実装された配線基板301、インアービアが形成された電気絶縁層303、配線基板302を順番に積層し、更に熱プレス用装置(図示せず)にセットする。これを熱プレス装置を用いて加熱と加圧を行うことで、電気絶縁層303が溶融して軟化することで内蔵回路部品304を電気絶縁層303に埋め込む。その後、電気絶縁層320の熱硬化性樹脂の硬化温度よりも高い温度で加熱を行うことで、熱硬化性樹脂を硬化させ配線基板と一体化させることで、前述した図10に示した部品内蔵モジュールが得られる。
図10(a)で示すように、未硬化の電気絶縁層303内に回路部品304を埋め込む際には、加熱、加圧すると、電気絶縁層303が含有する未硬化の熱硬化性樹脂が軟化して流動し易くなるので、回路部品304を容易に埋め込むことができる。
本発明は、電気絶縁層に形成されたインナービアの位置ずれや曲がりを簡単に評価できる構造の部品内蔵モジュールとその製造方法を提供することを目的とする。
(実施の形態1)
図1は本発明の実施の形態1を示す。
この部品内蔵モジュールは、70重量%以上95重量%以下の無機フィラー及び5重量%以上30重量%以下の熱硬化性樹脂を含む混合物からなる電気絶縁層3を備えている。電気絶縁層3の下面は多層の配線基板1で覆われ、電気絶縁層3の上面は多層の配線基板2で覆われている。配線基板1,2のそれぞれの両面には配線パターンが形成され、配線基板1,2の前記電気絶縁層3側の面にはビア受けランド20が形成されている。
電気絶縁層3には、熱硬化の導電性樹脂ペースト材料で構成される第1のインナービアとしてのインナービア6が設けられており、このインナービア6とビア受けランド20を介して配線基板1,2の間を電気的に接続している。インナービア6は、部品4を囲んで複数個設けられる。無機フィラー及び熱硬化性樹脂を選択することによって、電気絶縁層3の線膨張係数、熱伝導度、及び誘電率等を容易に制御することができる。
このように構成したため、インナービア7が半円柱状で電気絶縁層3の端面に形成すればよいことから、部品内蔵面積を拡大またはモジュールサイズを小型化できる。
図2は本発明の実施の形態2を示す。
図2(a)は部品内蔵モジュールの断面図であり、図2(b)はA−Aに沿った平面断面図である。
図3は本発明の実施の形態3を示す。
図3は部品内蔵モジュールの断面図で、実施の形態2と異なる点は、配線基板2の表層に部品8を実装し、配線基板2の表層に部品8を樹脂材料9によってモールドするとともに、電気絶縁層3の端面から配線基板1,2の端面に掛けて、さらに樹脂材料9の表面に掛けて、ノイズシールド層となる導電性膜10が形成されており、この導電性膜10がインナービア7を介してアース接続(GND:グランド接続)されている点である。内蔵した部品4および表層に実装した部品8を共々モジュール全体をシールド構造とすることができる。
このように構成したため、部品内蔵モジュール端面に形成するシールド層となる導電性膜10と、配線基板1,2とのアース接続がインナービア7の断面を介して行えるため、接続面積が広く安定した接続を得ることができる。
(実施の形態4)
図4〜図8は、図3に示した実施の形態3の部品内蔵モジュールの具体的な製造方法を示している。
図4(a)の電気絶縁層3は、70重量%以上95重量%以下の無機フィラー及び5重量%以上30重量%以下の熱硬化性樹脂を含む混合物からなる、厚み0.6mmの未硬化状態である。電機絶縁層3の表面に、電気絶縁層の表面保護とインナービアの突起部を形成する目的でPET、PPS、PENなどで構成される厚み0.01〜0.03mm程度の保護フィルム11をラミネートする。その後、レーザやパンチャーの手段により直径0.05〜0.3mm程度のインナービアホール12を加工する。
図7から図9は本発明の実施の形態3に係る部品内蔵モジュールの検査に用いる半円柱状インナービアの断面図である。
同様に、図7(b1)(c1)(d1)はそれぞれ不良な種々のインナービア7の状態を示す断面図で、図7(b2)(c2)(d2)は図7(b1)(c1)(d1)の矢印J方向から見た電気絶縁層3の端面の正面図である。
図7(a1)(a2)は正常な状態を示している。
図7(b1)(b2)はインナービアホールに導電性樹脂ペーストを印刷充填する際に気泡が発生した状態を示すもので、半円柱状の切断断面に気泡が現れ異常が検出できる。
図7(d1)(d2)は熱プレス工程において電気絶縁層が軟化した際に樹脂流れが発生に伴いインナービアにも曲がりが発生した状態を示すもので、半円柱状の切断断面は鼓状となり検出できる。
図8(a)に示すように樹脂モールドのエッジを必要に応じて面取りを行った後、樹脂モールド表面および切断端面に図8(b)に示すように導電性膜10を形成する。導電性膜は金属材料を、めっき、蒸着、スパッタリングなどの方法で形成する。
実施の形態4の説明では、検査用の半円柱状インナービアを部品内蔵モジュール側の切断端面に残す設定としたが、図9に示すように切断溝19の切断幅19aに対して基板周辺部(捨て部分)に残るようにインナービア7の配置設計を行い、切断後の基板周辺部(捨て部分)端面の半円柱状ビアを検査して、電気絶縁層3の内部のインナービア6の出来栄えを評価することもでき、従来のようなX線透過装置などの高価な検査ツールが不要となる。
3 電気絶縁層
4,8 部品
6 インナービア(第1のインナービア)
7 インナービア(第2のインナービア)
9 樹脂材料
10 導電性膜
11 保護フィルム
12 インナービアホール
13 電気絶縁シート
14 部品内蔵基板
17 ダイシング装置のブレード
19 切断溝
20 ビア受けランド
21 気泡
Claims (8)
- 第1の配線基板と第2の配線基板の間に電気絶縁層が配設され、第1の配線基板の前記電気絶縁層の側または第2の配線基板の前記電気絶縁層の側に実装された部品を前記電気絶縁層に埋設するとともに、前記電気絶縁層に形成された第1のインナービアによって第1の配線基板と第2の配線基板の間を電気接続した部品内蔵モジュールであって、
前記電気絶縁層の端面で切断面が露出した第2のインナービアを備えた
部品内蔵モジュール。 - 第2のインナービアは基準電位に接続されており、かつ第2のインナービアに接続された導電性膜を前記電気絶縁層の端面に設けた
請求項1記載の部品内蔵モジュール。 - 第2の配線基板の前記電気絶縁層の側とは反対側の面に実装された部品を樹脂材料でモールドするとともに、
第2のインナービアは基準電位に接続されており、かつ前記電気絶縁層の端面と前記樹脂材料の表面に第2のインナービアに接続された導電性膜を設けた
請求項1記載の部品内蔵モジュール。 - 前記導電性膜は、金属材料をめっき、蒸着、スパッタリング、CVDの何れかの手段で形成された
請求項2または請求項3に記載の部品内蔵モジュール。 - 前記第1,第2のインナービアは、導電性樹脂ペーストで構成されている
請求項1〜請求項4の何れかに記載の部品内蔵モジュール。 - 第1の配線基板と第2の配線基板の間に電気絶縁層が配設され、第1の配線基板の前記電気絶縁層の側または第2の配線基板の前記電気絶縁層の側に実装された部品を前記電気絶縁層に埋設するとともに、前記電気絶縁層に形成された第1のインナービアによって第1の配線基板と第2の配線基板の間を電気接続した複数個の部品内蔵モジュールを多面配置した基板を、切断線の位置で切断して部品内蔵モジュール毎に切り分けるに際し、
前記切り分けによって各部品内蔵モジュールの端面となる前記切断線上に、第2のインナービアを形成しておき、
前記切断線上を切断して切り分けられた部品内蔵モジュールの端面で切断面が露出した第2のインナービアの切断面の形状から第1のインナービアの形成状態を判定する
部品内蔵モジュールの製造方法。 - 第1の配線基板と第2の配線基板の間に電気絶縁層が配設され、第1の配線基板の前記電気絶縁層の側または第2の配線基板の前記電気絶縁層の側に実装された部品を前記電気絶縁層に埋設するとともに、前記電気絶縁層に形成された第1のインナービアによって第1の配線基板と第2の配線基板の間を電気接続した複数個の部品内蔵モジュールを多面配置した基板を、切断線の位置で切断して部品内蔵モジュール毎に切り分けるに際し、
前記切り分けによって各部品内蔵モジュールの端面となる前記切断線上ならびに、前記切り分けによって捨て部分となる基板周辺部と各部品内蔵モジュールの端面となる切断線上に第2のインナービアを形成し、
前記切断線上を切断して切り分けられた部品内蔵モジュールの端面で切断面が露出した第2のインナービアの切断面の形状または、捨て部分となる基板周辺部の端面で切断面が露出した第2のインナービアの切断面の形状から第1のインナービアの形成状態を判定する
部品内蔵モジュールの製造方法。 - 第1の配線基板と第2の配線基板の間に電気絶縁層が配設され、第1の配線基板の前記電気絶縁層の側または第2の配線基板の前記電気絶縁層の側に実装された部品を前記電気絶縁層に埋設するとともに、前記電気絶縁層に形成された第1のインナービアによって第1の配線基板と第2の配線基板の間を電気接続した複数個の部品内蔵モジュールを多面配置した基板を、切断線の位置で切断して部品内蔵モジュール毎に切り分けるに際し、
前記切り分けによって捨て部分となる基板周辺部の端面となる切断線上に第2のインナービアを形成し、
前記切断線上を切断して切り分けられた捨て部分となる基板周辺部の端面で切断面が露出した第2のインナービアの切断面の形状から第1のインナービアの形成状態を判定する
部品内蔵モジュールの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007164440A JP5127315B2 (ja) | 2007-06-22 | 2007-06-22 | 部品内蔵モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007164440A JP5127315B2 (ja) | 2007-06-22 | 2007-06-22 | 部品内蔵モジュール |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009004584A true JP2009004584A (ja) | 2009-01-08 |
JP2009004584A5 JP2009004584A5 (ja) | 2010-05-13 |
JP5127315B2 JP5127315B2 (ja) | 2013-01-23 |
Family
ID=40320642
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007164440A Expired - Fee Related JP5127315B2 (ja) | 2007-06-22 | 2007-06-22 | 部品内蔵モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5127315B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011114766A1 (ja) * | 2010-03-16 | 2011-09-22 | 日本電気株式会社 | 機能素子内蔵基板 |
JP2011222704A (ja) * | 2010-04-08 | 2011-11-04 | Murata Mfg Co Ltd | 回路モジュール |
JP2012049260A (ja) * | 2010-08-25 | 2012-03-08 | Ricoh Microelectronics Co Ltd | 切断方法及び切断装置 |
JP5285819B1 (ja) * | 2012-11-07 | 2013-09-11 | 太陽誘電株式会社 | 電子回路モジュール |
KR20150109609A (ko) * | 2014-03-20 | 2015-10-02 | 엘지디스플레이 주식회사 | 다층회로기판 |
JP2015213152A (ja) * | 2014-05-05 | 2015-11-26 | ツーハイ アドバンスド チップ キャリアーズ アンド エレクトロニック サブストレート ソリューションズ テクノロジーズ カンパニー リミテッド | ポリマーマトリクスを有するインターポーザのフレーム及び作製方法 |
WO2016121491A1 (ja) * | 2015-01-30 | 2016-08-04 | 株式会社村田製作所 | 電子回路モジュール |
US10834821B2 (en) | 2015-05-14 | 2020-11-10 | Murata Manufacturing Co., Ltd. | Electronic circuit module |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101828317B1 (ko) | 2017-07-20 | 2018-02-12 | 최현길 | 크기가 상이한 인쇄회로기판을 고정부재를 이용하여 고정하고 인쇄회로기판의 조립 공정을 실시간으로 모니터링하는 방법 및 장치 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0696992A (ja) * | 1992-07-27 | 1994-04-08 | Murata Mfg Co Ltd | 積層電子部品、その製造方法およびその特性測定方法 |
JP2006210870A (ja) * | 2004-12-28 | 2006-08-10 | Matsushita Electric Ind Co Ltd | 部品内蔵モジュール及びその製造方法 |
WO2007060784A1 (ja) * | 2005-11-28 | 2007-05-31 | Murata Manufacturing Co., Ltd. | 回路モジュールの製造方法および回路モジュール |
-
2007
- 2007-06-22 JP JP2007164440A patent/JP5127315B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0696992A (ja) * | 1992-07-27 | 1994-04-08 | Murata Mfg Co Ltd | 積層電子部品、その製造方法およびその特性測定方法 |
JP2006210870A (ja) * | 2004-12-28 | 2006-08-10 | Matsushita Electric Ind Co Ltd | 部品内蔵モジュール及びその製造方法 |
WO2007060784A1 (ja) * | 2005-11-28 | 2007-05-31 | Murata Manufacturing Co., Ltd. | 回路モジュールの製造方法および回路モジュール |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011114766A1 (ja) * | 2010-03-16 | 2011-09-22 | 日本電気株式会社 | 機能素子内蔵基板 |
JP5692217B2 (ja) * | 2010-03-16 | 2015-04-01 | 日本電気株式会社 | 機能素子内蔵基板 |
JP2011222704A (ja) * | 2010-04-08 | 2011-11-04 | Murata Mfg Co Ltd | 回路モジュール |
CN102263069A (zh) * | 2010-04-08 | 2011-11-30 | 株式会社村田制作所 | 电路模块 |
JP2012049260A (ja) * | 2010-08-25 | 2012-03-08 | Ricoh Microelectronics Co Ltd | 切断方法及び切断装置 |
US8988885B2 (en) | 2012-11-07 | 2015-03-24 | Taiyo Yuden Co., Ltd | Electronic circuit module and method for producing the same |
CN103648233A (zh) * | 2012-11-07 | 2014-03-19 | 太阳诱电株式会社 | 电子电路模块及其制作方法 |
US8811021B2 (en) | 2012-11-07 | 2014-08-19 | Taiyo Yuden Co., Ltd. | Electronic circuit module |
JP5415649B1 (ja) * | 2012-11-07 | 2014-02-12 | 太陽誘電株式会社 | 電子回路モジュール及びその製造方法 |
JP5285819B1 (ja) * | 2012-11-07 | 2013-09-11 | 太陽誘電株式会社 | 電子回路モジュール |
KR20150109609A (ko) * | 2014-03-20 | 2015-10-02 | 엘지디스플레이 주식회사 | 다층회로기판 |
KR102166048B1 (ko) * | 2014-03-20 | 2020-10-15 | 엘지디스플레이 주식회사 | 다층회로기판 |
JP2015213152A (ja) * | 2014-05-05 | 2015-11-26 | ツーハイ アドバンスド チップ キャリアーズ アンド エレクトロニック サブストレート ソリューションズ テクノロジーズ カンパニー リミテッド | ポリマーマトリクスを有するインターポーザのフレーム及び作製方法 |
WO2016121491A1 (ja) * | 2015-01-30 | 2016-08-04 | 株式会社村田製作所 | 電子回路モジュール |
JPWO2016121491A1 (ja) * | 2015-01-30 | 2017-10-05 | 株式会社村田製作所 | 電子回路モジュール |
US10056311B2 (en) | 2015-01-30 | 2018-08-21 | Murata Manufacturing Co., Ltd. | Electronic circuit module |
US10834821B2 (en) | 2015-05-14 | 2020-11-10 | Murata Manufacturing Co., Ltd. | Electronic circuit module |
Also Published As
Publication number | Publication date |
---|---|
JP5127315B2 (ja) | 2013-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5127315B2 (ja) | 部品内蔵モジュール | |
US7849591B2 (en) | Method of manufacturing a printed wiring board | |
US8482117B2 (en) | Semiconductor device with electronic component incorporation substrate | |
KR101077410B1 (ko) | 방열부재를 구비한 전자부품 내장형 인쇄회로기판 및 그 제조방법 | |
CN107787112B (zh) | 具有电子元件的印刷电路板、其制造方法及电子元件模块 | |
JP6303443B2 (ja) | Ic内蔵基板の製造方法 | |
US6975516B2 (en) | Component built-in module and method for producing the same | |
US8233289B2 (en) | Multilayer wiring substrate and method for manufacturing the same | |
KR101241544B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
US20120018195A1 (en) | Printed circuit board | |
JP2007150123A (ja) | 配線基板内蔵用キャパシタ、キャパシタ内蔵配線基板及びその製造方法 | |
TWI531290B (zh) | 多層電路板及其製作方法 | |
US6898850B2 (en) | Method of manufacturing circuit board and communication appliance | |
JP2015065400A (ja) | 素子内蔵型印刷回路基板及びその製造方法 | |
JP2006210870A (ja) | 部品内蔵モジュール及びその製造方法 | |
JP2004274035A (ja) | 電子部品内蔵モジュールとその製造方法 | |
JP6607087B2 (ja) | 電子部品内蔵基板の製造方法 | |
KR101905879B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
KR101701380B1 (ko) | 소자 내장형 연성회로기판 및 이의 제조방법 | |
JP2011151048A (ja) | 電子部品の製造方法および電子部品 | |
CN101546740B (zh) | 嵌入式印刷电路板及其制造方法 | |
JP6324669B2 (ja) | 多層配線基板及びその製造方法 | |
JP2006186058A (ja) | 部品内蔵モジュールとその製造方法 | |
US20220322534A1 (en) | Circuit board, method for manufacturing circuit board, and electronic device | |
JP4287757B2 (ja) | 回路部品内蔵モジュール及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100330 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100330 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120117 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120312 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121002 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121030 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151109 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |