CN103648233A - 电子电路模块及其制作方法 - Google Patents

电子电路模块及其制作方法 Download PDF

Info

Publication number
CN103648233A
CN103648233A CN201310524583.3A CN201310524583A CN103648233A CN 103648233 A CN103648233 A CN 103648233A CN 201310524583 A CN201310524583 A CN 201310524583A CN 103648233 A CN103648233 A CN 103648233A
Authority
CN
China
Prior art keywords
protuberance
components
basic unit
electronic circuit
circuit module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310524583.3A
Other languages
English (en)
Other versions
CN103648233B (zh
Inventor
猿渡达郎
宫崎政志
滨田芳树
杉山裕一
井田一昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Publication of CN103648233A publication Critical patent/CN103648233A/zh
Application granted granted Critical
Publication of CN103648233B publication Critical patent/CN103648233B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明的提供一种电子电路模块及其制作方法，该电子电路模块具有元器件内置基板、贴装元器件、封装部和屏蔽部。上述元器件内置基板具有金属制的基层、绝缘性合成树脂制的外装部、第1突出部。上述基层，具有角部和侧表面，且兼作接地配线使用。上述外装部覆盖上述角部和侧表面，且具有第1表面。上述第1突出部具有从上述外装部露出的第1端面和与上述第1表面相邻的第2表面，且在远离上述侧表面的上述角部的位置上朝外侧突出。上述贴装元器件安装在上述元器件内置基板上。上述封装部覆盖在上述贴装元器件上。上述屏蔽部由导电性合成树脂构成，覆盖在上述封装部上，且具有分别与上述第1表面和上述第2表面相贴合的第3表面。

Description

电子电路模块及其制作方法
技术领域
本发明涉及一种电子电路模块及其制作方法，该电子电路模块具有覆盖在贴装元器件上的封装部和覆盖在该封装部上的屏蔽部，该贴装元器件被安装在元器件内置基板上。
背景技术
这种电子电路模块，例如，如下述专利文献1中的图3所示，具有：元器件内置基板；贴装元器件，其安装在元器件内置基板上；封装部，其覆盖在贴装元器件上；屏蔽部，其覆盖在封装部上。在该电子电路模块中，立体的安装有包含内置元器件和贴装元器件的所规定的电子电路，并通过与元器件内置基板的接地配线相连接的屏蔽部来抑制外部噪音的侵入。
另外，在下述专利文献2中公开有一种具有金属板和绝缘树脂层的印刷线路基板，该绝缘树脂层被分别配置在该金属板两个表面上，该印刷线路基板通过在金属板的两个表面上沿着切割预定线分别形成的凹部，不仅能够提高绝缘树脂层的平坦性，还易于通过切割工具（dicing）切割金属板。
【专利文献1】日本发明专利公开公报特开2009-4584号
【专利文献2】日本发明专利公开公报特开2004-63803号
专利文献1所记载的电子电路模块的屏蔽部一般由金属形成，但是，当该屏蔽部由导电性合成树脂形成时，则可能会产生如下问题。即，因为金属和合成树脂之间的贴合力小于同为金属之间的贴合力或者同为合成树脂之间的贴合力，所以，当屏蔽部由导电性合成树脂形成时，因该屏蔽部和金属制的接地配线之间的贴合力会随着时间的推移而下降，使界面上出现局部的剥离，导致屏蔽部和接地配线之间电导率的降低，从而很难得到所预期的屏蔽效果。
另外，在专利文献2所记载的印刷线路基板中，有时会在相当于金属板的四个角的切割位置产生毛刺。该毛刺与在绝缘树脂层上形成的配线层或者周边电路相接触，会导致短路等问题产生。但是，在专利文献2中，对于如何能够抑制该毛刺发生的具体方法却没有任何的记载。
发明内容
鉴于上述情况，本发明的目的是提供一种能够维持所预期的屏蔽效果，而且还能够抑制毛刺产生的电子电路模块及其制作方法。
为了达成上述目的，本发明的一个技术方案所涉及的电子电路模块具有元器件内置基板、贴装元器件、封装部和导电性合成树脂制的屏蔽部。
上述元器件内置基板具有金属制的基层、绝缘性合成树脂制的外装部和第1突出部。上述基层，具有角部和侧表面，且兼作接地配线使用。上述外装部覆盖上述角部和侧表面，且具有第1表面。上述第1突出部具有从上述外装部露出的第1端面和与上述第1表面相邻的第2表面，且在远离上述侧表面的上述角部的位置上朝外侧突出。
上述贴装元器件安装在上述元器件内置基板上。
上述封装部覆盖在上述贴装元器件上。
上述屏蔽部覆盖在上述封装部上，且具有分别与上述第1表面和上述第2表面相贴合的第3表面。
本发明的一个技术方案所涉及的电子电路模块的制作方法，其具体工序如下所述。
准备金属板，上述金属板在第1主表面上，沿着相互交叉的多条分割线形成非连续性的第1凹部，并且在上述多条分割线的交叉部上形成开口部，上述开口部的深度从上述第1主表面到与之相反一侧的第2主表面。
将绝缘材料填充到上述第1凹部和上述开口部中。
将第1配线基板层积在上述第1主表面上。
在上述第1配线基板上安装电子元器件。
在上述第1配线基板上形成覆盖在上述电子元器件上的封装层。
在上述封装层上沿着上述多条分割线形成具有到达上述第1主表面的深度的槽。形成覆盖在上述封装层上的导电性树脂层。
沿着上述多条分割线对上述金属板，上述封装层以及上述导电性树脂层进行切割。
附图说明
图1为本发明的一个实施方式所涉及的电子电路模块的立体图。
图2为沿着图1中的L1线剖切而成的电子电路模块的纵向剖视图。
图3为沿着图1中的L2线剖切而成的电子电路模块的纵向剖视图。
图4为沿着图1中的L3线剖切而成的电子电路模块的纵向剖视图。
图5为图2～图4所示的基层的侧视图。
图6为表示用于制作上述电子电路模块的金属板的结构的示意图，其中（A）图为俯视图，（B）图为（A）图中沿着[B]-[B]线剖切的剖视图。
图7为说明上述电子电路模块制作方法的纵向剖视图。
图8为说明上述电子电路模块制作方法的纵向剖视图。
【附图标记说明】
10：电子电路模块，11：元器件内置基板，11a：基层，11a1：收装部，11a3：侧表面，11a4：第1突出部，11a5：第2突出部，11aC：角部，PS：第1突出部和第2突出部的端面，OS：第1突出部的与屏蔽部相面对的面，CS：基层的侧表面区域，11b：元器件内置基板的内置元器件，11p：元器件内置基板的外装部，OS：外装部的与屏蔽部相面对的面，12：贴装元器件，13：封装部，14：屏蔽部，SBa：金属板，Bh：开口部，R1：第1凹部，R2：第2凹部。
具体实施方式
【电子电路模块的结构】
图1～图5所示的电子电路模块10具有：元器件内置基板11；贴装元器件12，其安装在元器件内置基板11上；封装部13，其覆盖在贴装元器件12上；屏蔽部14，其设置在封装部13上，由此，立体的构成包含内置元器件11b和贴装元器件12的电子电路。
另外，虽然图2～图4的纵剖面位置（参照图1中的L1线～L3线）分别不同，但是，为了方便说明，除图2～图4中所示的后述基层11a的侧面部分以外，其他剖面结构均相同。
如图2～图4所示，元器件内置基板11具有：基层11a；内置元器件11b，其被收装在形成于基层11a上的收装部11a1；绝缘部11c，其设置在内置元器件11b和收装部11a1的内壁之间的间隙内。元器件内置基板11具有：3个绝缘层11d～11f，其设置在基层11a的上表面（厚度方向上的一个表面）上；3个绝缘层11f～11i，其设置在基层11a的下表面（厚度方向上的另一个表面）上。附图中所表示的收装部11a1为具有通孔的结构，但并不局限于此，如果能够收装内置元器件11b的话，也可以采用没有通孔的该收装部11a1。
另外，在绝缘层11e上设置有2个信号用配线11j和1个穿过绝缘层11d的T型通孔导体11k。在绝缘层11e和绝缘层11h上，以与该基层11a非接触的方式设置有1个穿过基层11a和绝缘层11g的I型通孔导体11l。在绝缘层11f的上表面设置有4个穿过该绝缘层11f的T型通孔导体11m。在绝缘层11h上设置有3个穿过绝缘层11g的T型通孔导体11n。在绝缘层11i的下表面设置有4个穿过该绝缘层11i的T型通孔导体11o。在通孔导体11l和通孔11a2的内壁之间的间隙中设置有绝缘部（未符号表示），在该通孔导体11l处的间隙中也设置有绝缘部（未符号表示）。
还有，通孔导体11k的下表面和基层11a的上表面相连接，4个通孔导体11m中的2个通孔导体11m的下表面分别与2个信号用配线11j的上表面相连接，剩下的2个中的1个通孔导体11m的下表面与通孔导体11k的上表面相连接，剩下的1个通孔导体11m的下表面与通孔导体11l的上表面相连接。3个通孔导体11n中的2个通孔导体11n的上表面与内置元器件11b的端子相连接，剩下的1个通孔导体11n的上表面与基层11a的下表面相连接。4个通孔导体11o中的2个通孔导体11o的上表面分别与2个通孔导体11n的下表面相连接，剩下的2个中的1个通孔导体11o的上表面与1个通孔导体11n的下表面相连接，剩下的1个通孔导体11o的上表面与通孔导体11l的下表面相连接。
另外，所述元器件内置基板11不仅包含上述以外的信号用配线和通孔导体，还包含基层11a以外的接地配线（并未显示在如图2～4所示的剖面结构中）。
基层11a由铜或铜合金等的金属构成，其厚度例如在35～500μm的范围内，该基层11a也兼作接地配线使用。内置元器件11b由电容器或电感器或电阻器或过滤器芯片或IC芯片等的电子元器件构成。在附图中表示为1个内置元器件11b，但并不局限于此，对该内置元器件11b的数量并没有特别的限定。
各绝缘层11d～11f和11g～11i由环氧树脂或聚酰亚胺或双马来酰亚胺三嗪树脂或使这些物质中含有玻璃纤维等的补强填料的树脂等的具有绝缘性能的热硬化性合成树脂构成，其厚度例如在5～50μm的范围内。绝缘部11c、设置在通孔11a2的内壁和通孔导体11l之间的间隙内的绝缘部（未符号表示）、设置在通孔导体11l内外的间隙内的绝缘部（未符号表示）也由环氧树脂或聚酰亚胺或双马来酰亚胺三嗪树脂或使这些物质中含有玻璃纤维等的补强填料的树脂等的具有绝缘性能的热硬化性合成树脂构成。
这里，参照图1和图5详细说明基层11a的侧面部分的结构。
基层11a为其上表面轮廓呈大致矩形状的元器件，基层且具有4个角部11aC和4个侧表面11a3。基层11a具有从各侧表面11a3朝外侧突出的第1突出部11a4和第2突出部11a5。第1突出部11a4和第2突出部11a5在各侧表面11a3上分别设有2个，且分别与各侧表面11a3形成为一体。
各第1突出部11a4位于基层11a的厚度方向上的上侧，各第2突出部11a5位于基层11a的厚度方向上的下侧，各第1突出部11a4和各第2突出部11a5在各侧表面11a3上，沿着与基层11a的厚度方向垂直的方向以间隔CL呈相互交错排列。
各第1突出部11a4和各第2突出部11a5均呈大致长方体形状，各第1突出部11a4的宽度W11a4和各第2突出部11a5的宽度W11a5大致相等，两者的宽度例如在200～600μm的范围内，两者的间隔CL例如也在200～600μm的范围内。各第1突出部11a4的高度H11a4小于各第2突出部11a5的高度H11a5，各第1突出部11a4的高度H11a4例如在50～200μm的范围内，各第2突出部11a5的高度H11a5例如在100～300μm的范围内。
各第1突出部11a4的突出尺寸P11a4和各第2突出部11a5的突出尺寸P11a5大致相等，两者的突出尺寸例如在50～200μm的范围内。两者的端面PS与基层11a的侧表面11a3大致平行，且与绝缘层11g～11i的各端面处于大致同一平面上（参照图2和图3）。
如图2和图5所示，各第1突出部11a4的与屏蔽部14的端面14a相面对的面OS与基层11a的上表面大致平行，两者之间例如具有50～200μm范围内的距离D11a4，在各侧表面11a3的上部设有以该距离D11a4对应的呈带状的侧表面区域CS（参照图5中的阴影区域以及图2～图4）。另外，第2突出部11a5的下表面US与基层11a的下表面处于大致同一平面上。
外装部11p覆盖基层11a的各侧表面11a3和角部11aC。在本实施方式中，除基层11a的各侧表面11a3上的侧表面区域CS、各第1突出部11a4以及各第2突出部11a5以外的区域均被外装部11p覆盖（参照图2～图4）。外装部11p由环氧树脂或聚酰亚胺或双马来酰亚胺三嗪树脂或使这些物质中含有玻璃纤维等的补强填料的树脂等的具有绝缘性能的热硬化性合成树脂构成。外装部11p的厚度与第1突出部11a4的突出尺寸P11a4和第2突出部11a5的突出尺寸P11a5大致相等，其厚度例如在50～200μm的范围内。各第1突出部11a4的端面PS（第1端面）和各第2突出部11a5的端面PS（第2端面）露出于外装部11p的各侧表面（参照图2和图3）。
还有，各第1突出部11a4的与屏蔽部14的端面14a（第3表面）相面对的面OS（第2表面）与外装部11p的与屏蔽部14的端面14a相面对的面OS（第1表面）处于大致同一平面上。各第1突出部11a4的与屏蔽部14的端面14a相面对的面OS（第2表面）与外装部11p的与屏蔽部14的端面14a（第3表面）相面对的面OS（第1表面）相邻。即，屏蔽部14的结构为，其端面14a（第3表面）与各第1突出部11a4的与屏蔽部14的端面14a相面对的面OS（第2表面）以及外装部11p的与屏蔽部14的端面14a相面对的面OS（第1表面）这两个面相贴合，而且，使其端部内表面（未符号表示）与基层11a的侧表面区域CS相贴合（参照图2～图4）。对此，由于各第2突出部11a5位于各第1突出部11a4的下侧，从而屏蔽部14不与该各突出部11a5相贴合。
各第1突出部11a4分别设置在远离基层11a的各侧表面11a3的角部11aC的位置上。各第2突出部11a5分别位于远离基层11a的各侧表面11a3的角部11aC的位置上。
如图5所示，最接近角部11aC的第1突出部11a4以与这些角部11aC之间隔开间隙G11a4的方式设置在侧表面11a3上。另一方面，最接近角部11aC的第2突出部11a5以与这些角部11aC之间隔开间隙G11a5的方式设置在侧表面11a3上。间隙G11a4和间隙G11a5大致相等，但并不局限于此。
在图2～图4所示的剖面结构中，贴装元器件12由电容器或电感器或电阻器或过滤器芯片或IC芯片等的电子元器件构成，贴装元器件12的一个端子与4个通孔导体11m中的2个通孔导体11m的上表面相连接，贴装元器件12的另一端子与剩下的2个通孔导体11m的上表面相连接。各贴装元器件12和通孔导体11m的连接例如可以利用回流焊接法等进行焊接。在附图中表示有2个贴装元器件12，但并不局限于此，对该贴装元器件12的数量并没有特别限定。
在图2～图4所示的剖面结构中，封装部13以覆盖贴装元器件12的方式设置在元器件内置基板11的上表面上。封装部13在外观上呈大致长方体形状，其各侧表面与绝缘层11d～11f的各端面处于大致同一平面上。封装部13由环氧树脂或聚酰亚胺或双马来酰亚胺三嗪树脂或使这些物质中含有玻璃纤维等的补强填料的树脂等的具有绝缘性能的热硬化性合成树脂构成，其高度被设定为足够覆盖贴装元器件12的尺寸。
在图2～图4所示的剖面结构中，屏蔽部14覆盖封装部13的表面和元器件内置基板11的基层11a的侧表面区域CS（参照图2～图5）。屏蔽部14在外观上呈大致长方体形状（参照图1），各侧表面与外装部11p的各侧表面以及绝缘层11g～11i的各端面处于大致同一平面上。屏蔽部14由含有金属纤维等导电填料的环氧树脂或含有相同导电填料的聚酰亚胺或含有相同导电填料的双马来酰亚胺三嗪树脂等具有导电性能的热硬化性合成树脂构成，其厚度例如在50～200μm范围内。该屏蔽部14与基层11a、各第1突出部11a4以及外装部11p的贴合形式如上面所述。
【电子电路模块的制作方法】
在制作电子电路模块10时，首先，如图6中（A）图和图6中（B）图所示，准备由多个基层11a例如连接成矩阵状而形成的金属板SBa。图6中（A）图为金属板SBa的俯视图，图6中（B）图为图6中（A）图的沿着所示的[B]-[B]线剖切的剖视图。
在图6中（A）图中，省略了对收装部11a1、通孔11a2等的图示。另外，图中所示金属板SBa的大小为，通过沿着分割线Cx、Cy进行切割，可以得到4块基层11a，但并不局限于此，该金属板SBa的大小还可以为，由更多个基层11a形成。分割线Cx、Cy既可以为假想的线，也可以通过实际印刷等刻画在金属板SBa上。
金属板SBa具有外表面S1（第1主表面）和内表面S2（第2主表面）。外表面S1由绝缘层11d形成基层11a的外表面，内表面S2由绝缘层11g形成基层11a的内表面。
在金属板SBa的外表面S1上，沿着多条分割线Cx、Cy形成非连续的第1凹部R1。第1凹部R1为在分割线Cx、Cy的延伸方向上较长的大致矩形状，且具有相当于金属板SBa的约1/2厚度T的深度。第1凹部R1与分割线Cx和分割线Cy的交叉区域的一部分相重合。
另一方面，在金属板SBa的内表面S2上，沿着多条分割线Cx、Cy形成非连续的第2凹部R2。如图6中（B）图所示，第2凹部R2横跨在相邻的2个第1凹部R1之间。第2凹部R2为在分割线Cx、Cy的延伸方向上较长的大致矩形状，且具有相当于金属板SBa的约1/2厚度T的深度。第2凹部R2与在分割线Cx和分割线Cy的交叉区域的一部分相重合。
第1凹部R1和第2凹部R2例如分别通过湿蚀刻法对金属板SBa进行半刻蚀而形成。第1凹部R1和第2凹部R2既可以各自单独形成，又可以同时形成。
在金属板SBa上通过设置第1凹部R1和第2凹部R2，在分割线Cx、Cy上分别形成第1连接部SB1、第2连接部SB2以及开口部Bh。
例如在由切割机沿着分割线Cx、Cy切割金属板SBa后，在第1连接部SB1和第2连接部SB2分别形成从基层11a的侧表面朝外侧突出的第1突出部11a4和第2突出部11a5。
从金属板SBa的厚度来看，开口部Bh形成在第1凹部R1和第2凹部R2相互重合的区域。开口部Bh由具有从金属板SBa的外表面S1到内表面S2的深度的通孔构成。
开口部Bh分别形成在第1连接部SB1和第2连接部SB2之间、以及分割线Cx和分割线Cy的交叉部上。在第1连接部SB1和第2连接部SB2之间形成的开口部Bh的平面形状为矩形状。另一方面，在分割线Cx和分割线Cy的交叉部上形成的开口部Bh的平面形状为十字形状。该开口部Bh的大小为，在金属板SBa被切割后能够确保角部11aC与分别接近该角部11aC的第1突出部11a4和第2突出部11a5之间的间隙G11a4、G11a5。
接下来，如图7中（A）图、图7中（B）图以及图7中（C）图所示，将多个元器件内置基板11例如制作为连接成矩阵状形态的集合基板SB。图7中（A）图为对应于图2所示的剖面结构的集合基板SB的主要部分的纵剖视图，图7中（B）图为对应于图3所示的剖面结构的集合基板SB的主要部分的纵剖视图，图7中（C）图为对应于图4所示的剖面结构的集合基板SB的主要部分的纵剖视图。
如图7中（A）～（C）图所示，集合基板SB经如下工序制作而成：将绝缘材料SBd填充到金属板SBa的第1凹部R1、第2凹部R2以及开口部Bh中；将第1配线基板P1和第2配线基板P2分别层积在金属板SBA的外表面S1和内表面S2上；将贴装元器件12安装在第1配线基板P1上。
在作为基层的金属板SBa中，存在有图2所示的第1连接部SB1，该第1连接部SB1包含有2个的第1突出部11a4及需切除部分（参照图7中（A）图），也存在有图3所示的第2连接部SB2，该第2连接部SB2包含有2个的第2突出部11a5及需切除部分（参照图7中（B）图）。在对应于金属板SBa的收装部11a1的收装空间内不仅收装有内置元器件11b，还填充有对应于绝缘部11c的绝缘材料。
在图7中（A）图所示的第1连接部SB1的下侧设置有凹部（相当于第2凹部R2），该凹部具有对应于侧表面11a3的内表面SBc，在图7中（B）图所示的第2连接部SB2的上侧设置有凹部（相当于第1凹部R1），该凹部具有对应于侧表面11a3的内表面SBc，在这两个凹部内填充有对应于外装部11p的绝缘材料SBd。在图7中（C）图中，没有设置连接部SB1、SB2，在对应于侧表面11a3的内表面SBc之间（相当于开口部Bh）填充有对应于外装部11p的绝缘材料SBd。另外，通过回流焊接法将贴装元器件12安装在集合基板SB上。
下面，电子电路模块10经由如下工序进行制作：在第1配线基板P1上形成覆盖在贴装元器件12上的封装层（封装部13）；在封装层上沿着多条分割线Cx、Cy形成到达金属板SBa的表面S1的深度的槽（切口GR）；形成覆盖封装层的导电性树脂层（屏蔽部14）；沿着多条分割线Cx、Cy，切割金属板SBa、封装层以及导电性树脂层。
如图8中（A）图和图8中（E）图所示，将对应于封装部13的封装元器件EN以覆盖贴装元器件12的方式涂布在集合基板SB的上表面上且使其硬化。另外，如8中（B）图和图8中（F）图所示，在相当于各元器件内置基板11的边界的位置（参照分割线Cx、Cy、一点划线）上，利用切割机等进行切割，而形成从上表面朝向下方的切口GR。该切口GR的宽度Wgr与对应于侧表面11a3的内表面SBc的相向间隔大致一致，其深度Dgr在本实施方式中为从封装部13到第1连接部SB1的上表面的尺寸。由此，对各元器件内置基板11的封装部13进行制作。
下面，如图8中（C）图和图8中（G）图所示，将对应于屏蔽部14的屏蔽材料SH（导电性树脂）以分别覆盖集合基板SB上的封装部13且被填充到切口GR中的方式涂布在集合基板SB上且使其硬化。另外，如图8中（D）图和图8中（H）图所示，在相当于各元器件内置基板11的边界的位置（参照分割线Cx、Cy、一点划线）上，利用切割机等进行切割。由于切割痕迹CT的宽度Wct小于GR的宽度Wgr，因此在各元器件内置基板11上残留有第1突出部11a4、第2突出部11a5以及外装部11p。另外，由于在形成切口GR时，第1连接部SB1的一部分被切除，因而这里的切割操作与该第1连接部SB1的一部分未被切除的情况相比较，能够更加容易进行。
【电子电路模块的作用】
（1）在本实施方式的电子电路模块10中，元器件内置基板11具有：基层11a，其兼作接地配线使用；外装部11p，其由绝缘性合成树脂制成，用于覆盖基层11a的各侧表面11a3；第1突出部11a4，其从基层11a的各侧表面11a3分别朝外侧突出有2个，其端面PS从外装部11p露出，而且与该基层11a形成一体。另外，在电子电路模块10中，各第1突出部11a4的与屏蔽部14的端面14a相面对的面OS与外装部11p的与屏蔽部14的端面14a相面对的面OS相邻，屏蔽部14具有如下结构：其端面14a与上述的该面OS（各第1突出部11a4的与屏蔽部14的端面14a相面对的面OS以及外装部11p的与屏蔽部14的端面14a相面对的面OS）的双方相贴合。
即，即使在屏蔽部14由导电性合成树脂构成的情况下，也能够使该屏蔽部14的端面14a在由绝缘性合成树脂制成的外装部11p的与屏蔽部14的端面14a相面对的面OS上，以合成树脂之间的贴合状态，进行具有较高的贴合力的贴合。另外，在该贴合状态下，能够使屏蔽部14的端面14a和金属制的各第1突出部11a4的与屏蔽部14的端面14a相面对的面OS之间维持良好的贴合。总之，即使在屏蔽部14由导电性合成树脂构成的情况下，该屏蔽部14和由金属制成的各第1突出部11a4之间的贴合力也很难出现随着时间的推移而降低的情况，这样能够避免屏蔽部14和金属制的各第1突出部11a4之间的电导率降低的情况发生，从而能够维持良好的所预期的屏蔽效果。
另外，第1突出部11a4在基层11a的各侧表面11a3上分别设置有2个。这样更能够确保屏蔽部14的端面14a和金属制的各第1突出部11a4的与屏蔽部14的端面14a相面对的面OS之间的贴合，而且，还增加了贴合面积，从而提高了屏蔽部14和金属制的各第1突出部11a4之间的电导率。
另外，由于各第1突出部11a4的端面PS从外装部11p露出，因而能够将该第1突出部11a4的端面PS作为接地端子来使用。
（2）在电子电路模块10中，各第1突出部11a4的与屏蔽部14的端面14a相面对的面OS和基层11a的厚度方向上的一个表面之间具有距离D11a4，在基层11a的各侧表面11a3上设置有以该距离D11a4对应的侧表面区域CS。另外，在电子电路模块10中，屏蔽部14具有如下结构：其端面14a与上述的该面OS（各第1突出部11a4的与屏蔽部14的端面14a相面对的面OS以及外装部11p的与屏蔽部14的端面14a相面对的面OS）的双方相贴合，而且，其端部内表面与侧表面区域CS相贴合。
即，即使在屏蔽部14由导电性合成树脂构成的情况下，也能够使该屏蔽部14的端面14a在由绝缘性合成树脂制成的外装部11p的与屏蔽部14的端面14a相面对的面OS上，以合成树脂之间的贴合状态，进行具有较高的贴合力的贴合。另外，在该贴合状态下，能够使屏蔽部14的端面14a和金属制的各第1突出部11a4的与屏蔽部14的端面14a相面对的面OS之间维持良好的贴合，以及能够使屏蔽部14的端部内表面和侧表面区域CS之间维持良好的贴合。总之，即使在屏蔽部14由导电性合成树脂构成的情况下，也能够增加贴合面积，而且该屏蔽部14和金属制的各第1突出部11a4以及侧表面区域CS之间的贴合力也很难出现随着时间的推移而降低的情况，这样能够可靠地避免屏蔽部14和由金属制成的各第1突出部11a4之间电导率降低的情况发生，从而能够进一步的维持良好的所预期的屏蔽效果。
（3）基层11a，由其各侧表面11a3分别朝外侧突出有2个第2突出部11a5，该第2突出部11a5的端面PS从外装部11p露出，且与该基层11a形成一体。另外，在电子电路模块10中，各第2突出部11a5具有如下结构：其在基层11a的厚度方向上的位置与第1突出部11a4的在基层11a厚度方向上的位置不同，屏蔽部14不与各第2突出部11a5相贴合。
即，由于外装部11p和各第2突出部11a5之间的贴合，能够提高由绝缘性合成树脂制成的外装部11p相对于基层11a的各侧表面11a3的贴合力。因此，即使在外装部11p由绝缘性合成树脂构成的情况下，也能够抑制该外装部11p和基层11a的各侧表面11a3之间的贴合力的降低，从而能够避免出现剥离等问题。
另外，由于第2突出部11a5在基层11a的各侧表面11a3上分别设置有2个，因而能够通过该第2突出部11a5切实地提高上述贴合力，而更可靠地抑制外装部11p和基层11a的各侧表面11a3之间的贴合力的降低。
另外，由于各第2突出部11a5的端面PS从外装部11p露出，因而能够将该第2突出部11a5的端面PS作为接地端子来使用。
（4）在电子电路模块10中，各第1突出部11a4和各第2突出部11a5在远离基层11a的侧表面11a3的角部11aC的位置上形成且朝外侧突出，并且，由外装部11p覆盖基层11a的角部11aC。
即，由于外装部11p和基层11a的11aC之间的贴合，能够提高由绝缘性合成树脂制成的外装部11p相对于基层11a的各侧表面11a3的贴合力。因此，即使在外装部11p由绝缘性合成树脂构成的情况下，也能够抑制该外装部11p和基层11a的各侧表面11a3之间的贴合力的降低，从而能够避免出现剥离等问题。
（5）还有，在上述电子电路模块10中，在制作基层11a时，使用如下的金属板SBa：在外表面S1和内表面S2上沿着多条分割线Cx、Cy分别形成非连续性的第1凹部R1和第2凹部R2，并且，在分割线Cx、Cy的交叉部形成开口部Bh。
因此，在对金属板SBa的切割工序中，由于通过第1凹部R1和第2凹部R2的形成能够使对应于分割线Cx、Cy的区域部分变薄，因而易于通过切割装置对金属板SBa的进行切割。
另外，由于分割线Cx、Cy的交叉部通过开口部Bh形成开口状的开口部，因而能够防止在相当于基层11a的四角（角部11aC）的切割位置上产生毛刺。该毛刺与电子电路模块10的配线层或周边电路相接触时，会导致短路故障。采用本实施方式不仅能够防止因上述毛刺所引起的短路故障的发生，还不需要去毛刺的工序，从而能够提高电子电路模块10的生产率。
上面说明了本发明的实施方式，但是本发明并不局限于上述实施方式，在不脱离本发明的主旨的范围内可以增加各种变更。
（变型例1）
在上面的实施方式中，表示了在基层11a的各侧表面11a3上各设置2个的第1突出部11a4及第2突出部11a5的情况，但并不局限于此，第1突出部11a4和第2突出部11a5的总数也可以为2个、3个或者5个以上。另外，即使设置在各侧表面11a3上的第1突出部11a4和第2突出部11a5的数量不同，以及使第1突出部11a4和第2突出部11a5并不相互交错排列，也同样能够得到上述（1）～（5）的效果。另外，在上面的实施方式中表示基层11a的上表面轮廓呈大致矩形状的情况，但并不局限于此，即使基层11a的上表面轮廓为其他形状，只要基层11a具有同样的第1突出部11a4和第2突出部11a5，就同样能够得到上述（1）～（5）的效果。
（变型例2）
在上面的实施方式中，表示了在基层11a的各侧表面11a3上各设置2个的第1突出部11a4和第2突出部11a5的情况，但并不局限于此，即使在各侧表面11a3上不设置第2突出部11a5，而是改变第1突出部11a4的总数或者基层11a的上表面轮廓，也同样能够得到上述（1）、（2）、（4）以及（5）的效果。
（变型例3）
在上面的实施方式中，表示了在基层11a的各侧表面11a3上设置侧表面区域CS的情况，但并不局限于此，不论是排除盖侧表面区域CS，而使各第1突出部11a4的与屏蔽部14的端面14a相面对的面与基层11a的厚度方向上的一个表面处于同一平面上，还是改变第1突出部11a4的总数或者基层11a的上表面轮廓，都同样能够得到上述（1）、（3）～（5）的效果。
（变型例4）
在上面的实施方式中，表示在基层11a的上表面（厚度方向上的一个表面）和下表面（厚度方向上的另一个表面）上分别设置3个绝缘层（符号省略）的情况，但并不局限于此，不论是改变各个绝缘层的数量，还是改变内置元器件11b和贴装元器件12的数量，以及适当地改变被立体安装的电子电路，都同样能够得到上述（1）～（5）的效果。
（变型例5）
在上面的实施方式中，表示在金属板SBa的内表面S2上形成第2凹部R2的情况，但并不局限于此，即使不形成该第2凹部R2，也同样能够得到上述（1）、（2）、（4）以及（5）的效果。

Claims (6)

1.一种电子电路模块，具有元器件内置基板、贴装元器件、封装部、屏蔽部，
所述元器件内置基板具有金属制的基层、绝缘性合成树脂制的外装部和第1突出部，
所述基层，具有角部和侧表面，且兼作接地配线使用，
所述外装部覆盖所述角部和所述侧表面，且具有第1表面，
所述第1突出部具有从所述外装部露出的第1端面和与所述第1表面相邻的第2表面，且在远离所述侧表面的所述角部的位置上朝外侧突出，
所述贴装元器件安装在所述元器件内置基板上，
所述封装部覆盖在所述贴装元器件上，
所述屏蔽部由导电性合成树脂构成，覆盖在所述封装部上，且具有分别与所述第1表面和所述第2表面相贴合的第3表面。
2.根据权利要求1所述的电子电路模块，其特征在于，
所述第1突出部具有位于所述基层的厚度方向上的同一高度位置上的多个突出部，所述突出部分别设置在所述侧表面上。
3.根据权利要求1或2所述的电子电路模块，其特征在于，
所述元器件内置基板还具有第2突出部，
所述第2突出部具有从所述侧表面朝外侧突出且从所述外装部露出的第2端面，
所述第2突出部远离所述角部，且在所述基层的厚度方向上，位于与所述第1突出部不同的高度位置上。
4.根据权利要求3所述的电子电路模块，其特征在于，
所述第2突出部具有位于所述基层的厚度方向上的同一高度位置上的多个突出部，所述突出部分别设置在所述侧表面上。
5.一种电子电路模块的制作方法，具体工序为：准备金属板，所述金属板在第1主表面上，沿着相互交叉的多条分割线形成非连续性的第1凹部，并且在所述多条分割线的交叉部上形成开口部，所述开口部的深度从所述第1主表面到与之相反一侧的第2主表面；
将绝缘材料填充到所述第1凹部和所述开口部中；
将第1配线基板层积在所述第1主表面上；
在所述第1配线基板上安装电子元器件；
在所述第1配线基板上形成覆盖在所述电子元器件上的封装层；
在所述封装层上沿着所述多条分割线形成具有到达所述第1主表面的深度的槽；
形成覆盖所述封装层的导电性树脂层；
沿着所述多条分割线对所述金属板、所述封装层以及所述导电性树脂层进行切割。
6.根据权利要求5所述的电子电路模块的制作方法，其特征在于，
所述准备金属板的工序包含有，在所述第2主表面上沿着所述多条分割线形成非连续性的第2凹部的工序，
所述开口部通过将所述第2凹部与在所述交叉部上形成的所述第1凹部重叠而形成。
CN201310524583.3A 2012-11-07 2013-10-30 电子电路模块及其制作方法 Expired - Fee Related CN103648233B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012245166 2012-11-07
JP2012-245166 2012-11-07
JP2013192505A JP5415649B1 (ja) 2012-11-07 2013-09-18 電子回路モジュール及びその製造方法
JP2013-192505 2013-09-18

Publications (2)

Publication Number Publication Date
CN103648233A true CN103648233A (zh) 2014-03-19
CN103648233B CN103648233B (zh) 2015-04-15

Family

ID=49274061

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201310525085.0A Expired - Fee Related CN104023463B (zh) 2012-11-07 2013-10-30 电子电路模块
CN201310524583.3A Expired - Fee Related CN103648233B (zh) 2012-11-07 2013-10-30 电子电路模块及其制作方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201310525085.0A Expired - Fee Related CN104023463B (zh) 2012-11-07 2013-10-30 电子电路模块

Country Status (4)

Country Link
US (2) US8811021B2 (zh)
JP (2) JP5285819B1 (zh)
CN (2) CN104023463B (zh)
HK (2) HK1191499A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107006139A (zh) * 2014-12-12 2017-08-01 名幸电子有限公司 模制电路模块及其制造方法
CN108432352A (zh) * 2015-12-25 2018-08-21 太阳诱电株式会社 印刷布线板和摄像组件

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5285819B1 (ja) * 2012-11-07 2013-09-11 太陽誘電株式会社 電子回路モジュール
JP6387278B2 (ja) * 2014-09-30 2018-09-05 太陽誘電株式会社 回路モジュール及びその製造方法
JP6265114B2 (ja) * 2014-11-28 2018-01-24 株式会社村田製作所 積層コンデンサおよびその製造方法
WO2016144039A1 (en) 2015-03-06 2016-09-15 Samsung Electronics Co., Ltd. Circuit element package, manufacturing method thereof, and manufacturing apparatus thereof
JP6500700B2 (ja) * 2015-08-26 2019-04-17 株式会社村田製作所 抵抗素子用の集合基板
JP6323622B2 (ja) * 2015-11-05 2018-05-16 株式会社村田製作所 部品実装基板
US10477737B2 (en) 2016-05-04 2019-11-12 Samsung Electronics Co., Ltd. Manufacturing method of a hollow shielding structure for circuit elements
US10477687B2 (en) 2016-08-04 2019-11-12 Samsung Electronics Co., Ltd. Manufacturing method for EMI shielding structure
KR102551657B1 (ko) * 2016-12-12 2023-07-06 삼성전자주식회사 전자파 차폐구조 및 그 제조방법
US10594020B2 (en) 2017-07-19 2020-03-17 Samsung Electronics Co., Ltd. Electronic device having antenna element and method for manufacturing the same
US10679929B2 (en) * 2017-07-28 2020-06-09 Advanced Semiconductor Engineering Korea, Inc. Semiconductor package device and method of manufacturing the same
KR102373931B1 (ko) 2017-09-08 2022-03-14 삼성전자주식회사 전자파 차폐구조
JP2019153668A (ja) 2018-03-02 2019-09-12 太陽誘電株式会社 回路基板及びその製造方法
WO2019194200A1 (ja) * 2018-04-04 2019-10-10 太陽誘電株式会社 部品内蔵基板
US10564679B2 (en) * 2018-04-05 2020-02-18 Samsung Electro-Mechanics Co., Ltd. Electronic device module, method of manufacturing the same and electronic apparatus
JP6550516B1 (ja) * 2018-09-18 2019-07-24 レノボ・シンガポール・プライベート・リミテッド パネル、ｐｃｂおよびｐｃｂの製造方法
US10373901B1 (en) * 2018-09-26 2019-08-06 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
WO2020067299A1 (ja) * 2018-09-27 2020-04-02 株式会社村田製作所 モジュールおよびその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040018373A1 (en) * 2002-07-29 2004-01-29 Tomoe Suzuki Method for manufacturing printed wiring substrates, metal plate for use in manufacturing printed wiring substrates, and multi-printed wiring-substrate panel
JP2009004584A (ja) * 2007-06-22 2009-01-08 Panasonic Corp 部品内蔵モジュールおよびその製造方法
CN101719759A (zh) * 2009-12-04 2010-06-02 武汉盛华微系统技术股份有限公司 封装表面贴装元器件的方法
CN101790287A (zh) * 2009-01-22 2010-07-28 张颖 电子元件快速互连的制造工艺

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6873529B2 (en) * 2002-02-26 2005-03-29 Kyocera Corporation High frequency module
JP4283523B2 (ja) * 2002-10-22 2009-06-24 太陽誘電株式会社 複合多層基板およびそれを用いたモジュール
EP1806957B1 (en) * 2004-10-29 2010-08-18 Murata Manufacturing Co., Ltd. Multilayer substrate incorporating chip type electronic component and production method therefor
WO2007060784A1 (ja) * 2005-11-28 2007-05-31 Murata Manufacturing Co., Ltd. 回路モジュールの製造方法および回路モジュール
KR100782774B1 (ko) * 2006-05-25 2007-12-05 삼성전기주식회사 Ｓｉｐ 모듈
JP4424449B2 (ja) * 2007-05-02 2010-03-03 株式会社村田製作所 部品内蔵モジュール及びその製造方法
CN101543152A (zh) * 2007-06-19 2009-09-23 株式会社村田制作所 元器件内置基板的制造方法及元器件内置基板
US7906371B2 (en) * 2008-05-28 2011-03-15 Stats Chippac, Ltd. Semiconductor device and method of forming holes in substrate to interconnect top shield and ground shield
WO2010024233A1 (ja) * 2008-08-27 2010-03-04 日本電気株式会社 機能素子を内蔵可能な配線基板及びその製造方法
JP2010141098A (ja) * 2008-12-11 2010-06-24 Shinko Electric Ind Co Ltd 電子部品内蔵基板及びその製造方法
JP2010225620A (ja) * 2009-03-19 2010-10-07 Panasonic Corp 回路モジュール
JP2011187830A (ja) * 2010-03-10 2011-09-22 Tdk Corp 電子部品内蔵基板及びその製造方法
JP2011198866A (ja) * 2010-03-18 2011-10-06 Renesas Electronics Corp 半導体装置およびその製造方法
JP5360425B2 (ja) * 2010-04-08 2013-12-04 株式会社村田製作所 回路モジュール、および回路モジュールの製造方法
EP2632005A4 (en) * 2010-10-20 2014-04-16 Yazaki Corp METAL NECK SUPPLY AND ELECTRIC CONNECTION BOX WITH THIS METAL NECK SUPPLEMENT
KR101460271B1 (ko) * 2011-01-07 2014-11-11 가부시키가이샤 무라타 세이사쿠쇼 전자 부품 모듈의 제조 방법 및 전자 부품 모듈
US8476115B2 (en) * 2011-05-03 2013-07-02 Stats Chippac, Ltd. Semiconductor device and method of mounting cover to semiconductor die and interposer with adhesive material
JP5821289B2 (ja) * 2011-05-31 2015-11-24 セイコーエプソン株式会社 保持部材、モジュールおよび電子機器
JP5668627B2 (ja) * 2011-07-19 2015-02-12 株式会社村田製作所 回路モジュール
US20140049928A1 (en) * 2012-08-17 2014-02-20 Taiyo Yuden Co., Ltd. Substrate with built-in electronic component
JP5285819B1 (ja) * 2012-11-07 2013-09-11 太陽誘電株式会社 電子回路モジュール

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040018373A1 (en) * 2002-07-29 2004-01-29 Tomoe Suzuki Method for manufacturing printed wiring substrates, metal plate for use in manufacturing printed wiring substrates, and multi-printed wiring-substrate panel
JP2009004584A (ja) * 2007-06-22 2009-01-08 Panasonic Corp 部品内蔵モジュールおよびその製造方法
CN101790287A (zh) * 2009-01-22 2010-07-28 张颖 电子元件快速互连的制造工艺
CN101719759A (zh) * 2009-12-04 2010-06-02 武汉盛华微系统技术股份有限公司 封装表面贴装元器件的方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107006139A (zh) * 2014-12-12 2017-08-01 名幸电子有限公司 模制电路模块及其制造方法
CN107006139B (zh) * 2014-12-12 2019-10-18 名幸电子有限公司 模制电路模块及其制造方法
CN108432352A (zh) * 2015-12-25 2018-08-21 太阳诱电株式会社 印刷布线板和摄像组件
CN108432352B (zh) * 2015-12-25 2019-11-26 太阳诱电株式会社 印刷布线板和摄像组件
US10674601B2 (en) 2015-12-25 2020-06-02 Taiyo Yuden Co., Ltd. Printed wiring board and camera module

Also Published As

Publication number Publication date
JP2014112627A (ja) 2014-06-19
JP5415649B1 (ja) 2014-02-12
CN103648233B (zh) 2015-04-15
HK1191499A1 (zh) 2014-07-25
US8811021B2 (en) 2014-08-19
US8988885B2 (en) 2015-03-24
HK1201399A1 (zh) 2015-08-28
CN104023463B (zh) 2015-09-30
CN104023463A (zh) 2014-09-03
JP5285819B1 (ja) 2013-09-11
US20140126160A1 (en) 2014-05-08
US20140126157A1 (en) 2014-05-08
JP2014112649A (ja) 2014-06-19

Similar Documents

Publication Publication Date Title
CN103648233B (zh) 电子电路模块及其制作方法
CN1323435C (zh) 模块部件
JP5365647B2 (ja) 高周波モジュールの製造方法および高周波モジュール
US20180092201A1 (en) High-frequency module
US9101050B2 (en) Circuit module having electrical shield
CN111656621B (zh) 插座连接器
JP2013232312A (ja) カード部材及びカードエッジコネクタ並びにカード部材の製造方法
CN102548214A (zh) 电路装置及其制造方法
CN112740844B (zh) 模块
CN104851878A (zh) 具有天线的半导体封装结构及其制造方法
CN102254901B (zh) 具有防电磁干扰结构的半导体结构与其制造方法
CN104112716A (zh) 屏蔽罩、半导体封装件及制法暨具有该屏蔽罩的封装结构
KR20170092309A (ko) 양면 패키지 모듈 및 기판 스트립
KR102158267B1 (ko) 리셉터클 커넥터
CN103985675A (zh) 半导体装置
CN114868245A (zh) 模块
CN103155185A (zh) 光电子半导体器件
JP2012165329A (ja) 通信モジュール
KR102446231B1 (ko) 리셉터클 커넥터
CN107484403A (zh) 屏蔽罩、电路板组件以及电子设备
CN107018645A (zh) 屏蔽结构、屏蔽结构制作方法、电路模组与移动电子终端
CN110610906A (zh) 半导体电磁屏蔽结构及其制作方法
WO2021251045A1 (ja) モジュール
WO2021251160A1 (ja) モジュールおよび部品
KR102308129B1 (ko) 리셉터클 커넥터

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1191499

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1191499

Country of ref document: HK

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150415

Termination date: 20211030

CF01 Termination of patent right due to non-payment of annual fee