DE102021113686A1 - Halbleitergehäuse, das einen laminierten chipträger mit metallbarrieren aufweist und verfahren zur herstellung desselben - Google Patents

Halbleitergehäuse, das einen laminierten chipträger mit metallbarrieren aufweist und verfahren zur herstellung desselben Download PDF

Info

Publication number
DE102021113686A1
DE102021113686A1 DE102021113686.5A DE102021113686A DE102021113686A1 DE 102021113686 A1 DE102021113686 A1 DE 102021113686A1 DE 102021113686 A DE102021113686 A DE 102021113686A DE 102021113686 A1 DE102021113686 A1 DE 102021113686A1
Authority
DE
Germany
Prior art keywords
chip carrier
laminated chip
metal
semiconductor package
laminated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021113686.5A
Other languages
English (en)
Inventor
Carlo Marbella
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102021113686.5A priority Critical patent/DE102021113686A1/de
Publication of DE102021113686A1 publication Critical patent/DE102021113686A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Halbleitergehäuse, das einen Halbleiterchip, einen laminierten Chipträger, der eine erste Seite, eine gegenüberliegende zweite Seite und laterale Seiten, die die erste und die zweite Seite verbinden, aufweist, wobei der Halbleiterchip auf der ersten Seite angeordnet ist und wobei der laminierte Chipträger mindestens eine erste und eine zweite Laminatschicht, die übereinander angeordnet sind, und eine Metallbarriere aufweist, die an jeder der lateralen Seiten des laminierten Chipträgers angeordnet ist, eine Metallbarriere, die an jeder der lateralen Seiten des laminierten Chipträgers angeordnet ist, wobei sich die Metallbarriere von der ersten Laminatschicht zu der zweiten Laminatschicht erstreckt, und ein Ball-Grid-Array oder ein Land-Grid-Array, das auf der zweiten Seite des laminierten Chipträgers angeordnet ist und durch Metallisierungsstrukturen, die innerhalb des laminierten Chipträgers angeordnet sind, elektrisch mit dem Halbleiterchip gekoppelt ist, wobei die Metallbarrieren so konfiguriert sind, dass sie eine Oxidation von den lateralen Seiten nach innen des laminierten Chipträgers zumindest reduzieren.

Description

  • TECHNISCHES GEBIET
  • Diese Offenbarung bezieht sich im Allgemeinen auf ein Halbleitergehäuse, insbesondere auf ein Halbleitergehäuse, das einen laminierten Chipträger mit Metallbarrieren aufweist, sowie auf ein Verfahren zur Herstellung eines solchen Halbleitergehäuses.
  • HINTERGRUND
  • Ein Halbleitergehäuse kann einen Halbleiterchip aufweisen, der an einem laminierten Chipträger befestigt ist, wobei der laminierte Chipträger eine Vielzahl von Laminatschichten aufweist. Eine Beschädigung des laminierten Chipträgers, z. B. Risse oder Delaminierung der Laminatschichten, kann die elektrischen und/oder mechanischen Eigenschaften des Halbleitergehäuses beeinträchtigen. Risse oder Delaminationen beginnen oft an den lateralen Seiten des laminierten Chipträgers und können sich mit der Zeit nach innen ausbreiten. Eine Möglichkeit, diese Probleme zu lösen, besteht darin, alle elektrisch relevanten Teile des laminierten Chipträgers (z. B. Leiterbahnen und Durchkontaktierungen) in der Mitte anzuordnen, mit einem Mindestabstand zu den lateralen Seiten. Dieser Ansatz schränkt jedoch den verfügbaren Platz auf dem laminierten Chipträger ein, z. B. den Platz für externe Kontakte wie eine Kugelgitteranordnung (engl. „ball grid array“). Verbesserte Halbleitergehäuse sowie verbesserte Verfahren zur Herstellung von Halbleitergehäusen können helfen, diese und andere Probleme zu lösen.
  • Die der Erfindung zugrundeliegende Aufgabe wird durch die Merkmale der unabhängigen Ansprüche gelöst. Weitere vorteilhafte Ausführungsbeispiele sind in den abhängigen Ansprüchen beschrieben.
  • KURZFASSUNG
  • Verschiedene Aspekte betreffen ein Halbleitergehäuse, aufweisend: einen Halbleiterchip, einen laminierten Chipträger, der eine erste Seite, eine gegenüberliegende zweite Seite und laterale Seiten, die die erste und zweite Seite verbinden, aufweist, wobei der Halbleiterchip auf der ersten Seite angeordnet ist, und wobei der laminierte Chipträger mindestens eine erste und eine zweite Laminatschicht aufweist, die übereinander angeordnet sind, eine Metallbarriere, die an jeder der lateralen Seiten des laminierten Chipträgers angeordnet ist, wobei sich die Metallbarriere von der ersten Laminatschicht zu der zweiten Laminatschicht erstreckt, und ein Ball-Grid-Array oder ein Land-Grid-Array, das auf der zweiten Seite des laminierten Chipträgers angeordnet ist und durch Metallisierungsstrukturen, die innerhalb des laminierten Chipträgers angeordnet sind, elektrisch mit dem Halbleiterchip gekoppelt ist, wobei die Metallbarrieren so konfiguriert sind, dass sie eine Oxidation von den lateralen Seiten nach innen des laminierten Chipträgers zumindest reduzieren.
  • Verschiedene Aspekte beziehen sich auf ein Verfahren zur Herstellung eines Halbleitergehäuses, wobei das Verfahren Folgendes aufweist: Bereitstellen eines laminierten Chipträgers, der eine erste Seite, eine gegenüberliegende zweite Seite und laterale Seiten aufweist, die die erste und die zweite Seite verbinden, wobei der laminierte Chipträger mindestens eine erste und eine zweite Laminatschicht aufweist, die übereinander angeordnet sind, Bohren von Gräben in den laminierten Chipträger, wobei jeder Graben an einer lateralen Seite des laminierten Chipträgers angeordnet ist, und wobei sich die Gräben mindestens von der ersten Laminatschicht zur zweiten Laminatschicht erstrecken, Abscheiden von Metallmaterial in den Gräben, um Metallbarrieren zu bilden, Anordnen eines Halbleiterchips auf der ersten Seite des laminierten Chipträgers und Anordnen eines Ball-Grid-Arrays oder eines Land-Grid-Arrays auf der zweiten Seite des laminierten Chipträgers und elektrisches Koppeln des Ball-Grid-Arrays oder Land-Grid-Arrays mit dem Halbleiterchip durch Metallisierungsstrukturen, die innerhalb des laminierten Chipträgers angeordnet sind, wobei die Metallbarrieren so konfiguriert sind, dass sie eine Oxidation von den lateralen Seiten nach innen des laminierten Chipträgers zumindest reduzieren.
  • Figurenliste
  • Die beigefügten Zeichnungen zeigen Beispiele und dienen zusammen mit der Beschreibung zur Erläuterung der Prinzipien der Offenbarung. Andere Beispiele und viele der beabsichtigten Vorteile der Offenbarung werden in Anbetracht der folgenden detaillierten Beschreibung leicht zu erkennen sein. Die Elemente in den Zeichnungen sind nicht unbedingt maßstabsgetreu zueinander. Identische Bezugsziffern bezeichnen entsprechende ähnliche Teile.
    • Die 1A und 1B zeigen eine Schnittansicht (1A) und eine Bodenansicht (1B) eines Halbleitergehäuses, das einen laminierten Chipträger mit Metallbarrieren aufweist.
    • Die 2A und 2B zeigen eine Schnittdarstellung (2A) und eine Bodenansicht (2B) eines weiteren Halbleitergehäuses.
    • 3 zeigt eine Schnittansicht eines weiteren Halbleitergehäuses, wobei laterale Seiten des laminierten Chipträgers mit einer dielektrischen Deckschicht versehen sind.
    • Die 4A bis 4D zeigen Detailansichten eines laminierten Chipträgers mit verschiedenen beispielhaften Metallbarrieren.
    • Die 5A bis 5F zeigen ein weiteres Halbleitergehäuse in verschiedenen Stadien der Herstellung, gemäß einem beispielhaften Verfahren zur Herstellung von Halbleitergehäusen.
    • Die 6A und 6B zeigen eine Draufsicht auf Laminatstreifen, die eine Vielzahl laminierter Chipträger aufweisen.
    • 7 ist ein Flussdiagramm für ein beispielhaftes Verfahren zur Herstellung von Halbleitergehäusen.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden detaillierten Beschreibung werden richtungsbezogene Begriffe wie „oben“, „unten“, „links“, „rechts“, „obere“, „untere“ usw. mit Bezug auf die Ausrichtung der beschriebenen Figur(en) verwendet. Es versteht sich, dass auch andere Beispiele verwendet und strukturelle oder logische Änderungen vorgenommen werden können. Auch der Begriff „beispielhaft“ ist lediglich als Beispiel zu verstehen und nicht als das Beste oder Optimum.
  • Die im Folgenden beschriebenen Beispiele eines Halbleitergehäuses können verschiedene Arten von Halbleiterchips oder in die Halbleiterchips integrierte Schaltungen verwenden, darunter AC/DC- oder DC/DC-Wandlerschaltungen, Leistungs-MOS-Transistoren, Leistungs-Schottky-Dioden, JFETs (Junction-Gate-Feldeffekttransistoren), Leistungs-Bipolartransistoren, integrierte Logikschaltungen, analoge integrierte Schaltungen, integrierte Leistungsschaltungen usw.
  • In mehreren Beispielen werden Schichten oder Schichtstapel aufeinander aufgebracht oder Materialien auf Schichten aufgebracht oder abgeschieden. Es sollte klar sein, dass Begriffe wie „aufgetragen“ oder „abgeschieden“ buchstäblich alle Arten und Techniken des Auftragens von Schichten auf einander abdecken sollen. Insbesondere sind damit Techniken gemeint, bei denen Schichten auf einmal als Ganzes aufgebracht werden, wie z. B. Laminiertechniken, sowie Techniken, bei denen Schichten nacheinander abgeschieden werden, wie z. B. Sputtern, Plattieren, Gießen, CVD, usw.
  • Ein effizientes Halbleitergehäuse sowie ein effizientes Verfahren zur Herstellung von Halbleitergehäusen kann beispielsweise den Materialverbrauch, ohmsche Verluste, chemische Abfälle usw. reduzieren und somit Energie- und/oder Ressourceneinsparungen ermöglichen. Verbesserte Halbleitergehäuse sowie verbesserte Verfahren zur Herstellung von Halbleitergehäusen, wie sie in dieser Beschreibung dargestellt werden, können somit zumindest indirekt zu grünen Technologielösungen beitragen, d.h. zu klimafreundlichen Lösungen, die eine Verringerung des Energie- und/oder Ressourcenverbrauchs ermöglichen.
  • Die 1A und 1B zeigen ein Halbleitergehäuse 100, das einen Halbleiterchip 110, einen laminierten Chipträger 120, mindestens eine Metallbarriere 130 und eine Reihe von externen Kontakten 140 aufweist. 1A zeigt eine Schnittansicht und 1B zeigt eine Bodenansicht.
  • Der laminierte Chipträger 120 weist eine erste Seite 121, eine gegenüberliegende zweite Seite 122 und laterale Seiten 123 auf, die die erste und zweite Seite 121, 122 verbinden. Der Halbleiterchip 110 ist auf der ersten Seite 121 angeordnet und kann beispielsweise durch eine oder mehrere Lötstellen mit einem oder mehreren Kontakten auf der ersten Seite 121 elektrisch gekoppelt sein. Weiterhin weist der laminierte Chipträger 120 mindestens eine erste Laminatschicht 124 und eine zweite Laminatschicht 125 auf, die übereinander angeordnet sind.
  • Der laminierte Chipträger 120 kann jedes geeignete Laminatmaterial, z.B. FR-4, und jedes geeignete Verhältnis von Faser und/oder Füllstoff zu Harz aufweisen. Die Faser kann zum Beispiel eine Glasfaser sein. Einzelne Laminatschichten können unterschiedliche Laminatmaterialien und/oder unterschiedliche Verhältnisse von Fasern und/oder Füllstoffen zu Harz aufweisen oder sie können identische Laminatmaterialien und/oder identische Verhältnisse von Fasern und/oder Füllstoffen zu Harz aufweisen.
  • Gemäß einem Beispiel weist der laminierte Chipträger 120 eine dritte Laminatschicht auf, die unterhalb der zweiten Laminatschicht 125 angeordnet ist, so dass die zweite Laminatschicht 125 zwischen der ersten 124 und der dritten Laminatschicht angeordnet ist. In diesem Fall kann die zweite Laminatschicht 125 den Kern des laminierten Chipträgers 120 bilden und sie kann ein anderes Laminatmaterial oder ein anderes Verhältnis von Fasern und/oder Füllstoff zu Harz aufweisen als die erste Laminatschicht 124 und die dritte Laminatschicht.
  • Der laminierte Chipträger 120 kann ferner Metallisierungsstrukturen wie Leiterbahnen und Vias aufweisen, z.B. zur elektrischen Kopplung des Halbleiterchips 110 mit der Anordnung elektrischer Kontakte 140. Wie in der unteren Ansicht von 1B gezeigt, können die Metallbarrieren 130 einen inneren Bereich 126 von einem äußeren Bereich 127 des laminierten Chipträgers 120 trennen. Die Metallbarrieren 130 können insbesondere entlang eines Umfangs 128 (in 1B durch gestrichelte Linien dargestellt) des Innenbereichs 126 angeordnet sein. Gemäß einem Beispiel sind die Metallisierungsstrukturen ausschließlich innerhalb des Innenbereichs 126 angeordnet, während der Außenbereich 127 frei von Metallisierungsstrukturen ist. Ferner können die externen Kontakte 140 ausschließlich innerhalb des Innenbereichs 126 angeordnet sein, während der Außenbereich 127 frei von externen Kontakten 140 ist.
  • Wie in 1B gezeigt, kann an jeder der lateralen Seiten 123 des laminierten Chipträgers 120 eine Metallbarriere 130 angeordnet sein. An jeder der lateralen Seiten 123 kann eine einzelne Metallbarriere 130 angeordnet sein, wie im Beispiel von 1B gezeigt, oder es können mehrere Metallbarrieren 130 an einer lateralen Seite 123 angeordnet sein, z.B. nebeneinander.
  • Gemäß einem Beispiel ist jede Metallbarriere 130 von der jeweiligen lateralen Seite 123 des laminierten Chipträgers 120 beabstandet. Jede Metallbarriere 130 kann z.B. innerhalb eines Abstands von 5µm bis 200µm, z.B. nicht mehr als 150µm, oder nicht mehr als 100µm, oder nicht mehr als 50µm, oder nicht mehr als 20µm von der jeweiligen lateralen Seite angeordnet sein.
  • Wie in 1B gezeigt, müssen sich die Metallbarrieren 130 nicht unbedingt entlang des gesamten Umfangs 128 erstrecken. Zum Beispiel können sich die Metallbarrieren 130 über 50 % oder mehr, 70 % oder mehr oder 90 % oder mehr des Umfangs 128 erstrecken. Es ist jedoch auch möglich, dass sich die Metallbarrieren 130 entlang des gesamten Umfangs 128 erstrecken (mit anderen Worten, in diesem Fall gibt es eine einzige zusammenhängende Metallbarriere 130).
  • Gemäß einem Beispiel kann das Halbleitergehäuse 100 für den Fall, dass es Lücken zwischen den Metallbarrieren 130 gibt, zusätzliche Metallbarrieren 130 aufweisen, die hinter oder vor den Lücken angeordnet sind. Mit anderen Worten können die Metallbarrieren 130 in zwei (oder mehr) Reihen angeordnet und gegeneinander verschoben sein.
  • Eine oder mehrere oder alle Metallbarrieren 130 können z.B. eine Breite (gemessen senkrecht zum Umfang 128) von 5µm oder mehr, oder 10µm oder mehr, oder 20µm oder mehr, oder 50µm oder mehr, oder 70µm oder mehr haben. Darüber hinaus können eine oder mehrere oder alle der Metallbarrieren 130 z.B. eine Länge (gemessen entlang des Umfangs 128) von 20µm oder mehr, oder 50µm oder mehr, oder 100µm oder mehr, oder 200µm oder mehr, oder 500µm oder mehr, oder 1mm oder mehr, oder 2mm oder mehr, oder 5mm oder mehr haben. Eine oder mehrere oder alle Metallbarrieren 130 können z.B. eine Dicke (senkrecht zu den ersten und zweiten Seiten 121, 122 gemessen) von 50µm oder mehr, oder 100µm oder mehr, oder 200µm oder mehr, oder 500µm oder mehr, oder 1mm oder mehr, oder 2mm oder mehr, oder 5mm oder mehr haben. Die Dicke kann z.B. etwa 20% oder 40% oder 60% oder 80% oder 100% der Dicke des laminierten Chipträgers 120 betragen.
  • Gemäß einem Beispiel weisen die Metallbarrieren 130 Al, Cu oder Fe oder eine Legierung aus einem oder mehreren dieser Metalle auf oder bestehen daraus. Die Metallbarrieren 130 können das gleiche Metall oder die gleiche Legierung oder ein anderes Metall oder eine andere Legierung aufweisen oder daraus bestehen wie die Metallisierungsstrukturen innerhalb des laminierten Chipträgers 120.
  • Die erste und zweite Laminatschicht 124, 125 können sich entlang einer Grenzfläche 150 berühren. Die Metallbarrieren 130 erstrecken sich von der ersten Laminatschicht 124 zur zweiten Laminatschicht 125. Insbesondere können sich die Metallbarrieren 130 über die Grenzfläche 150 erstrecken. Die Metallbarrieren 130 können sich vollständig durch den laminierten Chipträger 120 von der ersten Seite 121 bis zur zweiten Seite 122 erstrecken, wie in dem Beispiel von 1A gezeigt. Nach einem anderen Beispiel ist es auch möglich, dass sich die Metallbarrieren 130 nur teilweise durch den laminierten Chipträger 120 erstrecken. In diesem Fall können sich die Metallbarrieren 120 jedoch immer noch von der ersten Laminatschicht 124 zur zweiten Laminatschicht 125 (über die Grenzfläche 150) erstrecken.
  • Für den Fall, dass der laminierte Chipträger 120 mehr als zwei Laminatschichten aufweist, z. B. drei Laminatschichten, vier Laminatschichten usw., können die Metallbarrieren 130 außerdem so konfiguriert sein, dass sie sich über einige oder alle der Grenzflächen 150 zwischen benachbarten Laminatschichten erstrecken.
  • Die Metallbarrieren 130 sind so konfiguriert, dass sie eine Oxidation des laminierten Chipträgers 120 zumindest reduzieren, insbesondere eine Oxidation, die von den lateralen Seiten 123 nach innen erfolgt.
  • Beschädigungen des laminierten Chipträgers 120 wie Risse, Delaminationen und Oxidation des Laminatmaterials können überwiegend an den lateralen Seiten 123 ihren Ausgangspunkt haben und sich dann nach innen ausbreiten. Risse oder Oxidation können sich zum Beispiel entlang der Grenzfläche 150 zwischen den Laminatschichten 124, 125 des laminierten Chipträgers 120 ausbreiten. Wenn die Beschädigung groß genug wird, kann es zu einem elektrischen und/oder mechanischen Ausfall des Halbleitergehäuses 100 kommen. Es kann daher wünschenswert sein, die Ausbreitung solcher Schäden nach innen zu verhindern.
  • Die Metallbarrieren 130 können so gestaltet sein, dass sie das Auftreten von Rissen und/oder Oxidation verhindern oder zumindest reduzieren. Insbesondere können die Metallbarrieren 130 so konfiguriert sein, dass sie die Laminatschichten 124, 125 zusammenhalten und/oder als Barrieren wirken, die das Eindringen von Sauerstoff in den laminierten Chipträger 120 von den lateralen Seiten 123 her verhindern oder zumindest erschweren.
  • Die Anordnung von externen Kontakten 140 kann auf der zweiten Seite 122 des laminierten Chipträgers 120 angeordnet sein und kann durch Metallisierungsstrukturen, die innerhalb des laminierten Chipträgers 120 angeordnet sind, elektrisch mit dem Halbleiterchip 110 gekoppelt sein. Bei der Anordnung der externen Kontakte 140 kann es sich um ein Ball-Grid-Array (wobei die externen Kontakte 140 Lötkugeln aufweisen) oder um ein Land-Grid-Array (wobei die externen Kontakte 140 keine Lötkugeln aufweisen) handeln.
  • Die 2A und 2B zeigen ein weiteres Halbleitergehäuse 200, das dem Halbleitergehäuse 100 ähnlich oder mit diesem identisch sein kann, mit Ausnahme der im Folgenden beschriebenen Unterschiede.
  • Bei dem Halbleitergehäuse 200 sind die Metallbarrieren 130 direkt an den lateralen Seiten 123 des laminierten Chipträgers 120 angeordnet. Das heißt, die Metallbarrieren 130 sind nicht in einem Abstand zu den jeweiligen lateralen Seiten 123 angeordnet. In diesem Fall kann die gesamte zweite Seite 122 dem in 1B gezeigten Innenbereich 126 entsprechen, und der laminierte Chipträger 120 weist keinen Außenbereich 127 auf, wie dies beim Halbleitergehäuse 100 der Fall ist.
  • Die Metallbarrieren 130 können sich entlang eines Teils jeder lateralen Seite 123 erstrecken, wie weiter oben in Bezug auf den Umfang 128 beschrieben, oder sie können sich entlang der gesamten Länge einer oder mehrerer oder aller lateraler Seiten 123 erstrecken (im letzteren Fall gibt es eine einzige zusammenhängende Metallbarriere, die den laminierten Chipträger 120 umgibt).
  • Ferner weist das Halbleitergehäuse 200 in dem in 2A gezeigten Beispiel die erste und zweite Laminatschicht 124, 125 sowie eine dritte Laminatschicht 210 auf, die unterhalb der zweiten Laminatschicht 125 angeordnet ist. Selbstverständlich ist es auch möglich, dass das Halbleitergehäuse 200 nur zwei Laminatschichten oder mehr als drei Laminatschichten aufweist.
  • Gemäß einem Beispiel können die Metallbarrieren 130 einen inneren Metallkern und eine äußere Deckschicht aufweisen. Der innere Metallkern kann zum Beispiel Al, Cu oder Fe aufweisen oder daraus bestehen, und die äußere Deckschicht kann zum Beispiel Ni, Au oder Pd aufweisen oder daraus bestehen. Die äußere Deckschicht kann z. B. als Oxidationsschutzschicht ausgebildet sein. Die äußere Deckschicht kann dünner sein, insbesondere viel dünner als der innere Metallkern.
  • 3 zeigt ein weiteres Halbleitergehäuse 300, das ähnlich oder identisch mit den Halbleitergehäusen 100 und 200 sein kann, mit Ausnahme der im Folgenden beschriebenen Unterschiede.
  • Das Halbleitergehäuse 300 kann alle Komponenten aufweisen, die in Bezug auf das Halbleitergehäuse 100 beschrieben sind, und es kann zusätzlich eine dielektrische Deckschicht 310 aufweisen, die zumindest die lateralen Seiten 123 des laminierten Chipträgers 120 bedeckt.
  • Die dielektrische Deckschicht 310 kann als eine zusätzliche Schutzschicht für den laminierten Chipträger 120 konfiguriert sein. Die dielektrische Deckschicht 310 kann z.B. so konfiguriert sein, dass sie den laminierten Chipträger 120 vor Oxidation schützt, insbesondere vor Oxidation von den lateralen Seiten 123 nach innen, oder dass sie die Oxidation zumindest verhindert.
  • Die dielektrische Deckschicht 310 kann jedes geeignete dielektrische Material aufweisen oder daraus bestehen. Gemäß einem Beispiel weist die dielektrische Deckschicht 310 Lötstopplack oder ein Polymer wie Epoxid auf oder besteht daraus. Die dielektrische Deckschicht 310 kann jede geeignete Dicke haben, z. B. eine Dicke von 5µm oder mehr, 10pm oder mehr, 50µm oder mehr oder 100µm oder mehr. Die dielektrische Deckschicht 310 kann zum Beispiel durch Eintauchen des laminierten Chipträgers 120 in ein Bad mit flüssigem dielektrischem Material und einen anschließenden Aushärtungsprozess hergestellt werden.
  • Einem Beispiel zufolge bedeckt die dielektrische Deckschicht 310 die lateralen Seiten 123 und die zweite Seite 122 (wobei die externen Kontakte 140 natürlich von der dielektrischen Deckschicht 310 freigelegt sind). Die dielektrische Deckschicht 310 kann zusätzlich die erste Seite 121 (aber nicht den Halbleiterchip 110) bedecken, wie im Beispiel von 3 gezeigt. Gemäß einem anderen Beispiel bedeckt die dielektrische Deckschicht 310 die lateralen Seiten 123, aber nicht die erste und zweite Seite 121, 122.
  • Wie in 3 gezeigt, können die Metallbarrieren 130 direkt auf den lateralen Seiten 123 angeordnet sein und sind daher direkt von der dielektrischen Deckschicht 310 bedeckt. Es ist jedoch auch möglich, dass die Metallbarrieren 130 in einem Abstand von den jeweiligen lateralen Seiten 123 angeordnet sind, wie dies für das Halbleitergehäuse 100 dargestellt ist.
  • Die 4A bis 4D zeigen Detailansichten von verschiedenen Beispielen von Metallbarrieren 130, die in den Halbleitergehäusen 100, 200 und 300 verwendet werden können.
  • Wie in 4A gezeigt, kann die Metallbarriere 130 direkt an den lateralen Seiten 123 angeordnet sein und sich von der ersten Seite 121 zur zweiten Seite 122 erstrecken. Darüber hinaus können die Metallbarrieren 130 einen vertikalen Abschnitt 131 aufweisen, und sie können optional einen oberen Abschnitt 132 und einen unteren Abschnitt 133 aufweisen, die an beiden Enden des vertikalen Abschnitts 131 angeordnet sind. Der obere Abschnitt 132 kann sich entlang mindestens eines Teils der ersten Seite 121 erstrecken und der untere Abschnitt erstreckt sich entlang mindestens eines Teils der zweiten Seite 122 des laminierten Chipträgers 120.
  • 4B zeigt ein weiteres Beispiel, bei dem die Metallbarriere 130 ebenfalls den oberen Abschnitt 132 und den unteren Abschnitt 133 aufweist und bei dem die Metallbarriere 130 mit einem Abstand zu der jeweiligen lateralen Seite 123 angeordnet ist.
  • Die Metallbarrieren 130, die die in 4A und 4B gezeigten oberen und unteren Abschnitte 132, 133 aufweisen, können so konfiguriert sein, dass sie die Laminatschichten des laminierten Chipträgers 120 zusammenklemmen. Dies kann dazu beitragen, dass die Metallbarrieren 130 das Wachstum von Rissen (oder die Delaminierung der Laminatschichten) im laminierten Chipträger 120 verhindern oder zumindest reduzieren.
  • 4C zeigt ein weiteres Beispiel, bei dem der laminierte Chipträger 120 die erste, zweite und dritte Laminatschicht 124, 125 und 210 aufweist, und bei dem sich die Metallbarriere 130 von der ersten Laminatschicht 124 zur zweiten Laminatschicht 125, aber nicht zur dritten Laminatschicht 210 erstreckt. Mit anderen Worten, im Beispiel von 4C erstreckt sich die Metallbarriere 130 über die Grenzfläche 150 zwischen der ersten und der zweiten Laminatschicht 124, 125, aber nicht über die Grenzfläche 150 zwischen der zweiten und der dritten Laminatschicht 124, 210. Der Grund dafür kann sein, dass Risse und/oder Oxidation vor allem an der ersten und zweiten Laminatschicht 124, 125 ein Problem darstellen, nicht aber so sehr an der dritten Laminatschicht 210.
  • 4D zeigt ein weiteres Beispiel, bei dem zwei Metallbarrieren 130 jeweils an einer lateralen Seite 123 untereinander angeordnet sind, so dass sich die obere Metallbarriere 130 über die Grenzfläche 150 zwischen der ersten und zweiten Laminatschicht 124, 125 und die untere Metallbarriere 130 über die Grenzfläche 150 zwischen der zweiten und dritten Laminatschicht 125, 210 erstreckt. Für den Fall, dass der laminierte Chipträger 120 mehr als drei Laminatschichten aufweist, können eine oder mehrere weitere Metallbarrieren 130 verwendet werden.
  • Die Verwendung von Metallbarrieren 130, die sich nicht über die gesamte Dicke des laminierten Chipträgers 120 erstrecken, kann beispielsweise die Herstellungszeit reduzieren und/oder Material einsparen und dadurch die Kosten des Halbleitergehäuses senken.
  • Die 5A bis 5F zeigen ein Halbleitergehäuse 500 in verschiedenen Stadien der Herstellung, gemäß einem beispielhaften Verfahren zur Herstellung von Halbleitergehäusen. Ähnliche Verfahren können auch für die Herstellung der Halbleitergehäuse 100 bis 300 verwendet werden.
  • Wie in 5A gezeigt, wird der laminierte Chipträger 120 bereitgestellt. Der laminierte Chipträger 120 kann beispielsweise als Teil eines Laminatstreifens bereitgestellt werden, der eine Vielzahl von laminierten Chipträgern 120 aufweist, die zu einem späteren Zeitpunkt aus dem Laminatstreifen vereinzelt werden.
  • Wie in 5B gezeigt, werden Gräben 510 in den laminierten Chipträger 120 gebohrt, insbesondere so, dass jeder Graben 510 an einer lateralen Seite 123 des laminierten Chipträgers 120 angeordnet ist. Ferner erstreckt sich jeder der Gräben 510 zumindest von der ersten Laminatschicht 124 bis zur zweiten Laminatschicht 125.
  • Gemäß einem Beispiel wird ein Laserbohrverfahren zur Herstellung der Gräben 510 verwendet. Gemäß einem anderen Beispiel wird ein mechanisches Bohrverfahren verwendet. Darüber hinaus kann das Bohren der Gräben 510, die für die Metallbarrieren 130 vorgesehen sind, im gleichen Verfahren erfolgen wie das Bohren von Löchern, die für Durchkontaktierungen innerhalb des laminierten Chipträgers 120 vorgesehen sind. Es ist jedoch auch möglich, dass die Gräben 510 in einem separaten Prozess gebohrt werden, entweder vor oder nach dem Bohren von Löchern für Vias.
  • Wie in 5C gezeigt, wird Metallmaterial in die Gräben 510 eingebracht, um die Metallbarrieren 130 zu bilden. Das Metallmaterial kann z. B. mit Hilfe eines Beschichtungsverfahrens aufgebracht werden. Nach einem anderen Beispiel kann jede andere geeignete Abscheidungstechnik verwendet werden, z. B. eine Sputtertechnik.
  • Gemäß einem Beispiel wird die dielektrische Deckschicht 310 zumindest auf den lateralen Seiten 123 des laminierten Chipträgers 120 (nicht gezeigt) abgeschieden. Das Abscheiden der dielektrischen Deckschicht 310 kann z.B. das Eintauchen des laminierten Chipträgers 120 in ein Bad mit flüssigem dielektrischem Material und einen anschließenden Aushärtungsprozess aufweisen. Gemäß einem anderen Beispiel weist das Halbleitergehäuse 500 die dielektrische Deckschicht 310 nicht auf.
  • Wie in 5D gezeigt, ist der Halbleiterchip 110 auf der ersten Seite des laminierten Chipträgers 120 angeordnet. Dies kann eine elektrische Kopplung des Halbleiterchips 110 mit Metallisierungsstrukturen 520 innerhalb des laminierten Chipträgers 120 aufweisen (aus Gründen der besseren Übersichtlichkeit sind die Metallisierungsstrukturen 520 nur in 5D dargestellt) . Die Metallbarrieren 130 sind von den Metallisierungsstrukturen 520 elektrisch isoliert, da sie nicht als elektrisch leitende Teile dienen, sondern nur als Schutz gegen Risse, Delamination, Oxidation usw.
  • Wie in 5E gezeigt, ist auf der zweiten Seite 122 des laminierten Chipträgers 120 eine Anordnung von externen Kontakten 140 angeordnet. Die Anordnung der externen Kontakte 140 kann ein Ball-Grid-Array sein, wie in 5E gezeigt, oder sie kann ein Land-Grid-Array sein. Die Anordnung der externen Kontakte 140 ist durch die Metallisierungsstrukturen 520 mit dem Halbleiterchip 110 gekoppelt.
  • In dem Fall, dass die Anordnung der externen Kontakte 140 ein Land-Grid-Array ist, können die externen Kontakte 140 Teil der Metallisierungsstrukturen 520 sein. Im Falle eines Ball-Grid-Array können die externen Kontakte 140 (Lotkugeln) auf Pads der Metallisierungsstrukturen 520 aufgebracht sein.
  • 5F zeigt einen optionalen Prozess des Verkapselns des Halbleiterchips 110 mit einer Verkapselung 530. Die Verkapselung 530 kann beispielsweise einen Formkörper aufweisen oder aus einem solchen bestehen. Die Verkapselung 530 kann die erste Seite 121 des laminierten Chipträgers 120 teilweise oder vollständig bedecken. Die Verkapselung 530 kann ein anderes Material oder eine andere Materialzusammensetzung als der laminierte Chipträger 120 aufweisen, insbesondere ein Formmaterial anstelle eines Laminats.
  • Die in den 5A bis 5F gezeigten Vorgänge müssen nicht unbedingt in der hier gezeigten Reihenfolge durchgeführt werden. Beispielsweise können die Metallbarrieren 130 auch nach dem Anordnen des Halbleiterchips 110 auf dem laminierten Chipträger 120 oder nach dem Herstellen der Verkapselung 530 hergestellt werden oder die externen Kontakte 140 können vor dem Anordnen des Halbleiterchips 110 auf dem laminierten Chipträger 120 hergestellt werden.
  • 6A und 6B zeigen Laminatstreifen 600 und 600', wobei eine Vielzahl von laminierten Chipträgern 120 aus den Laminatstreifen 600 und 600' durch Schneiden entlang der Schnittlinien 610 vereinzelt werden kann. Die Laminatstreifen 600 und 600' weisen Gräben 510 auf, die für die Herstellung der Metallbarrieren 130 vorgesehen sind.
  • Wie in 6A gezeigt, können die Gräben 510 innerhalb eines durch die Schnittlinien 610 definierten Umfangs angeordnet sein. Dies kann beispielsweise bei dem Halbleitergehäuse 100 der Fall sein, bei dem die Metallbarrieren 130 in einem Abstand zu den lateralen Seiten 123 angeordnet sind.
  • Wie in 6B gezeigt, können die Schnittlinien 610 durch die Gräben 510 verlaufen. Dies kann zum Beispiel bei den Halbleitergehäusen 200 und 300 der Fall sein, bei denen die Metallbarrieren 130 direkt an den lateralen Seiten 123 angeordnet sind.
  • Gemäß einem weiteren Beispiel ist es auch möglich, dass die Schnittlinien 610 durch die Gräben 510 auf einer oder mehreren lateralen Seiten 123 (z.B. auf zwei gegenüberliegenden lateralen Seiten 123) verlaufen, die Gräben 510 auf einer oder mehreren anderen lateralen Seiten 123 (z.B. auf den anderen beiden gegenüberliegenden lateralen Seiten 123) jedoch beabstandet zu den Schnittlinien 610 angeordnet sind.
  • Gemäß einem Beispiel werden die laminierten Chipträger 120 vor dem Abscheiden von Metallmaterial in den Gräben 510 aus den Laminatstreifen 600, 600' vereinzelt. Gemäß einem anderen Beispiel werden die laminierten Chipträger 120 nach dem Einbringen des Metallmaterials in die Gräben 510 vereinzelt. Mit anderen Worten, im letzteren Fall ist es notwendig, Metallmaterial zu durchtrennen, um die laminierten Chipträger 120 aus dem Laminatstreifen 600' zu vereinzeln.
  • Ferner kann das Abscheiden des Metallmaterials in den Gräben 510 aufweisen, dass die Gräben 510 vollständig mit dem Metallmaterial gefüllt werden. Es kann aber auch aufweisen, dass nur die Seitenwände der Gräben 510 mit dem Metallmaterial bedeckt werden und ein innerer Kern frei von dem Metallmaterial bleibt.
  • 7 ist ein Flussdiagramm für ein beispielhaftes Verfahren zur Herstellung eines Halbleitergehäuses. Das Verfahren 700 kann zum Beispiel zur Herstellung der Halbleitergehäuse 100 bis 500 verwendet werden.
  • Das Verfahren 700 weist bei 701 einen Vorgang des Bereitstellens eines laminierten Chipträgers auf, der eine erste Seite, eine gegenüberliegende zweite Seite und laterale Seiten, die die erste und zweite Seite verbinden, aufweist, wobei der laminierte Chipträger mindestens eine erste und eine zweite Laminatschicht aufweist, die übereinander angeordnet sind, bei 702 einen Vorgang des Bohrens von Gräben in den laminierten Chipträger, wobei jeder Graben an einer lateralen Seite des laminierten Chipträgers angeordnet ist, und wobei sich die Gräben mindestens von der ersten Laminatschicht zur zweiten Laminatschicht erstrecken, bei 703 einen Vorgang des Abscheidens von Metallmaterial in den Gräben, um Metallbarrieren zu bilden, bei 704 einen Vorgang des Anordnens eines Halbleiterchips auf der ersten Seite des laminierten Chipträgers, und bei 705 einen Vorgang des Anordnens eines Ball-Grid-Arrays oder eines Land-Grid-Arrays auf der zweiten Seite des laminierten Chipträgers und des elektrischen Koppelns des Ball-Grid-Arrays oder Land-Grid-Arrays mit dem Halbleiterchip durch Metallisierungsstrukturen, die innerhalb des laminierten Chipträgers angeordnet sind, wobei die Metallbarrieren so konfiguriert sind, dass sie eine Oxidation von den lateralen Seiten nach innen des laminierten Chipträgers zumindest reduzieren.
  • Gemäß einem Beispiel des Verfahrens 700 wird der laminierte Chipträger als Teil eines Streifens aus mehreren laminierten Chipträgern bereitgestellt, wie z.B. in 6A und 6B gezeigt. Darüber hinaus kann das Verfahren 700 eine Vereinzelung des laminierten Chipträgers aus dem Streifen aufweisen, indem zumindest einige der Gräben durchtrennt werden. Gemäß einem weiteren Beispiel weist das Verfahren 700 ferner den Vorgang des Beschichtens der lateralen Seiten des laminierten Chipträgers mit einer dielektrischen Deckschicht, z. B. einer Fotolackschicht, auf.
  • BEISPIELE
  • Im Folgenden werden das Halbleitergehäuse sowie das Verfahren zur Herstellung eines Halbleitergehäuses anhand konkreter Beispiele näher beschrieben.
  • Beispiel 1 ist ein Halbleitergehäuse, das aufweist: einen Halbleiterchip, einen laminierten Chipträger, der eine erste Seite, eine gegenüberliegende zweite Seite und laterale Seiten, die die erste und zweite Seite verbinden, aufweist, wobei der Halbleiterchip auf der ersten Seite angeordnet ist, und wobei der laminierte Chipträger mindestens eine erste und eine zweite Laminatschicht aufweist, die übereinander angeordnet sind, eine Metallbarriere, die an jeder der lateralen Seiten des laminierten Chipträgers angeordnet ist, eine Metallbarriere, die an jeder der lateralen Seiten des laminierten Chipträgers angeordnet ist, wobei sich die Metallbarriere von der ersten Laminatschicht zu der zweiten Laminatschicht erstreckt, und ein Ball-Grid-Array oder ein Land-Grid-Array, das auf der zweiten Seite des laminierten Chipträgers angeordnet ist und durch Metallisierungsstrukturen, die innerhalb des laminierten Chipträgers angeordnet sind, elektrisch mit dem Halbleiterchip gekoppelt ist, wobei die Metallbarrieren so konfiguriert sind, dass sie eine Oxidation von den lateralen Seiten nach innen des laminierten Chipträgers zumindest reduzieren.
  • Beispiel 2 ist das Halbleitergehäuse aus Beispiel 1, wobei der laminierte Chipträger weiterhin eine dritte Laminatschicht aufweist, wobei die zweite Laminatschicht zwischen der ersten und der dritten Laminatschicht angeordnet ist, und wobei sich die Metallbarrieren von der ersten bis zur dritten Laminatschicht erstrecken.
  • Beispiel 3 ist das Halbleitergehäuse aus Beispiel 1, wobei der laminierte Chipträger weiterhin eine dritte Laminatschicht aufweist, wobei die zweite Laminatschicht zwischen der ersten und der dritten Laminatschicht angeordnet ist, und wobei sich die Metallbarrieren nicht in die dritte Laminatschicht erstrecken.
  • Beispiel 4 ist das Halbleitergehäuse aus Beispiel 1 oder 2, wobei sich die Metallbarrieren von der ersten Seite des laminierten Chipträgers zur zweiten Seite des laminierten Chipträgers erstrecken.
  • Beispiel 5 ist das Halbleitergehäuse aus Beispiel 4, wobei sich ein oberer Abschnitt der Metallbarrieren entlang mindestens eines Teils der ersten Seite des laminierten Chipträgers erstreckt, wobei sich ein unterer Abschnitt der Metallbarrieren entlang mindestens eines Teils der zweiten Seite des laminierten Chipträgers erstreckt, und wobei die Metallbarrieren so konfiguriert sind, dass sie die Laminatschichten des laminierten Chipträgers zusammenklemmen.
  • Beispiel 6 ist das Halbleitergehäuse eines der vorhergehenden Beispiele, wobei die Metallbarrieren an den lateralen Seiten des laminierten Chipträgers angeordnet sind.
  • Beispiel 7 ist das Halbleitergehäuse aus einem der Beispiele 1 bis 5, wobei jede Metallbarriere von der jeweiligen lateralen Seite des laminierten Chipträgers so beabstandet ist, dass sie in einem Abstand von nicht mehr als 100µm von der jeweiligen lateralen Seite angeordnet ist.
  • Beispiel 8 ist das Halbleitergehäuse aus einem der vorhergehenden Beispiele, das ferner aufweist: eine dielektrische Deckschicht, die die lateralen Seiten des laminierten Chipträgers bedeckt.
  • Beispiel 9 ist das Halbleitergehäuse aus einem der vorhergehenden Beispiele, wobei die Metallbarrieren Al, Cu oder Fe oder eine Legierung aus einem oder mehreren dieser Metalle aufweisen oder daraus bestehen.
  • Beispiel 10 ist das Halbleitergehäuse aus einem der vorhergehenden Beispiele, wobei die Metallbarrieren plattierte Teile sind, die durch einen Plattierungsprozess hergestellt werden.
  • Beispiel 11 ist das Halbleitergehäuse aus einem der vorhergehenden Beispiele, bei dem die Metallbarrieren vom Halbleiterchip elektrisch isoliert sind.
  • Beispiel 12 ist ein Verfahren zur Herstellung eines Halbleitergehäuses, wobei das Verfahren Folgendes aufweist: Bereitstellen eines laminierten Chipträgers, der eine erste Seite, eine gegenüberliegende zweite Seite und laterale Seiten aufweist, die die erste und die zweite Seite verbinden, wobei der laminierte Chipträger mindestens eine erste und eine zweite Laminatschicht aufweist, die übereinander angeordnet sind, Bohren von Gräben in den laminierten Chipträger, wobei jeder Graben an einer lateralen Seite des laminierten Chipträgers angeordnet ist, und wobei sich die Gräben mindestens von der ersten Laminatschicht zur zweiten Laminatschicht erstrecken, Abscheiden von Metallmaterial in den Gräben, um Metallbarrieren zu bilden, Anordnen eines Halbleiterchips auf der ersten Seite des laminierten Chipträgers und Anordnen eines Ball-Grid-Arrays oder eines Land-Grid-Arrays auf der zweiten Seite des laminierten Chipträgers und elektrisches Koppeln des Ball-Grid-Arrays oder Land-Grid-Arrays mit dem Halbleiterchip durch Metallisierungsstrukturen, die innerhalb des laminierten Chipträgers angeordnet sind, wobei die Metallbarrieren so konfiguriert sind, dass sie eine Oxidation von den lateralen Seiten nach innen des laminierten Chipträgers zumindest reduzieren.
  • Beispiel 13 ist das Verfahren von Beispiel 12, wobei der laminierte Chipträger als Teil eines Streifens aus mehreren laminierten Chipträgern bereitgestellt wird, und wobei die Gräben gebohrt werden und das Metallmaterial vor dem Vereinzeln des laminierten Chipträgers von dem Streifen abgeschieden wird.
  • Beispiel 14 ist das Verfahren von Beispiel 13, wobei der Vorgang des Vereinzelns ein Schneiden durch mindestens einige der Gräben aufweist.
  • Beispiel 15 ist das Verfahren nach einem der Beispiele 12 bis 14, wobei der laminierte Chipträger einen Innenbereich, von der ersten Seite aus gesehen, aufweist, wobei die Metallbarrieren entlang des Umfangs des Innenbereichs angeordnet sind und wobei die Metallbarrieren mindestens 50% des Umfangs ausmachen.
  • Beispiel 16 ist das Verfahren nach einem der Beispiele 12 bis 15, das ferner aufweist: Beschichten der lateralen Seiten des laminierten Chipträgers mit einer dielektrischen Deckschicht.
  • Beispiel 17 ist das Verfahren von Beispiel 16, wobei die dielektrische Deckschicht einen Fotolack aufweist.
  • Beispiel 18 ist das Verfahren aus Beispiel 16 oder 17, wobei die dielektrische Deckschicht direkt auf die Metallbarrieren aufgebracht wird.
  • Beispiel 19 ist eine Vorrichtung mit Mitteln zur Durchführung des Verfahrens nach einem der Beispiele 12 bis 18.
  • Obwohl die Offenbarung in Bezug auf eine oder mehrere Ausführungsformen illustriert und beschrieben wurde, können an den illustrierten Beispielen Änderungen und/oder Modifikationen vorgenommen werden, ohne vom Geist und Umfang der beigefügten Ansprüche abzuweichen. Insbesondere im Hinblick auf die verschiedenen Funktionen, die von den oben beschriebenen Bauteilen oder Strukturen (Anordnungen, Vorrichtungen, Schaltungen, Systemen usw.) ausgeführt werden, sollen die Begriffe (einschließlich des Verweises auf ein „Mittel“), die zur Beschreibung solcher Bauteile verwendet werden, sofern nicht anders angegeben, jedem Bauteil oder jeder Struktur entsprechen, das/die die angegebene Funktion des beschriebenen Bauteils ausführt (z. B. das funktionell äquivalent ist), auch wenn es strukturell nicht äquivalent zu der offengelegten Struktur ist, die die Funktion in den hier dargestellten beispielhaften Implementierungen der Offenbarung ausführt.

Claims (18)

  1. Halbleitergehäuse, das Folgendes aufweist: einen Halbleiterchip, einen laminierten Chipträger, der eine erste Seite, eine gegenüberliegende zweite Seite und laterale Seiten, die die erste und zweite Seite verbinden, aufweist, wobei der Halbleiterchip auf der ersten Seite angeordnet ist und wobei der laminierte Chipträger mindestens eine erste und eine zweite Laminatschicht aufweist, die übereinander angeordnet sind, eine Metallbarriere, die an jeder der lateralen Seiten des laminierten Chipträgers angeordnet ist, wobei sich die Metallbarriere von der ersten Laminatschicht zu der zweiten Laminatschicht erstreckt, und ein Ball-Grid-Array oder ein Land-Grid-Array, das auf der zweiten Seite des laminierten Chipträgers angeordnet ist und durch Metallisierungsstrukturen, die innerhalb des laminierten Chipträgers angeordnet sind, elektrisch mit dem Halbleiterchip verbunden ist, wobei die Metallbarrieren so konfiguriert sind, dass sie eine Oxidation von den lateralen Seiten nach innen des laminierten Chipträgers zumindest reduzieren.
  2. Halbleitergehäuse nach Anspruch 1, wobei der laminierte Chipträger ferner eine dritte Laminatschicht aufweist, wobei die zweite Laminatschicht zwischen der ersten und der dritten Laminatschicht angeordnet ist, und wobei sich die Metallbarrieren von der ersten bis zur dritten Laminatschicht erstrecken.
  3. Halbleitergehäuse nach Anspruch 1, wobei der laminierte Chipträger ferner eine dritte Laminatschicht aufweist, wobei die zweite Laminatschicht zwischen der ersten und der dritten Laminatschicht angeordnet ist, und wobei sich die Metallbarrieren nicht in die dritte Laminatschicht erstrecken.
  4. Halbleitergehäuse nach Anspruch 1 oder 2, wobei sich die Metallbarrieren von der ersten Seite des laminierten Chipträgers zu der zweiten Seite des laminierten Chipträgers erstrecken.
  5. Halbleitergehäuse nach Anspruch 4, wobei sich ein oberer Abschnitt der Metallbarrieren entlang mindestens eines Teils der ersten Seite des laminierten Chipträgers erstreckt, wobei sich ein unterer Abschnitt der Metallbarrieren entlang mindestens eines Teils der zweiten Seite des laminierten Chipträgers erstreckt, und wobei die Metallbarrieren so konfiguriert sind, dass sie die Laminatschichten des laminierten Chipträgers zusammenklemmen.
  6. Halbleitergehäuse nach einem der vorhergehenden Ansprüche, wobei die Metallbarrieren an den lateralen Seiten des laminierten Chipträgers angeordnet sind.
  7. Halbleitergehäuse nach einem der Ansprüche 1 bis 5, wobei jede Metallbarriere von der jeweiligen lateralen Seite des laminierten Chipträgers so beabstandet ist, dass sie in einem Abstand von nicht mehr als 100µm von der jeweiligen lateralen Seite angeordnet ist.
  8. Halbleitergehäuse nach einem der vorhergehenden Ansprüche, das ferner Folgendes aufweist: eine dielektrische Deckschicht, die die lateralen Seiten des laminierten Chipträgers bedeckt.
  9. Halbleitergehäuse nach einem der vorhergehenden Ansprüche, wobei die Metallbarrieren Al, Cu oder Fe oder eine Legierung aus einem oder mehreren dieser Metalle aufweisen oder daraus bestehen.
  10. Halbleitergehäuse nach einem der vorhergehenden Ansprüche, wobei die Metallbarrieren plattierte Teile sind, die durch einen Plattierungsprozess hergestellt wurden.
  11. Halbleitergehäuse nach einem der vorhergehenden Ansprüche, wobei die Metallbarrieren vom Halbleiterchip elektrisch isoliert sind.
  12. Verfahren zur Herstellung eines Halbleitergehäuses, wobei das Verfahren Folgendes aufweist: Bereitstellen eines laminierten Chipträgers, der eine erste Seite, eine gegenüberliegende zweite Seite und laterale Seiten, die die erste und zweite Seite verbinden, aufweist, wobei der laminierte Chipträger mindestens eine erste und eine zweite Laminatschicht aufweist, die übereinander angeordnet sind, Bohren von Gräben in den laminierten Chipträger, wobei jeder Graben an einer lateralen Seite des laminierten Chipträgers angeordnet ist, und wobei sich die Gräben mindestens von der ersten Laminatschicht zur zweiten Laminatschicht erstrecken, Abscheiden von Metallmaterial in den Gräben, um Metallbarrieren zu bilden, Anordnen eines Halbleiterchips auf der ersten Seite des laminierten Chipträgers, und Anordnen eines Ball-Grid-Arrays oder eines Land-Grid-Arrays auf der zweiten Seite des laminierten Chipträgers und elektrisches Koppeln des Ball-Grid-Arrays oder Land-Grid-Arrays mit dem Halbleiterchip durch Metallisierungsstrukturen, die innerhalb des laminierten Chipträgers angeordnet sind, wobei die Metallbarrieren so konfiguriert sind, dass sie eine Oxidation von den lateralen Seiten nach innen des laminierten Chipträgers zumindest reduzieren.
  13. Verfahren nach Anspruch 12, wobei der laminierte Chipträger als Teil eines Streifens aus mehreren laminierten Chipträgern bereitgestellt wird, und wobei die Gräben gebohrt werden und das Metallmaterial vor dem Vereinzeln des laminierten Chipträgers von dem Streifen abgeschieden wird.
  14. Verfahren nach Anspruch 13, wobei der Vorgang des Vereinzelns ein Schneiden durch mindestens einige der Gräben aufweist.
  15. Verfahren nach einem der Ansprüche 12 bis 14, wobei der laminierte Chipträger einen Innenbereich, von der ersten Seite aus gesehen, aufweist, wobei die Metallbarrieren entlang des Umfangs des Innenbereichs angeordnet sind und wobei die Metallbarrieren mindestens 50% des Umfangs ausmachen.
  16. Verfahren nach einem der Ansprüche 12 bis 15, ferner aufweisend: Beschichten der lateralen Seiten des laminierten Chipträgers mit einer dielektrischen Deckschicht.
  17. Verfahren nach Anspruch 16, wobei die dielektrische Deckschicht einen Fotolack aufweist.
  18. Verfahren nach Anspruch 16 oder 17, wobei die dielektrische Deckschicht direkt auf die Metallbarrieren aufgebracht wird.
DE102021113686.5A 2021-05-27 2021-05-27 Halbleitergehäuse, das einen laminierten chipträger mit metallbarrieren aufweist und verfahren zur herstellung desselben Pending DE102021113686A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102021113686.5A DE102021113686A1 (de) 2021-05-27 2021-05-27 Halbleitergehäuse, das einen laminierten chipträger mit metallbarrieren aufweist und verfahren zur herstellung desselben

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102021113686.5A DE102021113686A1 (de) 2021-05-27 2021-05-27 Halbleitergehäuse, das einen laminierten chipträger mit metallbarrieren aufweist und verfahren zur herstellung desselben

Publications (1)

Publication Number Publication Date
DE102021113686A1 true DE102021113686A1 (de) 2022-12-01

Family

ID=83997069

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021113686.5A Pending DE102021113686A1 (de) 2021-05-27 2021-05-27 Halbleitergehäuse, das einen laminierten chipträger mit metallbarrieren aufweist und verfahren zur herstellung desselben

Country Status (1)

Country Link
DE (1) DE102021113686A1 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7045890B2 (en) 2001-09-28 2006-05-16 Intel Corporation Heat spreader and stiffener having a stiffener extension
US20140020945A1 (en) 2012-07-23 2014-01-23 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co., Ltd. Multilayer Electronic Support Structure with Integral Constructional Elements
US10056311B2 (en) 2015-01-30 2018-08-21 Murata Manufacturing Co., Ltd. Electronic circuit module

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7045890B2 (en) 2001-09-28 2006-05-16 Intel Corporation Heat spreader and stiffener having a stiffener extension
US20140020945A1 (en) 2012-07-23 2014-01-23 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co., Ltd. Multilayer Electronic Support Structure with Integral Constructional Elements
US10056311B2 (en) 2015-01-30 2018-08-21 Murata Manufacturing Co., Ltd. Electronic circuit module

Similar Documents

Publication Publication Date Title
EP0931343B1 (de) Chipmodul insbesondere zur implantation in einen chipkartenkörper
DE102013208818B4 (de) Leistungshalbleitermodul und Verfahren zur Fertigung eines Leistungshalbleitermoduls
DE102011056315B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102009044597B4 (de) Halbleiter-Bauelement und Verfahren zur Herstellung desselben
DE102017105330B4 (de) Leistungshalbleiterbauelement-Package und Verfahren zum Einbetten eines Leistungshalbleiter-Dies
DE102010017768B4 (de) Verfahren zum Herstellen eines Halbleiter-Bauelements
DE2411259A1 (de) Integrierter schaltkreis und verfahren zu seiner herstellung
DE102005025452A1 (de) Halbleitervorrichtung mit einer Durchgangselektrode und Verfahren zu ihrer Herstellung
DE102012110188B4 (de) Elektronische Vorrichtung
DE102012103242B4 (de) Chip-Anordnungen und Verfahren zum Herstellen einer Chip-Anordnung
DE102012222252A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102021113686A1 (de) Halbleitergehäuse, das einen laminierten chipträger mit metallbarrieren aufweist und verfahren zur herstellung desselben
DE112004003008T5 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE4442295A1 (de) Halbleitervorrichtung in Druckverbindungsausführung und Verfahren zu deren Herstellung
DE102013103578B4 (de) Gehäuseanordnung und Verfahren zum Herstellen derselben
DE10333840A1 (de) Halbleiterbauteil mit einem Kunststoffgehäuse, das eine Umverdrahrungsstruktur aufweist und Verfahren zu deren Herstellung
DE102012108610B4 (de) Chipmodul und Verfahren zum Herstellen eines Chipmoduls
DE2718781C2 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen
EP2529398B1 (de) Verbesserung der ebenheit durch freischnitte an den prägen
DE112020000826T5 (de) Halbleiterbauteil und verfahren zum herstellen eines halbleiterbauteils
EP2260511A1 (de) Bauelementanordnung und verfahren zur herstellung einer bauelementanordnung
DE102014107018A1 (de) Halbleitervorrichtung mit lötbaren und bondbaren elektrischen Kontaktplättchen
DE102020120139B4 (de) Ein halbleiterbauelementpackage mit seitenwänden, die mit kontaktpads eines halbleiterdies verbunden sind und ein verfahren zu seiner herstellung
DE102013108967A1 (de) Verfahren und Herstellung eines Elektronikmoduls und Elektronikmodul
DE102019105123B4 (de) Halbleiteranordnung, laminierte Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication