JP2005276980A - 回路部品内蔵モジュールの製造方法 - Google Patents

回路部品内蔵モジュールの製造方法 Download PDF

Info

Publication number
JP2005276980A
JP2005276980A JP2004086242A JP2004086242A JP2005276980A JP 2005276980 A JP2005276980 A JP 2005276980A JP 2004086242 A JP2004086242 A JP 2004086242A JP 2004086242 A JP2004086242 A JP 2004086242A JP 2005276980 A JP2005276980 A JP 2005276980A
Authority
JP
Japan
Prior art keywords
metal layer
manufacturing
circuit component
plating
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004086242A
Other languages
English (en)
Inventor
Hiroyuki Ishitomi
裕之 石富
Masaaki Katsumata
雅昭 勝又
Eiji Kawamoto
英司 川本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004086242A priority Critical patent/JP2005276980A/ja
Publication of JP2005276980A publication Critical patent/JP2005276980A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

【課題】各種電子機器、通信機器等に用いられる回路部品内蔵モジュールの製造方法に関するものであり、3層のめっき被膜からなり、耐環境性、電磁波シールド性に優れたものである。
【解決手段】集合回路基板11を単一回路基板16毎に切断し、切断により分割した単一回路基板16の絶縁体14の表面および切断面に無電解銅めっきにて第1の金属層17、電解銅めっきにて第2の金属層18、銅の酸化を防止するために金属めっきにて第3の金属層19をそれぞれ形成したことを特徴とする回路部品内蔵モジュールの製造方法である。
【選択図】図8

Description

本発明は、各種電子機器、通信機器等に用いられる回路部品内蔵モジュールの製造方法に関するものである。
従来の電気シールドを有する回路部品内蔵モジュールの製造方法を図9に示す。このシールドめっき形成方法では、まず図9(a)に示すように集合回路基板1は、いずれかの層にグランドパターン2を有している。集合回路基板1の単一基板毎にIC、チップ抵抗、チップコンデンサなどの回路部品3を所定の位置に塔載し、ダイボンド、ワイヤボンド、リフローなどの手段で集合回路基板1に実装する。次いで、図9(b)に示すように集合回路基板1の上面全体に無機フィラーと熱硬化性樹脂とを含む混合物からなる絶縁樹脂を充填し、集合回路基板1の上に均一な厚さの絶縁体4を形成して実装部品を封止する。
その後、図9(c)に示すように、ダイシングラインに沿って絶縁体4の上から格子状に切り込みを入れ、集合回路基板1の下半部を残した状態でハーフダイシングを行う。このハーフダイシングによって絶縁体4は単一回路基板毎に溝5が形成されると共に、集合回路基板1の上半部にも切り込みが入るため、グランドパターン2の一端部も集合回路基板1から露出することになる。
そして、図9(d)に示すように、ハーフダイシングが終了した絶縁体4の表面に、ニッケルめっき層6をグランドパターン2と導通させるように形成することで電子部品パッケージの電磁波シールドを行い、単一回路基板に分割して、図9(e)のような回路部品内蔵モジュールを形成する。
なお、この出願の発明に関する先行技術文献情報としては、例えば、特許文献1が知られている。
特開平11−163583号公報
しかしながら、電磁波シールドめっきの被膜方法として、単一基板毎に溝を形成して、グランドパターンを露出してからめっきを行っているが、溝の幅が狭いためにめっき液の侵入が困難で溝部分の均一なるめっき被膜形成は難しく、めっき被膜形成不完全による製品不良が多いという問題点を有していた。
本発明は上記従来の課題を解決するもので、回路部品内蔵モジュールのシールド性向上に対応し、電子機器の小型化、低背化、軽量化、高周波化に十分なシールド効果を容易に実現する回路部品内蔵モジュールの製造方法を提供することを目的とするものである。
上記目的を達成するために本発明は、グランドパターンを有する集合回路基板に少なくとも一つ以上の電子部品からなる回路部品を実装し、前記回路部品を絶縁体により封止、硬化させ、次に前記集合回路基板の封止体を形成していない面側をテープまたはフォトレジストによりマスキングを行い、その後前記集合回路基板を単一基板毎に切断し、次に切断により分割した回路基板の絶縁体の表面および切断面に無電解銅めっきにて第1の金属層、電解銅めっきにて第2の金属層、銅の酸化を防止するために金属めっきにて第3の金属層をそれぞれ形成し、その後マスキングに使用したテープまたはフォトレジストを剥離することを特徴とし、電子機器の小型化、低背化、軽量で電磁波シールド性に優れた回路部品内蔵モジュールを構成することができる。
以上のように本発明は、集合回路基板を個片に分割した後に導体層を形成することにより、回路部品内蔵モジュールのシールド性を向上させることができ、低背化、軽量化、高周波化に十分なシールド効果を有する回路部品内蔵モジュールを提供することができる。
(実施の形態1)
以下、実施の形態1を用いて、本発明の特に請求項1〜7に記載の発明について、図面を参照しながら説明する。
図1〜8は、本発明の実施の形態1における回路部品内蔵モジュールの製造方法を示したものである。まず図1に示すように、単一回路基板毎にダイシングされる集合回路基板11のいずれかの層(本実施の形態では多層回路基板の2層目)にグランドパターン12を有している。この集合回路基板11にIC、チップ抵抗、チップコンデンサなどの回路部品13を所定の位置に塔載し、ダイボンド、ワイヤボンド、リフローなどの手段で実装する。次いで、図2に示すように、集合回路基板11の上面全体に無機フィラーと熱硬化性樹脂とを含む混合物を充填し、熱処理により硬化させて集合回路基板11の上に耐湿性、耐候性、絶縁性、耐熱性に優れた均一な厚さの絶縁体14を形成して回路部品13を樹脂封止し、絶縁体14の厚さを揃えるため研削盤で表面研削を行う。
その後、めっき液の侵入を防ぐために、集合回路基板11の絶縁体14が形成されていない面にテープ15によってマスキングを行う。テープ15は、めっき工程および熱処理工程において剥がれないようなもので、かつ、容易な作業によって剥がれるものを使用する。それを満たすものとしては、たとえば、紫外線照射によって剥がれる表面保護テープが特に好ましい。
次に、図3に示すように集合回路基板11をダイシングラインに沿ってダイシングし、単一回路基板16に分割する。このダイシングによって、グランドパターン12の一端部も集合回路基板11から露出することになる。
その後、図4のような単一回路基板16を、無電解銅めっきの前処理としてまずアミノカルボン酸塩等の活性剤で絶縁体14の表面の脱脂、コンディショニングを行い、過硫酸ナトリウム、硫酸混合液で表面を軽くエッチングし、硫酸でデスミアを行う。前処理後、パラジウムを絶縁体14の表面に付与させ、無電解銅めっき液で銅めっきを行い、図5に示すように、約1μmの厚さの第1の金属層17を形成する。
ここで、無電解銅めっきだけではめっき被膜の緻密さ、被膜物性が劣るため、第2、第3の金属層18,19を形成する。以下、その方法について説明する。
第1の金属層17を形成後、ジエタノールアミン、硫酸混合液で表面を脱脂し、硫酸で表面を活性化する。その後硫酸銅めっき液で電解銅めっきを行い、図6に示すように約1〜5μmの厚さで第2の金属層18を形成する。
次に、ジエタノールアミン、硫酸混合液で表面を脱脂し、過硫酸ナトリウム、硫酸混合液で電解銅めっき被膜上の酸化膜を軽くエッチングして除去した後、硫酸で酸活性する。その後銅の酸化防止層からなる電解錫めっきを行い、図7に示すような約1〜6μmの厚さの電解錫めっき被膜からなる第3の金属層19を形成する。このようにして、電磁波シールド層が得られる。
ここで第3の金属層19を形成した後、100℃、1時間の熱処理を行うと、絶縁体14とめっき被膜との密着性はさらに向上する。さらに、第1、第2の金属層17,18のめっき被膜形成後に、それぞれ100℃、1時間の熱処理を行うと、絶縁体14とめっき被膜との密着性はよりいっそう向上する。
なお、電解錫めっきを行うとき、錫めっき浴を周波数15〜60Hzの振動攪拌をすることにより錫めっき浴の流動性が良くなり、めっき析出速度が向上し、めっき時間の短縮化が図れると共に、ダイシングした単一回路基板16の側面部へのめっきカバーリング性が著しく向上し、より電磁波シールド性効果が向上する。
また、錫めっき被膜よりなる第3の金属層19を形成した単一回路基板16を、ピーク温度230〜300℃のはんだリフロー炉に通すことにより、錫めっき被膜が溶融し、より緻密な被膜となり耐候性が一段と向上する。
なお、第3の金属層19の形成方法として、スルファミン酸ニッケルめっき液により1〜2μmの電解ニッケルめっき被膜を形成してもよく、また、次亜リン酸ナトリウムを還元剤とする無電解Ni−P(ニッケル−リン)浴でNi−Pめっき被膜を形成してもよい。特に、塩水噴霧試験など環境試験においては純ニッケル被膜より、リンを含有することで著しく耐環境特性は向上する。特にPを6%〜10%含有することで、Ni−P被膜の耐環境性は著しく向上する。
また、第3の金属層19の他の形成方法として、3価クロムあるいは6価クロムめっき液により1〜6μmの電解クロムめっき被膜を形成しても、同等の電磁波シールド層を得ることができる。
そして、図8に示すように、マスキングしていたテープ15を剥がすことにより回路部品内蔵モジュールが完成する。
なお、本実施の形態では、図2の工程において、テープ15のかわりに、フォトレジストを貼付、露光し、マスキングする工程であっても良い。この露光工程で用いられる光源は、紫外線を豊富に発生するもの、例えば、水銀灯、カーボンアーク灯、キセノンランプ、メタルハライドランプが好ましい。フォトレジストを用いた場合、図7の工程では、レジスト剥離液を用いて、レジストを除去する工程となる。
以上のように、本実施の形態では、基板を切断し、個片に分割した後に金属層を形成するので、切断された単一回路基板の表面および側面に確実に電磁波シールド層が形成されることになり、その結果外部の電界ノイズ、磁界ノイズから電子部品をシールドすることができ、これにより、電子部品パッケージ内部から発生する電界ノイズ、磁界ノイズを外部に放出することがないため、他の周辺の電子部品、電子機器に電波障害を与えることもない。
本発明は、絶縁体との密着性、耐環境性、電磁波シールド効果に優れた電磁波シールド被膜を有し、各種電子機器、通信機器等に用いられる回路部品内蔵モジュール及びそのシールド被膜形成技術として有用である。
本発明の実施の形態1における回路部品内蔵モジュールの製造方法の製造工程図 本発明の実施の形態1における回路部品内蔵モジュールの製造方法の製造工程図 本発明の実施の形態1における回路部品内蔵モジュールの製造方法の製造工程図 本発明の実施の形態1における回路部品内蔵モジュールの製造方法の製造工程図 本発明の実施の形態1における回路部品内蔵モジュールの製造方法の製造工程図 本発明の実施の形態1における回路部品内蔵モジュールの製造方法の製造工程図 本発明の実施の形態1における回路部品内蔵モジュールの製造方法の製造工程図 本発明の実施の形態1における回路部品内蔵モジュールの製造方法の製造工程図 従来の回路部品内蔵モジュールの製造方法の製造工程図
符号の説明
11 集合回路基板
12 グランドパターン
13 回路部品
14 絶縁体
15 テープ
16 単一回路基板
17 第1の金属層
18 第2の金属層
19 第3の金属層

Claims (7)

  1. グランドパターンを有する集合回路基板に少なくとも一つ以上の電子部品からなる回路部品を実装し、前記回路部品を絶縁体により封止、硬化させ、次に前記集合回路基板の絶縁体を形成していない面側をテープまたはフォトレジストによりマスキングを行い、その後前記集合回路基板を単一基板毎に切断し、次に切断により分割した回路基板の絶縁体表面および切断面に無電解銅めっきにて第1の金属層、電解銅めっきにて第2の金属層、銅の酸化を防止するために金属めっきにて第3の金属層をそれぞれ形成し、その後マスキングに使用したテープまたはフォトレジストを剥離する回路部品内蔵モジュールの製造方法。
  2. 第3の金属層を錫めっきにて形成する請求項1に記載の回路部品内蔵モジュールの製造方法。
  3. 錫めっき時に15〜60Hzの周波数で振動撹拌を行う請求項2に記載の回路部品内蔵モジュールの製造方法。
  4. 錫めっき後、230〜300℃の温度ではんだリフローを行う請求項2に記載の回路部品内蔵モジュールの製造方法。
  5. 第3の金属層をニッケルめっきにて形成する請求項1に記載の回路部品内蔵モジュールの製造方法。
  6. ニッケルめっきにて形成する第3の金属層はリンを6〜10%含有する請求項5に記載の回路部品内蔵モジュールの製造方法。
  7. 第3の金属層をクロムめっきにて形成する請求項1に記載の回路部品内蔵モジュールの製造方法。
JP2004086242A 2004-03-24 2004-03-24 回路部品内蔵モジュールの製造方法 Pending JP2005276980A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004086242A JP2005276980A (ja) 2004-03-24 2004-03-24 回路部品内蔵モジュールの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004086242A JP2005276980A (ja) 2004-03-24 2004-03-24 回路部品内蔵モジュールの製造方法

Publications (1)

Publication Number Publication Date
JP2005276980A true JP2005276980A (ja) 2005-10-06

Family

ID=35176338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004086242A Pending JP2005276980A (ja) 2004-03-24 2004-03-24 回路部品内蔵モジュールの製造方法

Country Status (1)

Country Link
JP (1) JP2005276980A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007060784A1 (ja) * 2005-11-28 2007-05-31 Murata Manufacturing Co., Ltd. 回路モジュールの製造方法および回路モジュール
WO2008145804A2 (en) 2007-05-25 2008-12-04 Elcoteq Se Interference shielded electronics module and method for providing the same
WO2011040030A1 (ja) * 2009-10-01 2011-04-07 パナソニック株式会社 モジュールとその製造方法
JP2011077430A (ja) * 2009-10-01 2011-04-14 Panasonic Corp モジュールとモジュールの製造方法
JP2011159786A (ja) * 2010-02-01 2011-08-18 Panasonic Corp モジュールとその製造方法
JP2015115549A (ja) * 2013-12-13 2015-06-22 株式会社東芝 半導体装置、および、半導体装置の製造方法
WO2016186103A1 (ja) * 2015-05-20 2016-11-24 株式会社村田製作所 高周波モジュール
JP2017505993A (ja) * 2014-09-23 2017-02-23 ジェノセム インコーポレーテッドGenesem Inc. 半導体パッケージのemiシールド処理工法
CN107046021A (zh) * 2017-06-08 2017-08-15 安徽安努奇科技有限公司 一种芯片级封装结构及其制备方法
WO2017179325A1 (ja) * 2016-04-11 2017-10-19 株式会社村田製作所 高周波部品

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007060784A1 (ja) * 2005-11-28 2007-05-31 Murata Manufacturing Co., Ltd. 回路モジュールの製造方法および回路モジュール
US7488903B2 (en) 2005-11-28 2009-02-10 Murata Manufacturing Co., Ltd. Method for manufacturing circuit modules and circuit module
WO2008145804A2 (en) 2007-05-25 2008-12-04 Elcoteq Se Interference shielded electronics module and method for providing the same
WO2008145804A3 (en) * 2007-05-25 2009-03-05 Elcoteq Se Interference shielded electronics module and method for providing the same
WO2011040030A1 (ja) * 2009-10-01 2011-04-07 パナソニック株式会社 モジュールとその製造方法
JP2011077430A (ja) * 2009-10-01 2011-04-14 Panasonic Corp モジュールとモジュールの製造方法
US8946563B2 (en) 2009-10-01 2015-02-03 Panasonic Intellectual Property Management Co., Ltd. Module with exposed parts of copper foil and process for production thereof
JP2011159786A (ja) * 2010-02-01 2011-08-18 Panasonic Corp モジュールとその製造方法
JP2015115549A (ja) * 2013-12-13 2015-06-22 株式会社東芝 半導体装置、および、半導体装置の製造方法
JP2017505993A (ja) * 2014-09-23 2017-02-23 ジェノセム インコーポレーテッドGenesem Inc. 半導体パッケージのemiシールド処理工法
WO2016186103A1 (ja) * 2015-05-20 2016-11-24 株式会社村田製作所 高周波モジュール
CN107535078A (zh) * 2015-05-20 2018-01-02 株式会社村田制作所 高频模块
US10455748B2 (en) 2015-05-20 2019-10-22 Murata Manufacturing Co., Ltd. High-frequency module
CN107535078B (zh) * 2015-05-20 2020-03-31 株式会社村田制作所 高频模块
WO2017179325A1 (ja) * 2016-04-11 2017-10-19 株式会社村田製作所 高周波部品
US10770223B2 (en) 2016-04-11 2020-09-08 Murata Manufacturing Co., Ltd. High frequency component
CN107046021A (zh) * 2017-06-08 2017-08-15 安徽安努奇科技有限公司 一种芯片级封装结构及其制备方法

Similar Documents

Publication Publication Date Title
JP2005109306A (ja) 電子部品パッケージおよびその製造方法
CN107567196B (zh) 顶层镍钯金底层硬金板制作方法
JP2010080968A (ja) モジュール部品の製造方法
JP2006093650A (ja) 無電解ニッケルメッキを用いたパッケージ基板の製造方法
JP4973231B2 (ja) 銅のエッチング処理方法およびこの方法を用いてなる配線基板と半導体パッケージ
JP2004297054A (ja) 半導体装置およびその製造方法
JP2005276980A (ja) 回路部品内蔵モジュールの製造方法
CN112867275A (zh) 无引线局部镀镍金方法
JP2796270B2 (ja) 導電性インクを使用した半導体パッケージ基板の製造方法
US9591771B2 (en) Printed wiring board and method for manufacturing printed wiring board
JP2008109087A (ja) 半導体チップ搭載用基板及び前処理液
US6651324B1 (en) Process for manufacture of printed circuit boards with thick copper power circuitry and thin copper signal circuitry on the same layer
JP2004363364A (ja) 金属表面処理方法、多層回路基板の製造方法、半導体チップ搭載基板の製造方法、半導体パッケージの製造方法及び半導体パッケージ
JP3726891B2 (ja) 電子部品実装用フィルムキャリアテープの実装構造および電子部品実装用フィルムキャリアテープの製造方法
JP2005276981A (ja) 回路部品内蔵モジュールの製造方法
JP2006287148A (ja) プリント配線板とその製造方法および電子部品の実装方法
JP4437361B2 (ja) プリント配線板及びプリント配線板の製造方法
JP5691527B2 (ja) 配線基板の表面処理方法及びこの表面処理方法により処理された配線基板
JP2004327803A (ja) 多層回路基板、半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法
JPH07114254B2 (ja) インテリジェントパワーモジュール
JPH04318993A (ja) プリント配線板およびその製造方法
JP4797777B2 (ja) 無電解ニッケルめっき用前処理液、無電解ニッケルめっきの前処理方法無電解ニッケルめっき方法、並びに、プリント配線板及び半導体チップ搭載用基板の製造方法
JP2774183B2 (ja) 電磁シールドプリント基板の製造方法
KR20060018545A (ko) 전자기파 차폐된 연성인쇄회로기판
JP2733375B2 (ja) プリント配線板およびその製造方法