JP2010027689A - 光半導体装置 - Google Patents

光半導体装置 Download PDF

Info

Publication number
JP2010027689A
JP2010027689A JP2008184081A JP2008184081A JP2010027689A JP 2010027689 A JP2010027689 A JP 2010027689A JP 2008184081 A JP2008184081 A JP 2008184081A JP 2008184081 A JP2008184081 A JP 2008184081A JP 2010027689 A JP2010027689 A JP 2010027689A
Authority
JP
Japan
Prior art keywords
optical semiconductor
semiconductor element
mount bed
lead
lead terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008184081A
Other languages
English (en)
Inventor
Hideaki Saito
秀哲 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Discrete Semiconductor Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Discrete Semiconductor Technology Corp filed Critical Toshiba Corp
Priority to JP2008184081A priority Critical patent/JP2010027689A/ja
Priority to US12/500,027 priority patent/US20100012953A1/en
Publication of JP2010027689A publication Critical patent/JP2010027689A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

【課題】光半導体素子が並設された小型の光半導体装置を提供する。
【解決手段】第１光半導体素子１１が載置された第１マウントベッド１２と、第１マウントベッド１２の周りに配置され、第１光半導体素子１１に第１接続導体を介して電気的に接続された複数の第１リード端子１３と、第１マウントベッド１２に沿って、第１光半導体素子１１に対して所定の間隔を有して配置されるとともに、第２光半導体素子１４が載置され、第１光半導体素子１１に対応する部位に貫通孔１５を有する第２マウントベッド１６と、第１リード端子１３に沿って、第２マウントベッド１６の周りに配置されるとともに、第１リード端子１３に重なるように折り曲げられ、電気的に絶縁されて第１リード端子１３に固着され、第２光半導体素子１４に第２接続導体を介して電気的に接続された複数の第２リード端子１７と、を具備する。
【選択図】図１

Description

本発明は、光半導体装置に関する。
赤外光を用いて光通信を行う通信機器には、発光素子を有する送信ユニットと受光素子を有する受信ユニットを並設し、樹脂で一体にモールドした光伝送用の光半導体装置が用いられている（例えば、特許文献１参照。）。
特許文献１に開示された光半導体装置は、連続したリードフレームを用い、一方のリードフレームに発光素子と駆動用チップとがダイボンディングされ、隣接する他方のリードフレームに受光素子と出力信号処理用チップとがダイボンディングされ、発光素子および受光素子を、それぞれ透光性樹脂で覆い、発光素子と受光素子との間を不透光性樹脂で遮光している。
近年、電子機器の小型化、薄型化の進展に合せて、光半導体装置においても基板への実装面積の低減が求められている。
然しながら、特許文献１に開示された光半導体装置は、送信ユニットと受信ユニットを並設しているので、各ユニットを如何に小型化しても、ユニット２個分の実装面積が必要であり、十分な小型化ができないという問題がある。
また、リードフレームと、このリードフレームに沿って、所定の間隔を有して上下に配置された補助フレームを備えた光半導体装置が知られている（例えば、特許文献２参照。）。
特許文献２に開示された光半導体装置は、光半導体素子が載置されたリードフレームと、このリードフレームに沿って、光半導体素子に対して所定の間隔を有して配置された補助フレームと、リードフレームと補助フレームとの間に設けられ、光半導体素子を覆う透光性の緩衝樹脂部とを具備している。
補助フレームのリード端子とリードフレームのリード端子とが接合され、補助フレームはリードフレームに電気的に接続されている。
然しながら、特許文献２に開示された光半導体装置は、緩衝樹脂部としてのシリコーン樹脂の多少の充填量のバラツキがあっても緩衝樹脂部を精度よく、容易に形成するためのものであり、装置の小型化に関しては何にも開示しておらず、また示唆する記載も無い。
特開平１０−７０３０４号公報 特開２００７−１８０２７５号公報
本発明は、光半導体素子が並設された小型の光半導体装置を提供する。
本発明の一態様の光半導体装置は、第１光半導体素子が載置された第１マウントベッドと、前記第１マウントベッドの周りに配置され、前記第１光半導体素子に第１接続導体を介して電気的に接続された複数の第１リード端子と、前記第１マウントベッドに沿って、前記第１光半導体素子に対して所定の間隔を有して配置されるとともに、第２光半導体素子が載置され、前記第１光半導体素子の発光面または受光面に対応する部位に貫通孔を有する第２マウントベッドと、前記第１リード端子に沿って、前記第２マウントベッドの周りに配置され、前記第２光半導体素子に第２接続導体を介して電気的に接続されるとともに、前記第１リード端子に重なるように折り曲げられ、電気的に絶縁されて前記第１リード端子に固着された複数の第２リード端子と、を具備することを特徴としている。
本発明の別態様の光半導体装置は、第１貫通孔を有し、発光面または受光面が前記第１貫通孔を跨ぐように第１光半導体素子が載置された第１マウントベッドと、前記第１マウントベッドの周りに配置され、前記第１光半導体素子に第１接続導体を介して電気的に接続された複数の第１リード端子と、前記第１マウントベッドに沿って、前記第１光半導体素子に対して反対の面に重ねられ、電気的に絶縁されて前記第１マウントベッドに固着されるとともに、第２光半導体素子が載置され、前記第１光半導体素子に対応する部位に前記第１貫通孔を露出する第２貫通孔を有する第２マウントベッドと、前記第１リード端子に沿って、前記第２マウントベッドの周りに配置され、前記第２光半導体素子に第２接続導体を介して電気的に接続されるとともに、前記第１リード端子に重ねられ、電気的に絶縁されて前記第１リード端子に固着された複数の第２リード端子と、を具備することを特徴としている。
本発明の更に別態様の光半導体装置は、第１光半導体素子が載置された第１マウントベッドと、前記第１マウントベッドの周りに配置され、前記第１光半導体素子に第１接続導体を介して電気的に接続された複数の第１リード端子と、前記第１マウントベッドに沿って、前記第１リード端子に重ねられ、電気的に絶縁されて前記第１リード端子に固着されるとともに、第２光半導体素子が載置され、前記第１マウントベッドおよび前記第１リード端子の端部に対応する部位が切り欠かれた第２マウントベッドと、前記第１リード端子に沿って、前記第２マウントベッドの周りに配置され、前記第２光半導体素子に第２接続導体を介して電気的に接続されるとともに、前記第１リード端子に重ねられ、電気的に絶縁されて前記第１リード端子に固着された複数の第２リード端子と、を具備することを特徴としている。
本発明によれば、光半導体素子が並設された小型の光半導体装置が得られる。
以下、本発明の実施例について図面を参照しながら説明する。
本発明の実施例１に係る光半導体装置について、図１および図２を用いて説明する。図１は光半導体装置を示す図で、図１（ａ）はその平面図、図１（ｂ）は図１（ａ）のＡ−Ａ線に沿って切断し矢印方向に眺めた断面図、図１（ｃ）は図１（ａ）のＢ−Ｂ線に沿って切断し矢印方向に眺めた断面図、図２は光半導体装置の外観を示す斜視図である。
本実施例の光半導体装置は、発光素子と受光素子とを並設し、発光素子を駆動する駆動用半導体チップおよび受光素子の出力信号を処理する信号処理用半導体チップを内蔵し、双方向の通信が行なえる光伝送装置の例である。
図１（ａ）に示すように、光半導体装置１０は、第１光半導体素子１１が発光面または受光面を上側にして載置された第１マウントベッド１２と、第１マウントベッド１２の周りに配置され、第１光半導体素子１１に第１接続導体を介して電気的に接続された複数の第１リード端子１３と、第１マウントベッド１２に沿って、第１光半導体素子１１に対して所定の間隔を有して配置されるとともに、第２光半導体素子１４が発光面または受光面を上側にして載置され、第１光半導体素子１１の発光面または受光面に対応する部位に貫通孔１５を有する第２マウントベッド１６と、第１リード端子１３に沿って、第２マウントベッド１６の周りに配置され、第２光半導体素子１４に第２接続導体を介して電気的に接続されるとともに、第１リード端子１３に重なるように折り曲げられ、電気的に絶縁されて第１リード端子１３に固着された複数の第２リード端子１７と、を具備している。
第１光半導体素子１１は、外部から伝送された光信号を受光するシリコンフォトダイオードである。第２光半導体素子１４は外部に光信号を送出するＧａＡｌＡｓ系の赤外発光素子である。
更に、光半導体装置１０は、第１マウントベッド１２に載置され、第１光半導体素子１１の出力信号を処理して、処理結果を外部に出力する第１半導体チップ１８と、第２マウントベッド１６に載置され、送信する信号を処理して第２光半導体素子１４を駆動する第２半導体チップ１９とを具備している。第１半導体チップ１８は受光用ＩＣ、第２半導体チップ１９は駆動用ＩＣである。
第１光半導体素子１１は、ワイヤ２０を介して第１半導体チップ１８の信号入力端子に接続されている。第１半導体チップ１８は、ワイヤ２１を介して第１リード端子１３に接続されている。
同様に、第２光半導体素子１４は、ワイヤ２２を介して第２半導体チップ１９の駆動出力端子に接続されている。第２半導体チップ１９は、ワイヤ２３を介して第２リード端子１７に接続されている。
第１リード端子１３に沿って第２リード端子１７が重ねられ、絶縁材２４、例えば絶縁性樹脂で固着されている。
第１および第２光半導体素子１１、１４、第１および第２半導体チップ１８、１９、第１および第２マウントベッド１２、１６は、第２光半導体素子１４の発光波長に対して透明な樹脂２５により一体にモールドされている。
第１リード端子１３および第２リード端子１７の先端部は、樹脂２５の側面から延出している。
図２に示すように、光半導体装置１０は、樹脂２５に嵌合し、第１光半導体素子１１に外部から伝送された光２６を通過させるためのスリーブ２７と、第２光半導体素子１２から外部に伝送する光２８を通過させるスリーブ２９を有し、可視光および赤外光に対して不透明な樹脂２５ａを更に具備している。樹脂２５および樹脂２５ａにより、外囲器が構成されている。
例えば、スリーブ２７に挿入された光ファィバ（図示せず）を介して、外部から伝送された光２６が第１光半導体素子１１に照射される。
スリーブ２９に挿入された光ファィバ（図示せず）を介して、第２光半導体素子１４から出射された光２８が外部に伝送される。
光半導体装置１０の製造方法について説明する。図３および図４は、光半導体装置１０の製造工程を順に示す図である。
図３（ａ）に示すように、第１マウントベッド１２と、第１マウントベッド１２から一方向に延伸し、グランド端子となる第１リード端子１３ｅと、第１リード端子１３ｅと平行に配置された第１リード端子１３ａ、１３ｂ、１３ｃ、１３ｄとを有する第１リードフレーム３０を用意する。第１リード端子１３ａ〜１３ｅは、タイバー３１で連接されている。
次に、第１マウントベッド１２に、第１光半導体素子１１および第１半導体チップ１８を、導電性接着剤、例えば銀ペーストを用いてマウントし、第１光半導体素子１１と第１半導体チップ１８の信号入力端子をワイヤ２０で超音波ボンディングし、第１半導体チップ１８をワイヤ２１で第１リード端子１３に超音波ボンディングする。
次に、図３（ｂ）に示すように、第２マウントベッド１６と、第２マウントベッド１６から一方向に延伸し、グランド端子となる第２リード端子１７ａと、第２リード端子１７ａと平行に配置された第２リード端子１７ｂ、１７ｃ、１７ｄ、１７ｅとを有する第２リードフレーム３２を用意する。第２リード端子１７ａ〜１７ｅは、タイバー３３で連接されている。
第２リードフレーム３２には、予め第２リード端子１７ａ〜１７ｅの途中をクランク状に折り曲げた、折り曲げ部３４が形成されている。
次に、第２マウントベッド１６に、第２光半導体素子１４および第２半導体チップ１９を、導電性接着剤を用いてマウントし、第２光半導体素子１４と第２半導体チップ１９の出力端子をワイヤ２２で超音波ボンディングし、第２半導体チップ１９をワイヤ２３で第２リード端子１７に超音波ボンディングする。
第１リードフレーム３０は、例えば厚さ０．１５ｍｍ程度のニッケルおよび銀がメッキされた銅板であり、プレス加工により第１マウントベッド１２、第１リード端子１３が形成されている。第２リードフレーム３２についても同様である。
第１マウントベッド１２は、略矩形状で、第１光半導体素子１１は第１マウントベッド１２の中央部より一側に載置し、第１半導体チップは第１光半導体素子１１に近接し、第１リード端子１３側に載置する。
第１マウントベッド１６についても同様であり、第２光半導体素子１４は第１マウントベッド１６の中央部より他側に載置し、第２半導体チップ１９は第２光半導体素子１４に近接し、第２リード端子１７側に載置する。
ここでは、第１マウントベッド１２と第１リード端子１３ｅとの接続部位、およびワイヤ２０、２１が第１接続導体に相当し、第２マウントベッド１６と第２リード端子１７ａとの接続部位、およびワイヤ２２、２３が第２接続導体に相当する。
次に、図４（ａ）に示すように、第１リード端子１３およびタイバー３１上に、絶縁材２４として、絶縁性ペースト、例えば熱硬化性のエポキシ樹脂を塗布する。
次に、第２リードフレーム３２を、第１リードフレーム３０の上方に第１リードフレーム３０と重なるように位置合わせして配置し、第２リードフレーム３２を降下させ、絶縁材２４を介して第１リード端子１３およびタイバー３１と、第２リード端子１７およびタイバー３３を重ね合わせる。
次に、絶縁性ペーストをキュアして、絶縁材２４を介して第１リード端子１３およびタイバー３１と、第２リード端子１７およびタイバー３３を固着する。
次に、図４（ｂ）に示すように、第１および第２光半導体素子１１、１４、第１および第２半導体チップ１８、１９、第１および第２マウントベッド１２、１６を、第２光半導体素子１４の発光波長に対して透明な樹脂２５で一体にモールドする。
次に、樹脂２５に樹脂２５ａを嵌着した後、タイバー３１、３３をカットすることにより、光半導体装置１０が得られる。
これにより、第１リードフレーム３０および第２リードフレーム３２を並設する場合に比べて、図２に示す光半導体装置１０の横幅Ｗを短縮（〜１／２倍）することが可能である。
一方、光半導体装置１０の奥行きＤは現状サイズの２倍以内に収まる。横幅Ｗは奥行きＤより大きく、横幅Ｗの短縮幅が奥行きＤの増加幅より大きいので、基板への実装面積（Ｄ×Ｗ）を低減することが可能である。
以上説明したように、本実施例の光半導体装置１０は、第１リードフレーム３０上に、途中でクランク状に折り曲げられた第２リード端子１７を有する第２リードフレーム３２が重ねられ、電気的に絶縁されて固着されている。
その結果、２つのリードフレームを並設して、一体にモールドした光半導体装置に比べて、光半導体装置の横幅Ｗを短縮することができる。従って、光半導体素子が並設された小型の光半導体装置が得られる。
ここでは、第１光半導体素子１１が受光素子、第２光半導体素子１４が発光素子である場合について説明したが、第１光半導体素子１１が発光素子、第２光半導体素子１４が受光素子であっても同様である。
また、第１光半導体素子１１および第２光半導体素子１４の両方を、受光素子または発光素子とすることも可能である。
第１光半導体素子１１と第２光半導体素子１４が、リード端子に直交する方向に並設されている場合について説明したが、特に限定されず、リード端子に平行な方向にオフセットを有して並設されていても構わない。
光半導体装置１０が、第１および第２半導体チップ１８、１９を内蔵している場合について説明したが、第１および第２半導体チップ１８、１９が外付けされていても構わない。その場合は、第１光半導体素子１１を、ワイヤ２０を介して第１リード端子１３に直接接続する。第２光半導体素子１４についても同様である。
光半導体装置１０が、リード端子が一方向に延伸したＳＩＰ（Single Inline Package）型である場合について説明したが、リード端子が両方向に延伸したＤＩＰ（Dual Inline Package）型とすることもできる。更に、リード端子が四方向に延伸した形のパッケージとすることも可能である。
本発明の実施例２に係る光半導体装置について、図５を用いて説明する。図５は光半導体装置を示す図で、図５（ａ）はその平面図、図５（ｂ）は図５（ａ）のＣ−Ｃ線に沿って切断し矢印方向に眺めた断面図、図５（ｃ）は図５（ａ）のＤ−Ｄ線に沿って切断し矢印方向に眺めた断面図である。
本実施例において、上記実施例１と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。
本実施例が実施例１と異なる点は、第１および第２リードフレームを互いに反対向きに重ね合わせたことにある。
即ち、図５に示すように、本実施例の光半導体装置４０は、第１貫通孔４１を有し、発光面または受光面が第１貫通孔４１を跨ぐように第１光半導体素子１１が載置された第１マウントベッド４２と、第１マウントベッド４２の周りに配置され、第１光半導体素子１１に第１接続導体を介して電気的に接続された複数の第１リード端子４３と、第１マウントベッド４２に沿って、第１光半導体素子１１に対して反対の面に重ねられ、電気的に絶縁されて第１マウントベッド４２に固着されるとともに、第２光半導体素子１４が発光面または受光面を上側にして載置され、第１光半導体素子１１に対応する部位に第１貫通孔４１を露出する第２貫通孔４４を有する第２マウントベッド４６と、第１リード端子４３に沿って、第２マウントベッド４６の周りに配置され、第２光半導体素子１４に第２接続導体を介して電気的に接続されるとともに、第１リード端子４３に重ねられ、電気的に絶縁されて第１リード端子４３に固着された複数の第２リード端子４７と、を具備している。
第１光半導体素子１１は、受光面側が第１貫通孔４１を跨ぐように第１マウントベッド４２に載置されているので、外部から伝送された光２６は、第２貫通孔４４および第１貫通孔４１を通過して、第１半導体素子１１の受光面に入射する。
第１半導体素子１１の受光面の外周部に設けられた電極が第１マウントベッド４２から延伸しているリード端子４３ａに接続され、受光面と反対の面に設けられた電極がワイヤ２０を介して第１半導体チップ１８の信号入力端子に接続されている。
次に、光半導体装置４０の製造方法について説明する。図６および図７は、光半導体装置４０の製造工程を順に示す図である。
図６（ａ）に示すように、第１貫通孔４１を有する第１マウントベッド４２と、第１マウントベッド４２から一方向に延伸し、グランド端子となる第１リード端子４３ａと、第１リード端子４３ａと平行に配置された第１リード端子４３ｂ、４３ｃ、４３ｄ、４３ｅとを有する第１リードフレーム５０を用意する。第１リード端子４３ａ〜４３ｅは、タイバー５１で連接されている。
次に、第１マウントベッド４２に、第１光半導体素子１１および第１半導体素装置１８を、導電性接着剤を用いてマウントし、第１光半導体素子１１と第１半導体チップ１８の信号入力端子をワイヤ２０で超音波ボンディングし、第１半導体チップ１８をワイヤ２１で第１リード端子４３に超音波ボンディングする。
次に、図６（ｂ）に示すように、第２貫通孔４４を有する第２マウントベッド４６と、第２マウントベッド４６から一方向に延伸し、グランド端子となる第２リード端子４７ａと、第２リード端子４７ａと平行に配置された第２リード端子４７ｂ、４７ｃ、４７ｄ、４７ｅとを有する第２リードフレーム５２を用意する。第２リード端子４７ａ〜４７ｅは、タイバー５３で連接されている。
次に、第２マウントベッド４６に、第２光半導体素子１４および第２半導体チップ１９を、導電性接着剤を用いてマウントし、第２光半導体素子１４と第２半導体チップ１９の出力端子をワイヤ２２で超音波ボンディングし、第２半導体チップ１９をワイヤ２３で第２リード端子４７に超音波ボンディングする。
次に、図７（ａ）に示すように、第１リードフレーム５０の全面に、絶縁材２４として、絶縁性ペーストを塗布する。
次に、第１リードフレーム５０の上方に、第２リードフレーム５２を第１リードフレーム５０と重なるように位置合わせして配置し、第２リードフレーム５２を降下させ、絶縁材２４を介して第１リードフレーム５０と、第２リードフレーム５２とを互いに反対向き（所謂背中合わせ）に重ね合わせる。
次に、絶縁性ペーストをキュアして、絶縁材２４を介して第１マウントベッド４２、第１リード端子４３およびタイバー５１と、第１マウントベッド４６、第２リード端子４７およびタイバー５３とをそれぞれ固着する。
次に、図７（ｂ）に示すように、第１および第２光半導体素子１１、１４、第１および第２半導体チップ１８、１９、第１および第２マウントベッド４２、4６を、第２光半導体素子１４の発光波長に対して透明な樹脂２５で一体にモールドする。
次に、樹脂２５に樹脂２５ａを嵌着した後、ダイバー５１、５３をカットすることにより、光半導体装置４０が得られる。
以上説明したように、本実施例の光半導体装置４０は、第１および第２リードフレーム５０、５２を互いに反対向きに重ね合わせている。
その結果、第１光半導体素子１１、第１半導体チップ１８に接続されたワイヤ２０、２１と第２マウントベッド４６が接触しないように、第１マウントベッド４２と第２マウントベッド４６を離間する必要がないので、光半導体装置４０の奥行きＤが短縮できる利点がある。
従って、光半導体装置４０の基板への実装面積（Ｄ×Ｗ）を更に低減できる利点がある。更に、リード端子を折り曲げる必要がないので、光半導体装置４０の製造が容易になる利点がある。
ここでは、第１光半導体素子１１が受光素子、第２光半導体素子１４が発光素子である場合について説明したが、第１光半導体素子１１が発光素子、第２光半導体素子１４が受光素子であっても同様である。
また、第１光半導体素子１１および第２光半導体素子１４の両方を、受光素子または発光素子とすることも可能である。
本発明の実施例３に係る光半導体装置について、図８を用いて説明する。図８は光半導体装置を示す図で、図８（ａ）はその平面図、図８（ｂ）は図８（ａ）のＥ−Ｅ線に沿って切断し矢印方向に眺めた断面図、図８（ｃ）は図８（ａ）のＦ−Ｆ線に沿って切断し矢印方向に眺めた断面図である。
本実施例において、上記実施例１と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。
本実施例が実施例１と異なる点は、第１および第２マウントベッドが互いに重ならないようにして、第１および第２のリードフレームを、互いに同じ向きに重ね合わせたことにある。
即ち、図８に示すように、本実施例の光半導体装置６０は、第１光半導体素子１１が発光面または受光面を上側にして載置された第１マウントベッド６２と、第１マウントベッド６２の周りに配置され、第１光半導体素子１１に第１接続導体を介して電気的に接続された複数の第１リード端子６３と、第１マウントベッド６２に沿って、第１リード端子６３に重ねられ、電気的に絶縁されて第１リード端子６３に固着されるとともに、第２光半導体素子１４が発光面または受光面を上側にして載置され、第１マウントベッド６２および第１リード端子６３の端部に対応する部位が切り欠かれた第２マウントベッド６６と、第１リード端子６３に沿って、第２マウントベッド６６の周りに配置され、第２光半導体素子１４に第２接続導体を介して電気的に接続されるとともに、第１リード端子６３に重ねられ、電気的に絶縁されて第１リード端子６３に固着された複数の第２リード端子６７と、を具備している。
次に、光半導体装置６０の製造方法について説明する。図９および図１０は、光半導体装置６０の製造工程を順に示す図である。
図９（ａ）に示すように、第１マウントベッド６２と、第１マウントベッド６２から一方向に延伸し、グランド端子となる第１リード端子６３ｅと、第１リード端子６３ｅと平行に配置された第１リード端子６３ａ、６３ｂ、６３ｃ、６３ｄとを有する第１リードフレーム７０を用意する。第１リード端子６３ａ〜６３ｅは、タイバー７１で連接されている。
次に、第１マウントベッド６２に、第１光半導体素子１１および第１半導体チップ１８を、導電性接着剤を用いてマウントし、第１光半導体素子１１と第１半導体チップ１８の信号入力端子をワイヤ２０で超音波ボンディングし、第１半導体チップ１８をワイヤ２１で第１リード端子６３に超音波ボンディングする。
次に、図９（ｂ）に示すように第１マウントベッド６２および第１リード端子６３の端部に対応する部位６６ａが切り欠かれた第２マウントベッド６６と、第２マウントベッド６６から一方向に延伸し、グランド端子となる第２リード端子６７ａと、第２リード端子６７ａと平行に配置された第２リード端子６７ｂ、６７ｃ、６７ｄ、６７ｅとを有する第２リードフレーム７２を用意する。第２リード端子６７ａ〜６７ｅは、タイバー７３で連接されている。
次に、第２マウントベッド６６に、第２光半導体素子１４および第２半導体チップ１９を、導電性接着剤を用いてマウントし、第２光半導体素子１４と第２半導体チップ１９の出力端子をワイヤ２２で超音波ボンディングし、第２半導体チップ１９をワイヤ２３で第２リード端子６７に超音波ボンディングする。
次に、図１０（ａ）に示すように、第１リードフレーム７０の第１リード端子６３に、絶縁材２４として絶縁性ペーストを、先端部を除いて塗布する。
次に、第１リードフレーム７０の上方に、第２リードフレーム７２を第１リードフレーム７０と重なるように位置合わせして配置し、第２リードフレーム７２を降下させ、絶縁材２４を介して第１リードフレーム７０と、第２リードフレーム７２とを互いに同じ向きに重ね合わせる。
次に、絶縁性ペーストをキュアして、絶縁材２４を介して第１リード端子６３およびタイバー７１と、第２リード端子６７およびタイバー７３とを固着する。
次に、図１０（ｂ）に示すように、第１および第２光半導体素子１１、１４、第１および第２半導体チップ１８、１９、第１および第２マウントベッド６２、６６を、第２光半導体素子１４の発光波長に対して透明な樹脂２５で一体にモールドする。
次に、樹脂２５に樹脂２５ａを嵌着した後、ダイバー７１、７３をカットすることにより、光半導体装置６０が得られる。
以上説明したように、本実施例の光半導体装置６０は、第１マウントベッド６２および第１リード端子６３の端部に対応する部位が切り欠かれた第２マウントベッド６６を有し、第１光半導体素子１１の発光面または受光面が第２マウントベッド６６に遮られないように、第２マウントベッド６６を第１リード端子６３に重ねている。
その結果、第１マウントベッド６２からワイヤ２０、２１までの高さの確保が不要になるので、光半導体装置６０の奥行きＤが更に短縮できる利点がある。従って、光半導体装置４０の基板への実装面積（Ｄ×Ｗ）を更に低減できる利点がある。
本発明の実施例１に係る光半導体装置を示す図で、図１（ａ）はその平面図、図１（ｂ）は図１（ａ）のＡ−Ａ線に沿って切断し矢印方向に眺めた断面図、図１（ｃ）は図１（ａ）のＢ−Ｂ線に沿って切断し矢印方向に眺めた断面図。 本発明の実施例１に係る光半導体装置の外観を示す斜視図。 本発明の実施例１に係る光半導体装置の製造工程を順に示す図。 本発明の実施例１に係る光半導体装置の製造工程を順に示す図。 本発明の実施例２に係る光半導体装置を示す図で、図２（ａ）はその平面図、図２（ｂ）は図２（ａ）のＣ−Ｃ線に沿って切断し矢印方向に眺めた断面図、図５（ｃ）は図５（ａ）のＤ−Ｄ線に沿って切断し矢印方向に眺めた断面図。 本発明の実施例２に係る光半導体装置の製造工程を順に示す図。 本発明の実施例１に係る光半導体装置の製造工程を順に示す図。 本発明の実施例３に係る光半導体装置を示す図で、図８（ａ）はその平面図、図８（ｂ）は図８（ａ）のＥ−Ｅ線に沿って切断し矢印方向に眺めた断面図、図８（ｃ）は図８（ａ）のＦ−Ｆ線に沿って切断し矢印方向に眺めた断面図。 本発明の実施例３に係る光半導体装置の製造工程を順に示す図。 本発明の実施例３に係る光半導体装置の製造工程を順に示す図。
符号の説明
１０、４０、６０ 光半導体装置
１１ 第１光半導体素子
１４ 第２光半導体素子
１２、４２、６２ 第１マウントベッド
１６、４６、６６ 第２マウントベッド
１３、４３、６３ 第１リード端子
１７、４７、６７ 第２リード端子
１５ 貫通孔
１８ 第１半導体チップ
１９ 第２半導体チップ
２０、２１、２２、２３ ワイヤ
２４ 絶縁材
２５、２５ａ 樹脂
２６、２８ 光
２７、２９ スリーブ
３０、５０、７０ 第１リードフレーム
３２、５２、７２ 第２リードフレーム
３１、３３、５１、５３、７１、７３ タイバー
３４ 折り曲げ部
４１、４４ 第１、第２貫通孔

Claims (5)

  1. 第１光半導体素子が載置された第１マウントベッドと、
    前記第１マウントベッドの周りに配置され、前記第１光半導体素子に第１接続導体を介して電気的に接続された複数の第１リード端子と、
    前記第１マウントベッドに沿って、前記第１光半導体素子に対して所定の間隔を有して配置されるとともに、第２光半導体素子が載置され、前記第１光半導体素子の発光面または受光面に対応する部位に貫通孔を有する第２マウントベッドと、
    前記第１リード端子に沿って、前記第２マウントベッドの周りに配置され、前記第２光半導体素子に第２接続導体を介して電気的に接続されるとともに、前記第１リード端子に重なるように折り曲げられ、電気的に絶縁されて前記第１リード端子に固着された複数の第２リード端子と、
    を具備することを特徴とする光半導体装置。
  2. 第１貫通孔を有し、発光面または受光面が前記第１貫通孔を跨ぐように第１光半導体素子が載置された第１マウントベッドと、
    前記第１マウントベッドの周りに配置され、前記第１光半導体素子に第１接続導体を介して電気的に接続された複数の第１リード端子と、
    前記第１マウントベッドに沿って、前記第１光半導体素子に対して反対の面に重ねられ、電気的に絶縁されて前記第１マウントベッドに固着されるとともに、第２光半導体素子が載置され、前記第１光半導体素子に対応する部位に前記第１貫通孔を露出する第２貫通孔を有する第２マウントベッドと、
    前記第１リード端子に沿って、前記第２マウントベッドの周りに配置され、前記第２光半導体素子に第２接続導体を介して電気的に接続されるとともに、前記第１リード端子に重ねられ、電気的に絶縁されて前記第１リード端子に固着された複数の第２リード端子と、
    を具備することを特徴とする光半導体装置。
  3. 第１光半導体素子が載置された第１マウントベッドと、
    前記第１マウントベッドの周りに配置され、前記第１光半導体素子に第１接続導体を介して電気的に接続された複数の第１リード端子と、
    前記第１マウントベッドに沿って、前記第１リード端子に重ねられ、電気的に絶縁されて前記第１リード端子に固着されるとともに、第２光半導体素子が載置され、前記第１マウントベッドおよび前記第１リード端子の端部に対応する部位が切り欠かれた第２マウントベッドと、
    前記第１リード端子に沿って、前記第２マウントベッドの周りに配置され、前記第２光半導体素子に第２接続導体を介して電気的に接続されるとともに、前記第１リード端子に重ねられ、電気的に絶縁されて前記第１リード端子に固着された複数の第２リード端子と、
    を具備することを特徴とする光半導体装置。
  4. 前記第１光半導体素子および前記第２光半導体素子のうちの一方が受光素子であり、他方が発光素子であることを特徴とする請求項１乃至請求項３に記載の光半導体装置。
  5. 前記受光素子を有するマウントベッドに、前記受光素子の出力信号を処理する第１半導がチップ載置され、前記発光素子を有するマウントベッドに、前記発光素子を駆動する第２半導体チップが載置されていることを特徴とする請求項４に記載の光半導体装置。
JP2008184081A 2008-07-15 2008-07-15 光半導体装置 Pending JP2010027689A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008184081A JP2010027689A (ja) 2008-07-15 2008-07-15 光半導体装置
US12/500,027 US20100012953A1 (en) 2008-07-15 2009-07-09 Optical semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008184081A JP2010027689A (ja) 2008-07-15 2008-07-15 光半導体装置

Publications (1)

Publication Number Publication Date
JP2010027689A true JP2010027689A (ja) 2010-02-04

Family

ID=41529509

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008184081A Pending JP2010027689A (ja) 2008-07-15 2008-07-15 光半導体装置

Country Status (2)

Country Link
US (1) US20100012953A1 (ja)
JP (1) JP2010027689A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103649697B (zh) * 2012-04-23 2017-02-15 雷特龙有限公司 一体型光传感器组件
CN104821306A (zh) * 2015-04-28 2015-08-05 上海凯虹科技电子有限公司 超小型封装方法及封装体
US10811400B2 (en) * 2018-09-28 2020-10-20 Apple Inc. Wafer level optical module

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09148620A (ja) * 1995-09-20 1997-06-06 Sharp Corp 光反射型検出器及びその製造方法
JP4205105B2 (ja) * 2006-01-04 2009-01-07 株式会社東芝 携帯電子機器

Also Published As

Publication number Publication date
US20100012953A1 (en) 2010-01-21

Similar Documents

Publication Publication Date Title
JP5757852B2 (ja) 撮像モジュールおよび撮像ユニット
US8017436B1 (en) Thin substrate fabrication method and structure
KR20040002752A (ko) 카메라 모듈 및 그 제조 방법
US20070102712A1 (en) Optical Semiconductor Device and method for Manufacturing the Same
KR20100060681A (ko) 이미지 센서용 반도체 패키지 및 그 제조 방법
JP2009246343A (ja) 半導体発光装置およびその製造方法
JP4028101B2 (ja) 半導体装置
JP2007012895A (ja) 回路装置およびその製造方法
JP2010027689A (ja) 光半導体装置
CN102804363B (zh) 半导体装置及半导体装置的制造方法
JP2007150045A (ja) 半導体装置
JP4918391B2 (ja) 半導体装置
JP7240148B2 (ja) 光結合装置
JP2001308388A (ja) チップ型発光素子
JP2018074256A (ja) 電子素子実装用基板および電子装置
JP2006173197A (ja) 光半導体素子及び光半導体装置並びに光半導体素子の製造方法
JP2008091671A (ja) 光結合装置
JP2014146846A (ja) チップ型発光素子
JP7413217B2 (ja) 半導体装置
JP6184106B2 (ja) 固体撮像素子用中空パッケージ、固体撮像素子及び固体撮像装置
JP5043553B2 (ja) 光半導体モジュール
JP5048627B2 (ja) リードフレーム及び半導体装置
JP2005093495A (ja) 受光素子、これを用いた光結合半導体装置、及びその製造方法
JP2006253360A (ja) 半導体装置の製造方法及び半導体装置
JP2008258530A (ja) 半導体発光装置