JP7171223B2 - 撮像ユニットおよびその製造方法 - Google Patents

撮像ユニットおよびその製造方法 Download PDF

Info

Publication number
JP7171223B2
JP7171223B2 JP2018087519A JP2018087519A JP7171223B2 JP 7171223 B2 JP7171223 B2 JP 7171223B2 JP 2018087519 A JP2018087519 A JP 2018087519A JP 2018087519 A JP2018087519 A JP 2018087519A JP 7171223 B2 JP7171223 B2 JP 7171223B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
imaging unit
substrate
unit according
imaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018087519A
Other languages
English (en)
Other versions
JP2019192884A (ja
Inventor
隆史 岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2018087519A priority Critical patent/JP7171223B2/ja
Application filed by Canon Inc filed Critical Canon Inc
Priority to EP19793883.0A priority patent/EP3787023A4/en
Priority to PCT/JP2019/016760 priority patent/WO2019208415A1/ja
Priority to BR112020021559-7A priority patent/BR112020021559A2/pt
Priority to CN201980039653.1A priority patent/CN112368833B/zh
Publication of JP2019192884A publication Critical patent/JP2019192884A/ja
Priority to US17/075,536 priority patent/US11990495B2/en
Priority to JP2022175968A priority patent/JP7418095B2/ja
Application granted granted Critical
Publication of JP7171223B2 publication Critical patent/JP7171223B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10151—Sensor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Camera Bodies And Camera Details Or Accessories (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Description

本発明は撮像素子を用いた撮像ユニットに関する。
従来、デジタルカメラに用いられる撮像素子の構成として、セラミックやプラスチックで形成された凹状のキャビティー構造のパッケージ内にシリコン基板などから成るセンサチップを実装するものが一般的であった。しかし、パッケージの軽量化・小型化が進み、先行文献１で示すような、ガラスエポキシなどで形成されたプリント基板上にセンサチップを直接に実装する構造である、いわゆるパッケージレス構造が提案されている。
特開２０１５－０１２２１１号公報
ところが、先行文献１に示してあるように、パッケージレス構造では、センサチップとプリント基板とをワイヤボンディングで接続する際に、プリント基板を加熱する必要がある。そのため、プリント基板の一部に部品が配置できる面積が少なくなるという課題があった。
また一方で、センサチップを実装後に電気的な検査をする必要があり、検査用端子をプリント基板上追加で設ける必要があり、基板面積の大型化が課題となる。また、高速クロックで動作する出力線に対して検査端子を設けると、スタブ配線となり、出力信号の品質が低下してしまうという懸念もある。
本発明は、信号品質を低下させることなく、かつ製造工程や検査工程において最適なセンサチップの検査を可能にするパッケージレス構造の撮像ユニットを提供することを目的とする。
上記目的を達成するために、本発明に係る撮像ユニットは、イメージセンサを構成する半導体チップと、前記半導体チップを実装する基板から成る撮像ユニットであって、前記半導体チップを制御するための複数の入力配線と、前記入力配線に接続する複数の第１の電極と、前記入力配線に接続する入力コネクタとを備え、前記基板は前記半導体チップを実装する反対の面において、電子部品を実装するための第１の領域と前記半導体チップの実装に用いる第２の領域とを含み、前記入力コネクタは前記第１の領域に設けられ、前記第１の電極のうち少なくとも１以上は第２の領域に設けられ、前記第１の電極を介して前記半導体チップを駆動可能であることを特徴とする。
本発明によれば、信号品質を低下させることなく、かつ製造工程や検査工程において最適なセンサチップの検査を可能にするパッケージレス構造の撮像ユニットを提供できる。
本発明の実施形態に係る撮像ユニットの構成を示す図である。 本発明の実施形態に係る撮像ユニットの他の構成を示す図である。 本発明の実施形態に係る撮像ユニットの製造フローを示す図である。 本発明の実施形態に係る撮像ユニットのブロック図である。 本発明の実施形態に係る撮像ユニットの他のブロック図である。 本発明の実施形態に係る撮像ユニットの他のブロック図である。 本発明の実施形態に係る撮像ユニットに対する接続構成を示す図である。 本発明の実施形態に係る撮像基板のレイアウトを示す図である。 本発明の実施形態に係る撮像基板の他のレイアウトを示す図である。 本発明の実施形態に係る撮像基板の他のレイアウトを示す図である。 本発明の実施形態に係る撮像基板の他のレイアウトを示す図である。 本発明に係る撮像装置のブロック図である。
以下、各図面を参照しつつ、本発明の実施形態について説明する。なお、全ての図において同一の機能を有するものは同一の数字を付けその繰り返しの説明は省略する。また、各構成要素は実施形態の内容に限定されるものではなく、適宜修正することが可能である。
（第１の実施形態）
図１は、本発明の実施形態の撮像ユニットの構成を概略的に示す図である。
１０１は入射した光に応じて画像信号を出力するセンサチップである。本実施形態において、センサチップ１０１はシリコン基板上に形成されたＣＭＯＳイメージセンサ等の半導体チップである。ただし、これ以外にもＣＣＤセンサやシリコン以外の半導体から成るイメージセンサであってもよい。また、本発明は多数の入出力信号線を備えるセンサチップ１０１の構成に好適であり、光を電気に変換する光電変換部を備える撮像チップに対して信号処理を行う信号処理チップを積層した積層型イメージセンサにおいてより好適である。
１０２は撮像基板である。本実施形態において、撮像基板１０２はプリント基板であり、後述する部品１０３などが配置されている。さらに、撮像基板１０２上の各パターンは金や銅などの電気抵抗の低い金属で形成され、センサチップ１０１とは金線などを用いたワイヤボンディング配線等によって電気的な接続がとられる。なお、撮像基板１０２はセンサチップ１０１を搭載するための安定性を考慮して、リジッド基板が望ましいためガラスエポキシなどで生成されている。だが、本発明はこれに限定せず、プラスチック材料を用いたフレキシブル基板でもよいし、セラミックスと銅配線を用いたＬＴＣＣ（低温同時焼成セラミックス）基板などでもよい。つまり、特定の材料に、銅などの金属配線でパターンが形成され、部品が搭載可能な基板であればよい。また、プリント基板は複数の層からなる基板で、ビア等よって層ごとに導通がとられていれば、異なる材質を組み合わせて用いてもよい。
１０３は電子部品である。電子部品１０３は、センサチップ１０１を動作させるのに必要なコンデンサ・抵抗・コイルなどのディスクリート部品を含む。さらに、センサチップ１０１を動作させるための電源を供給するためのレギュレータやクロック信号を与える発振器などＩＣチップが含まれる。また、センサチップ１０１の状態などを監視する温度計やセンサチップ１０１の固体情報を記憶するメモリなどのセンサチップ１０１を動作させる以外の用途の部品を含んでもよい。また、電子部品１０３は撮像基板１０２のセンサチップ１０１と反対の面上に実装されるのが一般的ではあるが、ノイズ除去用のコンデンサ等は接続端子により近接した方が好ましいため、センサチップ１０１と同一の面に実装するようにしてもよい。
１０４は複数の電気接点を備えるコネクタである。例えば、ボードトゥボード型（ＢｔｏＢ）コネクタであり、撮像基板１０２と、センサチップ１０１から取得する撮像信号を処理する信号処理チップを備える外部の基板との間で、電源や信号のやりとりをするための部品で、各種信号がまとめて接続される。なお、コネクタの種類としてはフレキシブル基板を接続するためのコネクタであってもよい。また、コネクタの１０４は撮像基板１０２においてセンサチップ１０１とは反対の面上に実装される。また、外部基板と接続する必要のある端子数が、センサチップ１０１の機能の増加に伴い増加すると、コネクタ１０４のサイズも大型化してしまう。このような場合には複数のコネクタ１０４を用いて外部の基板と接続することが好ましい。
図１にて、撮像基板１０２上において矢印１０５で示した範囲は、センサチップ１０１の背面部と略一致する領域で、部品１０３やコネクタ１０４が配置される部品領域を示している。また、矢印１０６で示した範囲は、部品領域１０５の周囲の領域であり、電子部品１０３やコネクタ１０４が配置されない禁止領域を示している。センサチップ１０１を駆動するためには多数の部品が必要であり、狭い範囲に近接して高密度に実装する必要がある。しかし、撮像基板１０２は熱等により変形する場合もあり、変形の影響の大きい周辺部には電子部品１０３を実装せずに、センサチップ１０１の裏面付近に実装することが好ましい。なお、本実施形態において、部品領域１０５は第１の領域に相当し、禁止領域１０６は第２の領域に相当する。なお、後述するが禁止領域１０６に対応する領域の反対の面にワイヤボンディングパッド１０７を設けることが好ましい。
ここで、図２を用いて、本発明の実施形態の撮像ユニットの構成であって、図１とは異なる構成を説明する。図２（ａ）は、部品領域１０５がセンサチップ１０１の背面部より大きくなっている。例えば、センサチップ１０１を駆動するための部品１０３の点数が多くまたはサイズが大きい場合の構成である。図２（ｂ）はさらに部品領域１０５が大きくなり、ワイヤボンディングパッド１０７が配置された領域よりも更に大きな領域となっている。この場合でも、ワイヤボンディングパッド１０７の加熱や製造時の撮像基板１０２の押さえができればよく、本発明では部品領域１０５の大きさに限定されない。部品領域１０５、禁止領域１０６はセンサチップ１０１の大きさや部品１０３の数などに応じて決定される。
図１の説明にもどる。１０７はセンサチップ１０１と撮像基板１０２を金線等のワイヤボンディングなどで接続するためのワイヤボンディングパッドである。具体的には、撮像基板１０２の表面に金メッキなどの表面処理で形成された電極である。ワイヤボンディングパッド１０７は、撮像基板１０２上において、センサチップ１０１と同じ面に配置される。
１０８はチェックパッド（以下、ＣＰと称することがある）であり、ワイヤボンディングパッド１０７と同様に撮像基板１０２の表面の層に金、銅、アルミニウムもしくは半田メッキなどの処理で形成された電極である。ＣＰ１０８は撮像基板１０２上において、コネクタ１０４などと同じ面に配置される。
また、撮像基板１０２上において矢印１０６で示した範囲は、ワイヤボンディング時にワイヤボンディングパッド１０７を加熱するのに、ヒータ等を当接させるための加熱領域である。また、ワイヤボンディングパッド１０７の加熱用途以外にも、撮像ユニットの製造時に撮像基板１０２を固定して位置決めするためにも用いられる。つまり、禁止領域１０６は固定用の押さえ等が当接するために必要な面積を有していればよい。なお、禁止領域１０６の面積が大きければ大きいほど、撮像基板１０２の外形が大きくなるか、部品が配置できる部品領域１０５が小さくなってしまう。そのため、より具体的には、撮像基板１０２の外周よりも１ｍｍ～８ｍｍ程度内側に入った領域が望ましい。部品領域１０５は、センサチップ１０１の外周と同じ領域か、０ｍｍ～５ｍｍ程度、センサチップ１０１より内側に入った基板外周部の領域であることが望ましい。なお、禁止領域１０６は撮像基板１０２の外周の４辺に沿って周囲に配置することが望ましいが、必ずしもこれに限られない。例えば、撮像基板１０２の外周に沿った１辺または２辺に設けてもよいし、それぞれの面積は固定用の押さえを当接可能であれば、異なる面積であってもよい、それぞれの形状を異ならせてもよい。
１０９はセンサチップ１０１を封止するためのカバーガラスである。カバーガラス１０９は反射防止コートや赤外カットコートなどが形成されている。また、カバーガラス１０９には光学ローパスフィルタの効果を持たせる構成としてもよい。１１０は枠でありワイヤボンディングパッド１０７の外周に形勢される。枠１１０は撮像基板１０２およびカバーガラス１０９に接着され、センサチップ１０１を封止する。なお、枠１１０の側面は撮像基板１０２に対して垂直形状である必要はなく、側面の反射を抑えるために所定の傾斜を持って形成される。また、枠１１０は樹脂等で形成されるが、セラミック材料もしくは金属材料またはこれらを組み合わせた材料で形成してもよい。さらに、枠１１０は後述する撮像装置の本体に固定するための金属等の固定部を有する形状としてもよい。
次に、撮像ユニットの製造フロー（組立）について説明を行う。図３は、本発明の実施形態の撮像ユニットの製造フローを概略的に示す図である。図３（ａ）は撮像基板１０２のみの状態で、部品１０３等は未実装の状態である。図３（ａ）では省略しているが、撮像基板１０２は複数枚の基板を結合した状態で、トレーなどの所定の治具に固定された状態で組立が行われる。撮像基板１０２には前述のように、ワイヤボンディングパッド１０７とＣＰ１０８が表面に形成されている。また、図示しないが、部品１０３を搭載するためのパターンや、各部品同士を接続する配線も形成される。
図３（ｂ）は撮像基板１０２に部品１０３やコネクタ１０４を実装した状態である。各部品は撮像基板１０２上に所定のマスクを用いて、クリーム半田等が塗布され、リフロー工程などの方法で実装される。なお、ワイヤボンディングパッド１０７に対してはスパッタリング法などを用いて、表面処理を行うようにしてもよい。
図３（ｃ）は枠１１０を撮像基板１０２に接着した状態である。接着は光硬化性樹脂等を接着剤として用いて行われるが、これに限られない。図３（ｄ）はセンサチップ１０１を撮像基板１０２に実装した状態である。センサチップ１０１は図示しない接着剤で撮像基板１０２に固定される。図３（ｅ）はセンサチップ１０１とワイヤボンディングパッド１０７をワイヤボンディングで接続した状態である。センサチップ１０１と撮像基板１０２とを接続するワイヤボンディング動作においては、ワイヤボンディングに用いる金属を溶融させるために、センサチップ１０１および撮像基板１０２をヒートステージ上で加熱して行われる。最後に、図３（ｆ）はセンサチップ１０１をカバーガラス１０９で封止して撮像ユニットは組み立てられる。
そして、本実施形態における撮像ユニットは図３に示した製造フローで製造された撮像ユニットに対して、正常動作が可能か否か（電気的に正しい信号を出すこと）を確認する検査を行う。具体的には後述するが、センサチップ１０１に対して電源およびクロックを供給し所定の信号が出力されるかを確認する。想定通りの信号が出力されれば良品となり、出力されなければ不良品として処理される。なお、本実施形態の撮像ユニットに搭載されるセンサチップ１０１は、組立前のウエハ状態でも動作確認がなされる。ウエハ状態の検査内容としては後述する撮像ユニットでの検査と同様である。つまり、センサチップ１０１は２度検査が行われることとなる。これは図３を用いて説明したように、センサチップ１０１はワイヤボンディング時に加熱され、更に組立工程中に様々な部品と接触することとなる。これらの一連度動作において、特に、カバーガラス１０９で封止するまでは、センサチップ１０１は故障する可能性がある。そのため、組立後に正常に動作するかを検査する必要がある。また、キャビティー構造の撮像ユニットの場合には複数の電子部品が実装されたプリント基板に実装する前にカバーガラス１０９で封止されているために、小型のパッケージの段階で実装前の検査が可能である。しかし、パッケージパッケージレス構造の撮像ユニットにおいてカバーガラス１０９で封止したのちに検査する場合にはプリント基板ごとの検査となる。この場合には、センサチップ１０１だけでなく撮像基板１０２やその他の電子部品を含めての検査となるため、撮像ユニットのサイズが比較的大きくなる場合もあり、検査においての簡易な構成が必須となる。
次に図４乃至６を用いて検査に用いるＣＰ１０８に関する回路ブロック図および各要素の接続についての説明を行う。
図４は、本発明の実施形態に係る撮像ユニットの信号関係を概略的に示す図である。４０１はコネクタ１０４のうち入力コネクタである。入力コネクタ４０１はセンサチップ１０１に対して画像を取得するように制御する制御部を備える外部基板と接続するためのコネクタで、センサチップ１０１を駆動するための信号が接続される。本実施形態におけるセンサチップ１０１を駆動するための信号には、クロック信号や同期信号、シリアル通信信号、電源などが含まれる。入力コネクタ４０１から入力される信号は、撮像基板１０２上に配線された入力配線４０２を通じてセンサチップ１０１に入力される。また、センサチップ１０１を駆動する電源回路の一部は、配線４０２の途中にリニアレギュレータ４０３などを配置することで、安定した電源をセンサチップ１０１に供給することが可能となる。なお、必ずしもリニアレギュレータ４０３を用いる必要はなく、入力コネクタ４０１経由で直接的に電源を供給してもよい。なお、入力コネクタ４０１に接続される信号数は約１０本程度である。
４０５はコネクタ１０４のうち出力コネクタである。出力コネクタ４０５はセンサチップ１０１からの出力信号から画像データを生成するための信号処理部を備える外部基板と接続するためのコネクタで、信号出力用のシリアル信号線等が接続される。本実施形態におけるセンサチップ１０１からの出力信号には、各画素からの画素信号だけではなく、出力する画素信号に関連する情報（画素アドレス、画素の属性等）を含み、ヘッダまたはフッダ、同期コード、画像信号取り込み用のクロック信号なども含まれる。さらには、センサチップ１０１が、取得した画像信号を補正処理または演算処理する処理回路を含む場合には処理結果を出力信号として出力してもよい。出力コネクタ４０５へ出力される信号は、撮像基板１０２上に配線された出力配線４０４を通じてセンサチップ１０１より出力される。センサチップ１０１からの信号は伝送の高速性が求められることから、出力配線４０４はＬＶＤＳ規格またはＳＬＶＳ規格に準拠した差動シリアル信号線である。センサチップ１０１の出力が２０チャンネルとして、４０本の信号線が等長に撮像基板１０２上に配線される。
ＣＰ１０８は入力コネクタ４０１とセンサチップ１０１の間の入力配線４０２に対して所定の配線経由で接続される。つまり、入力コネクタに制御部を備える外部基板と接続することなく、ＣＰ１０８を介してセンサチップ１０１を駆動することが可能となる。ＣＰ１０８を用いたセンサチップ１０１の制御の詳細については後述するが、主に撮像ユニットの検査時に入力コネクタ４０１を介さずにセンサチップ１０１での電気的な検査を実行するために用いられる。一方出力配線４０４の差動対配線にはＣＰ１０８は接続しないことが望ましい。これは、センサチップ１０１の出力信号が入力信号に比べて高速信号であるためであり、出力配線４０４にＣＰ１０８を接続すると、スタブ配線となることから、センサチップ１０１の出力信号の信号品質が低下してしまうことを避けるためである。
ここで、図５を用いて、発明の実施形態に係る撮像ユニットの信号関係であって、図４とは異なる構成を説明する。図５においては、リニアレギュレータ４０３とセンサチップ１０１の配線中にもＣＰ１０８が接続される。このような構成をとることにより、リニアレギュレータ４０３で生成する電圧以外の検査用電圧をセンサチップ１０１に入力することが可能となる。リニアレギュレータ４０３はセンサチップ１０１の通常動作用の電圧を供給するための物であるため、それ以外の電圧を用いて検査するためには本構成をとる必要がある。例えば、高電圧または低電圧を印加することによって、検査用の駆動モードで動作させることも可能であるし、また逆バイアスを印加して異常状態での検査も可能となる。ただし、ＣＰ１０８でセンサチップ１０１に入力する電圧が、リニアレギュレータ４０３の定格電圧を超えると、リニアレギュレータ４０３を破壊してしまう。そのため、電圧範囲に制限がかかることとなり、電圧範囲を大きく変えない検査時に本構成が有効である。
次に図６を用いて、発明の実施形態に係る撮像ユニットの信号関係であって、図４および図５とは異なる構成を説明する。図６においては、リニアレギュレータ４０３とセンサチップ１０１の間にスイッチ回路であるスイッチ６０１が配置されている。このような構成をとることで、センサチップ１０１とスイッチ６０１の間のＣＰ１０８から、様々な電圧を外部から印加することが可能となる。図６に示す場合は、スイッチ６０１を介してリニアレギュレータ４０３への外部から印加した電源を分離することが可能になる。そのため、ＣＰ１０８からセンサチップ１０１に印加する電圧をリニアレギュレータ４０３の電源電圧などに制約をうけることなく広範囲に設定できる。スイッチ６０１を制御するための信号や電源は同じくＣＰ１０８などから入力することで実現できる。
図４乃至図６で説明したように、センサチップ１０１の入力信号はＣＰ１０８を接続し、出力信号はＣＰ１０８を接続しないことで、出力信号の信号品質を保ったまま検査に必要な信号をセンサチップ１０１に入力することが可能となる。また、センサチップ１０１の検査に必要な電源を簡易に外部から印加することが可能となる。
次に図７を用いて検査時と通常使用時の各接点の接続関係についての説明を行う。図７は、本発明の実施形態の撮像ユニットの検査時、使用時の接続関係を概略的に示す図である。
図７（ａ）は撮像ユニットの検査時の接続関係を説明した図である。７０１は検査装置のインターフェース基板であり、当該基板に撮像ユニットを取り付けることで検査を行う。インターフェース基板７０１はセンサチップ１０１を駆動するための信号をＣＰ１０８経由で供給し、出力信号を出力コネクタ４０５経由で受けつける。７０２は検査コネクタであり、出力コネクタ４０５と接続される。通常のＢｔｏＢコネクタは結合後の脱落防止のために、くわえ込みを行うが、インターフェース基板７０１には複数の撮像ユニットの取り付け・取り外しを繰り返し行うため、専用のくわえ込みを行わない部品が用いられる。７０３は検査ピンであり、撮像ユニットをインターフェース基板７０１に取り付けると、ＣＰ１０８と接続される。検査ピン７０３は伸び縮み可能な接点で、ピンをＣＰ１０８に押し付けることで良好に導通を確保することが可能となる。検査ピン７０３はセンサチップ１０１を駆動するための信号や電源を供給するために用いられる。
図７（ｂ）は撮像ユニットの通常使用時の接続関係を説明した図である。通常使用時とは、後述する撮像装置などに搭載され、レンズを通して被写体像を撮像するための動作等に用いられる場合を意味する。７０４は出力コネクタ４０５と接続される第１のコネクタで、７０５は入力コネクタと接続される第２のコネクタである。当該撮像ユニットが撮像装置などに組み込まれる場合には第１のコネクタ７０４および第２のコネクタ７０５を通じて、他の基板と接続される。第１のコネクタ７０４および第２のコネクタ７０５は不図示の基板上に実装されているが、それぞれ異なる基板上に実装される。入力コネクタ４０１および出力コネクタ４０５は精密な電子部品ではあるが、量産上の寸法誤差を必ず含む。また、撮像基板１０２への実装精度および撮像基板１０２自体の平坦精度等を積み上げた場合に必ずしも正常に勘合する寸法範囲内に収まらない。そのため、第１のコネクタ７０４および第２のコネクタ７０５を同一の基板上に実装した場合には、お互いの公差によっては正常な勘合を保証することができなくなってしまう。これを回避するためには第１のコネクタ７０４および第２のコネクタ７０５を異なる基板上に配置してそれぞれ接続することが好ましい。なお、公差を吸収可能なフレキシブル基板等の可撓性のある基板であれば同一基板上であってもかまわない。
一方で検査時において、ゴミの付着や静電気破壊を考慮して検査装置への撮像ユニットの取り付けは、自動搬送機などを用いて行われる。この場合に、自動でコネクタを接続するためには、第１のコネクタ７０４および第２のコネクタ７０５は１つの基板上に配置されることが好ましいが、前述の様に両コネクタの勘合が保証されない問題がある。また、異なる基板に配置した場合はフレキシブル基板に配置した場合には、取り付け用の搬送機の構造が複雑になるだけでなく、検査時間が伸びてしまうこととなる。つまり、１つの検査装置で複数の撮像ユニットを検査しようとする場合には、２つのコネクタを使用することができずに生産性を低下させてしまう。
したがって、上述のように、検査時は出力コネクタ４０５のみを使用し、センサチップ１０１の入力はＣＰ１０８を使うことでコネクタが２つ以上ある構成においても、非常に簡易な搬送機で接続を確保することができる。その効果として、短いタクトで安定した検査を行うことができるようになる。
次に図８を用いて、撮像基板１０２での部品領域１０５と領域１０６とＣＰ１０８の平面的な位置関係について説明を行う。図８乃至図１１は、本発明の実施形態の撮像基板のレイアウトを概略的に示す図である。
図８（ａ）ではセンサチップ１０１が搭載される面（表）の撮像基板１０２のレイアウトについて示している。また、図８（ｂ）では部品１０３が配置される面（裏）の撮像基板１０２のレイアウトについて示している。８０１はセンサチップ１０１が配置される領域である。ワイヤボンディングパッド１０７はセンサチップ１０１の周辺に配置される。
撮像基板１０２の各部品が配置される裏面には、入力コネクタ４０１、出力コネクタ４０５、部品１０３などが、部品領域１０５の領域内に配置される。部品領域１０５の外で撮像基板１０２の端部までが領域１０６である。ここでは、撮像素子配置領域８０１をわかりやすくするため、部品１０３が配置される裏面の基板レイアウトにも記したが、実際には、センサチップ配置領域８０１は、部品が配置される面の基板表面には存在しない。また、部品領域１０５は図１で説明のとおり、センサチップ１０１よりも小さい領域として説明を行うが、この構成に限定されない。
前述のとおり、ＣＰ１０８は領域１０６内に配置される。また、図示のとおり、ＣＰ１０８の数に応じて、１辺以上の辺に配置することが最適である。さらに、ＣＰ１０８は撮像素子の短辺側に配置するよりも長辺側に配置した方が、ＣＰ１０８のための領域を多くすることが可能である。
図９はＣＰ１０８の配置に関する他の例で、出力コネクタ４０５の配置方向に対して、対称になる辺にＣＰ１０８を配置している。図９に示す配置をとることで、前述の検査時に検査コネクタ７０２や検査ピン７０３を、撮像ユニットに対して押圧した際に、撮像基板１０２にかかる圧力を均一にすることが可能である。そして、圧力を均一にすることで各部品の破損を回避するだけではなく、各接点の導通の安定性を向上することが可能となる。
図１０はＣＰ１０８の配置に関する他の例で、部品領域１０５の中にも一部を配置している。たとえば図５または図６の配線の場合に、リニアレギュレータの出力の近くにＣＰ１０８を配置することが性能的に望ましい場合がある。このような場合には、部品領域１０５内にＣＰ１０８を配置することが好ましい。ただし、ＣＰ１０８を部品領域に配置すると部品領域１０５で部品１０３を配置できる面積が少なくなってしまう。そのため、ＣＰ１０８を部品領域に配置する場合においても、図示のように領域１０６のＣＰ１０８の方が、領域１０５のＣＰよりも数が多いことが好ましい。
図１１はＣＰ１０８の配置に関する他の例で、ＣＰ１０８を複数列に配置する場合や、千鳥に配置する場合の例である。ただし、図で示すように複数列のＣＰ１０８を配置すると、領域１０６の面積が大きくなり部品領域１０５の面積が小さくなってしまう可能性があるので、領域１０６が十分に広い場合に有効である。
上述したように、ＣＰ１０８のうちの多数を領域１０６に配置することによって、部品領域１０５を適切に配置することが可能になるだけでなく、基板の周辺部分に領域１０６を確保することが可能となる。また、検査時の導通の安定性にも寄与することが可能となる。また、ワイヤボンディング時の加熱や製造時に基板を支持することを適切に実施することが可能となる。
また、ＣＰ１０８を高速な信号線が通る出力コネクタ４０５には配置せず、入力信号のみＣＰ１０８を配置することで、コネクタが２つある場合の検査も可能となり、かつ出力信号品質を落とさずに検査が可能となる。また、リニアレギュレータの電圧に左右されずに、検査に必要な電圧をセンサチップ１０１に供給することが可能となる。
次に、図１２に基づいて、上記で説明した実施の撮像素子を撮像装置であるデジタルカメラに適用した場合の一実施例について詳述する。
図１２において、１２０１は被写体の光学像をセンサチップ１０１に結像させるレンズ部で、レンズ駆動装置１２０２によってズーム制御、フォーカス制御、絞り制御などがおこなわれる。１２０３はメカニカルシャッターでシャッター制御手段１２０４によって制御される。１０１はレンズ部１２０１で結像された被写体を画像信号として取り込むための撮像素子、１２０６は固体撮像素子１２０５より出力される画像信号に各種の補正を行ったり、データを圧縮したりする撮像信号処理回路である。
１２０７はセンサチップ１０１、撮像信号処理回路１２０６に、各種タイミング信号を出力する駆動手段であるタイミング発生回路、１２０９は各種演算と撮像装置全体を制御する制御回路、１２０８は画像データを一時的に記憶する為のメモリである。また、１２１０は記録媒体に記録または読み出しを行うためのインターフェース、１２１１は画像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体、１２１２は各種情報や撮影画像を表示する表示部である。１２１３は被写体の明るさなどを検出する測光装置である。１２１４はフォーカスを検出するための測距装置である。
上述したようにセンサチップ１０１は撮像基板１０２に搭載され、撮像基板１０２はコネクタを介して撮像信号処理回路１２０６やタイミング発生部１２０７が搭載された基板と接続される。
次に、前述の構成における撮影時のデジタルカメラの動作について説明する。
メイン電源がオンされると、コントロール系の電源がオンし、更に撮像信号処理回路１２０６などの撮像系回路の電源がオンされる。
それから、図示しないレリーズボタンが押されると、測距装置１２１４から出力された信号をもとに、高周波成分を取り出し被写体までの距離の演算を制御回路１２０９で行う。その後、レンズ駆動装置１２０２によりレンズ部を駆動して合焦か否かを判断し、合焦していないと判断した時は、再びレンズ部を駆動し測距を行う。
そして、合焦が確認された後に撮影動作が開始する。
撮影動作が終了すると、センサチップ１０１から出力された画像信号は撮像信号処理回路１２０６で信号処理をされ、制御回路１２０９によりメモリ１２０８に書き込まれる。メモリ１２０８に蓄積されたデータは、制御回路１２０９の制御により記録媒体制御Ｉ／Ｆ部１２１０を通り半導体メモリ等の着脱可能な記録媒体１２１１に記録される。
また、外部Ｉ／Ｆ部１２１０を通り直接コンピュータ等に入力して画像の加工を行ってもよい。
（その他の実施形態）
各実施形態で説明した撮像ユニットおよび撮像装置は様々なアプリケーションに適用可能である。例えば、撮像ユニットは可視光以外にも赤外光、紫外光、Ｘ線等の光のセンシングに用いることが可能である。また、撮像装置はデジタルカメラに代表されるが他にも、スマートフォン等のカメラ付携帯電話、監視カメラ、ゲーム機器等にも適用可能である。さらに、内視鏡や血管撮像を行う医療機器や、肌や頭皮を観察する美容機器、スポーツやアクション動画を撮像するためのビデオカメラに適用できる。そして、交通や船舶監視やドライブレコーダー等の交通目的カメラ、天体観測や検体観察等の学術用途カメラ、カメラ付き家電製品、マシンビジョン等にも適用可能である。特にマシンビジョンとして、工場等におけるロボットには限られず、農業や漁業での活用も可能である。
また、上記実施形態に示した撮像装置の構成は、一例を示したものであり、本発明を適用可能な撮像装置は、図１に示した構成に限定されるものではない。また、撮像装置の各部の回路構成も、各図に示した構成に限定されるものではない。
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
１０１ センサチップ
１０２ 撮像基板
１０３ 部品
１０４ コネクタ
１０５ 部品領域
１０６ 禁止領域
１０７ ワイヤボンディングパッド
１０８ チェックパッド
１０９ カバーガラス
１１０ 枠

Claims (18)

  1. イメージセンサを構成する半導体チップと、前記半導体チップを実装する基板から成る撮像ユニットであって、
    前記半導体チップを制御するための複数の入力配線と、
    前記入力配線に接続する複数の第１の電極と、
    前記入力配線に接続する入力コネクタとを備え、
    前記基板は前記半導体チップを実装する反対の面において、電子部品を実装するための第１の領域と前記半導体チップの実装に用いる第２の領域とを含み、
    前記入力コネクタは前記第１の領域に設けられ、前記第１の電極のうち少なくとも１以上は第２の領域に設けられ、
    前記第１の電極を介して前記半導体チップを駆動可能であることを特徴とする撮像ユニット。
  2. 前記半導体チップからの画像信号を出力するための出力配線に接続する出力コネクタをさらに備える請求項１に記載の撮像ユニット。
  3. 前記出力コネクタに接続する出力配線は高速信号を伝送するための差動対配線であることを特徴とする請求項２に記載の撮像ユニット。
  4. 前記入力コネクタまたは前記出力コネクタはボードトゥボード型のコネクタであることを特徴とする請求項２または３に記載の撮像ユニット。
  5. 前記基板は半導体チップを実装する面において前記半導体チップとワイヤボンディング接続を行うための第２の電極を備え、
    前記第２の電極は、前記第２の領域に対応する反対の面に設けられることを特徴とする請求項１乃至４のいずれか１項に記載の撮像ユニット。
  6. 前記第１の領域は、前記半導体チップが実装されている領域を反対の面に対応させた領域と略一致することを特徴とする請求項１乃至５のいずれか１項に記載の撮像ユニット。
  7. 前記入力コネクタと前記半導体チップを接続する配線中に一つ以上の電源回路を備え、
    前記第１の電極は前記電源回路と前記半導体チップの間および前記電源回路と前記入力コネクタの間の配線に接続されることを特徴とする請求項１乃至６のいずれか１項に記載の撮像ユニット。
  8. 前記第１の電極が接続する前記電源回路と前記半導体チップの間の配線はスイッチ回路を備えることを特徴とする請求項７に記載の撮像ユニット。
  9. 前記第２の領域は前記基板の外周部に設けられていることを特徴とする請求項１乃至８のいずれか１項に記載の撮像ユニット。
  10. 前記第２の領域は前記半導体チップのワイヤボンディング接続を行うための加熱領域であることを特徴とする請求項１乃至９のいずれか１項に記載の撮像ユニット。
  11. 前記第１の領域および前記第２の領域の夫々に第１の電極を備え、
    前記第１の領域に備えられた前記第１の電極の数は前記第２の領域に備えられた前記第１の電極の数よりも少ないことを特徴とする請求項１乃至１０のいずれか１項に記載の撮像ユニット。
  12. 前記第１の電極は、前記基板の周辺部の４辺のうちの２辺に配置されることを特徴とする請求項１から請求項１１のいずれか１項に記載の撮像ユニット。
  13. 前記第１の電極は、前記基板の周辺部の４辺のうちの長い辺に配置されることを特徴とする請求項１から請求項１１のいずれか１項に記載の撮像ユニット。
  14. 前記入力コネクタは、前記半導体チップに対して画像を取得するように制御する制御部と接続するためのコネクタであって、前記半導体チップを駆動するための信号が接続されることを特徴とする請求項１から１３のいずれか１項に記載の撮像ユニット。
  15. 前記制御部との間で接続される信号は、クロック信号、同期信号、シリアル通信信号、電源の少なくとも１つが含まれることを特徴とする請求項１４に記載の撮像ユニット。
  16. イメージセンサを構成する半導体チップと、前記半導体チップを実装する基板から成る撮像ユニットの製造方法であって、
    前記半導体チップを制御するための複数の入力配線に対して接続する、複数の第１の電極を基板外周部に設けるステップと、
    前記半導体チップを制御するための複数の入力配線に対して接続する、入力コネクタを設けるステップと、
    電子部品を前記基板における第１の領域に実装するためステップと、
    前記第１の領域と異なり前記第１の電極が設けられた第２の領域を用いて前記半導体チップを実装するステップとを含み、
    前記第１の電極を介して前記半導体チップを駆動可能にすることを特徴とする撮像ユニットの製造方法。
  17. 前記半導体チップが実装された基板をカバーガラスで封止するステップと、
    前記カバーガラスで封止された状態で前記半導体チップを検査する検査ステップとを更に含み、
    前記検査ステップは前記第１の電極を用いて前記半導体チップを制御することを特徴とする請求項１６に記載の撮像ユニットの製造方法。
  18. イメージセンサを構成する半導体チップと、前記半導体チップを実装する基板と、
    前記半導体チップを制御するための複数の入力配線と、
    前記入力配線に接続する複数の第１の電極と、
    前記入力配線に接続する入力コネクタとを備え、
    前記基板は前記半導体チップを実装する反対の面において、電子部品を実装するための第１の領域と前記半導体チップの実装に用いる第２の領域とを含み、
    前記入力コネクタは前記第１の領域に設けられ、前記第１の電極のうち少なくとも１以上は第２の領域に設けられ、
    前記第１の電極を介して前記半導体チップを駆動可能である撮像ユニットを備えることを特徴とする撮像装置。
JP2018087519A 2018-04-27 2018-04-27 撮像ユニットおよびその製造方法 Active JP7171223B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2018087519A JP7171223B2 (ja) 2018-04-27 2018-04-27 撮像ユニットおよびその製造方法
PCT/JP2019/016760 WO2019208415A1 (ja) 2018-04-27 2019-04-19 撮像ユニットおよびその製造方法
BR112020021559-7A BR112020021559A2 (pt) 2018-04-27 2019-04-19 Unidade de captura de imagem e método para a fabricação da mesma
CN201980039653.1A CN112368833B (zh) 2018-04-27 2019-04-19 图像拍摄单元及其制造方法和图像拍摄装置
EP19793883.0A EP3787023A4 (en) 2018-04-27 2019-04-19 IMAGING UNIT AND METHOD OF MANUFACTURING IT
US17/075,536 US11990495B2 (en) 2018-04-27 2020-10-20 Image capturing unit and method for manufacturing the same
JP2022175968A JP7418095B2 (ja) 2018-04-27 2022-11-02 撮像ユニットおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018087519A JP7171223B2 (ja) 2018-04-27 2018-04-27 撮像ユニットおよびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022175968A Division JP7418095B2 (ja) 2018-04-27 2022-11-02 撮像ユニットおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2019192884A JP2019192884A (ja) 2019-10-31
JP7171223B2 true JP7171223B2 (ja) 2022-11-15

Family

ID=68294859

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018087519A Active JP7171223B2 (ja) 2018-04-27 2018-04-27 撮像ユニットおよびその製造方法
JP2022175968A Active JP7418095B2 (ja) 2018-04-27 2022-11-02 撮像ユニットおよびその製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022175968A Active JP7418095B2 (ja) 2018-04-27 2022-11-02 撮像ユニットおよびその製造方法

Country Status (6)

Country Link
US (1) US11990495B2 (ja)
EP (1) EP3787023A4 (ja)
JP (2) JP7171223B2 (ja)
CN (1) CN112368833B (ja)
BR (1) BR112020021559A2 (ja)
WO (1) WO2019208415A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11817397B2 (en) * 2020-12-21 2023-11-14 Advanced Semiconductor Engineering, Inc. Semiconductor device package

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268602A (ja) 2004-03-19 2005-09-29 Mitsubishi Electric Corp 位相配線構造
WO2015099140A1 (ja) 2013-12-27 2015-07-02 株式会社ニコン 撮像ユニット及び撮像装置
JP2017037204A (ja) 2015-08-11 2017-02-16 キヤノン株式会社 電子部品実装部への異物混入を防止する構成を有する電子機器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03241842A (ja) * 1990-02-20 1991-10-29 Fujitsu Ltd 回路基板の加熱方法
JP3507251B2 (ja) * 1995-09-01 2004-03-15 キヤノン株式会社 光センサｉｃパッケージおよびその組立方法
JP4139051B2 (ja) * 2000-06-28 2008-08-27 富士フイルム株式会社 リニアイメージセンサチップおよびリニアイメージセンサ
KR101070921B1 (ko) * 2006-10-19 2011-10-06 삼성테크윈 주식회사 이미지 센서용 칩 패키지 및 그 제조방법
JP4384198B2 (ja) * 2007-04-03 2009-12-16 シャープ株式会社 固体撮像装置およびその製造方法、電子情報機器
JP5269157B2 (ja) * 2011-07-22 2013-08-21 キヤノン株式会社 撮像装置
JP5844580B2 (ja) * 2011-09-05 2016-01-20 浜松ホトニクス株式会社 固体撮像素子及び固体撮像素子の実装構造
JP2015012211A (ja) 2013-07-01 2015-01-19 株式会社ニコン 撮像ユニット及び撮像装置
CN105657296B (zh) * 2014-10-11 2019-12-24 意法半导体有限公司 具有互连层间隙的图像感测设备及相关方法
CN107710729A (zh) * 2016-01-28 2018-02-16 奥林巴斯株式会社 摄像单元、摄像模块以及内窥镜
JP6780277B2 (ja) * 2016-03-29 2020-11-04 株式会社ニコン 基板
JP2018087519A (ja) 2016-11-29 2018-06-07 株式会社ヴァレオジャパン スクロール型圧縮機

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268602A (ja) 2004-03-19 2005-09-29 Mitsubishi Electric Corp 位相配線構造
WO2015099140A1 (ja) 2013-12-27 2015-07-02 株式会社ニコン 撮像ユニット及び撮像装置
JP2017037204A (ja) 2015-08-11 2017-02-16 キヤノン株式会社 電子部品実装部への異物混入を防止する構成を有する電子機器

Also Published As

Publication number Publication date
US11990495B2 (en) 2024-05-21
CN112368833B (zh) 2024-05-17
JP2022190051A (ja) 2022-12-22
CN112368833A (zh) 2021-02-12
JP7418095B2 (ja) 2024-01-19
JP2019192884A (ja) 2019-10-31
WO2019208415A1 (ja) 2019-10-31
EP3787023A1 (en) 2021-03-03
BR112020021559A2 (pt) 2021-01-19
EP3787023A4 (en) 2022-03-09
US20210036044A1 (en) 2021-02-04

Similar Documents

Publication Publication Date Title
US7527990B2 (en) Solid state imaging device and producing method thereof
JP2007281929A (ja) 固体撮像装置およびその製造方法
JP5730678B2 (ja) 撮像装置及びこれを用いた電子機器
JP7418095B2 (ja) 撮像ユニットおよびその製造方法
JP2004242166A (ja) 光モジュール及びその製造方法並びに電子機器
JP6357784B2 (ja) 撮像ユニット及び撮像装置
WO2018193531A1 (ja) 内視鏡、撮像モジュール、および撮像モジュールの製造方法
JP2005292242A (ja) 撮像装置および撮像装置の製造方法
TWI746620B (zh) 相機模組、製造方法及電子機器
CN107948495B (zh) 一种分区成像感光芯片及摄像模组、摄像装置
JP4698877B2 (ja) 撮像装置
JP5158895B2 (ja) 撮像装置
TWI543613B (zh) 影像感測模組
JP2006245359A (ja) 光電変換装置及びその製造方法
JP2006269784A (ja) 撮像装置
JP6777118B2 (ja) 撮像ユニット及び撮像装置
WO2024009694A1 (ja) 半導体装置、電子機器および半導体装置の製造方法
JP6990317B2 (ja) 撮像ユニット及び撮像装置
TWI307806B (en) Compact camera module
JP2024074533A (ja) 電子部品および機器
JP2002334976A (ja) 半導体装置の製造方法
JPH1033475A (ja) 内視鏡用撮像ユニット
JP2016048814A (ja) 半導体装置、固体撮像素子、周辺ｉｃ装置、撮像装置、並びに電子機器
JP2006034458A (ja) 固体撮像装置
JPH04117940A (ja) 電子内視鏡撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221102

R151 Written notification of patent or utility model registration

Ref document number: 7171223

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151