JP2010153517A - リードフレーム連続成形体、パッケージ本体連続成形体及び半導体装置の製造方法 - Google Patents

リードフレーム連続成形体、パッケージ本体連続成形体及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2010153517A
JP2010153517A JP2008328864A JP2008328864A JP2010153517A JP 2010153517 A JP2010153517 A JP 2010153517A JP 2008328864 A JP2008328864 A JP 2008328864A JP 2008328864 A JP2008328864 A JP 2008328864A JP 2010153517 A JP2010153517 A JP 2010153517A
Authority
JP
Japan
Prior art keywords
frame
peripheral wall
lead frame
molded body
bottom plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008328864A
Other languages
English (en)
Inventor
Kenichi Shirasaka
健一 白坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2008328864A priority Critical patent/JP2010153517A/ja
Publication of JP2010153517A publication Critical patent/JP2010153517A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

【課題】プリモールドタイプのパッケージにあって内部に収納される半導体チップを有効に電磁シールドするとともに、限られたスペース内の折り曲げ加工でも端子部等を高精度に位置決めすることができ、小型化に有利とする。
【解決手段】モールド樹脂体の一端部側に周壁部の上端面に露出される導通フレーム部26が設けられ、隣接状態で列をなす各リードフレーム5の列毎に、該列に沿って導通フレーム部26を連結状態としてなる支持フレーム部31が形成され、該支持フレーム部31の導通フレーム部26の片側に、自身のリードフレーム5に属するステージ部21が連結フレーム部25を介して接続され、反対側に、隣の列のリードフレーム5に属する端子部22,23が切断ラインDを横切るアーム部33を介してそれぞれ接続されている。
【選択図】 図1

Description

本発明は、リードフレームの少なくとも一部をモールド樹脂体に埋設してなるパッケージ本体に半導体チップを収納して蓋体により覆ってなる半導体装置を製造するためのリードフレーム連続成形体、パッケージ本体連続成形体及びこれらを用いた半導体装置の製造方法に関する。
シリコンマイクや圧力センサ等の半導体装置は、中空のパッケージの中にマイクロフォンチップ等の半導体チップが収納されている。
特許文献1に記載の半導体装置は、フラットの基板の上にマイクロフォンチップ等の半導体チップが搭載され、その上からキャップ状に絞り加工された蓋体が被せられ、その下端が基板の表面に固定されている。この場合、蓋体は金属等の導電性材料によって形成され、その下端が基板上の導体に導電性接着剤によって固定されており、蓋体と基板上の導体とによって半導体チップの電磁シールドがなされるようになっている。
一方、この種の半導体装置として、リードフレームに樹脂をモールドして一体化したプリモールドタイプのパッケージを用いることにより、リードフレームを複数個マトリクス状に連続成形したリードフレーム連続成形体を形成して、パッケージ本体を複数個一括して製作することができ、材料コストの低減、生産性の向上を図ることができると考えられる。特許文献2から4に記載の半導体装置は、このようなプリモールドタイプのパッケージを用いたものであり、半導体チップに接続されるリードフレームの一部がモールド樹脂に埋設状態とされるとともに、この半導体チップの回りを囲むように周壁部がモールド樹脂に一体に形成され、その周壁部の上に蓋体が固定されている。
米国特許第6781231号明細書 特開2000−353759号公報 特開2005−5353号公報 特開2005−26425号公報
ところで、このようなプリモールドタイプのパッケージにおいて、特許文献1記載の半導体装置のように半導体チップの回りを電磁シールドした構造とする場合、リードフレームを半導体チップの下方に配置し、その一部に、半導体チップの上方の蓋体を接触させる必要がある。この場合、特許文献4記載のもののように端子部をパッケージの底面に配置した表面実装型とすることにより小型化を図ることができると考えられるが、半導体チップの下方にシールド用のステージ部分と端子部との両方が配置されることになり、半導体チップの下方位置と上方位置との間の限られたスペース内でリードフレームを折り曲げ加工するため、端子部等の位置がずれて接触するなどの不具合が生じ易い。
本発明は、このような事情に鑑みてなされたもので、プリモールドタイプのパッケージにあって内部に収納される半導体チップを有効に電磁シールドするとともに、限られたスペース内の折り曲げ加工でも端子部等を高精度に位置決めすることができ、小型化に有利なリードフレームの連続成形体、このリードフレーム連続成形体を用いたパッケージ本体連続成形体及び半導体装置の製造方法を提供することを目的とする。
本発明のリードフレーム連続成形体は、半導体チップを搭載する底板部及び該底板部の周縁部から立設した周壁部を備える箱形のモールド樹脂体に少なくとも一部が埋設され、前記周壁部の上端面に固着される導電性材料からなる蓋体と電気的接続状態とされるリードフレームを複数連結状態に形成したリードフレーム連続成形体であって、各リードフレームは、前記モールド樹脂体の一端部における前記周壁部の上端面に露出される導通フレーム部と、該導通フレーム部から下り勾配に傾斜した連結フレーム部を介して接続され前記底板部に配置されるステージ部と、前記底板部に前記ステージ部と間隔をあけて配置される入力端子部及び出力端子部とが備えられるとともに、これらステージ部及び両端子部の上面及び下面に、内部接続面及び外部接続面がそれぞれ形成され、隣接状態で列をなす各リードフレームの列毎に、該列に沿って前記導通フレーム部が連結状態とされ、前記入力端子部及び出力端子部は、隣の列に属するリードフレームの前記導通フレーム部に、前記列に直交する方向に沿って傾斜するアーム部を介してそれぞれ接続されていることを特徴とする。
このリードフレーム連続成形体を用いてプリモールドタイプの半導体装置を形成することにより、リードフレームの導通フレーム部と蓋体とを電気的接続状態として、これらリードフレームと蓋体とにより半導体チップを囲った状態とすることができ、内部の半導体チップを有効に電磁シールドすることができる。
また、ステージ部と各端子部とが底板部に配置されるように構成したから、表面実装が可能である。
そして、このリードフレーム連続成形体においては、導通フレーム部の一方側に自身のリードフレームに属するステージ部が連結フレーム部を介して接続され、他方側には隣の列のリードフレームに属する二つの端子部がアーム部を介して接続されており、一つの導通フレーム部から自身のステージ部と端子部との両方を配置する構造に比べて、連結フレーム部やアーム部の引き回し構造を簡素化することができ、その分、折り曲げ加工を容易にして、端子部等を正確に位置決めすることができる。
なお、導通フレーム部とステージ部とは、その間の連結フレーム部が折り曲げられるために、その展開状態では両者間に折り曲げに要する距離が必要になるが、その導通フレーム部がリードフレームの一端部に設けられていることにより、他方の端部においては、折り曲げに要する展開分を見込んでおく必要がなくなり、その分、ステージ部を広く確保し得て、シールド効果を高めることができるとともに、リードフレーム連続成形体全体の面積に比べて大きいパッケージサイズのものを形成することが可能になる。
また、このリードフレーム連続成形体は、樹脂がモールドされ、半導体チップを収納した後、ダイシング加工等により切断されて個々の半導体装置となる。この場合、アーム部は、切断ラインを横切って配置されているから、導通フレーム部の外側でアーム部を切断することにより、隣の列のリードフレームに属する端子部が導通フレーム部から切り落とされ、導通フレーム部と端子部とが隣接する別々のパッケージ本体に属することになる。したがって、導通フレーム部と端子部との絶縁を確実にすることができる。
本発明のリードフレーム連続成形体において、前記導通フレーム部は前記列に沿う直線状に形成され、前記アーム部は前記導通フレーム部に直交して形成されているとよい。
導通フレーム部にアーム部が直交することにより、このアーム部の折り曲げ加工が容易になり、また、樹脂モールドした後に、導通フレーム部の長さ方向に沿う切断によって、確実にアーム部を導通フレーム部から分離することができる。
本発明のリードフレーム連続成形体において、前記連結フレーム部は、その先端部が前記ステージ部の側部に接続されているとともに、一つの列の中で隣接する両リードフレームの間で相互に連結状態に設けられているとよい。
隣接するリードフレーム間で連結フレーム部を連結状態とすることにより、両リードフレーム間のピッチを小さくすることができ、前述した導通フレーム部を片側に配置したことにより大きいパッケージサイズとすることができることと相俟って、より材料の使用効率を高めることができ、リードフレーム連続成形体全体のサイズに比べて、個々のパッケージサイズとしてさらに大きいものとすることができる。
そして、本発明のパッケージ本体連続成形体は、前記リードフレーム連続成形体に樹脂をモールドして前記底板部及び周壁部を備えるパッケージ本体を連続状態で形成してなるパッケージ本体連続成形体であって、前記周壁部の上端面に前記導通フレーム部が露出するとともに、前記底板部の上面及び下面に、前記ステージ部及び両端子部の内部接続面及び前記外部接続面がそれぞれ露出していることを特徴とする。
また、このパッケージ本体連続成形体を用いた半導体装置の製造方法は、前記パッケージ本体連続成形体の各底板部上に半導体チップを搭載するとともに、前記周壁部の上面に導電性接着剤を介して前記蓋体を固着した後、前記周壁部の外周縁を切断することにより半導体装置を製造する方法であって、前記周壁部の外周縁を切断する際に前記導通フレーム部の外側で前記アーム部を経由して前記列の長さ方向に切断する工程を有することを特徴とする。
また、本発明の半導体装置の製造方法において、前記連結フレーム部が一つの列の中で隣接する両リードフレームの間で両リードフレーム相互に連結状態に設けられている場合には、前記周壁部の外周縁を切断する際に、前記隣接する両リードフレームの間で前記連結フレーム部相互の連結部を前記列と直交する方向に沿って切断する工程を有する。
さらに、本発明の半導体装置の製造方法において、前記半導体チップがマイクロフォンチップであり、前記蓋体又は前記パッケージ本体のいずれかに、内部空間に連通する音響孔が形成されているものとすることができる。
本発明のリードフレーム連続成形体を用いてプリモールドタイプの半導体装置を形成することにより、導通フレーム部を蓋体に電気的接続状態として、内部に収納される半導体チップの電磁シールドをすることが可能になるとともに、底板部の下面にステージ部及び端子部の外部接続面が露出して、表面実装が可能になる。また、端子部を隣の列に属するリードフレームの導通フレーム部に接続したことにより、ステージ部を接続する連結フレーム部と、端子部を接続するアーム部とを導通フレーム部に直交した配置とすることが可能になるなど、これら連結フレーム部及びアーム部の引き回し構造を簡素化して、これらの折り曲げ加工を容易にし、小型でしかも端子部等の位置決め精度の良い表面実装型のパッケージとすることができる。また、半導体装置の製造時には導通フレーム部の外側を切断するだけでアーム部を導通フレーム部から分離することができ、生産性にも優れる。
以下、本発明に係る半導体装置の一実施形態を図面を参照しながら説明する。
まず、半導体装置について説明しておくと、この半導体装置1は、マイクロフォンパッケージであり、図12に全体の断面を示したように、半導体チップとしてマイクロフォンチップ2と制御回路チップ3との二つのチップが収納されている。また、そのパッケージ4は、リードフレーム5に箱型のモールド樹脂体6を一体成形してなるパッケージ本体7と、このパッケージ本体7の上方を閉塞する蓋体8とを備える構成とされている。図13は、蓋体8を省略して、両半導体チップ2,3を収納した状態のパッケージ本体7の平面を示しており、図14は、その裏面を示している。
リードフレーム5は、銅材等の導電性材料からなる帯状の金属板を加工することにより、複数個が並べられた状態で形成され、後述のように加工され、半導体装置として組み立てられた後に図12に示すように個々に分離されるものである。
図1は外枠部11の中にリードフレーム5を一定のピッチで並べて形成したリードフレーム連続成形体12の展開状態を示しており、図2は、その裏面を示している。この展開状態のリードフレーム連続成形体についても、後述の折り曲げ加工後のリードフレーム連続成形体についても、各部の構成要素等には同一符号を付している。また、この明細書中では、1個単位のものをリードフレームと称しており、以下では図1の上下方向を縦方向、左右方向を横方向というものとする。また、図1中、符号13は、後述するように蓋体8を取り付ける際に金型のガイドピンを挿入するためのガイド孔を示しており、図示例では、外枠部11の上下方向の両端部に一定のピッチで並んで配置されている(図には一方の端部におけるガイド孔のみ示している)。
各リードフレーム5は、図3及び図4に1個のリードフレームを示したように、マイクロフォンチップ2及び制御回路チップ3の下方に配置される平板状のステージ部21と、入力用、出力用の2個の端子部22.23とが相互に間隔をあけて配置され、そのステージ部21に連結フレーム部25を介して一体の導通フレーム部26がステージ部21の他方側の端部と平行に形成されており、これら導通フレーム部26、ステージ部21、各端子部22,23が全体として縦長の矩形状をなすように配置されている。
ステージ部21は、矩形状の一方の端部は直線状に形成されるが、他方の端部における両側部の2箇所がそれぞれ矩形状に切り欠かれた形状とされ、これら切欠部27内に各端子部22,23が配置されている。
各端子部22,23は、ステージ部21の各切欠部27よりも小さい矩形状に形成されることにより、該切欠部27内に、ステージ部21との間に一定の間隔をあけて配置されている。
導通フレーム部26は、切欠部27とは反対側のステージ部21の一方の端部と間隔をあけてこの端部の辺に沿って配置されている。この場合、導通フレーム部26は、ステージ部21のこの一方の端部の辺よりも長い直線状に形成され、ステージ部21の両側方に突出するように延びており、その両端部に、導通フレーム部26の長さ方向と直交しステージ部21の両側部と平行にそれぞれ連結フレーム部25が形成され、各連結フレーム部25の先端部がステージ部21の両側部のほぼ中央位置に接続されている。この接続形状により、導通フレーム部26とその両端から延びる連結フレーム部25とにより、ステージ部21のほぼ半分を囲むように構成される。また、隣接するリードフレーム5においては、連結フレーム部25の長さ方向の途中位置どうしが図示例では2本の短尺のブリッジ部(連結部)29によって連結状態とされている。
このように導通フレーム部26がステージ部21の一方の端部の辺と並んで直線状に配置され、その両端部の連結フレーム部25が隣接状態の両リードフレーム5間で相互に連結状態とされていることにより、図1に示すように、各リードフレーム5の一端部側に配置される導通フレーム26と連結フレーム部25とが一列に連なった状態とされ、その両端が外枠部11に接続されている。そして、これら連結状態の導通フレーム26と連結フレーム部25とにより、各リードフレーム5の一端部側を列に沿って連結状態として外枠部11に支持する支持フレーム部31が構成される。具体的には、この支持フレーム部31には、その導通フレーム部26の片側に、各リードフレーム5のステージ部21が連結フレーム部25を介して接続されるとともに、反対側に、隣接する他の列のリードフレーム5に属する2個の端子部22,23がそれぞれアーム部33を介して接続されている。これらアーム部33はそれぞれ直線状に形成され、後述のダイシング時に切断される図1の横方向に沿う切断ライン(ダイシングライン)Dを横切るように導通フレーム部26と直交する方向に延びている。
なお、図1及び図3にハッチングした領域は、リードフレーム5の表面側で局部的にハーフエッチングした領域を示しており、ステージ部21の両切欠部27に配置される両端子部22,23の内側側部がそれぞれ板厚の半分程度にハーフエッチングされることにより、他の表面よりも低い凹状部35とされている。
一方、このリードフレーム連続成形体12の裏面は、図2及び図4にハッチングでハーフエッチング領域を示したように、ステージ部21の大部分がハーフエッチングされている。すなわち、2個の端子部22,23とは反対側のステージ部21の一端部の両隅部が両端子部22,23に対応して矩形状に残された状態で、他の部分が板厚の半分程度までハーフエッチングされた凹状部36とされ、その残された両隅部が2個の端子部22,23とほぼ同じ形状の矩形状とされ、これら端子部22,23及びステージ部21の両隅部の表面が外部接続面37〜40とされ、これら4個の外部接続面37〜40がリードフレーム5全体の四隅付近に配置されるようになっている。なお、各端子部22,23の表面の内側側部の凹状部35を除く表面及びステージ部21の一側部表面が、マイクロフォンチップ2又は制御回路チップ3に接続される内部接続面41〜43とされている。
そして、このリードフレーム連続成形体12は、図5に示すように、連結フレーム部25及びアーム部33が、その両端部で折り曲げ変形され、支持フレーム部31は外枠部11と同一平面上に配置されるが、連結フレーム部25及びアーム部33は、それぞれ導通フレーム部26側の基端から先端に向けて下り勾配に傾斜して配置され、これらの先端に接続状態のステージ部21と各端子部22,23とは、支持フレーム部31よりも低い位置で同一平面上に配置される。
このように加工されたリードフレーム連続成形体12に対して、図1及び図2の二点鎖線で示すようにモールド樹脂体6を相互に連結状態とした一体構造のモールド樹脂成形体50が形成される。
このモールド樹脂成形体50にマイクロフォンチップ2及び制御回路チップ3が搭載され、その上に蓋体8が固定されて、個々に分割されることにより、各リードフレーム5にモールド樹脂体6を一体化したパッケージ本体7と蓋体8とによりマイクロフォンチップ2及び制御回路チップ3を収納した半導体装置1が構成される。本発明では、このリードフレーム連続成形体12にモールド樹脂成形体50が一体に形成された状態のものをパッケージ本体連続成形体51と称しており、複数のパッケージ本体7が相互に連結状態に形成される。
その1個ずつに分割したパッケージ本体7について構造を図6〜図8により説明すると、このパッケージ本体7のモールド樹脂体6は、マイクロフォンチップ2と制御回路チップ3とを並べることができる長さの矩形板状に形成された底板部52と、この底板部52の周縁部から立設した周壁部53とを備える構成とされている。
この底板部52は、その裏面では、リードフレーム5における各端子部22,23及びステージ部21の各外部接続面37〜40を露出させた状態で、これら端子部22,23及びステージ部21の残りの部分を埋設している(図14参照)。また、この底板部52の表面側には、その一側部を他の部分と区画するように若干の高さの立ち上げ壁54が縦方向に沿うリブ状に形成され、その立ち上げ壁54よりも右側側部においては、右隅の端子部23の内部接続面42とステージ部21の内部接続面43とが露出状態とされ、また、立ち上げ壁54より左側表面では、縦方向の中央部から上半分では、ステージ部21は埋設状態とされているが、中央部から下半分では、左隅の端子部22の内部接続面41とステージ部21の下半分とが露出された状態とされ、これら露出状態の内部接続面41とステージ部21の表面との間を区画するように若干の高さの立ち上げ壁55が形成されている。これら立ち上げ壁54,55の高さは、マイクロフォンチップ2及び制御回路チップ3の高さよりは低いが、後述するダイボンド材の塗布厚さよりも大きく、マイクロフォンチップ2及び制御回路チップ3の下方からダイボンド材がはみ出しても乗り越えられない程度の高さに設定される。また、ステージ部21の下半分の露出部分の側方位置には、立ち上げ壁55よりも高い棚部56が立ち上げ壁55に連続しかつ周壁部53の内側面と一体に形成されている。
そして、この底板部52の上半分のステージ部21が樹脂に埋設されている領域がマイクロフォンチップ2を搭載する領域とされ、下半分のステージ部21の一部が露出している領域が制御回路チップ3を搭載する領域とされている。したがって、マイクロフォンチップ2を搭載する領域Xは全面的に樹脂がモールドされているが、制御回路チップ3を搭載する領域Yは、ステージ部21の一部が露出しており、この露出したステージ部21の上に制御回路チップ3が固定されるようになっている。また、この制御回路チップ3が搭載される領域に接近して形成される棚部56は、底板部52の一部を隆起させ、周壁部53に囲まれた内部空間の容積を小さくするように機能している。
そして、この底板部52の上に、マイクロフォンチップ2と制御回路チップ3とがダイボンド材57,58によってそれぞれ固定され、底板部52に露出状態とされている端子部22,23及びステージ部21の各内部接続面41〜43にボンディングワイヤ59によって接続されている(図12及び図13参照)。マイクロフォンチップ2は、音響等の圧力変動に応じて振動するダイヤフラム電極と固定電極とが対向配置され、ダイヤフラム電極の振動に伴う静電容量変化を検出するものである。また、制御回路チップ3は、マイクロフォンチップ2への電源の供給回路、マイクロフォンチップ2からの出力信号の増幅器等を備える構成とされている。この場合、マイクロフォンチップ2を固定するダイボンド材57は絶縁性樹脂によって構成されるが、制御回路チップ3を固定するダイボンド材58は導電性樹脂によって構成される。
一方、周壁部53は、全体としては角筒状に形成され、リードフレーム5のステージ部21を埋設している底板部52の周縁部から上方に向けて立設されている。そして、周壁部53の中に、両端部で折り曲げられて傾斜した状態の連結フレーム部25及び各端子部22〜24のアーム部33がそれぞれ埋設されており、導通フレーム部26の表面が周壁部53の上端面に露出している。
このように構成したパッケージ本体7に被せられる蓋体8も、リードフレーム5と同様に、銅材等の導電性金属材料からなる帯状金属板を加工することにより、複数個並べられた状態で形成され、後述するようにパッケージ本体7に組み合わせた後に、個々に分離されるものである。図9に蓋体8を一定のピッチで並べて形成した連続成形体61を示している。この連続成形体61では、各蓋体8は、外枠部62との間又は隣接する蓋体8相互の間が接続フレーム部63により接続され、リードフレーム5と同じピッチで縦横に並べられる。また、図1等のリードフレーム連続成形体12の場合と同様に、ガイドピンが挿入されるガイド孔13が外枠部62の両側部にリードフレーム連続成形体12と同じピッチで配列されている。
個々の蓋体8は、パッケージ本体7の周壁部53の上端面を覆う矩形の平板状に形成されており、そのほぼ中央位置に音響孔64が貫通状態に形成されている。そして、この蓋体8をパッケージ本体7に重ねると、その周縁部がパッケージ本体7の周壁部53の上端面に当接して、パッケージ本体7の底板部52と蓋体8とが対向し、これらパッケージ本体7の底板部52、周壁部53及び蓋体8により囲まれた内部空間65が半導体チップ収納空間とされ、その内部空間65が蓋体8の音響孔64によって外部に連通させた状態とされる構成である。
この場合、これらパッケージ本体7と蓋体8とは、パッケージ本体7の周壁部53の上端面に蓋体8の下面が導電性接着剤66によって固着されるようになっており、パッケージ本体7の周壁部53の上端面に露出しているリードフレーム5の導通フレーム部26が導電性接着剤66を介して蓋体8と電気的接続状態とされる。したがって、これらパッケージ本体7に蓋体8を固着してなるパッケージ4は、蓋体8からリードフレーム5のステージ部21の間が電気的接続状態となって内部空間65内のマイクロフォンチップ2及び制御回路チップ3を囲った状態とするのである。
次に、このように構成される半導体装置1の製造方法について説明する。
まず、リードフレーム連続成形体12となる帯状金属板の必要な個所にマスキングをしてエッチング処理することにより、図1に示す表面側のハッチング領域及び図2に示す裏面側のハッチング領域をそれぞれ板厚の半分程度までハーフエッチングする。そして、エッチング加工によって外形を成形し、外枠部11の内側に展開状態のリードフレーム5を形成する。この状態では、図1及び図2に示すように、外枠部11の内側に、導通フレーム部26及び連結フレーム部25が連続した支持フレーム部31が横一列状態に形成され、この支持フレーム部31により一端部が支持された状態に展開状態のリードフレーム5が形成される。また、このエッチング加工時に外枠部11のガイド孔13も成形しておく。
この後、連結フレーム部25及び各端子部22,23のアーム部33をプレスによって曲げ変形させることにより、支持フレーム部31に対してステージ部21及び端子部22,23を押し下げた状態とする。このプレス加工は図10に示すようなプレス金型を使用して行われる。この図10には、右半分に連結フレーム部25の折り曲げ部、左半分にアーム部33の折り曲げ部を示している。すなわち、上型71と下型72に、それぞれ傾斜面71a,71b,72a,72bを形成しておき、これら傾斜面によって連結フレーム部25又はアーム部33を挟みながら両端部を折り曲げる。この場合、連結フレーム部25やアーム部33が金型表面で円滑に変形できるように、上型71の曲げ部に対応する部分に若干の突出部73が形成され、これら突出部73の間の傾斜面71a,72aの中間部分では連結フレーム部25やアーム部33と上型71との間に隙間ができるように形成されている。
これら連結フレーム部25及びアーム部33のプレス加工は曲げ加工であり、これらの先端位置が、平面状に展開されている状態から曲げ変形後には基端部方向にそれぞれスライドするので、連結フレーム部25の先端のステージ部21及びアーム部33の先端の端子部22,23は、金型面上でスライドできるように支持される。
このようにしてエッチング加工及びプレス加工により外形の成形、曲げ加工等が施された状態が図3及び図4に示す状態であり、この状態で各リードフレーム5が一定のピッチで縦横に並べられた状態に形成される。
次いで、このように成形したリードフレーム5の連続成形体12を射出成形金型内に配置し、各リードフレーム5を埋設するように樹脂を射出成形してモールド樹脂体6を成形する。
図11はプレス成形した後の1個のリードフレーム5を射出成形金型内に配置した状態を示しており、上型81と下型82との間にモールド樹脂が注入されるキャビティ83が形成されている。この場合、前述したように、連続成形体12における隣接する各リードフレーム5の全体を連結した状態にモールド樹脂成形体50(図1及び図2参照)が成形されるようになっており、射出成形金型は、その上型81と下型82とによりリードフレーム連続成形体12の外枠部11を隙間なく挟持し、その内側の各リードフレーム5全体を一括して覆うように広いキャビティ83が形成される。
また、この射出成形金型内にリードフレーム5を配置して型締めした状態においては、ステージ部21及び各端子部22,23の4個の外部接続面37〜40が下型82のキャビティ面に接触し、ステージ部21の表面側の各内部接続面41〜43、及び支持フレーム部31における導通フレーム部26の上面がそれぞれ上型81のキャビティ面に接触した状態とされる。この場合、ステージ部21及び各端子部22,23の外部接続面37〜40及び内部接続面41〜43の両面に金型81,82が接触することにより、これらステージ部21及び端子部22,23が両金型81,82の間で挟持された状態に保持され、また、これらステージ部21及び端子部22,23の外部接続面37〜40と、導通フレーム部26の上面とが金型に押圧接触するように、連結フレーム部25及びアーム部33がわずかに撓ませられた状態に配置される。
このようにして各リードフレーム5を射出成形金型内に配置して樹脂をモールドすると、周壁部53の部分を連続状態としたモールド樹脂成形体50が各リードフレーム5に一体に成形された状態となる。その後、モールド樹脂成形体50の各底板部52の上にマイクロフォンチップ2及び制御回路チップ3をダイボンド材57,58により固着し、底板部52に露出している端子部22,23及びステージ部21の各内部接続面41〜43にボンディングワイヤ59によって接続状態とする。
一方、蓋体8についても、帯状金属板をエッチング加工して外形を成形することにより、図9に示すように、外枠部62の中で接続フレーム部63により相互に接続状態とされた蓋体8の連続成形体61を形成しておく。また、このときのエッチング加工によって外枠部62のガイド孔13も成形される。このガイド孔13はリードフレーム5のガイド孔13と同じ位置に、同じピッチで形成される。
このようにしてリードフレーム5にモールド樹脂成形体50を一体化させたパッケージ本体連続成形体51及び蓋体連続成形体61をそれぞれ製作した後、各蓋体8の周縁部をモールド樹脂成形体50の周壁部53の上端面に導電性接着剤66を介して固着する。このとき、蓋体連続成形体61及びリードフレーム連続成形体12の各外枠部11,62のガイド孔13にピンを挿入した状態とすることにより、両者が位置合わせされる。この状態では、各リードフレーム5は、隣接するリードフレーム5に支持フレーム部31によって列毎に連結状態とされているとともに、これらを一括してモールド樹脂成形体50が覆っていることにより、パッケージ本体7としては複数個が縦横に連なった状態となっており、蓋体8もリードフレーム5と同様に接続フレーム部63によりリードフレーム5と同じピッチで複数個が連結状態とされている。
そこで、これらリードフレーム連続成形体12、モールド樹脂成形体50、及び蓋体連続成形体61をダイシング加工によって同時に切断しながら個々の半導体装置1に切り離す。
このダイシング加工は、図1に一点鎖線で示す一定幅の切断ラインDに沿って行われる。この切断ラインDの幅はダイシング刃の厚さを示している。
この切断ラインDのうち、リードフレーム5の列に沿う方向においては、横一列に配置される支持フレーム部31における導通フレーム部26の外側に切断ラインDを横切ってアーム部33が配置されているので、このアーム部33の基端部を列に沿って切断することになる。この切断により、導通フレーム部26に接続されていた隣接する列のリードフレーム5に属するアーム部33が切り離され、このアーム部33に接続状態の端子部22,23が導通フレーム部26から分離して独立状態とされる。
一方、リードフレーム5の列に直交する方向のダイシング加工においては、隣接するリードフレーム5で連結状態となっている両連結フレーム部25の間で切断され、これら連結フレーム部25が分離されて、個々のパッケージ4に形成される。
そして、この列方向及びその直交方向に沿う両ダイシング加工により、パッケージ4の周壁部53の外縁が形成され、平面視矩形状のパッケージ4を得ることができる。
このようにして製造した半導体装置1は、入力用、出力用の二つの端子部22,23を有するゲイン固定のマイクロフォンパッケージであり、その裏面に露出している両端子部22,23の外部接続面37,38及びステージ部21と一体の接地用の2個の外部接続面39,40をそれぞれ基板にはんだ付けすることにより実装される。この場合、半導体装置1は、図12及び図13に示すように、底板部52内に埋設されているステージ部21がマイクロフォンチップ2及び制御回路チップ3の下方に配置され、このステージ部21の内部接続面43に制御回路チップ3が接続され、ステージ部21に連結フレーム部25を介して一体の導通フレーム部26が周壁部53の上端面で導電性接着剤66を介して蓋体8に接続され、その蓋体8がマイクロフォンチップ2及び制御回路チップ3の上方を覆った状態としている。したがって、マイクロフォンチップ2及び制御回路チップ3は、その周囲をステージ部21及び蓋体8によって囲まれた状態となり、このステージ部21の外部接続面40が基板を介して接地状態とされることにより、マイクロフォンチップ2及び制御回路チップ3を外部磁界からシールドすることができる。
この半導体装置1において、周壁部53の上端面に露出される導通フレーム部26とステージ部21とを連結状態としている連結フレーム部25は、折り曲げ形成されるため、連結フレーム部25を折り曲げる前の展開した状態では、導通フレーム部26とステージ部21との距離は連結フレーム部25の展開長さに相当する寸法に広げられた状態となっており、連結フレーム部25を折り曲げ形成することにより、ステージ部21は平面的には導通フレーム部26に接近することになる。この半導体装置1では、その導通フレーム部26がパッケージ本体7の一端部にのみ設けられ、他方の端部には形成されていないため、この他方の端部においては、そのような展開長さを見込んでおく必要がなく、その分、ステージ部21を隣接する列の支持フレーム31の近くまで広く形成しておくことが可能であり、この広いステージ部21によりシールド効果を高めるとともに、リードフレーム連続成形体12全体の面積に比べて大きいパッケージサイズのものを形成することができる。
また、連結フレーム部25を隣接するリードフレーム5で連結状態としてピッチを小さくしたことからも、材料の使用効率を高くすることができる。
すなわち、この半導体装置1は、リードフレーム連続成形体12全体の面積に無駄が少なく、材料の使用効率が高いため、コストの低減を図ることができるものである。
なお、本発明は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、上記実施形態では、蓋体を平板状に形成したが、若干の絞り加工を施すようにしてもよい。
また、上記実施形態では半導体装置としてマイクロフォンパッケージに適用した例を示したが、マイクロフォン以外にも、圧力センサ、加速度センサ、磁気センサ、流量センサ、風圧センサ、超音波センサ等にも適用することが可能である。この場合、上記実施形態のマイクロフォンにおいては、音響孔のような内部空間と外部とを連通させる連通孔が必要であったが、センサの種類によっては連通孔が不要になる場合や、流量センサのように二つの連通孔が必要になる場合がある。
また、マイクロフォンパッケージに適用する場合でも、各パッケージとも同じ仕様にして一つずつ分割したが、例えば隣接する4個のパッケージ本体について、内部に収納するマイクロフォンチップの感度を異なるものとし、これら4個を連結状態として一つのユニットとして分割形成することにより、指向性を有するマイクロフォンとすることもできる。
さらに、音響孔等の貫通孔を形成する場合、実施形態では蓋体に形成したが、パッケージ本体の底板部に形成するようにしてもよく、その場合、モールド樹脂によって貫通孔の周囲を囲むように筒状に壁を設けることにより、ダイボンド材が貫通孔に流れ込まないようにするとよい。
また、リードフレームの外形の成形をエッチング加工によって行うようにしているが、プレスによって打ち抜き成形してもよい。
さらに、パッケージ本体連続成形体に蓋体連続成形体を導電性接着剤を介して固着する場合、パッケージ本体連続成形体の周壁部を上方に向け、その上端面に導電性接着剤を塗布して蓋体連続成形体を重ねる方法としてもよいし、逆に、蓋体連続成形体を裏返し状態で配置し、各蓋体の周縁部に導電性接着剤を塗布して、その上に裏返し状態のパッケージ本体連続成形体を重ねる方法としてもよい。後者の場合、導電性接着剤が周壁部から底板部に垂れることを確実に防止できる。
本発明に係るリードフレーム連続成形体の一実施形態を展開して示す平面図である。 図1における展開したリードフレーム連続成形体の裏面図である。 1個のリードフレームを示す平面図である。 図3のリードフレームの裏面図である。 図3のA−A線に沿う側面図である。 図3のリードフレームにモールド樹脂を一体成形した状態を示す平面図である。 図6の縦断面を示しており、(a)が7A−7A線、(b)が7B−7B線、(c)が7C−7C線に沿う縦断面図である。 図6の縦断面を示しており、(a)が8A−8A線、(b)が8B−8B線、(c)が8C−8C線に沿う縦断面図である。 蓋体連続成形体を示す平面図である。 図1のリードフレーム連続成形体を曲げ加工するためのプレス金型を示す縦断面図であり、右半分が連結フレーム部の折り曲げ部、左半分が補助アーム部の折り曲げ部を示している。 図1のリードフレーム連続成形体を射出成形金型内に配置した状態を示す縦断面図であり、右半分が図6の8C−8C線に沿う断面の半分に相当し、左半分が図6の8A−8A線に沿う断面の半分に相当する。 半導体装置の縦断面図であり、図13のB−B線に沿う断面に相当する。 図12における半導体装置の蓋体を取り外した状態のパッケージ本体を示す平面図である。 図13のパッケージ本体の裏面図である。
符号の説明
1…半導体装置、2…マイクロフォンチップ(半導体チップ)、3…制御回路チップ(半導体チップ)、4…パッケージ、5…リードフレーム、6…モールド樹脂体、7…パッケージ本体、8…蓋体、11…外枠部、12…リードフレーム連続成形体、13…ガイド孔、21…ステージ部、22,23…端子部、25…連結フレーム部、26…導通フレーム部、28…屈曲部、29…ブリッジ部(連結部)、31…支持フレーム部、32…アーム部、33…補助アーム部、35,36…凹状部、37〜40…外部接続面、41〜43…内部接続面、50…モールド樹脂成形体、51…パッケージ本体連続成形体、52…底板部、53…周壁部、54,55…立ち上げ壁、56…棚部、57,58…ダイボンド材、59…ボンディングワイヤ、61…蓋体連続成形体、62…外枠部、63…接続フレーム部、64…音響孔、65…内部空間、66…導電性接着剤、D…切断ライン

Claims (7)

  1. 半導体チップを搭載する底板部及び該底板部の周縁部から立設した周壁部を備える箱形のモールド樹脂体に少なくとも一部が埋設され、前記周壁部の上端面に固着される導電性材料からなる蓋体と電気的接続状態とされるリードフレームを複数連結状態に形成したリードフレーム連続成形体であって、
    各リードフレームは、前記モールド樹脂体の一端部における前記周壁部の上端面に露出される導通フレーム部と、該導通フレーム部から下り勾配に傾斜した連結フレーム部を介して接続され前記底板部に配置されるステージ部と、前記底板部に前記ステージ部と間隔をあけて配置される入力端子部及び出力端子部とが備えられるとともに、これらステージ部及び両端子部の上面及び下面に、内部接続面及び外部接続面がそれぞれ形成され、隣接状態で列をなす各リードフレームの列毎に、該列に沿って前記導通フレーム部が連結状態とされ、前記入力端子部及び出力端子部は、隣の列に属するリードフレームの前記導通フレーム部に、前記列に直交する方向に沿って傾斜するアーム部を介してそれぞれ接続されていることを特徴とするリードフレーム連続成形体。
  2. 前記導通フレーム部は前記列に沿う直線状に形成され、前記アーム部は前記導通フレーム部に直交して形成されていることを特徴とする請求項1記載のリードフレーム連続成形体。
  3. 前記連結フレーム部は、その先端部が前記ステージ部の側部に接続されているとともに、一つの列の中で隣接する両リードフレームの間で相互に連結状態に設けられていることを特徴とする請求項1又は2に記載のリードフレーム連続成形体。
  4. 請求項1〜3のいずれか一項に記載のリードフレーム連続成形体に樹脂をモールドして前記底板部及び周壁部を備えるパッケージ本体を連続状態で形成してなるパッケージ本体連続成形体であって、前記周壁部の上端面に前記導通フレーム部が露出するとともに、前記底板部の上面及び下面に、前記ステージ部及び両端子部の内部接続面及び前記外部接続面がそれぞれ露出していることを特徴とするパッケージ本体連続成形体。
  5. 請求項4記載のパッケージ本体連続成形体の各底板部上に半導体チップを搭載するとともに、前記周壁部の上面に導電性接着剤を介して前記蓋体を固着した後、前記周壁部の外周縁を切断することにより半導体装置を製造する方法であって、前記周壁部の外周縁を切断する際に前記導通フレーム部の外側で前記アーム部を経由して前記列の長さ方向に切断する工程を有することを特徴とする半導体装置の製造方法。
  6. 請求項3記載のリードフレーム連続成形体に樹脂をモールドし、前記周壁部の上端面に前記導通フレーム部が露出するとともに、前記底板部の上面及び下面に、前記ステージ部及び両端子部の内部接続面及び外部接続面がそれぞれ露出してなるパッケージ本体を連続状態としたパッケージ本体連続成形体を形成する工程と、該パッケージ本体連続成形体の各底板部上に半導体チップを搭載するとともに、前記周壁部の上面に導電性接着剤を介して前記蓋体を固着した後、前記周壁部の外周縁を切断する工程とを有し、前記周壁部の外周縁を切断する際に、前記隣接する両リードフレームの間で前記連結フレーム部相互の連結部を前記列と直交する方向に沿って切断する工程を有することを特徴とする半導体装置の製造方法。
  7. 請求項5又は6記載の半導体装置の製造方法において、前記半導体チップがマイクロフォンチップであり、前記蓋体又は前記パッケージ本体のいずれかに、内部空間に連通する音響孔が形成されていることを特徴とする半導体装置の製造方法。
JP2008328864A 2008-12-24 2008-12-24 リードフレーム連続成形体、パッケージ本体連続成形体及び半導体装置の製造方法 Withdrawn JP2010153517A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008328864A JP2010153517A (ja) 2008-12-24 2008-12-24 リードフレーム連続成形体、パッケージ本体連続成形体及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008328864A JP2010153517A (ja) 2008-12-24 2008-12-24 リードフレーム連続成形体、パッケージ本体連続成形体及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2010153517A true JP2010153517A (ja) 2010-07-08

Family

ID=42572302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008328864A Withdrawn JP2010153517A (ja) 2008-12-24 2008-12-24 リードフレーム連続成形体、パッケージ本体連続成形体及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2010153517A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015046578A (ja) * 2013-07-31 2015-03-12 日亜化学工業株式会社 リードフレーム、樹脂付きリードフレーム、樹脂パッケージ、発光装置及び樹脂パッケージの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015046578A (ja) * 2013-07-31 2015-03-12 日亜化学工業株式会社 リードフレーム、樹脂付きリードフレーム、樹脂パッケージ、発光装置及び樹脂パッケージの製造方法

Similar Documents

Publication Publication Date Title
KR101046465B1 (ko) 반도체 장치의 리드 프레임 및 패키지
US20090072334A1 (en) Semiconductor device, pre-mold package, and manufacturing method therefor
JP2009246116A (ja) リードフレーム及びパッケージ本体、パッケージ、半導体装置、並びにマイクロフォンパッケージ
JP4380748B2 (ja) 半導体装置、及び、マイクロフォンパッケージ
JP2009038077A (ja) プリモールドパッケージ型半導体装置及びその製造方法、モールド樹脂体、プリモールドパッケージ、マイクロフォンチップパッケージ
JP2007158216A (ja) 半導体装置
JP2010153519A (ja) 半導体装置用パッケージ本体及びその製造方法、半導体装置、マイクロフォンパッケージ
JP4742706B2 (ja) 半導体装置及びその製造方法
JP2010153517A (ja) リードフレーム連続成形体、パッケージ本体連続成形体及び半導体装置の製造方法
JP2005191147A (ja) 混成集積回路装置の製造方法
JP2009289924A (ja) 半導体装置用パッケージ本体及びその製造方法、パッケージ、半導体装置、並びにマイクロフォンパッケージ
JP6625037B2 (ja) 半導体装置および半導体装置の製造方法
JP2010040656A (ja) 半導体パッケージ、半導体装置及びその製造方法、並びにマイクロフォンパッケージ
JP2010153518A (ja) リードフレーム連続成形体、パッケージ本体連続成形体及び半導体装置の製造方法
JP2010021519A (ja) リードフレーム用平フレーム部材、リードフレーム及びその製造方法、パッケージ本体、パッケージ、半導体装置、並びにマイクロフォンパッケージ
JP2010080720A (ja) リードフレーム連続成形体、パッケージ本体連続成形体及び半導体装置の製造方法
JP2010187182A (ja) 半導体装置及びその製造方法
JP2009302350A (ja) 半導体装置の製造方法及び半導体装置
JP2009060055A (ja) 半導体装置及びその製造方法、モールド樹脂体、プリモールドパッケージ、マイクロフォンチップパッケージ
JP2010177299A (ja) 半導体パッケージ本体、半導体装置用パッケージ及び半導体装置並びにマイクロフォンパッケージ
JP2010098227A (ja) 半導体装置の製造方法
JP2007199049A (ja) 半導体装置
JP2010040655A (ja) 半導体装置用パッケージ本体及びその製造方法、パッケージ、半導体装置並びにマイクロフォンパッケージ
JPH1062282A (ja) 圧力センサ
JP3034517B1 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20120306