KR19980048633A - 직립형 볼 그리드 어레이 패키지 - Google Patents

직립형 볼 그리드 어레이 패키지 Download PDF

Info

Publication number
KR19980048633A
KR19980048633A KR1019960067254A KR19960067254A KR19980048633A KR 19980048633 A KR19980048633 A KR 19980048633A KR 1019960067254 A KR1019960067254 A KR 1019960067254A KR 19960067254 A KR19960067254 A KR 19960067254A KR 19980048633 A KR19980048633 A KR 19980048633A
Authority
KR
South Korea
Prior art keywords
substrate
grid array
ball grid
array package
chip
Prior art date
Application number
KR1019960067254A
Other languages
English (en)
Other versions
KR100206977B1 (ko
Inventor
강대순
Original Assignee
문정환
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체 주식회사 filed Critical 문정환
Priority to KR1019960067254A priority Critical patent/KR100206977B1/ko
Publication of KR19980048633A publication Critical patent/KR19980048633A/ko
Application granted granted Critical
Publication of KR100206977B1 publication Critical patent/KR100206977B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 직립형 볼 그리드 어레이 패키지에 관한 것으로, 종래 볼 그리드 어레이 패키지는 실장시 수평방향으로 실장하게 되어 실장효율을 향상시키는데 한계가 있는 문제점이 있었다. 본 발명 직립형 볼 그리드 어레이 패키지는 서브스트레이트(11)에 내설되는 패턴 리드(14)를 서브스트레이트(11)의 상면과 일측면에 노출되도록 내설하고, 그 일측면에 노출되는 패턴 리드(14)에 연결되도록 다수개의 솔더볼(17)을 부착하여 구성함으로서, 패키지(P)의 실장시 피시비(20)의 상면에 수직으로 세워서 실장하게 되어 면적을 적게 차지하게 되고, 따라서 실장효율이 향상되는 효과가 있다.

Description

직립형 볼 그리드 어레이 패키지
본 발명은 직립형 볼 그리드 어레이 패키지(VITICAL TYPE BALL GRID ARRAY PACKAGE)에 관한 것으로, 특히 실장효율을 향상시키도록 하는데 적합한 직립형 볼 그리드 어레이 패키지에 관한 것이다.
도 1은 종래 볼 그리드 어레이 패키지의 구조를 보인 종단면도로서, 도시된 바와 같이, 종래 볼 그리드 어레이 패키지는 서브스트레이트(SUBSTRATE)(1)의 상면 중앙에 접착제(2)로 반도체 칩(CHIP)(3)이 고정부착되어 있고, 상기 서브스트레이트(1)의 내측에는 다수개의 패턴 리드(PATTERN LEAD)(4)가 상, 하방향으로 내설되어 서브스트레이트(1)의 상, 하면에 노출되도록 설치되어 있으며, 상기 칩(3)의 상면에 형성된 다수개의 칩패드(CHIP PAD)(3a)와 상기 서브스트레이트(1)의 상면에 노출된 패턴 리드(4)의 상단부가 각각 금속와이어(5)로 연결되어 있고, 상기 칩(3), 금속와이어(5)를 감싸도록 서브스트레이트(1)의 상면에 에폭시(EPOXY)로 몰딩부(6)가 형성되어 있으며, 상기 패턴 리드(4)의 하단부에 연결되도록 서브스트레이트(1)의 하면에 다수개의 솔더볼(SOLDER BALL)(7)이 부착되어 있다.
상기와 같이 구성되어 있는 종래 볼 그리드 어레이 패키지는 서브스트레이트(1)의 상면에 접착제(2)를 이용하여 반도체 칩(3)을 고정부착하는 다이본딩공정을 실시하고, 상기 칩(3)의 상면에 형성되어 있는 다수개의 칩패드(3a)와 상기 서브스트레이트(1)에 내설되어 있는 패턴 리드(4)의 상단부를 각각 금속와이어(5)로 연결하는 와이어본딩공정을 실시하며, 상기 칩(3), 금속와이어(5)를 감싸도록 서브스트레이트(1)의 상면에 에폭시로 몰딩하는 몰딩공정을 실시하고, 상기 서브스트레이트(1)의 하면에 다수개의 솔더볼(7)을 부착하는 볼본딩공정을 실시하여 패키지(P)를 완성한다.
이와같이 완성된 패키지(P)는 도 2에 도시된 바와 같이 피시비(8)의 상면에 솔더볼(7)을 얼라인한 다음, 리플로우공정을 실시하여 피시비(8)의 상면에 솔더볼(7)이 부분융착되도록 함으로서 패키지(P)의 실장을 완료한다.
그러나, 상기와 같이 구성되어 있는 종래 볼 그리드 어레이 패키지는 실장시 실장면적을 많이 차지하여 최근의 추세인 전자제품의 소형화에 역행하는 문제점이 있었다.
상기와 같은 문제점을 감안하여 안출한 본 발명의 목적은 실장면적을 적게 차지하도록 하여 실장효율을 향상시키도록 하는데 적합한 직립형 볼 그리드 어레이 패키지를 제공함에 있다.
도 1은 종래 볼 그리드 어레이 패키지의 구조를 보인 종단면도.
도 2는 종래 볼 그리드 어레이 패키지가 실장된 상태를 보인 정면도.
도 3은 본 발명 직립형 볼 그리드 어레이 패키지의 구조를 보인 종단면도.
도 4는 본 발명 직립형 볼 그리드 어레이 패키지가 실장된 상태를 보인 정면도.
도 5는 도 3의 변형예를 보인 종단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
11 : 서브스트레이트12 : 접착제
13 : 칩13a : 칩패드
14 : 패턴 리드15 : 금속와이어
16 : 몰딩부17 : 솔더볼
상기와 같은 본 발명의 목적을 달성하기 위하여 다충회로기판인 서브스트레이트와, 그 서브스트레이트의 상면에 접착제로 고정부착되는 반도체 칩과, 상기 서브스트레이트의 상면과 일측면의 외부로 노출되도록 내설되는 다수개의 패턴 리드와, 상기 칩의 상면에 형성되는 다수개의 칩패드와 서브스트레이트의 상면에 노출된 패턴 리드를 각각 전기적으로 연결하는 금속와이어와, 상기 칩, 금속와이어를 감싸도록 서브스트레이트의 상면에 에폭시로 몰딩된 몰딩부와, 상기 서브스트레이트의 일측면에 부착되며 상기 패턴 리드의 하단부에 연결부착되는 다수개의 솔더볼을 구비하여서 구성된 것을 특징으로 하는 직립형 볼 그리드 어레이 패키지가 제공된다.
이하, 상기와 같이 구성되는 본 발명 직립형 볼 그리드 어레이 패키지를 첨부된 도면의 실시예를 참고하여 보다 상세히 설명하면 다음과 같다.
도 3은 본 발명 직립형 볼 그리드 어레이 패키지의 구조를 보인 종단면도로서, 도시된 바와 같이, 본 발명 직립형 볼 그리드 어레이 패키지는 다층레이어로 형성된 서브스트레이트(11)의 상면에 접착제(12)로 반도체 칩(13)이 고정부착되고, 상기 서브스트레이트(11)의 상면과 일측면의 외부로 노출되도록 다수개의 패턴 리드(14)가 내설되며, 상기 칩(13)의 상면에 형성되는 다수개의 칩패드(13a)와 서브스트레이트(11)의 상면에 노출된 패턴 리드(14)가 각각 금속와이어(15)로 전기적인 연결이되고, 상기 칩(13), 금속와이어(15)를 감싸도록 서브스트레이트(11)의 상면에 에폭시로 몰딩하는 몰딩부(16)가 형성되며, 상기 패턴 리드(14)의 하단부에 연결되도록 서브스트레이트(11)의 일측면에 다수개의 솔더볼(17)이 부착고정된다.
이와 같이 구성되는 본 발명 직립형 볼 그리드 어레이 패키지의 제조방법은 다음과 같다.
서브스트레이트(11)의 상면 중앙제 접착제(12)를 이용하여 반도체 칩(13)을 고정부착하는 다이본딩공정을 수행하는 단계와, 상기 칩(13)의 상면에 형성되어 있는 다수개의 칩패드(13a)와 서브스트레이트(11)의 상면에 노출된 패턴 리드(14)를 각각 금속와이어(15)로 연결하는 와이어본딩공정을 수행하는 단계와, 상기 칩(13), 금속와이어(15)를 감싸도록 서브스트레이트(11)의 상면에 에폭시로 몰딩부(16)를 형성하는 몰딩공정을 수행하는 단계와, 상기 서브스트레이트(11)의 일측면에 노출돈 패턴 리드(14)의 하단부에 솔더볼(17)을 부착고정하는 볼본딩고정을 수행하는 단계의 순서로 제조된다.
상기와 같이 제조되는 본 발명의 패키지(P)는 도 4에 도시된 바와같이, 피시비(20)의 상면에 패키지(P)를 수직으로 세워서 서브스트레이트(11)의 일측면에 부착되어 있는 다수개의 솔더볼(17)을 얼라인한 다음, 리플로우하여 솔더볼(17)을 부분융착시킴으로서 실장하게 된다.
도 5는 도 3의 변형예를 보인 종단면도로서, 도시된 바와 같이, 서브스트레이트(21)의 양측면 접착제(22)를 이용하여 반도체 칩(23)을 부착하고, 상기 서브스트레이트(21) 상면과 일측면으로 패턴 리드(24)가 노출되도록 형성하며, 상기 칩(23)의 상면에 형성되어 있는 다수개의 칩패드(23a)와 서브스트레이트(21)의 상면에 노출된 패턴 리드(24)를 금속와이어(25)로 각각 연결하고, 상기 칩(23), 금속와이어(25)를 감싸도록 서브스트레이트(21)의 양측면에 에폭시로 몰딩부(26)을 형성하며, 상기 패턴 리드(24)의 하단부에 연결되도록 서브스트레이트(21)의 일측면에 솔더볼(27)을 부착하여 적층형의 직립형 볼 그리드 어레이 패키지가 구성된다
이상에서 상세히 설명한 바와 같이 본 발명 직립형 볼 그리드 어레이 패키지는 서브스트레이트에 내설되는 패턴 리드를 서브스트레이트의 상면과 일측면에 노출되도록 내설하고, 그 일측면에 노출되는 패턴 리드에 연결되도록 다수개의 솔더볼을 부착하여 구성함으로서, 패키지의 실장시 피시비의 수직으로 세워서 실장하게 되어 면적을 적게 차지하게 되고, 따라서 실장효율이 향상되는 효과가 있다.

Claims (1)

  1. 다층회로기판인 서브스트레이트와, 그 서브스트레이트의 상면에 접착제로 고정부착되는 반도체 칩과, 상기 서브스트레이트의 상면과 일측면의 외부로 노출되도록 내설되는 다수개의 패턴 리드와, 상기 칩의 상면에 형성되는 다수개의 칩패드와 서브스트레이트의 상면에 노출된 패턴 리드를 각각 전기적으로 연결하는 금속와이어와, 상기 칩, 금속와이어를 감싸도록 서브스트레이트의 상면에 에폭시로 몰딩된 몰딩부와, 상기 서브스트레이트의 일측면에 부착되며 상기 패턴 리드의 하단부에 연결부착되는 다수개의 솔더볼을 구비하여서 구성된 것을 특징으로 하는 직립형 볼 그리드 어레이 패키지.
KR1019960067254A 1996-12-18 1996-12-18 직립형 볼 그리드 어레이 패키지 KR100206977B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960067254A KR100206977B1 (ko) 1996-12-18 1996-12-18 직립형 볼 그리드 어레이 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960067254A KR100206977B1 (ko) 1996-12-18 1996-12-18 직립형 볼 그리드 어레이 패키지

Publications (2)

Publication Number Publication Date
KR19980048633A true KR19980048633A (ko) 1998-09-15
KR100206977B1 KR100206977B1 (ko) 1999-07-01

Family

ID=19488731

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960067254A KR100206977B1 (ko) 1996-12-18 1996-12-18 직립형 볼 그리드 어레이 패키지

Country Status (1)

Country Link
KR (1) KR100206977B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101111427B1 (ko) 2010-02-23 2012-02-15 앰코 테크놀로지 코리아 주식회사 수직 및 수평 실장 겸용의 반도체 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
KR100206977B1 (ko) 1999-07-01

Similar Documents

Publication Publication Date Title
US6836009B2 (en) Packaged microelectronic components
US6736306B2 (en) Semiconductor chip package comprising enhanced pads
KR100246333B1 (ko) 비 지 에이 패키지 및 그 제조방법
KR100194747B1 (ko) 반도체장치
KR100326822B1 (ko) 감소된 두께를 갖는 반도체 장치 및 그의 제조 방법
KR100214544B1 (ko) 볼 그리드 어레이 반도체 패키지
JP2001156251A (ja) 半導体装置
KR100251868B1 (ko) 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법
US20080157305A1 (en) Chip package structure
KR19990024255U (ko) 적층형 볼 그리드 어레이 패키지
KR100206977B1 (ko) 직립형 볼 그리드 어레이 패키지
JP4038021B2 (ja) 半導体装置の製造方法
KR100247641B1 (ko) 적층형 볼 그리드 어레이 패키지 및 그의 제조방법
KR100507131B1 (ko) 엠씨엠 볼 그리드 어레이 패키지 형성 방법
KR100251860B1 (ko) Csp (칩 스케일 패키지)의 구조 및 제조방법
US6645794B2 (en) Method of manufacturing a semiconductor device by monolithically forming a sealing resin for sealing a chip and a reinforcing frame by transfer molding
KR100226106B1 (ko) 리드프레임을 이용한 볼그리드어레이반도체패키지 및 그 제조방법
JPH0846091A (ja) ボールグリッドアレイ半導体装置
KR200278535Y1 (ko) 칩 크기 패키지
KR100206973B1 (ko) 칩 사이즈 패키지
KR20000040734A (ko) 적층형 마이크로 비지에이 패키지
KR19980083263A (ko) 리드프레임을 이용한 에어리어 어레이 범프드 반도체 패키지의 입출력 범프 형성 방법
JP3405718B2 (ja) 半導体装置
KR19980034141A (ko) 비아 그리드 어레이 패키지
KR19990055508A (ko) 에리어 어레이 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090327

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee