JP4794714B2 - 半導体集積回路装置とその製造方法 - Google Patents
半導体集積回路装置とその製造方法 Download PDFInfo
- Publication number
- JP4794714B2 JP4794714B2 JP2000029858A JP2000029858A JP4794714B2 JP 4794714 B2 JP4794714 B2 JP 4794714B2 JP 2000029858 A JP2000029858 A JP 2000029858A JP 2000029858 A JP2000029858 A JP 2000029858A JP 4794714 B2 JP4794714 B2 JP 4794714B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring film
- lead frame
- insulating layer
- lead frames
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、リードフレームと、その製造方法と、そのリードフレームを複数枚用いて半導体チップを立体的に配置した半導体集積装置と、その半導体集積回路装置の製造方法に関する。
【0002】
【従来の技術】
本格的マルチメディア社会の到来をひかえて、音声、画像その他の情報を高速処理し、しかも携帯性に富んだ情報通信機器の進化は急速であるが、更にその進化を激しくすることが要求されており、その要求に応えるには、IC、LSIの高密度実装を高めることが必要であり、図3(B)はそのような高密度実装の従来例の一つである。
【0003】
同図において、a1〜a8はそれぞれ同じ構造、形状、寸法のリードフレームである。bは各リードフレームaのベースを成す、例えばポリイミド樹脂からなるベースフィルムで、厚さが例えば75μmである。cは該ベースフィルムbに形成された層間接続用の貫通孔、dは該ベースフィルムbの一方の表面(チップ搭載側の面)に形成された配線膜で、例えば銅からなり、厚さは例えば20μmである。eは上記貫通孔cを埋める金属からなる層間接続金属層であり、メッキにより形成される。
【0004】
fは半導体チップで、上記ベースフィルムbの配線膜dが形成された側の面に異方性導電性接着剤gを介してフェイスボンディングされている。該半導体チップfの各電極がバンプh及び接着剤gを介して配線膜dに電気的に接続されている。iは一つのリードフレーム、例えば1aとそれに積層されるリードフレーム1bとの間に介在してその間に所定の間隔を確保しつつその位置関係を固定する半田ボールである。
【0005】
そして、上述した半導体集積回路装置は、各リードフレームa1〜a8の総てに上述したように半導体チップfを搭載しておき、更に、そのリードフレームa1〜a8をその間に半田ボールiを介在させて積層し、各半田ボールiを加熱処理して溶融させることにより製造される。
【0006】
【発明が解決しようとする課題】
ところで、図3(B)に示すような従来の技術によれば、先ず第1に、リードフレームのベースが樹脂フィルムからなり、樹脂フィルムは可撓性があるので、うねりが生じ、位置決めが難しく、必要な位置決め精度を得ることが難しいほか、扱いにくいと言う問題があった。また、樹脂フィルムbに層間電気的接続用の孔cを形成し、その孔cを金属メッキ膜eで埋める必要があるが、樹脂フィルムbに寸法精度及び位置決め精度良く孔cを形成することは難しいことであり、それが高集積化を阻むという問題もあった。
【0007】
第2に、リードフレームが樹脂フィルムの表面に配線膜を形成した基板からなり、そのリードフレームに半導体チップを搭載し、それに別のリードフレームを半田ボールを介して積層することの繰り返しにより複数のリードフレームを積層するので、積層数が増えるほど半導体集積回路装置としての厚さが厚くなり、カード実装等の薄型実装分野において必要とされる薄型化の要求に応えることが難しいという問題があった。
【0008】
即ち、例えばカード実装においては、厚さを例えば1mm以下にすることが要求される場合が多いが、そのような薄さでありながら、半導体チップは例えば8段の立体実装しなければカードに要求される性能、情報記憶容量を備えることができないと言う場合があるが、図3(B)に示す従来技術によれば、リードフレーム1個当たりの厚さが195μm(75μm+20μm+100μm)となり、8個積層した場合、約1.56mmにもなってしまう。これではカードとして要求される薄さを持つことができないのである。
【0009】
第3に、上述したように、リードフレームの配線膜は上記樹脂フィルムの表面に形成されるので、フィルム表面にはその配線膜による凹凸が生じ、その凹凸のある表面上に半導体チップが異方性導電性接着剤を介してフェィスボンディングされるので、そのボンディングの際に接着剤の配線膜による凹凸のある面への均一な浸透性を得ることが難しく、異方性導電性接着剤の使用材料や使用条件に強い制約があるという問題もある。
【0010】
第4に、リードフレームの半導体チップに接続される配線膜はその接続性が高いことが要求されるので、その表面を例えば金等でメッキすることが好ましく、更にそのメッキは質の高い電解メッキが好ましいが、上述した従来技術によれば、各配線膜は樹脂フィルム上に互いに独立して形成されるので、それに電解メッキをすることは極めて困難であり、事実上不可能に近い。従って、無電解メッキにより金メッキする場合が多い。そのため、良好なボンディング性が得られない。
【0011】
本発明はこのような問題点を解決すべく為されたものであり、半導体チップの立体実装に用いるリードフレームの製造に際して用いるベース材の可撓性を軽減して配線膜形成その他の各処理をやり易くし、配線膜の形成精度を高くし、更に、より薄く立体実装できるようにし、半導体チップを凹凸のない平坦な面に配置できるようにして異方性導電性接着剤による半導体チップのフェイスボンディングを容易にし、接着剤の使用材料や使用条件についての制約が軽減されるようにし、更に、リードフレームの配線膜の表面に半導体チップの電極とのボンディング性を向上するために形成する金属膜を電解メッキにより形成できるようにしてその金属膜の膜質を容易に向上できるようにすることを目的とする。
【0012】
【課題を解決するための手段】
上記目的を達成するために、本発明の半導体集積回路装置は、絶縁層と、該絶縁層の一方の表面に該絶縁層の一方の表面と略同一平面上に位置するように埋め込まれた配線膜と、該配線膜と接続され、該絶縁層の他方の表面に設けられた接続部を有する複数のリードフレームからなる半導体集積回路装置であって、該リードフレームは隣接するリードフレームの間隔を保持するスペーサを備え、かつ該スペーサを介して積層され、一方のリードフレームの該配線膜と他方のリードフレームの該接続部とを接続する複数の半田ボールを備え、該スペーサを備えたのと同じ側に該配線膜と異方性導電性接着剤を介して接続される半導体チップを有すること、を特徴とする。
【0013】
本発明の半導体集積回路装置の製造方法は、絶縁層と、該絶縁層の一方の表面に該絶縁層の一方の表面と略同一平面上に位置するように埋め込まれた配線膜と、該配線膜と接続され、該絶縁層の他方の表面に設けられた接続部と、該一方の表面に設けられ、隣接するリードフレームの間隔を保持するスペーサとを有する複数のリードフレームを用意する工程と、該複数のリードフレームについて、該一方の表面に半導体チップを搭載する工程と、該複数のリードフレームについて、該一方の表面に埋め込まれた配線膜であって、該他方の表面に設けられた接続部と対応する部分に半田ボールを配置する工程と、該接続部と該半田ボールとが互いに接し、該複数のリードフレームの該一方の表面と該他方の表面が同じ向きになるように、該複数のリードフレームを重ねる工程と、該半田ボールを加熱し、該スペーサによって隣接するリードフレームの間隔が規定される該複数のリードフレームの積層体を形成する工程と、を含むことを特徴とする。
【0017】
本発明の半導体集積回路装置は、リードフレームを複数個総てが同じ向きにしてスペーサを介して積層し、該各リードフレームのチップ搭載領域に半導体チップを搭載し、各隣接リードフレームの一方のリードフレームの配線膜と他方リードフレームの上記接続部に露出する配線膜との間に半田ボールを介在させてその間を電気的に接続してなることを特徴とする。
【0018】
従って、本発明の半導体集積回路装置によれば、上述したように薄くでき、且つ配線膜形成面を平坦にできる配線基板を要部とする利点を有する本発明に係るリードフレームを複数個積層して半導体チップを多段で立体実装するので、薄くて集積度の高い半導体集積回路装置を得ることができる。
【0019】
本発明の半導体集積回路装置の製造方法は、リードフレームを複数用意し、各リードフレームのチップ搭載領域にはチップを搭載し、配線膜の上記スペーサが形成されたのと同じ側の面に半田ボールを配設し、上記各リードフレームを同じ向きで平行に重ね、各隣接リードフレーム間の上記半田ボールにより一つのリードフレームの配線膜と、それに隣接するリードフレームの上記接続部に露出する配線膜との間が電気的に接続された状態にし、その状態で上記各半田ボールを加熱することにより、各隣接リードフレーム間に上記スペーサが介在してその間の間隔が規定された状態を形成することにより、上記全リードフレームを積層することを特徴とする。
【0020】
従って、本発明の半導体集積回路装置の製造方法によれば、チップ搭載領域に半導体チップを搭載したリードフレームを複数個スペーサを介して積層し、互いに積層されたリードフレームの配線膜間が半田ボールにより接続された本発明の半導体集積回路装置を得ることができる。
【0021】
【発明の実施の形態】
本発明リードフレームは、基本的には、絶縁層の一方の表面に配線膜を表面が面一になるように形成した配線基板の上記絶縁層の他方の表面に上記配線膜と接続された接続部を形成し、該配線基板の配線膜形成側の面に、チップ搭載領域と、自他リードフレーム間(本リードフレーム自身と他のリードフレームとの間)を電気的に接続するリードフレーム間接続用領域と、該両リードフレーム間の間隔を保つためのスペーサを設けてなるもので、絶縁層は例えばポリイミド樹脂が好適であり、厚さは十数μm〜数十μm、例えば25μm程度である。配線膜は銅が好適であり、厚さは数μm〜数十μm、例えば13μm程度で、例えば電解メッキにより形成することができる。
【0022】
尚、配線膜の表面は半導体チップの電極と接続されるので、接続性を良くすべく、接続性向上用金属膜、例えば金膜(厚さ例えば0.3μm)を、例えばニッケル等の拡散防止用金属膜(厚さ例えば2μm)を介して電解メッキにより形成すると良い。また、配線膜と接続された接続部は上記絶縁層を開口を有するように形成し、その開口にニッケル等の金属膜を介して金等の金属膜をメッキにより形成することによりつくることができる。
【0023】
本発明リードフレームの製造方法は、基本的には、金属ベース材をベースとしてリードフレームの製造をする。具体的には、金属ベース材を用意し、その一方の表面に配線膜を選択メッキにより形成し、該ベース材の上記配線膜が形成された側の面上に選択的に絶縁層を形成することにより該配線膜を部分的に露出させる開口からなる接続部を形成し、該ベース材を他方の面側から選択的にエッチングすることにより、上記配線膜を露出させると共に該ベース材自身からなるスペーサを形成する。そして、配線膜の表面に接続性向上用金属膜、例えば金膜をニッケル等の拡散防止用金属膜を介して形成するときは、金属ベース材に配線膜を選択メッキにより形成する前に、例えばニッケル等の金属膜を選択メッキし、次いで金等の接続性向上用金属膜を選択メッキしておくと良い。この選択メッキは金属ベース材自身を電位伝達経路として利用できるので、電解メッキで行うことができ、延いては膜質の良い接続性向上用金属膜(例えば金膜)を形成することができる。尤も、金属ベース材として銅層の表面に拡散防止用金属例えばニッケル膜が形成された多層構造のものを用いるようにしても良い。
【0024】
本発明半導体集積回路装置は、基本的には、リードフレームを複数個総てが同じ向きにしてスペーサを介して積層し、該各リードフレームのチップ搭載領域に半導体チップを搭載し、各隣接リードフレームの一方のリードフレームの配線膜と他方のリードフレームの上記接続部に露出する配線膜との間に半田ボールを介在させてその間を電気的に接続してなるものであり、リードフレームのチップ搭載領域への半導体チップの搭載には異方性導電性接着剤を使用すると良い。異方性導電性接着剤はフィルムタイプのものを用いても良いし、ペーストタイムのものを用いても良い。この場合、チップ搭載領域は表面に凹凸がないので、接着がやり易く、異方性導電性接着剤の使用材料や使用条件の制約が少ない。リードフレームの積層段数は特に制約されず、2〜数十段の積層が可能であり、例えば8段で半導体集積回路装置の厚みを1mm以下にできる。尚、上記接続部を成す開口は金属メッキ膜で埋めるようにしておくと良い。
【0025】
【実施例】
以下、本発明を図示実施例に従って詳細に説明する。
図1(A)〜(E)は本発明リードフレームの製造の一つの実施例を工程順に示す断面図である。
(A)先ず、例えば銅からなる金属ベース材(厚さ例えば80〜150μm)1を用意し、その後、レジスト膜2を選択的に形成する。このレジスト膜2は、形成すべき配線膜のパターンに対してネガのパターンに形成する。図1(A)はレジスト膜2の形成後の状態を示す。
【0026】
(B)次に、上記金属ベース材1の上記レジスト膜2が形成された側の面に、接続性向上用金属膜である金膜(厚さ例えば0.3μm)3、拡散防止用金属膜であるニッケル膜(厚さ例えば2μm)4及び銅からなる配線膜(厚さ例えば13μm)5をこの順序で電解メッキにより順次形成する。その際、レジスト膜2がメッキマスクとなる。図1(B)はその配線膜5形成後の状態を示す。
【0027】
尚、金属ベース材として拡散防止用金属例えばニッケル膜を銅層上に積層した二層構造のものを用いても良い。勿論、更にそのニッケル膜の表面に接続性向上用金属膜として金膜を積層した三層構造のものを用いても良い。その場合、後で各配線膜5間における金膜、ニッケル膜を選択的に除去して配線膜間がショートされた状態をなくす工程が必要となる。従って、金属ベース材として一層構造のものを用いるようにする方が好ましいと言える。
【0028】
(C)次に、上記金属ベース材1のレジスト膜2を除去し、上記配線膜5が形成された側の面に該配線膜5上を含め例えばポリイミドからなる絶縁層6を形成し、その後、該絶縁層6に上記配線膜5を露出させる、接続部を成す開口7を形成する。図1(C)は該開口7形成後の状態を示す。
【0029】
尚、絶縁層6は配線膜5の表面を覆うのみならず、各配線膜5間の部分を完全に埋めるように、換言すれば配線膜5間の間隙が絶縁材料(絶縁層6を成す絶縁材料)で充填されるようにすることが必要である。これによりリードフレームのチップ搭載領域の表面を凹凸のない面にできる。
【0030】
尚、該開口7は、絶縁層6として感光性の絶縁材料を用い露光、現像により形成するようにしても良いし、絶縁層6として普通の絶縁材料(例えばポリイミド)を用い、その絶縁材料を塗布した後その上に感光性のフィルムを塗布し、それを露光、現像し、その後、該観光フィルムをマスクとして絶縁層6をエッチングすることにより形成するようにしても良い。
【0031】
(D)次に、図1(D)に示すように、上記配線膜5の上記開口7に露出する部分上に接続用金属膜8を電解メッキにより形成する。該金属膜8はニッケル膜の表面に金膜8aを形成した多層構造を有する。この金属膜8は配線膜5と後述する半田ボール(16)との接続性を良くするために形成される。
【0032】
(E)次に、図1(E)に示すように、上記銅からなる金属ベース材1をその裏面から選択的にエッチングすることにより上記配線膜5が形成された領域を露出させると共に、金属ベース材1自身からなるスペーサ9を形成する。このエッチング(銅のエッチング)の際に、上記金膜3がエッチングストッパとなって銅からなる配線膜5がエッチング液により侵食されることを防止する役割を果たす。
【0033】
このエッチングにより露出された配線膜5形成領域はその表面が平坦で、表面部(エッチングにより露出した側の表面部)は最表面が金膜3からなり、その下地が拡散防止用ニッケル膜4からなり、最表面が電解メッキによる金膜3で構成されていることから、後で半導体チップ(15)を搭載する際にその電極との配線膜5の接続性を良好にすることができるのである。10がリードフレームの要部を成す配線基板部分である。
【0034】
これにより、即ち、図1(E)に示すエッチングによりリードフレーム11が出来上がる。このリードフレーム11が本発明リードフレームの第1の実施例に該当する。このリードフレーム11によれば、絶縁層6に配線膜5が埋め込み状に形成されて配線膜5と絶縁層6が面一(ツライチ)に形成されているので、その配線膜5の厚さ分は少なくともリードフレーム11の厚さを薄くできる。従って、何枚ものリードフレームを利用しての半導体チップの立体実装をした半導体集積回路装置の厚みを薄くすることに大きく寄与する。
また、配線膜5が形成されてもその表面とそれが形成された絶縁層6表面は面一なので平坦であり、凹凸がないので、後で半導体チップを異方性導電性接着剤を介してフェイスボンディングする作業がやり易く、異方性導電性接着剤の使用材料や使用条件の制約が少ない。
【0035】
また、図1(A)〜(E)に示したリードフレームの製造方法によれば、剛性のある金属ベース材を用いて製造するので、ポリイミド等の樹脂フィルムをベースとして用いた場合におけるような製造の煩わしさがなく、また配線膜5形成精度を高めることもできる。そして、それでいてそのベース材1は配線膜5、絶縁層6を形成した後はスペーサ9となる部分以外は除去し、絶縁層6と配線膜5によりリードフレーム11の要部を成す配線基板10を構成するので、リードフレーム11を従来よりも支障なく薄くすることができる。従って、この点でも、リードフレームを用いて半導体チップを多段に立体実装した半導体集積回路装置を従来より薄くすることができる。
【0036】
図2(A)〜(C)は図1(A)〜(E)に示す方法により製造したリードフレーム11を用いて半導体集積回路装置を製造する方法を工程順に示す断面図である。
(A)リードフレーム11の配線膜5が形成された側の面のチップ搭載領域12上に異方性導電性接着剤13を塗布した後、図2(A)に示すように、各電極に例えば金スタッドからなる突起状のバンプ14を有する半導体チップ15をその異方性導電性接着剤13を塗布されたチップ搭載領域12上に臨ませる。勿論、その際、半導体チップ15の各バンプ14がそれと対応する配線膜5のバンプ14を接続すべき部分とが整合するように位置合わせをすることは言うまでもない。尚、異方性導電性接着剤13はフィルムタイプのものを用いても良いが、ペーストタイプのものを用いても良い。
【0037】
(B)次に、上記半導体チップ15の各バンプ14とそれと対応する配線膜5とを接続させ、その後、図2(B)に示すように、リードフレーム11自身と他のリードフレームとを電気的に接続するための半田ボール16を配線膜5の接続部7と対応する部分に搭載する。半田ボール16は例えば錫/鉛共晶半田からなる。
【0038】
(C)次に、複数のリードフレーム111〜114(図2に示す例では4個のリードフレーム)を用意し、図2(C)に示すように同じ向きで平行にし、位置決めして重ねる。具体的には、各半田ボール16が自身と対応する配線膜5の接続すべきところに位置決めする。各半田ボール16の径は上記スペーサ9の高さより高く設定されており、複数のリードフレーム111〜114を重ねた状態では、リードフレーム11の各スペーサ9とそれに重なる他のリードフレーム11との間には僅かな隙間ができるようになっている。
【0039】
その後、リフローにより上記各半田ボール16を溶融してその半田ボール16とこれが搭載されているリードフレーム11に重ねた隣接リードフレーム11の配線膜5とを完全に電気的に接続した状態にすると共に、各リードフレーム11・11間に上記スペーサ9がその間隔を規定する状態で介在するようにする。
これにより、半導体集積回路装置ができる。本半導体集積回路装置が本発明半導体集積回路装置の一つの実施例に該当する。
【0040】
本実施例によれば、各リードフレーム11の厚さはその絶縁層6の厚さ例えば20μmとスペーサ9の厚さ例えば100μmとの和、例えば120μmになり、4個のリードフレーム111〜114からなる半導体集積回路装置としての厚みは480μmとなる。
【0041】
図3(A)は積層するリードフレーム11の数を8個にした本発明半導体集積回路装置の実施例を示す断面図で、図3(B)に断面図で示す半導体集積回路装置数同じく8個の上記従来例との比較からも明らかなように、本発明半導体集積回路装置の方が従来例よりも厚みを薄くできる。
即ち、本発明半導体集積回路装置ではリードフレーム1個当たりの厚みをスペーサ部分を含め125μmにでき、8段で1mm弱の厚さにできるのに対して、従来例では8段で約1.56mmになる。従って、著しく半導体集積回路装置の薄型化を図ることができる。
【0042】
【発明の効果】
本発明のリードフレームによれば、配線基板を成す絶縁層に配線膜が埋め込み状に形成されて配線膜と絶縁層が面一に形成されているので、その配線膜の厚さ分は少なくともリードフレームの厚さを薄くできる。従って、何枚ものリードフレームを利用しての半導体チップの立体実装をした半導体集積回路装置の厚みを薄くすることに大きく寄与する。
【0043】
また、配線膜が形成されてもそれが形成された絶縁層表面は平坦で凹凸がないので、半導体チップを異方性導電性接着剤を介してフェイスボンディングする作業がやり易く、そして、異方性導電性接着剤により半導体チップをフリップ実装するときに起こりがちな気泡の巻き込みがなく、また、リフロー等の熱による海面剥離の問題も生じにくい。従って、異方性導電性接着剤の使用材料や使用条件の制約が少ない。
【0044】
本発明のリードフレームの製造方法によれば、金属ベース材を用いてリードフレームをつくるので、ベース材が剛性を有することから、可撓性のある樹脂フィルムをベースとしてリードフレームを製造する従来技術よりも配線膜形成その他の各処理がやり易くなり、配線膜の形成精度を高くすることができる。
【0045】
また、本発明のリードフレームの製造方法によれば、個々のリードフレームを当初は剛性のある金属ベース材を用いて製造するので、製造開始当初の製造の煩わしさがなくまた配線膜形成精度を高めたりすることができ、それでいてそのベース材は配線膜、絶縁層を形成した後はスペーサとなる部分以外は除去し、絶縁層と配線基板とによりリードフレームの要部を成す配線基板を構成するので、リードフレームを従来よりも支障なく薄くすることができる。従って、この点でも、リードフレームを用いて半導体チップを多段に立体実装した半導体集積回路装置を従来より薄くすることができる。また、リードフレームを薄くすることができるが故に、層間接続用の絶縁層を貫通する孔を微細にすることができ、延いてはより高集積化を図ることができる。
【0046】
また、本発明のリードフレームの製造方法によれば、配線膜が金属ベース材上に金属の選択メッキをすることにより形成され、該配線膜の金属ベース側の面が該金属ベース材の選択的エッチングにより露出してチップ搭載面にされるので、配線膜形成用選択メッキ前に金属ベース表面に予めボンディング性向上用金属(例えば金)膜を形成することができ、その際、金属ベース材そのものを電位伝達経路に用いることができるので、その膜を電解メッキにより形成することができる。従って、ボンディング性向上用金属膜の膜質を容易に良くすることができる。
【0047】
本発明の半導体集積回路装置によれば、上述したように薄くでき、且つ配線膜形成面を平坦にできる配線基板を要部とする利点を有する本発明に係るリードフレームを複数個積層して半導体チップを多段で立体実装するので、薄くて集積度の高い半導体集積回路装置を得ることができる。
【0048】
本発明の半導体集積回路装置の製造方法によれば、チップ搭載領域に半導体チップを搭載したリードフレームを複数個スペーサを介して積層し、互いに積層されたリードフレームの配線膜間が半田ボールにより接続された本発明の半導体集積回路装置を得ることができる。
【図面の簡単な説明】
【図1】(A)〜(E)は本発明リードフレームの製造方法の一つの実施例を工程順に示す断面図で、特に(E)は本発明リードフレームの一つの実施例を示す。
【図2】(A)〜(C)はリードフレームを用いて半導体集積回路装置を製造する本発明半導体集積回路装置の製造方法の一つの実施例を工程順に示す断面図で、特に(C)は本発明半導体集積回路装置の一つの実施例を示す。
【図3】(A)、(B)は積層するリードフレームが同じ8個の半導体集積回路装置について本発明に係るものと従来例のものとを比較して示す断面図で、(A)は本発明の半導体集積回路装置を、(B)は従来例を示す。
【符号の説明】
1・・・金属ベース材、3・・・接続性向上用金属膜、
4・・・拡散防止用金属膜、5・・・配線膜、6・・・絶縁層、
7・・・接続部を成す開口、9・・・スペーサ、10・・・配線基板、
11・・・リードフレーム、12・・・チップ搭載領域、
13・・・異方性導電性接着剤、14・・・バンプ、15・・・半導体チップ、
16・・・半田ボール。
Claims (2)
- 絶縁層と、該絶縁層の一方の表面に該絶縁層の一方の表面と略同一平面上に位置するように埋め込まれた配線膜と、
該配線膜と接続され、該絶縁層の他方の表面に設けられた接続部を有する複数のリードフレームからなる半導体集積回路装置であって、
該リードフレームは隣接するリードフレームの間隔を保持するスペーサを備え、かつ該スペーサを介して積層され、
一方のリードフレームの該配線膜と他方のリードフレームの該接続部とを接続する複数の半田ボールを備え、
該スペーサを備えたのと同じ側に該配線膜と異方性導電性接着剤を介して接続される半導体チップを有すること、
を特徴とする半導体集積回路装置。 - 絶縁層と、該絶縁層の一方の表面に該絶縁層の一方の表面と略同一平面上に位置するように埋め込まれた配線膜と、
該配線膜と接続され、該絶縁層の他方の表面に設けられた接続部と、
該一方の表面に設けられ、隣接するリードフレームの間隔を保持するスペーサとを有する複数のリードフレームを用意する工程と、
該複数のリードフレームについて、該一方の表面に半導体チップを搭載する工程と、
該複数のリードフレームについて、該一方の表面に埋め込まれた配線膜であって、該他方の表面に設けられた接続部と対応する部分に半田ボールを配置する工程と、
該接続部と該半田ボールとが互いに接し、該複数のリードフレームの該一方の表面と該他方の表面が同じ向きになるように、該複数のリードフレームを重ねる工程と、
該半田ボールを加熱し、該スペーサによって隣接するリードフレームの間隔が規定される該複数のリードフレームの積層体を形成する工程と、
を含むことを特徴とする半導体集積回路装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000029858A JP4794714B2 (ja) | 2000-02-08 | 2000-02-08 | 半導体集積回路装置とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000029858A JP4794714B2 (ja) | 2000-02-08 | 2000-02-08 | 半導体集積回路装置とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001223289A JP2001223289A (ja) | 2001-08-17 |
JP4794714B2 true JP4794714B2 (ja) | 2011-10-19 |
Family
ID=18554950
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000029858A Expired - Fee Related JP4794714B2 (ja) | 2000-02-08 | 2000-02-08 | 半導体集積回路装置とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4794714B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006108211A (ja) | 2004-10-01 | 2006-04-20 | North:Kk | 配線板と、その配線板を用いた多層配線基板と、その多層配線基板の製造方法 |
JP4650269B2 (ja) * | 2006-01-05 | 2011-03-16 | 日立電線株式会社 | 積層型半導体装置の製造方法 |
JP2008182163A (ja) * | 2007-01-26 | 2008-08-07 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法と半導体装置 |
JP4973225B2 (ja) * | 2007-02-16 | 2012-07-11 | 凸版印刷株式会社 | 高集積半導体装置 |
JP7271337B2 (ja) | 2019-06-27 | 2023-05-11 | 新光電気工業株式会社 | 電子部品装置及び電子部品装置の製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0716094B2 (ja) * | 1986-03-31 | 1995-02-22 | 日立化成工業株式会社 | 配線板の製造法 |
JP2861841B2 (ja) * | 1994-11-22 | 1999-02-24 | ソニー株式会社 | リードフレームの製造方法 |
JPH08340164A (ja) * | 1995-06-09 | 1996-12-24 | Fujitsu General Ltd | Bga型パッケージの面実装構造 |
JPH11163022A (ja) * | 1997-11-28 | 1999-06-18 | Sony Corp | 半導体装置、その製造方法及び電子機器 |
JP3147087B2 (ja) * | 1998-06-17 | 2001-03-19 | 日本電気株式会社 | 積層型半導体装置放熱構造 |
-
2000
- 2000-02-08 JP JP2000029858A patent/JP4794714B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001223289A (ja) | 2001-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4271590B2 (ja) | 半導体装置及びその製造方法 | |
JP4551321B2 (ja) | 電子部品実装構造及びその製造方法 | |
JP4431123B2 (ja) | 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法 | |
JP3813402B2 (ja) | 半導体装置の製造方法 | |
US6969916B2 (en) | Substrate having built-in semiconductor apparatus and manufacturing method thereof | |
TWI278048B (en) | Semiconductor device and its manufacturing method | |
JP3910493B2 (ja) | 半導体装置及びその製造方法 | |
TWI400025B (zh) | 線路基板及其製作方法 | |
US20080308308A1 (en) | Method of manufacturing wiring board, method of manufacturing semiconductor device and wiring board | |
JP4052915B2 (ja) | 回路装置の製造方法 | |
US20110157763A1 (en) | Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment | |
JP2004343030A (ja) | 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール | |
JP2006108211A (ja) | 配線板と、その配線板を用いた多層配線基板と、その多層配線基板の製造方法 | |
JP2006135277A (ja) | 配線基板と、その製造方法 | |
JP4489821B2 (ja) | 半導体装置及びその製造方法 | |
JP4950743B2 (ja) | 積層配線基板及びその製造方法 | |
JP2004119726A (ja) | 回路装置の製造方法 | |
KR100658022B1 (ko) | 회로 장치의 제조 방법 | |
TWI759120B (zh) | 中介基板及其製法 | |
JP4794714B2 (ja) | 半導体集積回路装置とその製造方法 | |
JP2008270443A (ja) | 積層配線基板及びその製造方法 | |
KR100639737B1 (ko) | 회로 장치의 제조 방법 | |
JP4638657B2 (ja) | 電子部品内蔵型多層基板 | |
JP4185755B2 (ja) | 配線基板及びその製造方法 | |
JP4073294B2 (ja) | 回路装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041101 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050131 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050217 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050218 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070116 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070830 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070830 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071102 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080926 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081202 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090302 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100302 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100528 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100602 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100818 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110726 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110727 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140805 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140805 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140805 Year of fee payment: 3 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140805 Year of fee payment: 3 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140805 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |