JP2007502530A - 歪み解放バンプ設計による半導体装置 - Google Patents

歪み解放バンプ設計による半導体装置 Download PDF

Info

Publication number
JP2007502530A
JP2007502530A JP2006521868A JP2006521868A JP2007502530A JP 2007502530 A JP2007502530 A JP 2007502530A JP 2006521868 A JP2006521868 A JP 2006521868A JP 2006521868 A JP2006521868 A JP 2006521868A JP 2007502530 A JP2007502530 A JP 2007502530A
Authority
JP
Japan
Prior art keywords
lateral extension
layer
passivation layer
redistribution conductor
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006521868A
Other languages
English (en)
Other versions
JP2007502530A5 (ja
Inventor
ジェン−ホ ワン、ジェームズ
チャン、ジン−ウク
メンドーサ、アルフレッド
ラントン、ラジャシ
シャムウェイ、ラッセル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2007502530A publication Critical patent/JP2007502530A/ja
Publication of JP2007502530A5 publication Critical patent/JP2007502530A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02335—Free-standing redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H01L2224/13027—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body the bump connector being offset with respect to the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

半導体装置（５１）が提供される。装置（５１）は、コンタクトパッド（６１）を上部に有するダイ（５３）と、コンタクトパッド（６１）に電気的に接続されるベース部（６４）及び横方向延在部（６３）を有する再分配導電体（５９）と、再分配導電体（５９）に電気的に接続されるバンプコンタクト（６５）と、再分配導電体（５９）の横方向延在部（６３）及びダイ（５３）の間に配置されるパッシベーション層（５７）とを備える。好ましくは、再分配導電体（５９）は、渦巻形状を有し、十分な応力下で、パッシベーション層（５７）から剥離、即ち層間剥離して、パッシベーション層（５７）及びベース部（６４）に対して移動することにより、基板（６９）とダイ（５３）との間の機械的な応力を解放するように構成される。不具合を生じることなく、小さいＣＴＥ差による歪みに対処するバンプ及びコイル状の再分配導電体（５９）によって、アンダフィルを用いずに、又は追加のアセンブリ工程を経ることなく、ＤＣＡフリップチップの信頼性を高くすることができる。

Description

本発明は、バンプ形成された半導体部品に係り、詳しくは、再分配回路を備え、かつウェハレベルでのＢＧＡ実装に好適な半導体部品に関する。
ダイ、チップスケールでのパッケージ、ボールグリッドアレイ（ＢＧＡ）、及びウェハなどの半導体部品は、金属バンプの形態で接触端子を有することが多い。そのような接触部を有する部品の多くは「バンプ」と称されている。
この種の従来技術であるフリップチップ半導体パッケージを図１に示す。パッケージ１０は、半導体ダイ１２と、ダイ１２の回路側にバンプコンタクト１４のアレイとを有する。バンプコンタクト１４によって、パッケージ１０は、プリント回路基板（ＰＣＢ）などの基板に表面実装される。通常、バンプコンタクト１４はハンダからなり、ハンダリフロープロセスを用いて、パッケージ１０を基板に接着することができる。
パッケージ１０において、ダイ１２は、バンプコンタクト１４に電気的に接続される一連のコンタクトパッド２０を有する。また、ダイ１２は、内部導電体２２を有し、コンタクトパッド２０と、ダイ１２上又はその内部に形成される各種の半導体装置及び集積回路とに電気的に接続されている。また、ダイ１２は、第１のパッシベーション層１６と、第２のパッシベーション層２４及び第３の３８パッシベーション層とを有する。通常、第１のパッシベーション層は、例えば、プラズマ酸窒化物（ＰＯＮ）からなり、第２及び第３のパッシベーション層は、ベンゾシクロブテン（ＢＣＢ）からなる。パッシベーション層２４，１６を貫通する１以上の開口部２６を設けることで、再分配導電体３６（以下に更に詳細に説明）をコンタクトパッド２０と物理的に接触させることができる。
明瞭さのため、本発明において、ＰＯＮ層は、通常、２つの別の層を成膜して形成され、一方はプラズマ酸化物からなり、他方はプラズマ窒化物からなる点に留意すべきである。ここで、第２の層の成膜は、中断される処理工程を必要としないことから、単一のパッシベーション層として取り扱われる。一方、各ＢＣＢ層の成膜は、途中でフォト工程を行う必要がある。従って、それらの層は、化学的組成が類似又は同一であっても、別の層として取り扱われる。
再分配導電体３６は、第２のパッシベーション層２４の表面に形成されている。再分配導電体３６は、通常、スパッタリングによって１μｍ未満の厚さに形成され、コンタクトパッド２０及びバンプコンタクト１４に電気的に接続されている。第３のパッシベーション層３８は、再分配導電体３６上に設けられている。例えば、再分配導電体によって、信号は、ダイの周囲に配置される標準的な配線コンタクトパッド２０から、ボールグリッドアレイ（ＢＧＡ）等のエリアアレイのパッドに再分配される。図１に示すように、再分配導電体３６は、通常、それ自体にバンプコンタクト１４を接着し易くするため、各バンプコンタクト１４のアンダーバンプメタル化（ＵＢＭ）４４を必要とする。
ＰＣＢや他の基板にフリップチップダイが実装される半導体装置では、ダイと基板との接続部の全体に大きな応力が存在する。この応力は、ダイと基板との間の熱膨張率（ＣＴＥ）差によるもので、ダイ及び基板が温度サイクルに晒されると、接続部の領域に様々な大きさの応力や歪みが作用する。時間の経過に伴い、それらの応力によって、接続部の機械的及び／又は電気的不具合が引き起こされる虞がある。従って、第３のパッシベーション層３８と基板との間にアンダフィル材料を更に設けることが、一部のフリップチップの用途において一般的に行われている。アンダフィル材料は、通常、第３のパッシベーション層のＣＴＥ係数及び基板のＣＴＥ係数の中間のＣＴＥ係数を有しており、第３のパッシベーション層と基板との間の顕著なＣＴＥ差による応力を緩和することによって、ハンダ疲労による不具合を軽減するか、或いは回避する。
図１に示す装置において、第２及び第３のパッシベーション層は剛性を有しており、再分配導電体を機械的に補強し、かつ所定の位置に保持する機能を有する。その結果、この種の装置では、大きなＣＴＥ差による応力によって、ハンダコンタクト１４と、第２及び第３のパッシベーション層２４，３８とに負荷が作用する。実際、この種の装置において、再分配導電体は、非常に薄いことから、大きな応力に耐えるのに十分な強度を有していない。そのため、大きな応力に晒されると損傷を受け易く、その結果、電気的不具合が引き起こされてしまう。３つのパッシベーション層の使用は、再分配導電体を機械的に強化する点では有利となるが、幾つかの欠点もある。例えば、第３のパッシベーション層を加えると、装置の構造がより複雑化し、製造コストが高くなる一方、装置の再加工や、再分配導電体上での電気的なプロービングの実施が困難になる。
従って、フリップチップの用途に好適で、第３のパッシベーション層やアンダフィル材料を必要としない再分配導電体を有するダイが要求されている。更に、ＣＴＥ差による応力を緩和する再分配導電体を有するダイも要求されている。上記及び他のニーズは、本明細書に開示されており、下記に説明する方法及び装置によって達成される。
一態様では、（ａ）コンタクトパッドを上部に有する半導体ダイ又は他の基板と、（ｂ）コンタクトパッドに電気的に接続されるベース部及び渦巻形状の横方向延在部を有する再分配導電体と、（ｃ）横方向延在部とダイとの間に配置されるパッシベーション層（通常は有機）とを備え、横方向延在部によって、好ましくは、パッシベーション層との弱い結合が形成されている装置が提供される。また、装置は、再分配導電体に電気的に接続されるバンプコンタクトを備えてもよい。横方向延在部は、蛇行形状や、正弦波形等の形状であってもよく、ベースからバンプコンタクトに至る途中で、好ましくは少なくとも１回、より好ましくは少なくとも２回、最も好ましくは少なくとも３回、その進行方向が変更されている。横方向延在部は、その中心を通り、かつ同横方向延在部と直交する軸に沿って測定した場合、少なくとも約３μｍ、好ましくは約８μｍ〜約１６μｍの範囲、より好ましくは約１０〜約１４μｍの範囲で、その平均最小厚さを有している。更に、装置は、バンプコンタクトと接触するＰＣＢ基板を備えてもよく、その場合、ＰＣＢ基板は、好ましくは、アンダフィルではなく、空間部によって再分配導電体から分離されている。装置は、好ましくは、再分配導電体の横方向延在部の表面にデウェッティング剤を備えている。このデウェッティング剤は、好ましくは、導電体のプロービングを実施可能とする十分な導電性を有し、その厚さは約２００ｎｍであり、ハンダがバンプコンタクト領域を超えて再分配導電体を濡らすことを防止して、ハンダバンプをバンプパッドの真上の領域に制限する機能を有する。デウェッティング剤として、再分配導電体金属の電気メッキ用種金属として用いられる１以上の材料（例えばＴｉＷ）が挙げられるが、それに限定されない。
別の態様では、（ａ）コンタクトパッドを有する半導体基板（例えばウェハ又はダイ）と、（ｂ）パッシベーション層と、（ｃ）ダイコンタクトに電気的に接続されるベース部及びパッシベーション層上に延びる横方向延在部を有する再分配導電体と、（ｄ）パッシベーション層と横方向延在部との間に配置される解放層とを備える装置が提供される。更に、装置は、コンタクトパッドにおいて再分配導電体と電気的及び機械的に直接的に接触するバンプコンタクトを備えてもよい（ある実施形態では、バンプコンタクトがＵＢＭと接触し、該ＵＢＭがバンプコンタクトパッドにおいて再分配導電体と電気的及び機械的に接触する）。パッシベーション層は、好ましくは、再分配導電体の横方向延在部と半導体基板との間に配置されている。金属バンプ及び金属製再分配導電体の機械的強度は、通常、ポリイミドやＢＣＢからなるパッシベーション層に対する金属製再分配導電体の付着よりも大きい。その結果、パッシベーション層と金属製再分配導電体との間の接着は、ウェハ加工、プロービング、ダイシング、及びそれらを通じてアセンブリを行う際の一体化を維持するのに十分であるが、高い応力の下では、再分配導電体が下層のパッシベーション層から分離してしまう。再分配導電体を外側から抑えるパッシベーション層がなければ、再分配導電体は、基板から応力を解放するのに十分な距離を移動し得る。再分配導電体の横方向延在部は、パッシベーション層との弱い結合を形成し、好ましくは、接触パッドベース上の一端にまで延びている。横方向延在部は、その幅が厚さ以上に確保されているため、それ自体の機械的強度を提供する一方で、ラインを破損させることなく、分離するのに十分な狭さを有している。横方向延在部は、再分配導電体と同じ材料、好ましくは、同じ厚さのバンプパッドに接続されている。尚、再分配導電体は、それ自体に付着させるためのハンダバンプ用の位置を形成する。再分配導電体がその下層にあるパッシベーション層から分離した後、再分配導電体の渦巻コイル形状によって、それ自体が伸縮して、ハンダバンプ及びバンプパッドの移動に対処することができる。
更に別の態様では、（ａ）コンタクトパッドを有する半導体基板を提供するステップと、（ｂ）基板上にパッシベーション層（好ましくは、酸化物／窒化物からなる第１のパッシベーション層、及びポリイミドやＢＣＢからなる第２のパッシベーション層等の２つのパッシベーション層）を形成して、コンタクトパッドの少なくとも一部が露出するようにするパッシベーション層をパターニングするステップと、（ｃ）コンタクトパッドに電気的に接続されるベース部を有し、パッシベーション層上に延びる渦巻状の横方向延在部を有する再分配導電体を形成するステップとを備え、横方向延在部によって、パッシベーション層との弱い結合が形成される半導体装置の製造方法が提供される。その方法は、パッシベーション層上に解放層を形成するステップを更に備えてもよく、該解放層は、再分配導電体とパッシベーション層との間に配置される。解放層は、ＴｉＷや他の好適な材料からなり、再分配導電体に接続されるハンダ接続部の歪みを解放するように、十分な応力の下で再分配導電体がパッシベーション層から分離することを可能にする。再分配導電体は、好ましくは、第１のパッシベーション層上に金属層を成膜し、その上に第２のパッシベーション層を成膜してパターニングし、再分配導電体材料により金属層の露出部を電気メッキして形成される。再分配導電体材料は、好ましくは、横方向延在部の中心を通り、かつ横方向延在部と直交する軸に沿って測定した場合、少なくとも約３μｍの最小厚さに電気メッキして形成される。
更に別の態様では、半導体装置の製造方法が提供される。その方法によれば、コンタクトパッドを有する半導体基板が提供される。第１のパッシベーション層が基板上に成膜され、コンタクトパッドの少なくとも一部が露出するようにパターニングされる。そして、第１のパッシベーション層上には、金属層が成膜される。次に、第２のパッシベーション層が金属層上に成膜され、コンタクトパッドに隣接する金属層の少なくとも一部が露出するようにパターニングされる。次に、再分配導電体が、金属層の露出部を電気メッキして形成され、それにより、同再分配導電体は、コンタクトパッドに電気的に接続されるベース部及び横方向延在部を有するようにする。横方向延在部は、好ましくは、その中心を通り、かつ同横方向延在部と直交する軸に沿って測定した場合、少なくとも約３μｍの平均最小厚さを有する。より好ましくは、横方向延在部は、その中心を通り、かつ同横方向延在部と直交する軸に沿って測定した場合、約８μｍ〜約１６μｍの範囲、より好ましくは約１０〜約１４μｍの範囲の平均最小厚さを有する。横方向延在部は、好ましくは、渦巻形状又は蛇行形状にパターニングされる。一般に、横方向延在部は、ハンダ接合部に接続され、好ましくは、第２のパッシベーション層から層剥離して、ハンダ接合部に作用する応力を低減するように構成されている。このことは、例えば、ハンダ接合物に十分な応力が作用したとき、横方向延在部が第２のパッシベーション層から分離されるように、第２のパッシベーション層と金属層との間の結合を十分に弱くしておくことで達成される。好ましくは、再分配導電体は銅からなり、金属層はＴｉＷの第１の層と銅の第２の層とからなり、第２のパッシベーション層はポリイミドからなる。再分配導電体は、好ましくは、少なくとも一つのハンダ接合部と接触し、その場合、前記少なくとも一つのハンダ接合部と接触しない再分配導電体上の一部にハンダ用デウェッティング剤が成膜される。金属層及びデウェッティング剤は、いずれもＴｉＷからなることが好ましい。
以下に、上記及び他の態様について更に詳細に説明する。
上記のニーズは、下層にあるパッシベーション層からの剥離、即ち層剥離が可能であり、ＣＴＥ差による応力を軽減するため屈曲可能であり、電気的不具合を生じることなく、屈曲に耐え得る厚さの再分配導電体を有するバンプ半導体装置を提供して達成されることが認められた。以下に、そのような再分配導電体について詳細に説明する。
図２は、本明細書の記述に従い製造されるバンプ半導体装置５１の一例を示す。説明を容易にするため、一部の態様では装置の形状や寸法が誇張され、一つの平面に図示されている。そして、再分配導電体５９は、好ましくは、略蛇行形状をなしており（図３参照）、２次元の断面図では、装置を理解するため、直線状の導電体として図示されている。しかしながら、実際の装置では、それらの形状が、誇張されて図示されたものと異なる相対的な寸法を有していたり、装置の一つの断面に必ずしも存在しないことは、当業者にとって明らかである。本明細書の記載に従い製造されるバンプ半導体装置の実際の配置について実施可能な実施形態を図９に示す。
図２の装置５１は、内部導電体５５を有するダイ５３を備え、ダイ５３の表面には、第１のパッシベーション層５６及び第２のパッシベーション層５７が成膜されている。第１のパッシベーション層５６は、好ましくは、ダイに耐湿性及び耐引っかき性を付与するハードコーティングであり、プラズマ酸窒化物（ＰＯＮ）、ＳｉＯｘなどの酸化物、又はホウリンケイ酸ガラス（ＢＰＳＧ）からなる。第２のパッシベーション層５７は、好ましくは、機械的応力による第１のパッシベーション層の屈曲を抑止する弾性膜からなる。第２のパッシベーション層は、好ましくはポリイミドからなるが、ベンゾシクロブテン（ＢＣＢ）から形成してもよい。
再分配導電体５９は、ダイの表面上に支持されており、ＴｉＷの層７２及び銅の層７４を有する金属化解放層７１と物理的に、かつ電気的に接触している。好ましくは銅を含む再分配導電体は、第２のパッシベーション層５７上の一部に延びる横方向延在部６３と、コンタクトパッド６１と電気的に接触するベース部６４とを備えている。また、再分配導電体５９は、１以上のバンプコンタクト６５と電気的に接触している。図示した特定の装置では、ＰＣＢ基板６９からの応力は、第２のパッシベーション層５７から再分配層を剥離させるほど高くはない。
一部の実施形態では、再分配導電体５９に対するバンプコンタクトの結合を容易するため、各バンプコンタクト６５には、アンダーバンプメタル化層（ＵＢＭ）（不図示）が設けられている。しかしながら、ハンダバンプコンタクト６５は、再分配導電体５９に直接取り付けられるため、必ずしも、ＵＢＭを用いる必要はない。図示した特定の実施形態では、バンプコンタクト６５が、再分配導電体５９と隣接するＰＣＢ基板６９のコンタクトパッド６７との間のハンダ接合部を形成する。
再分配導電体５９は、銅や別の好適な金属を金属層７１上に電気化学的に成膜して形成される。金属層７１の使用は、ダイ５３と再分配導電体５９との間の拡散バリアとして機能したり、パッシベーション層５７との弱い結合を形成する点で有利となる。従って、再分配導電体が十分な応力に晒されると、再分配導電体５９及び金属層７１が、図１５に示すように、第２のパッシベーション層５７から部分的に剥離、即ち層剥離する。以下に更に詳細に説明するように、そのような剥離、即ち層剥離によって、半導体装置は、装置のハンダ接合部や再分配導電体、内部導電体、又は半導体装置が損傷を受けることなく、ＣＴＥ差による応力の発生が軽減される。
金属材料にＴｉＷを用いることは、電気的及び物理的特性のため、本明細書に開示される方法を実施する際にとりわけ有利である。特に、ＴｉＷの電気伝導度が適切であるため、再分配回路機構の電気メッキが促進されて、その後も再分配導電体の下に残存することから、バリア金属及び解放層として機能する。更に、それは、最もよく使用されるハンダの濡れにも耐え得るため、再分配導電体上に成膜することにより（通常は約２００ｎｍの厚さ）、ハンダマスクとして機能させることもできる。ハンダマスクを使用しないと、リフロー時に、一部のハンダが再分配導電体の表面全体を濡らす場合がある。本明細書に記載の装置は、一般に、再分配導電体上にパッシベーション層を必要としないため、ＴｉＷの電気伝導度は、ＴｉＷをハンダマスクとして使用する場合、再分配導電体の表面上のあらゆる箇所で回路の電気的プロービングが行えることも意味する。対照的に、再分配導電体上の第３のパッシベーション層を利用する従来の装置（図１参照）では、プロービングを可能にするため、パッシベーション層に特定の開口部を設ける必要がある。更に、ＴｉＷは、アルミニウム接着パッドや、第１のパッシベーション層５６で有用である種々の材料に対して優れた接着性を備えている。他方、第２のパッシベーション層にポリイミドを用いる場合、ＴｉＷと第２のパッシベーション層との間の結合は比較的弱くなるため、本明細書に記載される応力の下で再分配導電体が剥離することにより、応力を低減させることが可能になる。
図３は、本明細書の記述に従い製造される再分配導電体１０９の平面図である。再分配導電体１０９は、内部コンタクトパッド１０７からバンプコンタクト１０５に至る渦巻状の経路に沿って延びている。バンプコンタクト１０５として示されるパッドは、好ましくは円形状を有し、球形状のハンダボールのベースを形成する（例えば、図９参照）。
再分配導電体は、渦巻形状であるため、コイル状の電話コードなどのような固有の可撓性を有し、電気的機能を低下させる銅線の破損を引き起こすことなく、伸びたり、捻れたり、又他の形態で歪みを吸収することができる。実際、渦巻形状の再分配導電体を用いることで、同じ材料で、かつ同一の寸法の渦巻形状でない導電体を用いた場合に比べて、６倍を超える導電体の歪み性能の向上が確認された。
再分配導電体１０９の渦巻状の経路は、蛇行形状、折曲形状、Ｓ字形状、又は不規則な形状であってもよく、即ち、曲線部及び角部を各種組合せたものとして説明できる。例えば、曲線は、略曲線部に多くの直接部を組合わせたものであってもよい。設計を単純化するため、３つの直線部を繋ぐことで、９０°の曲げが得られる。再分配導電体は、鋭角部で生じる応力集中を少なくするため、鋭い（例えば９０°）曲げを有さず、鈍い曲げを極力多く利用して同様の効果を得ることが好ましい。従って、曲げ部の角度は、一般に、約１１５°〜約１５５°の範囲、好ましくは約１２５°〜約１４５°の範囲、更に好ましくは約１３０°〜約１４０°の範囲、最も好ましくは約１３５°である。
上記で提案したように、再分配導電体は、ＴｉＷ／Ｃｕなどの金属層を有するポリイミド層の直上で成長させてもよく、その場合、下層にある（通常はポリイミド）パッシベーション層との弱い結合を形成する。極めて大きい応力下で、金属解放層とパッシベーション層との間の剥離力が超過すると、再分配導電体がポリイミド層から剥離する。そうした剥離によって、渦巻状の再分配導電体の柔軟な動きを可能にし、再分配導電体が移動する結果、付着し続ける残留再分配導電体上の応力が解放される。応力が剥離力を超過すると、他の再分配導電体に層間剥離が生じる。層間剥離は、ダイ上の残留応力を低減させて、上記剥離力以下の大きさになるまで継続する。再分配導電体は、通常、上記剥離前後での破損を回避するため、機械的強度を有するように、その断面形状において十分な厚さを有している。また、再分配層は、その厚さにより、耐腐食性を高くすることもできる。それとは対照的に、図１に示す従来の再分配導電体では、導電体の厚さが１μｍ未満であり、それ自体によって、大きな応力や歪みを支えることはできない。実際、耐腐食性の提供及び機械的な一体性の向上を目的として、従来構成では、再分配導電体上において第３のパッシベーション層を使用することが一般的である。
本明細書の記述に従い製造される再分配導電体の厚さは変更可能である。しかし、再分配導電体の厚さは、大きな応力及び歪みに対する耐久性と、耐腐食性とを備えるように設定されることが好ましい（例えば、最も薄い部分の厚さが少なくとも３μｍ）。本明細書の記述に従い製造される再分配導電体の厚さに特定の上限はないが、所定の厚さを超えると、厚さの増大により得られる機械的な有利点が、コストの上昇及び処理時間の増加などにより一部相殺されてしまう。従って、本明細書の記述に従い製造される再分配導電体の厚さは、好ましくは、横方向延在部の中心を通り、かつ同横方向延在部と直交する軸に沿って測定した場合、約５〜約２０μｍの範囲、より好ましくは約８μｍ〜約１６μｍの範囲、最も好ましくは約１０〜約１４μｍの範囲である。
本明細書に記載の再分配導電体は、種々の製造方法により作製することができる。その一例を図４〜図８に示す。図４に示すように、コンタクトパッド２０３を上部に有するダイ２０１が提供される。一実施形態では、コンタクトパッドは、アルミニウム又はアルミニウム合金から形成される。コンタクトパッドは、通常、集積半導体装置の頂部にある内部導電体である。ポリイミド２０６及びプラズマ酸窒化物（ＰＯＮ）パッシベーション層２０４は、ダイ上に、かつコンタクトパッドの一部を覆うように成膜される。次に、パッシベーション層をパターニングすることにより、コンタクトパッドの一部が開口部２０７を通じて露出される。次に、図５に示すように、得られた構造体上には、金属部２０９がスパッタリングにより形成される。金属部２０９は、導電性解放層２１１と導電性シード層２１３との２つの層からなる。好ましい実施形態において、解放層はＴｉＷからなり、導電性シード層は銅からなる。
次に、同構造体上には、スピンオンフォトレジスト層２１７が成膜される。そして、そのフォトレジストをパターニングし、露光し、現像することにより、金属部の一部を露出させる開口部２１９が形成される。金属部の露出部は、コンタクトパッド及びパッシベーション層の一部を覆うように設けられる。
図７に示すように、開口部を形成した後、金属部２０９の露出部は、再分配導電体２２１を形成する金属（好ましくは銅）により電気メッキされる。次に、図８に示すように、フォトレジストを除去し、金属部２０９の露出部が、適切なエッチングによって除去される。例えば、金属部２０９がＴｉＷの導電性解放層２１１及び銅の導電性シード層２１３を含む場合、噴霧酸装置を用いて又は撹拌浴中において、導電性シード層２１３が亜塩素酸銅又は過硫酸銅により除去され、導電性解放層２１１が熱過酸化水素溶液により除去される。好ましくは、導電性解放層２１１及び導電性シード層２１３は、非常は薄いため、それら両層の露出部は、極めて短い時間、エッチング剤に晒すだけで除去される。更に、再分配導電体２２１は、導電性解放層２１１及び導電性シード層２１３層の露出部を除去するエッチング剤によって、その寸法がほとんど変化しないように、前記各層２１１，２１３と比較して十分な厚さを有していることが好ましい。図１０に示すように、導電性解放層２１１及び導電性シード層２１３のエッチングによって、再分配導電体２２１及びバンプコンタクト２３１の下部には、アンダーカットが僅かに生じる場合がある（図１０参照）。
図９は、図８の再分配導電体２２１の斜視図であり、図４〜図８に示す工程を経た後の装置を示す。図からわかるように、再分配導電体２２１は、コンタクトパッド２０３を始点としバンプコンタクト２３１を終点として、ポリイミドパッシベーション層２０６の表面に沿って渦巻状に延びている。
装置を完成させる残りの処理工程を、図１０〜図１４に示す。図１０は、コンタクトパッド２０３の直後からバンプコンタクト２３１に至る渦巻状の再分配導電体２２１の中点を通る図９の曲線１０−１０に沿った断面図である（図９参照）。説明を容易にするため、断面図は一つの面で平坦化され、かつ装置の一部要素の寸法が縮小されている。
図１０に示すように、この時点で、装置は、アルミニウムコンタクトパッド２０３を上部に有するダイ２０１を備えている。ポリイミド及びプラズマ酸窒化物（ＰＯＮ）のパッシベーション層２０６，２０４は、ダイ及びコンタクトパッド２０３の一部を覆うように成膜され、ＴｉＷの層２１１及び銅の層２１３からなる金属部２０９は、ポリイミド層２０６上に成膜される。
図１１に示すように、次に、ダイ上には、別の金属部２１０がスパッタリングにより形成される。別の金属部２１０は、好ましくは、ＴｉＷの層２１５及びＣｕの層２１７を備えるが、他の材料や他の数の層を用いてもよい。次に、図１２に示すように、フォトレジストの層２２２が成膜される。フォトレジストは、再分配導電体２２１上をコーティングするのに十分な厚さ（通常は、約１５μｍに厚さ）を有している。次に、フォトレジストを露光し、現像し、焼成することにより、図１２に示すバンプコンタクト２３１に隣接する再分配導電体の一部を露出させる。次に、エッチングマスクにフォトレジストを用いて金属をエッチングすることにより、再分配導電体の露出部から、ＴｉＷの層２１５及びＣｕの層２１７が除去される。そして、図１３に示すように、フォトレジストが除去される。
次に、例えば、亜塩素酸銅や過硫酸銅エッチング剤等のクリーニング剤を用いて、ステンシル印刷によりバンプ形成を行うため再分配導電体２２１が準備される。図１４に示すように、クリーニング剤によって、ＴｉＷの層２１５上にある薄いＣｕ層２１７が完全に除去される（図１３参照）。その結果、得られた構造体について、Ｏ２プラズマや他の手法を用いてクリーニング処理が行われ、先に行われた処理工程による残留物が除去される。ステンシル印刷によりバンプコンタクト２３１上にハンダバンプを形成する際、ハンダペーストとして入手可能な共融ＳｎＰｂや無鉛ハンダなどの従来のハンダバンプ金属を使用してもよい。その後、リフローを行う際、ハンダ２１９によって再分配導電体の露出部２３１は濡れるが、再分配導電体２２１のＴｉＷ層２１５により覆われた部分２２１は濡れない。図１４に示すように、再分配導電体２２１上には、球形バンプが、ハンダ２１９によって直接的に形成される。
図１０〜図１４で示す方法によれば、上述したように、ＴｉＷ層がハンダマスクとして作用することから、ハンダマスクとしての第３のパッシベーション層を使用する必要なく、再分配導電体を用いることが可能になる。更に、ＴｉＷの層は薄く、再分配導電体の主要部を形成するため、破損を招くことなく、再分配導電体と共に移動したり、捻られたりすることができる。
図１４に示す装置は、多くの利点を有し、その一部については、既に述べた。最も顕著な点としては、通常、従来の装置では、フリップチップアセンブリでのＣＴＥ差による応力に対処するため、アンダフィル材料又は別のパッシベーション層を使用する必要がある。ところが、本明細書に記載される装置は、剥離によってＣＴＥ差による応力が低減され、僅かな移動によって応力が解放されることから、アンダフィル材料を必要としない。その作用効果を図１５に示す。従って、本明細書の記述に従い製造される装置をＰＣＢ２４１又は他の実装基板上の接着パッド２４３に取り付ける場合、ＴｉＷ層２１１とポリイミドパッシベーション誘電体部２０６との間の壊れ易い接合面は、それら２つの層の接着力が比較的弱くなっているため、それらの接合面が剥離することによって、ＰＣＢとダイとの間のＣＴＥ差による応力が解放される。その結果、図１５に示すように、応力の存在下では、再分配導電体２２１がポリイミド表面２０６から剥離する。ポリイミドパッシベーション層２０６は受動的な表面であるため、上記層間剥離によって、ダイ２０１における装置の電気的特性が変化することはない。更に、再分配導電体２２１は、その厚さのため比較的大きな強度を有すると共に、蛇行形状のため、機械的及び電気的不具合を生じることなく、伸縮コイルとよく似た挙動を示すことが可能になる。
本明細書においては、再分配導電体が取着されたダイが提供されている。再分配導電体は、ＣＴＥ差による応力に耐え得るように設計されており、そのため、アンダーフィル材料をダイに使用する必要はない。再分配導電体は、ダイの表面から分離可能であり、また、伸縮することによって、ダイとＰＣＢ基板との間のＣＴＥ差による応力にも対処できるように設計されている。
本発明に係る上記の記載は説明を目的としてものであり、限定的なものではない。従って、本発明の範囲から逸脱しない限り、各種の追加、置換、及び修正を上記の実施形態に行えることは明らかである。例えば、再分配導電体の形状としては、応力の解放を可能にし、かつコンパクト化を図ることから、渦巻形状が好ましい。しかしながら、本明細書に記載の下層にあるパッシベーション層に対し剥離可能に取着されると共に、十分な長さを有する直線状の再分配導電体を用いることで同様の効果が得られることは、当業者にとって明らかである。従って、本発明の範囲は、添付の特許請求の範囲に基づいてのみ解釈されるべきである。
従来の再分配導電体を備える先行技術の半導体装置の断面図。 本明細書の記載に従い製造されるバンプ半導体ダイの模式断面図。 本明細書の記載に従い製造される再分配導電体の平面図。 本明細書の記載によるバンプ半導体ダイの製造方法の断面図。 本明細書の記載によるバンプ半導体ダイの製造方法の断面図。 本明細書の記載によるバンプ半導体ダイの製造方法の断面図。 本明細書の記載によるバンプ半導体ダイの製造方法の断面図。 本明細書の記載によるバンプ半導体ダイの製造方法の断面図。 図４〜図８に示す処理工程後のバンプ半導体ダイの斜視図。 本明細書の記載によるバンプダイの製造方法の断面図。 本明細書の記載によるバンプダイの製造方法の断面図。 本明細書の記載によるバンプダイの製造方法の断面図。 本明細書の記載によるバンプダイの製造方法の断面図。 本明細書の記載によるバンプダイの製造方法の断面図。 応力の緩和のため本明細書の記載に従い製造される再分配導電体が層剥離する状態を示す断面図。

Claims (40)

  1. コンタクトパッドを上部に有する半導体基板と、
    前記コンタクトパッドに電気的に接続されるベース部を有し、かつ横方向延在部を有する再分配導電体と、
    前記横方向延在部と前記基板との間に配置されるパッシベーション層とを備え、
    前記横方向延在部によって、前記パッシベーション層との弱い結合が形成される装置。
  2. 請求項１記載の装置において、
    前記横方向延在部は渦巻形状をなす装置。
  3. 請求項１記載の装置において、
    前記横方向延在部は、バンプコンタクトまで延びると共に、前記ベース部から前記バンプコンタクトに至る途中で少なくとも２回、その方向が変更される装置。
  4. 請求項１記載の装置において、
    前記横方向延在部は、バンプコンタクトまで延びると共に、前記ベース部から前記バンプコンタクトに至る途中で少なくとも３回、その方向が変更される装置。
  5. 請求項１記載の装置において、
    前記横方向延在部は略蛇行形状をなす装置。
  6. 請求項１記載の装置において、
    前記横方向延在部は、約１１５°〜約１５５°の範囲の角度で組み合わされた複数の直線部から構成される装置。
  7. 請求項１記載の装置において、
    前記横方向延在部は、約１２５°〜約１４５°の範囲の角度で組み合わされた複数の直線部から構成される装置。
  8. 請求項１記載の装置において、
    前記横方向延在部は、その中心を通り、かつ同横方向延在部と直交する軸に沿って測定した場合、少なくとも約３μｍの平均最小厚さを有している装置。
  9. 請求項１記載の装置において、
    前記横方向延在部は、その中心を通り、かつ同横方向延在部と直交する軸に沿って測定した場合、約８μｍ〜約１６μｍの範囲の平均最小厚さを有している装置。
  10. 請求項１記載の装置において、
    前記ベース部と反対側の再分配導電体の末端付近に形成され、同再分配導電体と電気的に接続されるハンダバンプを更に備える装置。
  11. 請求項１記載の装置において、
    前記再分配導電体に電気的に接続されるバンプコンタクト、及び前記バンプコンタクトと接触するＰＣＢ基板を更に備える装置。
  12. 請求項１１記載の装置において、
    前記ＰＣＢ基板は、空間部によって前記再分配導電体から分離されている装置。
  13. 請求項１記載の装置において、
    前記横方向延在部と前記パッシベーション層との間に配置される解放層を更に備える装置。
  14. 請求項１３記載の装置において、
    前記解放層はＴｉＷからなる装置。
  15. コンタクトパッドを有する半導体基板と、
    パッシベーション層と、
    前記コンタクトパッドに電気的に接続されるベース部及び前記パッシベーション層上に延びる横方向延在部を有する再分配導電体と、
    前記パッシベーション層と前記横方向延在部との間に配置される解放層と
    を備える装置。
  16. 請求項１５記載の装置において、
    前記解放層はＴｉＷからなる装置。
  17. 請求項１６記載の装置において、
    前記再分配導電体は銅からなる装置。
  18. 請求項１５記載の装置において、
    前記ベース部と反対側の前記再分配導電体の末端付近に形成され、同再分配導電体に電気的に接続されるハンダバンプを更に備える装置。
  19. 請求項１８記載の装置において、
    前記再分配導電体には、前記ハンダバンプに隣接してハンダマスクが設けられている装置。
  20. 請求項１８記載の装置において、
    前記ハンダバンプと接触する実装基板を更に備え、前記実装基板は、空間部によって前記再分配導電体から分離されている装置。
  21. 請求項１５記載の装置において、
    前記横方向延在部は、その中心を通り、かつ同横方向延在部と直交する軸に沿って測定した場合、少なくとも約３μｍの平均最小厚さを有している装置。
  22. 請求項１５記載の装置において、
    前記横方向延在部は、その中心を通り、かつ同横方向延在部と直交する軸に沿って測定した場合、約８μｍ〜約１６μｍの範囲の平均最小厚さを有している装置。
  23. 半導体装置の製造方法において、
    コンタクトパッドを有する半導体基板を提供するステップと、
    前記基板上にパッシベーション層を形成し、前記コンタクトパッドの少なくとも一部が露出するように前記パッシベーション層をパターニングするステップと、
    前記コンタクトパッドに電気的に接続されるベース部を有し、前記パッシベーション層上に延びる渦巻状の横方向延在部を有する再分配導電体を形成するステップとを備え、
    前記横方向延在部によって、前記パッシベーション層との弱い結合が形成される方法。
  24. 請求項２３記載の方法において、
    前記パッシベーション層上に解放層を形成するステップを更に備える方法。
  25. 請求項２４記載の方法において、
    前記解放層は、前記再分配導電体と前記パッシベーション層との間に配置される方法。
  26. 請求項２４記載の方法において、
    前記解放層はＴｉＷからなる方法。
  27. 請求項２３記載の方法において、
    前記パッシベーション層上に金属層を成膜するステップと、
    前記金属層上にフォトレジスト層を成膜し、前記金属層の一部が露出するようにパターニングするステップと、
    前記金属層の露出部を再分配導電体材料により電気メッキするステップとによって前記再分配導電体を形成する方法。
  28. 請求項２７記載の方法において、
    前記横方向延在部の中心を通り、かつ同横方向延在部に直交する軸に沿って測定した場合、少なくとも約３μｍの最小厚さを有するように、再分配導電体材料が電気メッキされる方法。
  29. 半導体装置の製造方法において、
    コンタクトパッドを有する半導体基板を提供するステップと、
    前記基板上にパッシベーション層を成膜し、前記コンタクトパッドの少なくとも一部を露出させるように前記パッシベーション層をパターニングするステップと、
    前記パッシベーション層上に金属層を成膜するステップと、
    前記金属層上にフォトレジスト層を成膜し、前記コンタクトパッドに隣接する前記金属層の少なくとも一部が露出するように前記フォトレジスト層をパターニングするステップと、
    前記再分配導電体が前記コンタクトパッドに電気的に接続されるベース部及び横方向延在部を有するように、同再分配導電体によって前記金属層の前記露出部を電気メッキするステップと
    を備える方法。
  30. 請求項２９記載の方法において、
    前記再分配導電体は、前記横方向延在部の中心を通り、かつ同横方向延在部に直交する軸に沿って測定した場合、少なくとも約３μｍの平均最小厚さを有している方法。
  31. 請求項２９記載の方法において、
    前記フォトレジスト層は、前記横方向延在部が渦巻形状をなすようにパターニングされる方法。
  32. 請求項２９記載の方法において、
    前記金属層によって、前記パッシベーション層との弱い結合が形成されるようにした方法。
  33. 請求項２９記載の方法において、
    前記フォトレジスト層は、前記横方向延在部が略蛇行形状をなすようにパターニングされる方法。
  34. 請求項２９記載の方法において、
    前記横方向延在部は、その中心を通り、かつ同横方向延在部に直交する軸に沿って測定した場合、約８μｍ〜約１６μｍの範囲の平均最小厚さを有している方法。
  35. 請求項２９記載の方法において、
    前記ベース部と反対側の前記再分配導電体の末端付近において、同再分配導電体に電気的に接続されるハンダバンプを形成するステップを更に備える方法。
  36. 請求項２９記載の方法において、
    前記横方向延在部は、ハンダ接合部に接続されると共に、前記第１のパッシベーション層から層間剥離して、前記ハンダ接合部に作用する応力を低減するように構成されている方法。
  37. 請求項２９記載の方法において、
    前記横方向延在部は、ハンダ接合部に接続されると共に前記パッシベーション層と前記金属層の間の結合を十分に弱くすることによって、十分な応力が前記ハンダ接合部に作用したときに前記パッシベーション層から分離するようにした方法。
  38. 請求項２９記載の方法において、
    前記再分配導電体は銅からなり、前記金属層はＴｉＷの第１の層及び銅の第２の層からなり、前記パッシベーション層はポリイミドからなる方法。
  39. 請求項２９記載の方法において、
    前記再分配導電体上にデウェッティング剤を部分的に成膜するステップを更に備える方法。
  40. 請求項３９記載の方法において、
    前記金属層及び前記デウェッティング剤はいずれもＴｉＷからなる方法。
JP2006521868A 2003-07-31 2004-07-13 歪み解放バンプ設計による半導体装置 Pending JP2007502530A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/631,102 US6790759B1 (en) 2003-07-31 2003-07-31 Semiconductor device with strain relieving bump design
PCT/US2004/022433 WO2005013319A2 (en) 2003-07-31 2004-07-13 Semiconductor device with strain relieving bump design

Publications (2)

Publication Number Publication Date
JP2007502530A true JP2007502530A (ja) 2007-02-08
JP2007502530A5 JP2007502530A5 (ja) 2007-08-23

Family

ID=32927915

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006521868A Pending JP2007502530A (ja) 2003-07-31 2004-07-13 歪み解放バンプ設計による半導体装置

Country Status (6)

Country Link
US (2) US6790759B1 (ja)
JP (1) JP2007502530A (ja)
KR (1) KR101106832B1 (ja)
CN (1) CN1926674A (ja)
TW (1) TWI354362B (ja)
WO (1) WO2005013319A2 (ja)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7115998B2 (en) * 2002-08-29 2006-10-03 Micron Technology, Inc. Multi-component integrated circuit contacts
US7141883B2 (en) * 2002-10-15 2006-11-28 Silicon Laboratories Inc. Integrated circuit package configuration incorporating shielded circuit element structure
US20040222511A1 (en) * 2002-10-15 2004-11-11 Silicon Laboratories, Inc. Method and apparatus for electromagnetic shielding of a circuit element
JP3678239B2 (ja) * 2003-06-30 2005-08-03 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
TWI260078B (en) * 2003-08-21 2006-08-11 Advanced Semiconductor Eng Chip structure
US7425759B1 (en) * 2003-11-20 2008-09-16 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal and filler
DE102004035080A1 (de) * 2004-05-27 2005-12-29 Infineon Technologies Ag Anordnung zur Verringerung des elektrischen Übersprechens auf einem Chip
US7423346B2 (en) * 2004-09-09 2008-09-09 Megica Corporation Post passivation interconnection process and structures
US7812441B2 (en) 2004-10-21 2010-10-12 Siliconix Technology C.V. Schottky diode with improved surge capability
TWI278090B (en) * 2004-10-21 2007-04-01 Int Rectifier Corp Solderable top metal for SiC device
US9419092B2 (en) * 2005-03-04 2016-08-16 Vishay-Siliconix Termination for SiC trench devices
US7834376B2 (en) 2005-03-04 2010-11-16 Siliconix Technology C. V. Power semiconductor switch
JP2006303452A (ja) * 2005-03-25 2006-11-02 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US20060264021A1 (en) * 2005-05-17 2006-11-23 Intel Corporation Offset solder bump method and apparatus
US7319043B2 (en) 2005-09-26 2008-01-15 Advanced Chip Engineering Technology Inc. Method and system of trace pull test
US7501924B2 (en) * 2005-09-30 2009-03-10 Silicon Laboratories Inc. Self-shielding inductor
US8368165B2 (en) 2005-10-20 2013-02-05 Siliconix Technology C. V. Silicon carbide Schottky diode
DE102005055402A1 (de) * 2005-11-17 2007-05-31 Infineon Technologies Ag Verfahren zur Herstellung einer Umverdrahtung auf Substraten/einem Wafer
US7831434B2 (en) * 2006-01-20 2010-11-09 Microsoft Corporation Complex-transform channel coding with extended-band frequency coding
JP2007258438A (ja) * 2006-03-23 2007-10-04 Fujitsu Ltd 半導体装置及びその製造方法
US20070246805A1 (en) * 2006-04-25 2007-10-25 Ligang Zhang Multi-die inductor
EP2047514A4 (en) 2006-07-31 2010-12-01 Vishay Siliconix MOLYBDENUM BARRIER METAL FOR SIC SCHOTTKY DIODE AND METHOD FOR MANUFACTURING THE SAME
JP4354469B2 (ja) * 2006-08-11 2009-10-28 シャープ株式会社 半導体装置および半導体装置の製造方法
US7524731B2 (en) * 2006-09-29 2009-04-28 Freescale Semiconductor, Inc. Process of forming an electronic device including an inductor
CN101190132B (zh) 2006-11-28 2010-12-08 深圳迈瑞生物医疗电子股份有限公司 超声成像的预处理方法与装置
US7834449B2 (en) * 2007-04-30 2010-11-16 Broadcom Corporation Highly reliable low cost structure for wafer-level ball grid array packaging
TWI364804B (en) * 2007-11-14 2012-05-21 Ind Tech Res Inst Wafer level sensor package structure and method therefor
US7759137B2 (en) * 2008-03-25 2010-07-20 Stats Chippac, Ltd. Flip chip interconnection structure with bump on partial pad and method thereof
US9345148B2 (en) * 2008-03-25 2016-05-17 Stats Chippac, Ltd. Semiconductor device and method of forming flipchip interconnection structure with bump on partial pad
US8809182B2 (en) 2008-05-01 2014-08-19 International Business Machines Corporation Pad cushion structure and method of fabrication for Pb-free C4 integrated circuit chip joining
TWI450371B (zh) * 2008-05-16 2014-08-21 Xintec Inc 半導體裝置及其製造方法
CN101582397B (zh) * 2008-05-16 2010-12-29 精材科技股份有限公司 半导体装置及其制造方法
US9165841B2 (en) * 2008-09-19 2015-10-20 Intel Corporation System and process for fabricating semiconductor packages
US9164404B2 (en) 2008-09-19 2015-10-20 Intel Corporation System and process for fabricating semiconductor packages
DE102008042824B4 (de) * 2008-10-14 2022-01-27 Robert Bosch Gmbh Elektrischer Leiter und Verfahren zur Herstellung eines elektrischen Leiters
US7938016B2 (en) * 2009-03-20 2011-05-10 Freescale Semiconductor, Inc. Multiple layer strain gauge
TWI367697B (en) * 2009-08-17 2012-07-01 Nan Ya Printed Circuit Board Printed circuit board and fabrication method thereof
US8227333B2 (en) * 2010-11-17 2012-07-24 International Business Machines Corporation Ni plating of a BLM edge for Pb-free C4 undercut control
US9053943B2 (en) * 2011-06-24 2015-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad design for improved routing and reduced package stress
US8648664B2 (en) 2011-09-30 2014-02-11 Silicon Laboratories Inc. Mutual inductance circuits
US8847369B2 (en) * 2012-07-20 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging structures and methods for semiconductor devices
US9668352B2 (en) 2013-03-15 2017-05-30 Sumitomo Electric Printed Circuits, Inc. Method of embedding a pre-assembled unit including a device into a flexible printed circuit and corresponding assembly
US9609752B1 (en) * 2013-03-15 2017-03-28 Lockheed Martin Corporation Interconnect structure configured to control solder flow and method of manufacturing of same
US8998454B2 (en) 2013-03-15 2015-04-07 Sumitomo Electric Printed Circuits, Inc. Flexible electronic assembly and method of manufacturing the same
CN106233460A (zh) * 2014-03-10 2016-12-14 德卡技术股份有限公司 包括加厚的再分布层的半导体器件及其制造方法
CN105097564B (zh) * 2014-05-12 2018-03-30 中芯国际集成电路制造(上海)有限公司 芯片封装结构的处理方法
DE102015120647B4 (de) * 2015-11-27 2017-12-28 Snaptrack, Inc. Elektrisches Bauelement mit dünner Lot-Stopp-Schicht und Verfahren zur Herstellung
TWI646877B (zh) * 2018-03-12 2019-01-01 Chipbond Technology Corporation 軟性電路基板之佈線結構
US11728308B2 (en) 2021-04-26 2023-08-15 Nxp B.V. Semiconductor device under bump structure and method therefor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244372A (ja) * 2000-03-01 2001-09-07 Seiko Epson Corp 半導体装置およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5989936A (en) * 1994-07-07 1999-11-23 Tessera, Inc. Microelectronic assembly fabrication with terminal formation from a conductive layer
US5518964A (en) * 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
US5876859A (en) * 1994-11-10 1999-03-02 Vlt Corporation Direct metal bonding
US6405429B1 (en) * 1999-08-26 2002-06-18 Honeywell Inc. Microbeam assembly and associated method for integrated circuit interconnection to substrates
TW436933B (en) * 1999-12-30 2001-05-28 Taiwan Semiconductor Mfg Method for defining a pattern
US6362087B1 (en) * 2000-05-05 2002-03-26 Aptos Corporation Method for fabricating a microelectronic fabrication having formed therein a redistribution structure
US6743660B2 (en) * 2002-01-12 2004-06-01 Taiwan Semiconductor Manufacturing Co., Ltd Method of making a wafer level chip scale package

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244372A (ja) * 2000-03-01 2001-09-07 Seiko Epson Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR20060054382A (ko) 2006-05-22
US20050023680A1 (en) 2005-02-03
US6790759B1 (en) 2004-09-14
TW200518308A (en) 2005-06-01
WO2005013319A2 (en) 2005-02-10
KR101106832B1 (ko) 2012-01-19
CN1926674A (zh) 2007-03-07
TWI354362B (en) 2011-12-11
WO2005013319A3 (en) 2006-09-08
US7208841B2 (en) 2007-04-24

Similar Documents

Publication Publication Date Title
JP2007502530A (ja) 歪み解放バンプ設計による半導体装置
US8368213B2 (en) Low fabrication cost, fine pitch and high reliability solder bump
US7579694B2 (en) Electronic devices including offset conductive bumps
JP3771905B2 (ja) 入出力サイトのための共通ボール制限金属
US7665652B2 (en) Electronic devices including metallurgy structures for wire and solder bonding
KR100714818B1 (ko) 반도체 장치 및 그 제조 방법
US9093333B1 (en) Integrated circuit device having extended under ball metallization
US20110024902A1 (en) Structure and manufacturing method of a chip scale package with low fabrication cost, fine pitch and high reliability solder bump
US20080050909A1 (en) Top layers of metal for high performance IC's
JP2005175019A (ja) 半導体装置及び積層型半導体装置
JP2004501504A (ja) 相互接続構造を形成するための方法及び装置
TW578244B (en) Underball metallurgy layer and chip structure having bump
JP2006332694A (ja) 半導体表面上に金属バンプを形成する方法
JP2003258014A (ja) 半導体表面上に金属バンプを形成する方法
TW201133667A (en) Semiconductor chip with stair arrangement bump structures
US7541273B2 (en) Method for forming bumps
JP2008091774A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070706

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070706

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100629

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101130