JP2012028533A - 基板貫通孔内への金属充填方法及び基板 - Google Patents

基板貫通孔内への金属充填方法及び基板 Download PDF

Info

Publication number
JP2012028533A
JP2012028533A JP2010165307A JP2010165307A JP2012028533A JP 2012028533 A JP2012028533 A JP 2012028533A JP 2010165307 A JP2010165307 A JP 2010165307A JP 2010165307 A JP2010165307 A JP 2010165307A JP 2012028533 A JP2012028533 A JP 2012028533A
Authority
JP
Japan
Prior art keywords
substrate
hole
nonionic surfactant
metal
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010165307A
Other languages
English (en)
Other versions
JP5729932B2 (ja
Inventor
Takayuki Tejima
隆行 手島
豊 ▲瀬▼戸本
Yutaka Setomoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2010165307A priority Critical patent/JP5729932B2/ja
Priority to PCT/JP2011/003811 priority patent/WO2012011230A1/en
Priority to US13/811,238 priority patent/US20130118793A1/en
Publication of JP2012028533A publication Critical patent/JP2012028533A/ja
Application granted granted Critical
Publication of JP5729932B2 publication Critical patent/JP5729932B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486Via connections through the substrate with or without pins
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • H05K3/424Plated through-holes or plated via connections characterised by electroplating method by direct electroplating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/0959Plated through-holes or plated blind vias filled with insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】 貫通孔が設けられた基板の貫通孔内への金属充填方法を提供する。

【解決手段】 少なくとも表面に導電性を有する第1の基板と、貫通孔を有する第2の基板とが非イオン性界面活性剤を介して結合された結合基板を用意する工程と、前記結合基板の結合面であって、前記第2の基板の前記貫通孔の底部に位置する前記非イオン性界面活性剤を除去し、前記貫通孔の底部に位置する前記第1の基板の前記導電性を有する表面を露出させる工程と、前記第1の基板の前記導電性を有する表面に電界を印加して前記貫通孔内に金属を充填させる工程と、を含む。

【選択図】 図1

Description

本発明は、基板貫通孔内への金属充填方法および基板に関する。
LSIを代表するように集積回路等のシステムは高速化、高機能化が求められている。これらの集積回路等のシステムをさらに高速化、高機能化していくためには3次元的な構造を有するチップ実装技術が必要である。このため従来から、チップ間を最短距離で電気的に接続できる基板貫通電極が用いられている。基板貫通電極の形成は基板に貫通する孔(スルーホール)を形成した後、このスルーホール内に金属を埋め込んで、この金属を通じて基板の上下に積層される基板相互間を電気的に接続する。このスルーホール内への金属の埋め込み方法としては電気めっきにて形成されるめっき層にて充填を行うことが一般的である。電気めっきにてスルーホール内に金属を充填した後に、スルーホールからはみ出しためっき層を研磨にて平坦化する方法がとられている。これらに用いられるスルーホールが設けられた基板は一般にシリコン基板であり、エッチング等にスルーホールを形成した後に表面に熱酸化膜等の絶縁層が設けられている。従って、この状態では電気めっきのシード電極となる導電層がないため電気めっきを行うことは困難である。
非特許文献1ではシード電極の設け方として、ガラス上にシード電極を形成し、その上にフォトレジストをコートし、その上にスルーホールが設けられた基板を配置しフォトレジストを接着層として貼りあわせる方法が開示されている。この方法ではスルーホール下のシード電極を露出させるために貼り付け面と反対の面からドライエッチングを行いシード電極上のフォトレジストを除去している。スルーホールの開口面積が大きく、アスペクト比が小さなスルーホールには有効ではあるが、開口面積が小さく、さらにアスペクト比が大きくなるにつれフォトレジストの除去は困難が予想される。また、めっき後のシード電極が形成されたガラスとの剥離はアセトンでフォトレジストを溶解させて行っている。小面積の基板には有効ではあるが多チップ取りで基板が大面積化していくにつれて、基板の周辺部から基板の中央部までの距離が大きくなる。このため、シード電極とスルーホールが設けられた基板との隙間に基板の周辺部からアセトンを侵入させることは長時間を要することとなり、必ずしも容易ではない。
特許文献1ではスルーホールが設けられた基板の片面にフィルムレジストを貼り、パターニングしたものを接着層とする方法が開示されている。この方法ではフィルム上樹脂層上にパラジウム含有樹脂層が形成されたものを用意する。その上に無電解ニッケルめっき層と銅めっき層の順番で積層した基板とスルーホールにフィルムレジストがパターニングされた基板のフィルムレジストを接着層として貼り付ける。銅めっき層をシード電極としてスルーホール内をめっきした後にパラジウム含有樹脂層と無電解ニッケルめっき層との界面で引き剥がす方法である。
The 14th Internatioanal Conference on Micro Electro Mechanical Systems(2001)
特開2006−54307号
しかしながら、シード電極が設けられるフィルムは多層であり工程が複雑である。また、スルーホールが形成された基板が大面積化、薄板化していく場合において、めっき後に引き剥がすことは基板の割れや破損を招く恐れがあるため更なる改善が望まれる。
本発明は、少なくとも表面に導電性を有する第1の基板と、貫通孔を有する第2の基板とが非イオン性界面活性剤を介して結合(接合ともいう)された結合基板(接合基板ともいう)を用意する工程と、
前記結合基板の結合面であって、前記第2の基板の前記貫通孔の底部に位置する前記非イオン性界面活性剤を除去し、前記貫通孔の底部に位置する前記第1の基板の前記導電性を有する表面を露出させる工程と、
前記第1の基板の前記導電性を有する表面に電界を印加して前記貫通孔内に金属を充填させる工程と、を含むことを特徴とするものである。
本発明によれば、貫通孔が設けられた基板にめっき層を充填させるための導電層を容易に設けることができる。また、接着層が界面活性剤であることにより、導電層に対してめっき液が濡れやすくめっき層が均一に成長する。
本発明の基板の貫通孔内への金属充填方法の概略を説明するための断面の模式図である。 本発明の第1実施例を説明するための図である。 本発明の第4実施例を説明するための図である。
本発明の貫通孔が設けられた基板の貫通孔内への金属充填方法は、少なくとも表面に導電層を有する第1の基板2と、貫通孔7が設けられた第2の基板4とが非イオン性界面活性剤6を介して結合された結合基板を用意する工程を含む。そして、結合基板の貫通孔下の非イオン性界面活性剤層を除去し、貫通孔下の導電層を露出させる。その後導電層に電界を印加して通電し、貫通孔内にめっきにて金属を充填する工程を含むものである。
以下、図面を参照しつつ、本発明を詳細に説明する。
図1は、本発明の基板の貫通孔内への金属充填方法の概要を説明するための断面の模式図である。
本発明では図1(a)に示す少なくとも表面に導電層を有する基板を第1の基板1とし、貫通孔が設けられた基板を第2の基板2とし、第1の基板1と第2の基板2とが間に非イオン性界面活性剤4を介して結合された結合基板3を用意する。
第1の基板1としては、絶縁性基板上に金属膜を成膜したもの、及び導電性基板を用いることができる。絶縁性基板の材料としてはシリコン、ガラス、石英等の無機材料やアクリル、ポリエチレンテレフタレート、塩化ビニル、ポリプロピレン、ポリカーボーネート等の有機樹脂材料を使用することができる。またこれらは、使用する非イオン性界面活性剤の融点に対し、耐熱性があるものが好ましい。また、使用するめっき液に対して耐性のあるものから選択することが好ましい。また表面に導電性を有する材料としては金属材料を用いることができる。金属材料を用いる場合は前述のように金属膜を成膜する工程を省くことができる。金属材料としてはステンレス、ハステロイ(登録商標)、ニッケル、チタン、白金等を使用することができる。ここでもまた、使用するめっき液に対して耐性のあるものから選択することが好ましい。
本発明で使用可能な非イオン性界面活性剤としては、親水性部分がイオン化しないものを用いることができる。具体的には、ポリオキシエチレンアルキルエーテル、ポリエチレングリコール、ポリビニルアルコール、脂肪酸ソルビタンエステル、アルキルモノグリセリルエーテル等を用いることができる。本発明においては、一定の結合(接合)強度と、所定の融点を有する非イオン性界面活性剤であればこれらに限定されるものではない。
非イオン性界面活性剤はめっき温度以上の融点のものから選択する。融点は分子量や分子鎖の長さから適当な非イオン性界面活性剤を選択する。非イオン性界面活性剤の水溶性については親水基と疎水基のバランスから適宜選択し所望なHLB(Hydrophile−Lipophile Balance)のものを使用することができる。HLBとは、界面活性剤の水と油(水に不溶性の有機化合物)への親和性の程度を表す値を意味する。
本発明では、結合基板3の貫通孔の底部(第1の基板との結合部分)に位置する非イオン性界面活性剤6を除去し、貫通孔の底部の導電性表面を露出させる(図1(b))。これによって結合基板3の貫通孔の底部の導電性表面は露出され、めっき液に触れることができる。貫通孔の底部の非イオン性界面活性剤層6の除去はドライエッチングやUVオゾンアッシングや酸素プラズマアッシングにて行うことができる。
また、本発明では、第2の基板2の貫通孔底部に存在する非イオン性界面活性剤層4の除去を非イオン性界面活性剤の可溶性溶媒に溶解させることで行うこともできる。前記可溶性溶媒が、貫通孔から浸入する速度の方が、結合基板の結合部分(第1の基板と第2の基板との結合部分)の周囲から進入する速度よりも大きい為、結合基板の結合状態が維持された状態で貫通孔底部の非イオン性界面活性剤層を除去することができる。非イオン性界面活性剤を溶解させる可溶性溶媒としては、非プロトン性有機溶媒の例として、ジメチルスルホキシド、ジメチルイミダゾリジノン、スルホラン、N−メチル−2−ピロリドン、ジメチルホルムアミド、アセトニトリル、アセトン、ジオキサン、テトラメチル尿素、ヘキサメチルホスホルアミド、ヘキサメチルホスホロトリアミド、ピリジン、プロピオニトリル、ブタノン、シクロヘキサノン、シクロペンタノン、テトラヒドロフラン、テトラヒドロピラン、エチレングリコールジアセテート、γ−ブチロラクトン等が好ましい溶剤として挙げられる。そして、これらは1種類単独、または2種類以上を併用して用いることができる。プロトン性有機溶媒の例としては水、メタノール、エタノール、イソプロピルアルコール、ブタノール、シクロヘキサノール等を使用することができる。このように非イオン性界面活性剤を溶解除去すれば前述のドライエッチング等の高価な真空装置を使用する必要がなくなる。
本発明では、結合基板3の貫通孔5下の導電層からめっき層7を成長させて基板の貫通孔内への金属充填する(図1(c))。貫通孔の底部からめっき層7を成長させることによりめっき層7内に空隙を生じることなく貫通孔内に金属を充填することができる。
本発明のめっき層7の材料としては銅、ニッケル、クロム、スズ、鉄、コバルト、亜鉛、ビズマス等やこれらの合金を使用することができる。
本発明では、貫通孔内にめっき層7を充填させた後、非イオン性界面活性剤の融点以上に加熱する。こうすることによって、非イオン性界面活性剤5は固体から液体へ相転移する。液体になることによって流動性が発生し、接着保持力を失い、大きな力を加えることなく結合基板3から第1の基板1を容易に剥離できる(図1(d))。これにより第2の基板2が大面積化、薄板化しても割れや破損を回避することができる。また、剥離を非イオン性界面活性剤の融点以上に加熱した、非イオン性界面活性剤の可溶性溶媒中で行っても良い。この場合は、非イオン性界面活性剤は液体となり、更に可溶性溶媒中のため非イオン性界面活性剤は隙間から抜け出しやすくなる。
本発明では、めっき後に結合基板3から剥離した第2の基板2の貫通孔5から突出しためっき層7を研磨し平坦化することが好ましい(図1(e))。研磨方法としては、機械研磨でも適用可能であるが、研磨され難い材料の研磨速度を向上させるために、化学的機械研磨(CMP)、電界研磨(EP)、複合電界研磨(ECB)を用いてもよい。
本発明では、第1の基板1と、第2の基板2とが非イオン性界面活性剤4を介して結合された結合基板3は次のように用意することが好ましい。
第1の基板1の上に非イオン性界面活性剤4の層が形成された基板を用意する。非イオン性界面活性剤層4の層の形成方法としては、非イオン性界面活性剤が溶解した溶液を調製し、スピンコートやディッピングやスプレイコート等にて形成することができる。また、真空蒸着法や溶融させコートしてもよいがこれらの方法に限定されるものではない。
続いて、第1の基板1上に第2の基板2を配置し、非イオン性界面活性剤の融点以上に加熱する。非イオン性界面活性剤は融点以上に加熱されることにより、固体から液体へ相転移する。液体になることで第1の基板1と第2の基板2とが液体となった非イオン性界面活性剤4の表面張力によって互いに引き寄せ合い貼りつく(結合する)。ここで非イオン性界面活性剤4は両親媒性であるため親水基と疎水基の両方を持ち合うため、第1の基板1と第2の基板2のどちらかが疎水性であっても親水性であっても貼り付きやすい。
その後、非イオン性界面活性剤4の融点以下に冷却する。これにより非イオン性界面活性剤4が液体から固体に相転移する。これにより非イオン性界面活性剤4は第1の基板1と第2の基板2との結合層として機能し両基板が保持された結合基板3が形成される。
本発明では、第2の基板2の貫通孔から突出しためっき層を研磨し平坦にした後、一部の隣接するめっき層の間に貫通孔を形成することができる。そしてこのような基板を用いた電子線制御デバイスを形成することができる。
以下、具体的な実施例を挙げて本発明をより詳細に説明するが、本発明はこれらの記載によって何ら限定されるものではない。
(第1の実施例)
本実施例は図2を用いて説明する。本実施例では、結合基板3を次のように用意する。100mmΦで厚さ0.1mmのステンレスフィルムを導電層を有する基板を第1の基板1として用意した。非イオン性界面活性剤としてポリオキシエチレンラウリルエーテル(融点34℃)を用い、重量比3対1のシクロペンタノンとアセトンの混合溶媒に溶解させ10重量%のポリオキシエチレンラウリルエーテル溶液を調製した。この溶液をステンレスフィルム上にスピンコートし、室温に15分間放置したところポリオキシエチレンラウリルエーテルの固体がステンレスフィルム上に析出し非イオン性界面活性剤4の層が形成された(図2(a))。
第2の基板2には貫通孔が設けられ、長辺60μmで短辺が15μmの長方形が25μmの間隔で並んだ組パターンの貫通孔がピッチ160μmで32×32個並んでいる厚さ200μmの4インチウエハを用いた。このシリコンウエハの表面には熱酸化膜が1μmの厚さで形成されており表面は絶縁性である。
図2(b)に示すように第1の基板1上の非イオン性界面活性剤4の層上に第2の基板2を重ねて置き、70℃に加熱されたホットプレート上に載置した。そして、ポリオキシエチレンラウリルエーテルを溶融し第1の基板1と第2の基板2とが互いに溶融したポリオキシエチレンラウリルエーテルを介して貼りついていった。その後、室温に冷却したところポリオキシエチレンラウリルエーテルが固体になり、第1の基板1と第2の基板2とが強固に貼りつき、これを結合基板3として使用した(図2(c))。このようにすることで、表面が絶縁性の貫通孔が設けられた基板と導電性を有する基板とを容易に貼りあわす(結合させる)ことができる。これにより、めっきのシード電極となる導電層を付与することができる。
結合基板3をイオン交換水の入ったビーカーに3分間浸し、貫通孔5を観察すると貫通孔5内からポリオキシエチレンラウリルエーテルが溶出していくことが観察された。そして結合基板3の貫通孔の底部(第1の基板との結合部分)に位置する非イオン性界面活性剤であるポリオキシエチレンラウリルエーテルを除去し、貫通孔の底部の導電性表面を露出させることができる。このように非イオン性界面活性剤は水にて溶解させることが可能なため、特に真空装置のような高価な装置を用いたドライエッチングや露光装置を必要とすることなく容易に貫通孔下の導電層を露出させることができる(図2(d))。このように非イオン性界面活性剤に対して可溶性溶媒を用いることにより貫通孔下の非イオン性界面活性剤を除去することができる。
続いて、結合基板3を硫酸銅めっき液に浸し、室温にて前記導電性表面に電界を印加してステンレスフィルムから48mAで10時間通電し、貫通孔5内に銅のめっき層7を充填させ、貫通孔5から突出するまでめっきを行った(図2(e))。このとき電極面積は、2.4cmとし、電流密度は2A/dm(2A/デシ平方メートル)とした。硫酸銅めっきの陽極にはリン含有銅板を用いた。硫酸銅めっき液は以下の組成にて調製されたものを用いた。
硫酸銅・5水和物 200(g/L)
98%濃硫酸 14(mL/L)
35%塩酸 0.09(mL/L)
Cu−Brite VFII−A(荏原ユージライト社製) 20(mL/L)
Cu−Brite VFII−B(荏原ユージライト社製) 1(mL/L)
接着層が界面活性剤であることにより、導電層に対してめっき液が濡れやすくめっき層の均一な発生を促す効果がある。また、めっき後に容易に導電性を有する基板を剥離することができる。
めっき終了後、結合基板を水洗し、窒素ブローで乾燥させた。この基板のめっき突出面をホットプレートの載置面と接触するように下に向けて80℃に加熱されたホットプレートに載置して、ポリオキシエチレンラウリルエーテルを溶融させた。第1の基板1のステンレスフィルムをピンセットで摘み、ステンレスフィルムのみを基板面に対し平行な方向にずらしていき剥離した(図2(f))。めっき層7が突出した第2の基板2の両面を化学的機械研磨(CMP)にて研磨し、突出しためっき層7を第2の基板2の表面と同じ高さになるまで平坦化した(図2(g))。平坦化された面は電極の接続パットとして使用でき、基板の表面に配置した基板との電気的な接続ができる。また、平坦化することによってめっき層の突出量を必ずしも一定にする必要がないため、めっき条件のプロセスマージンを大きくすることができる。
光学顕微鏡で貫通孔が設けられた第2の基板2の両面を観察したところめっき層7が充填されていた。また、断面を観察してもめっき層7内に空隙は観察されず、貫通孔5内に銅のめっき層7が充填されていることが確認された。
(比較例1)
本比較例では、非イオン性界面活性剤の代わりにポジ型レジストを接着層として用いる。
100mmΦで厚さ0.1mmのステンレスフィルムを用意した。ステンレスフィルム上にポジ型レジストAZ1500(AZマテリアルズ社製)をスピンコートし、100℃で1分間プリベークを行った。
第1実施例と同様な貫通孔が設けられた基板を重ねて置き、100℃に加熱されたホットプレート上に載置し、加熱して貼りつけた。その後、貫通孔上から露光し現像液にて貫通孔下のポジ型レジストを除去した。その後、120℃で10分間ポストベークした。更に酸素プラズマを用いたドライエッチング装置にて貫通孔下のポジ型レジストの残渣を除去した。次に第1実施例と同様に貫通孔から突出するまでめっきを行った。
めっき終了後、基板を水洗し、窒素ブローで乾燥させた。この基板をアセトン中に24時間浸漬したがステンレスフィルムは強固に貼りつき剥離することができなかった。さらに60℃に加熱したN−メチル−2−ピロリドン中に2時間浸漬したが剥離はできなかった。貫通孔が設けられた基板とステンレスフィルムとの隙間にピンセットを挿入し引き剥がしを行ったら貫通孔が設けられた基板が割れてしまった。割れた面を観察するポジ型レジストが残っており、ポジ型レジストの可溶性溶媒であるアセトンやN−メチル−2−ピロリドンが隙間に入らず除去できていないことが分かった。
(第2の実施例)
本実施例では、結合基板3を次のように用意する。100mmΦで厚さ0.2mmのポリエチレンテレフタレートフィルム上に電子ビーム蒸着にてチタンと銅の順番でそれぞれ50Å、1000Å成膜し、導電層を形成した基板を表面に導電性を有する基板を第1の基板1として用いた。
非イオン性界面活性剤としてポリオキシエチレンラウリルエーテル(融点34℃)を用い、重量比3対1のシクロペンタノンとアセトンの混合溶媒に溶解させ10重量%のポリオキシエチレンラウリルエーテル溶液を調製した。この溶液をステンレスフィルム上にスピンコートし、室温に15分間放置したところポリオキシエチレンラウリルエーテルの固体がステンレスフィルム上に析出し非イオン性界面活性剤4の層が形成された。
第2の基板2は第1実施例と同様な基板を用いた。
第1の基板1上の非イオン性界面活性剤4の層上に第2の基板2を重ねて置き、60℃に加熱されたホットプレート上に載置し、加熱したところ、ポリオキシエチレンラウリルエーテルが溶融し第1の基板1と第2の基板2とが互いに貼りついた。その後、室温に冷却したところポリオキシエチレンラウリルエーテルが固体になり、第1の基板1と貫通孔が設けられた第2の基板2とが強固に貼りついた。これを結合基板3として使用した。
結合基板3をイオン交換水の入ったビーカーに3分間浸し、貫通孔5を観察すると貫通孔5内からポリオキシエチレンラウリルエーテルが溶出していくことが観察された。
続いて、結合基板3を硫酸銅めっき液に浸し、室温にて導電層に電界を印加して60mAで9時間30分通電し、貫通孔5内に銅のめっき層7を充填し、貫通孔5から先端部が突出するまでめっきを行った。このとき電極面積は、2.4cmとし、電流密度は2A/dmとした。硫酸銅めっきの陽極にはリン含有銅板を用いた。硫酸銅めっき液は以下の組成にて調製されたものを用いた。
硫酸銅・5水和物 200(g/L)
98%濃硫酸 14(mL/L)
35%塩酸 0.09(mL/L)
Cu−Brite VFII−A(荏原ユージライト社製) 20(mL/L)
Cu−Brite VFII−B(荏原ユージライト社製) 1(mL/L)
めっき終了後、基板を水洗し、窒素ブローで乾燥させた。この基板を80℃の温水の入ったビーカーに浸し揺動させた。接着層のポリオキシエチレンラウリルエーテルは融点以上の温水であることで液体となり、さらに可溶性溶媒である温水中に溶け出しポリエチレンテレフタレートフィルムが剥離された。第1実施例と同様に、貫通孔5内に銅のめっき層7が充填されていることが確認された。
(第3の実施例)
本実施例では、結合基板3を次のように用意する。100mmΦで厚さ0.1mmのステンレスフィルムを導電性を有する第1の基板1とする。非イオン性界面活性剤としてポリエチレングリコール20000(融点63℃)を重量比3対1のシクロペンタノンとアセトンの混合溶媒に溶解させ10重量%のポリエチレングリコール20000溶液を調製する。この溶液をステンレスフィルム上にスピンコートし、室温に15分間放置したところポリエチレングリコール20000の固体がステンレスフィルム上に析出し非イオン性界面活性剤層4の層が形成される。
第2の基板2は第1実施例と同様な基板を用いる。
第1の基板1上の非イオン性界面活性剤4の層上に第2の基板2を重ねて置き、85℃に加熱されたホットプレート上に置くと、ポリエチレングリコール20000が溶融し第1の基板1と第2の基板2とが互いに貼りついていく。その後、室温に冷却したところポリエチレングリコール20000が固体になり、第1の基板1と第2の基板2とが強固に貼り付く。これを結合基板3として使用する。
結合基板3をイオン交換水の入ったビーカーに3分間浸し、貫通孔5を観察すると貫通孔5内からポリエチレングリコール20000が溶出していくことが観察される。
続いて、結合基板3をスルファミン酸ニッケルめっき液に浸し、めっき液温度50℃でステンレスフィルムに電界を印加して40mAで10時間通電し、貫通孔5内にニッケルのめっき層7を充填し、貫通孔5から先端部が突出するまでめっきを行う。このとき電極面積は、2.4cmとし、電流密度は2A/dmとする。スルファミン酸ニッケルめっきの陽極にはSKニッケル板を用いる。スルファミン酸ニッケルめっき液は以下の組成にて調製されたものを用いる。
スルファミン酸ニッケル・6水和物 450(g/L)
塩化ニッケル・6水和物 14(g/L)
ホウ酸 30(g/L)
サッカリンナトリウム 1.5(g/L)
ブチンジオール 0.15(g/L)
めっき終了後、基板を水洗し、窒素ブローで乾燥させる。この基板のめっきと突出面を下に向け100℃に加熱されたホットプレートに載置し、加熱してポリエチレングリコール20000を溶融させる。ステンレスフィルムをピンセットで摘み、ステンレスフィルムのみを基板面に対し平行な方向にずらしていき剥離する。光学顕微鏡で貫通孔が設けられた基板2の両面を観察したところめっき層7が充填されている。また、断面を観察してもめっき層7内に空隙は観察されず、貫通孔5内にニッケルのめっき層7が充填されていることが確認される。
(第4の実施例)
本実施例では電子線制御デバイスに用いることができるブランキングアレイ10は次のように作製される。第1の実施例にてめっき層7が研磨によって平坦化された基板を用いる。長方形が25μmの間隔で並んだ組パターンの間のみが露出するようにフォトレジストを用いてパターニングを行う。露出した部分をICP−RIEによる深堀エッチングにて基板の厚さ方向にエッチングを行い貫通孔を形成する。平坦化された各めっき層7に通電できるように配線が形成された基板とをバンプ接合にて接合する。
図3を参照して本実施例の電子線制御デバイスを説明する。電子源11(荷電粒子源)より放射状に放出される電子ビーム12はコリメータレンズ13によって所望の大きさを持った面積ビームに成形された後、マスク14にほぼ垂直入射される。マスク14は複数のパターンを持つマスクである。マスク14を通して成形された電子ビーム12はレンズ15によってそれぞれブランキングアレイ10に収束される。ブランキングアレイ10は偏向板アレイであり、個々のビームを偏向することが出来る。ブランキングアレイ10によって偏向されたビームはブランキング絞り16によって遮蔽され、偏向されなかったビームはレンズ14により収束、ブランキング絞り17を通過し、レンズ15により収束、偏向器17によって試料上への照射位置を調整された後、試料18上に照射される。偏向器17はラスタースキャンを行っており、偏向器17のスキャンタイミングとブランキングアレイ10の動作のタイミングによって所望の位置にビームが照射される。各レンズはレンズ制御回路18によって制御され、偏向器17は偏向信号発生回路18により発生されるラスター偏向信号を偏向アンプ20に送信することによって制御される。ブランキングアレイ10はブランキング制御回路21によって制御され、ブランキング制御回路21は描画パターン発生回路22、ビットマップ変換回路23、露光時間制御回路24によって生成されるブランキング信号により制御される。
1 第1の基板
2 第2の基板
3 結合基板
4 非イオン性界面活性剤
5 貫通孔
6 貫通孔下の非非イオン性界面活性剤
7 めっき層

Claims (6)

  1. 少なくとも表面に導電性を有する第1の基板と、貫通孔を有する第2の基板とが非イオン性界面活性剤を介して結合された結合基板を用意する工程と、
    前記結合基板の結合面であって、前記第2の基板の前記貫通孔の底部に位置する前記非イオン性界面活性剤を除去し、前記貫通孔の底部に位置する前記第1の基板の前記導電性を有する表面を露出させる工程と、
    前記第1の基板の前記導電性を有する表面に電界を印加して前記貫通孔内に金属を充填させる工程と、を含むことを特徴とする基板の貫通孔内への金属充填方法。
  2. 前記貫通孔内に金属を充填させた後、前記非イオン性界面活性剤の融点以上に加熱し、前記第1の基板と前記第2の基板とを分離離する工程を含むことを特徴とする請求項1に記載の基板の貫通孔内への金属充填方法。
  3. 前記第1の基板と前記第2の基板とを分離する工程の後、前記第2の基板の前記貫通孔から突出した金属を研磨し平坦にする工程を含むことを特徴とする請求項1又は2に記載の基板の貫通孔内への金属充填方法。
  4. 前記結合基板は、
    前記第1の基板又は前記第2の基板の少なくとも一方の面に非イオン性界面活性剤層が形成された基板を用意する工程と、
    前記非イオン性界面活性剤層を介して前記第1の基板と前記第2の基板とが結合されるように配置し、前記非イオン性界面活性剤の融点以上に加熱する工程と、
    前記非イオン性界面活性剤層の溶融後、前記非イオン性界面活性剤の融点以下に冷却して前記界面活性剤を固化させる工程を含み形成されることを特徴とする請求項1から3のいずれか1項に記載の基板の貫通孔内への金属充填方法。
  5. 前記結合基板の貫通孔底部の前記非イオン性界面活性剤を除去する工程は、前記非イオン性界面活性剤を可溶性溶媒に溶解させることによって行うことを特徴とする請求項1から4に記載の基板の貫通孔内への金属充填方法。
  6. 少なくとも表面に導電性を有する第1の基板と、
    貫通孔を有する第2の基板とが非イオン性界面活性剤層を介して結合していることを特徴とする結合基板。
JP2010165307A 2010-07-22 2010-07-22 基板貫通孔内への金属充填方法 Expired - Fee Related JP5729932B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010165307A JP5729932B2 (ja) 2010-07-22 2010-07-22 基板貫通孔内への金属充填方法
PCT/JP2011/003811 WO2012011230A1 (en) 2010-07-22 2011-07-04 Method for filling through hole of substrate with metal and substrate
US13/811,238 US20130118793A1 (en) 2010-07-22 2011-07-04 Method for filling through hole of substrate with metal and substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010165307A JP5729932B2 (ja) 2010-07-22 2010-07-22 基板貫通孔内への金属充填方法

Publications (2)

Publication Number Publication Date
JP2012028533A true JP2012028533A (ja) 2012-02-09
JP5729932B2 JP5729932B2 (ja) 2015-06-03

Family

ID=44533027

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010165307A Expired - Fee Related JP5729932B2 (ja) 2010-07-22 2010-07-22 基板貫通孔内への金属充填方法

Country Status (3)

Country Link
US (1) US20130118793A1 (ja)
JP (1) JP5729932B2 (ja)
WO (1) WO2012011230A1 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9530692B2 (en) 2014-02-18 2016-12-27 Canon Kabushiki Kaisha Method of forming through wiring
JP2017095791A (ja) * 2015-11-28 2017-06-01 キヤノン株式会社 貫通配線基板の製造方法及びこれを用いたデバイスの製造方法
JP2017520906A (ja) * 2014-04-30 2017-07-27 コーニング インコーポレイテッド 貫通ガラスバイアの作製のための接合材料のエッチバックプロセス
US10667392B2 (en) 2015-12-01 2020-05-26 Canon Kabushiki Kaisha Method for manufacturing through wiring substrate and method for manufacturing device
US10756003B2 (en) 2016-06-29 2020-08-25 Corning Incorporated Inorganic wafer having through-holes attached to semiconductor wafer
US11062986B2 (en) 2017-05-25 2021-07-13 Corning Incorporated Articles having vias with geometry attributes and methods for fabricating the same
US11078112B2 (en) 2017-05-25 2021-08-03 Corning Incorporated Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same
US11114309B2 (en) 2016-06-01 2021-09-07 Corning Incorporated Articles and methods of forming vias in substrates
US11554984B2 (en) 2018-02-22 2023-01-17 Corning Incorporated Alkali-free borosilicate glasses with low post-HF etch roughness
US11774233B2 (en) 2016-06-29 2023-10-03 Corning Incorporated Method and system for measuring geometric parameters of through holes

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8970045B2 (en) 2011-03-31 2015-03-03 Soitec Methods for fabrication of semiconductor structures including interposers with conductive vias, and related structures and devices
FR2987494B1 (fr) * 2012-02-29 2015-04-10 Soitec Silicon On Insulator Procedes de fabrication de structures semi-conductrices comprenant des dispositifs d'interposition avec des trous d'interconnexion conducteurs, et structures et dispositifs associes
TWI573203B (zh) * 2012-02-16 2017-03-01 索泰克公司 製作包含有具導電貫孔間置結構之半導體構造之方法及其相關構造與元件
NL2009757C2 (en) 2012-11-05 2014-05-08 Micronit Microfluidics Bv Method for forming an electrically conductive via in a substrate.
US9520547B2 (en) 2013-03-15 2016-12-13 International Business Machines Corporation Chip mode isolation and cross-talk reduction through buried metal layers and through-vias
US9219298B2 (en) 2013-03-15 2015-12-22 International Business Machines Corporation Removal of spurious microwave modes via flip-chip crossover
WO2017172677A1 (en) * 2016-03-30 2017-10-05 Corning Incorporated Methods for metalizing vias within a substrate
CN116081568A (zh) * 2023-01-06 2023-05-09 航科新世纪科技发展(深圳)有限公司 一种晶圆通孔结构的金属填充方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003078171A (ja) * 2001-09-03 2003-03-14 Sony Corp 配線及びその形成方法、接続孔及びその形成方法、配線形成体及びその形成方法、表示素子及びその形成方法、画像表示装置及びその製造方法
JP2004119606A (ja) * 2002-09-25 2004-04-15 Canon Inc 半導体基板の貫通孔埋め込み方法および半導体基板
JP2004259795A (ja) * 2003-02-25 2004-09-16 Cmk Corp 多層プリント配線板の製造方法
JP2006161124A (ja) * 2004-12-09 2006-06-22 Canon Inc 貫通電極の形成方法
JP2007042741A (ja) * 2005-08-01 2007-02-15 Shinko Electric Ind Co Ltd 電子部品実装構造体及びその製造方法
JP2007067031A (ja) * 2005-08-30 2007-03-15 Tdk Corp 配線基板の製造方法
JP2007067016A (ja) * 2005-08-29 2007-03-15 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007070398A (ja) * 2005-09-05 2007-03-22 Nitto Denko Corp 粘着剤組成物、粘着シート類、および表面保護フィルム

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4526747B2 (ja) * 2001-08-17 2010-08-18 株式会社アドバンテスト 配線基板の製造方法
JP4019960B2 (ja) * 2003-01-31 2007-12-12 三菱電機株式会社 基板の製造方法
JP2005179496A (ja) * 2003-12-19 2005-07-07 Nitto Denko Corp 加熱剥離型粘着シート
JP2006054307A (ja) 2004-08-11 2006-02-23 Shinko Electric Ind Co Ltd 基板の製造方法
JP2010165307A (ja) 2009-01-19 2010-07-29 Hitachi Ltd ポイント管理装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003078171A (ja) * 2001-09-03 2003-03-14 Sony Corp 配線及びその形成方法、接続孔及びその形成方法、配線形成体及びその形成方法、表示素子及びその形成方法、画像表示装置及びその製造方法
JP2004119606A (ja) * 2002-09-25 2004-04-15 Canon Inc 半導体基板の貫通孔埋め込み方法および半導体基板
JP2004259795A (ja) * 2003-02-25 2004-09-16 Cmk Corp 多層プリント配線板の製造方法
JP2006161124A (ja) * 2004-12-09 2006-06-22 Canon Inc 貫通電極の形成方法
JP2007042741A (ja) * 2005-08-01 2007-02-15 Shinko Electric Ind Co Ltd 電子部品実装構造体及びその製造方法
JP2007067016A (ja) * 2005-08-29 2007-03-15 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007067031A (ja) * 2005-08-30 2007-03-15 Tdk Corp 配線基板の製造方法
JP2007070398A (ja) * 2005-09-05 2007-03-22 Nitto Denko Corp 粘着剤組成物、粘着シート類、および表面保護フィルム

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9530692B2 (en) 2014-02-18 2016-12-27 Canon Kabushiki Kaisha Method of forming through wiring
JP2017520906A (ja) * 2014-04-30 2017-07-27 コーニング インコーポレイテッド 貫通ガラスバイアの作製のための接合材料のエッチバックプロセス
JP2017095791A (ja) * 2015-11-28 2017-06-01 キヤノン株式会社 貫通配線基板の製造方法及びこれを用いたデバイスの製造方法
US10667392B2 (en) 2015-12-01 2020-05-26 Canon Kabushiki Kaisha Method for manufacturing through wiring substrate and method for manufacturing device
US11114309B2 (en) 2016-06-01 2021-09-07 Corning Incorporated Articles and methods of forming vias in substrates
US10756003B2 (en) 2016-06-29 2020-08-25 Corning Incorporated Inorganic wafer having through-holes attached to semiconductor wafer
US11774233B2 (en) 2016-06-29 2023-10-03 Corning Incorporated Method and system for measuring geometric parameters of through holes
US11062986B2 (en) 2017-05-25 2021-07-13 Corning Incorporated Articles having vias with geometry attributes and methods for fabricating the same
US11078112B2 (en) 2017-05-25 2021-08-03 Corning Incorporated Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same
US11972993B2 (en) 2017-05-25 2024-04-30 Corning Incorporated Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same
US11554984B2 (en) 2018-02-22 2023-01-17 Corning Incorporated Alkali-free borosilicate glasses with low post-HF etch roughness

Also Published As

Publication number Publication date
US20130118793A1 (en) 2013-05-16
WO2012011230A1 (en) 2012-01-26
JP5729932B2 (ja) 2015-06-03

Similar Documents

Publication Publication Date Title
JP5729932B2 (ja) 基板貫通孔内への金属充填方法
JPH05509441A (ja) マイクロチップの処理
KR20010014651A (ko) 미세구조 어레이, 미세구조 어레이의 형성 방법 및 장치,및 미세구조 어레이를 제조하기 위한 주형
CN103178044B (zh) 具有一体化金属芯的多层电子支撑结构
JP2009524920A (ja) 太陽電池セルの金属電極パターン作製方法
TW202041722A (zh) 陽極氧化處理方法及各向異性導電性構件的製造方法
CN102089833A (zh) 微细结构体及其制备方法
CN109254423A (zh) 一种铌酸锂电光器件厚膜导线电极的制作方法
JP6798003B2 (ja) 金属充填微細構造体の製造方法
TW200908823A (en) Circuit assembly including a metal core substrate and process for preparing the same
WO2022160907A1 (zh) 加成法制作封装电路的工艺和封装电路
JP6691835B2 (ja) 半導体パッケージの製造方法
US7163885B2 (en) Method of migrating and fixing particles in a solution to bumps on a chip
Tian et al. Electrodeposition of indium for bump bonding
CN103915460A (zh) 碲锌镉像素探测器的封装方法
JP2004165076A (ja) 偏向器の製造方法、偏向器、及び露光装置
JP2009152611A (ja) 半透明太陽光電池モジュールを製造するための方法および装置
JP2014078720A (ja) 貫通電極基板の製造方法
KR101937370B1 (ko) 투명 전도성 건식 접착 필름 및 이의 제조방법
JP4471730B2 (ja) 両面配線基板及びその製造方法
KR20170123241A (ko) 반도체 패키지의 제조 방법
JP5453763B2 (ja) 貫通電極基板の製造方法
JP2002252258A (ja) コンタクト部品及び多層配線基板の製造方法、並びにウエハ一括コンタクトボード
JP5671317B2 (ja) 貫通電極基板及びその製造方法
CN107546139B (zh) 微铜柱的制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140805

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150310

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150407

LAPS Cancellation because of no payment of annual fees