JPH05509441A - マイクロチップの処理 - Google Patents

マイクロチップの処理

Info

Publication number
JPH05509441A
JPH05509441A JP3512357A JP51235791A JPH05509441A JP H05509441 A JPH05509441 A JP H05509441A JP 3512357 A JP3512357 A JP 3512357A JP 51235791 A JP51235791 A JP 51235791A JP H05509441 A JPH05509441 A JP H05509441A
Authority
JP
Japan
Prior art keywords
layer
insulating layer
hole
drilling
conductive material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3512357A
Other languages
English (en)
Other versions
JP3091222B2 (ja
Inventor
ケイブル、エドワード・アンソニー
スミス、ニコラス・ジョン・グレッグ
Original Assignee
レイケム・リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by レイケム・リミテッド filed Critical レイケム・リミテッド
Publication of JPH05509441A publication Critical patent/JPH05509441A/ja
Application granted granted Critical
Publication of JP3091222B2 publication Critical patent/JP3091222B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12033—Gunn diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/94—Laser ablative material removal

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の名称 マイクロチップの処理 技術分野 この発明は、集積半導体デバイスの処理及び特にこのようなデバイスとして例え ば、デバイスの結合側に電気的導電材料を計画する集積半導体チップを提供する 方法に関する。
背景技術 集積回路チップの結合バッドと、対応するパッケージの結合側との間の垂直方間 の相互接続を与える公知の方法は、例えばＥＰ−Ａ−０１８６８１８に開示され た“フリップチップ技術がある。その技術では、チップの入／出力結合バッド上 に半田ボールが与えられ、 この技術は、小さい半田ボールまたは“隆起”が、それらの低い高さおよびそれ 故低い程度のコンプライアンスに因り、熱的膨張応力に好ましくない許容誤差を 与え勝ちであるという問題に面する。一方、大きい半田ボールは、バッドスペー ス接近に限界を生じる。本発明は、これらの問題を回避できる改良した“フリッ プチップを提供する。
発明の開示 本発明は従って以下の方法を提供する。即ち、面から面への使用となるデバイス の電気的コタンクトの適合するアレイに対して、デバイスの導電結合側から電気 的導電材料が形成される集積￥導体チップを提供する方法であって、（ａ）デバ イスの表面に少なくとも５マイクロメータ厚さて固着する電気的絶縁層を形成す るが、結合側と導通させるため二、その絶縁層には一つまたはより多くの穴を持 たせ、（ｂ）結合側と電気的な導通を確立するために穴内に電気的導電材料を配 し、そして（ｃ＞導電材料が実質的二上記大内のみに位置するよう、堆積された 導電材料を絶縁層のメイン表面から排除またはもし必要ならば取り除く方法。
第１の視点ては、デバイス特にマイクロチップの表面に、回路の結合側および近 傍に横たわる比較的繊細なものに損傷を与えることなく、穴あけ動作が連続的に 実行できるというごとが明確でない。しかしながら、後で述べるように、穴あけ を少なくとも部分的に行うときであっても、紫外線レーザ切除好ましくは１９３ （ＡｒＦ）、３０８（Ｘ、ｅＣｌ）または好ましくは２４９（ＫｒＦ）の波長て もって高効率かつ高精度の技術で行うことにより、結合側を損傷を回避下べく、 穴あけ動作を制御することが可能である。励起レーザ切除が高速および厚い亡の 穴あけに好ましいが、他の穴あけ技術、例えば反応イオンエツチングまたは化学 エツチングを用いることができ、後で述べるように、最終の化学工、テングのス テップを併用することが可能である。
又、直径および深さを有する一端が“めくら“穴の中に形成することは期待てき ないが、これは例えば穴の直径が５ないし２００マイクロメータ、好ましくは１ ５ないし１００マイクロメータ、特に好ましくは２５ないし５０マイクロメータ の範囲に対しては可能である。
電気的導電材料の堆積後、方法は、穴内に堆積された導電材料の少なくとも一部 を露出するために、絶縁層の一部また：よすべてを除去するステ、ブを好ましく は含む。このようにして、公知の半田ボールよりも高い電気的導電材料の形成が 、その後のチップパッケージ構成への接続のために、結合側に与えろれる。
好ましいレーザ切除による穴あけ技術を用いた時、デバイス表面および結合側の 形成、層を損傷することなく、これらの１に固着された絶縁層を通して正確ｆ工 面あけするために、レーザパルスまたは“切除”の数を理論的に制限することが 可能となる。しかしながら、実際には、絶縁層の厚さにわずかな変化があるため に、および／または、例えばレーザ／ステムの光学系での汚れにより、絶縁表面 に到達する光束に変化があるために、このことは困難である。
これらの困難は、本発明により、絶縁層下の指示層を施すことにより、容易に克 服でき、この指示層は、第１の穴あけ動作（例えば好ましいレーザ切除）により 直接に作用された時、識別できる指示を呈する。第１の穴あけ動作は、前記指示 が生じ時、その後、緩やかにされるか、第２の穴あけ動作に置き換えられる。
適した穴あけ動作は、このようにして、緩やかにされるか、置き換えられ、結合 側への損傷を回避できることが理解され、この技術は、特に好ましいレーザ切除 に適しており、前記の指示の発生により、切除が停止される。第２の穴あけ動作 、例えば化学エツチングがその後、用いられ、指示層を通過して下層の結合側へ の穴あけがなされる。
本発明による方法は、好ましくは引き伸ばしまたはスプレーコーティングにより 指示層を形成するステップを含むが他の技術を用いてもよい。この指示層は、第 １の穴あけが到達した時、適した指示、例えばエツチング液を色を発生させるこ とにより、または、上述した紫外線の励起レーザーが切除された時に検知できる 固有の光を発することにより、または、スペクトル計で検知出来る固有のイオン を発する材料を含む。例によれば、指示層は、既に現存する蛍光性ガラスを含む ことができ、その場合には、結合側を呈するためにエッチ除去されず、その後、 本発明の指示層として役立った後に除去される。もしチップがシリカまたはシリ コン窒化物で不活化されているなら、例えば、ＣＦ　、１０　、シリカプラズマ エツチング、ＳＦ、シリコン窒化物工、チングのごとき既知の工、チング技術に より、レーザ穴あけ後に結合バッドの窓を開くことが望ましい。もし、絶縁層が 使用されるエツチング処理に十分に耐えられないならば、その絶縁層を保護する ために、“スペクトラム　メガ１のごとき既知のニッチレノストは、ダーハイの マイクロイメー７テクノロジーＬｔｄまたは“７ノブー１４００″プラズマエツ チレジストを適用することができる。
結合側を露出するために、ンソカまたは他の層のエツチングの前または後に、こ れとは別に、付加的な指示層、例えばフィルム形成したフッ化ポリマーを含むこ の種の指示層を用いることができる。このようなポリマーの好ましい列は、ＨＯ ｅｃｂ＋を社の商標”５ｉｘｅｆ−３３”および“５ｉｘｅｆ−４４”で利用で きるコーティング可能なポリイミドであり、一般的な化学式に対応する。
結合側を露出するために、もし、ンリカまたは他の層のエツチング後に適用され たならば、この指示層は、上層の絶縁層の穴あけ後に、除去されるべき自身の材 料のみを残して結合側上に直接残る。
付加的な指示材料が、例えばフォトレジストでもって化学エツチングニヨリ、も し、都合良く除去できるならば、結合側上のみの指示層を残すことができる。
本発明による方法は、好ましくは引き伸ばしまたはスプレーコーティングにより 絶縁層を施すステップを含むが他の技術を用いてもよい。絶縁層は、有機の重合 材料、好ましくはポリイミドまたはこれとは別のエポキシを含み、またはこれと は別の蛍光ンリカまたはホウ素シリカガラスのごとき非有機材料を含んでもよい 。その絶縁層は、その後、例えばエツチングまたは適した溶液内での溶解により 、部分的にまたは全部が除去される。穴内の金属の端を計画するために部分的な 除去が所望される場合、除去可能な層が絶縁ｉ上に施され、除去可能な層は、溶 解またはエツチング除去され、穴内に配された導電材料の端部か露出され、そし て絶縁層の表面が露出される。このような除去可能な層は、例えば有機重合材料 、好ましくは非晶質のポリイミドである。
堆積動作は好ましくは穴内の電気的導電材料をチューブ状に形成するが、穴が完 全に満たされるまで、堆積が継続して行われてもよく、または半田のごとき充填 材料がチニープ状形成内に導かれてもよい。好ましい堆積動作は、結合バッドお よびあなの内表面へ、金属、好ましくはクロム、引き続き銅によるスパッタリン グを含み、もし必要ならば、絶縁層のメイン表面から金属を除去する処理が後に 続匂後で表面に更に別の金属をブレーティングするためには、クロムおよび銅は 、アルミの結合バッドに対して特に有用である。穴内の表面への堆積動作は、電 気を用いない、金属、例えばニッケルのブレーティングを含み、この後、絶縁、 ｌｉｉ上のメイン表面上に電気を用いずにブレーティングされた金属の除去が続 く。
このような電気を用いないブレーティングは、ブレーティングされた金属を穴の 触媒化ざｆまた適した表面へ、または、上述したスバ／ター化され二金属のよう に先に堆積された金属上へ直接に堆積する。結合パッドへの電気を用いない直接 のブレーティングは、バッドに使用された金属およびブレーティングに使用され た金属に依存する。この堆積動作は、半田処理、例えば、シャドウマスクを介し 、穴の中へおよび／又は穴内の金属上へのエバポレーションも含んでもよい。
この発明に含まれる他の態様は、上述した方法により、一つまたはより多くの結 合側に電気的導電材料が備えられた、集積回路半導体デバイス、特にチップであ り、そして、上述した方法により、表面に粘着性の指示層を持つ、集積回路半導 体デバイス、特にチップであり、上述した方法により、この指示層はまた、絶縁 層に粘着されてもよい。
この発明による種々の層は、適した手段、例えば、既述した引き延ばしまたはス プレー法に代えて、溶融鋳造または溶解鋳造により、集積回路テップまたはマル チチップのモジュールまたはウェーハースケールの集積回路に備えられてもよい 。本発明の方法は、半導体ウェーハーカフ個々のチップに分割される前に、実行 するのが特に好ましい。
絶縁層に対する特に好ましいポリイミド材料は、溶解液として適用でき、そして 、固体層好ましくは加硫された層を得るために、この後、液体の蒸発および熱処 理がなされる。このような材料例は、公知のコーティング可能なポリイミドを含 み、これは、Ｎａｔｉｏｎａｌ　５ｔａｒｃｈおよびＣｈｅｍｉｃａ１社の開襟 “Ｔｈｅｒｍｉｄ”または、こられを入手できるＤｕ　Ｐｏｎｔ、Ｈｉｔａｃｈ ｉ　ａｎｄ　Ｂｒｅｗｅｒ　５ｃｉｅｎｃｅ　Ｉｎｃ、　（Ｍｉｓｓｏｕｒｉ） のものである。
これに代わるものとしては、Ｕｂｅ／■Ｃ■社より入手できる商標“ＵＰＩＬＥ Ｘ”のごときポリイミドによる粘着性フィルムが好ましい。これらの内の一つで ある“ＬＰＩＬＥＸＲ”は、ビヘ二一ル　ダイアヒドライドおよびダイアミノデ イヘエニールライサーに基づく連続ユニットを有する比較的完全なポリマーと考 えられる。
最も好ましいのは、“ＬＰＩＬＥＸ　Ｓ”であり、同じビヘ二一ル　ダイアヒド ライドおよびダイアミノディヘエニールライザーに基づく連続ユニットを有する と考えられる。
ビフェニールダイアンヒドライドおよび４，４°−ダイアミノビフェニールに基 づくポリマイドは、マイクロ回路に特に適する熱膨張特性を持つ。上述したグイ アミン、例えば３，４°−または３，３°−ダイアモ　異性体に基づく対応ポリ マーもまた、ビフェニールダイアヒドライドの代わりのピロメルティク　ダイア ヒドライドとして有用である。
これらのケースでは、ポリマイドフィルムをマイクロ回路デバイスに固着するの に使用された材料は、指示層として役立てることが出来る。
既述した貫通穴のために、Ｕｖ励起レーザの切除によるレーザ穴あけは、化学エ ツチング法に比べより少ないテーパーの貫通穴を形成できる利点があり、テーパ ーが少ない程、（穴から穴の）ピッチを接近できる。これは明らかに有利であり 、本発明が適用されたマイクロ回路は、次第に小さくなり、そしてより高密度の パターンとなっている。（穴内の実質的に直線部で測定された）を有する貫通穴 は、１０°より小さく、好ましくは８°より小さく、より好ましくは６°より小 さく、特に好ましくは４″以下のテーパー（穴内の実質的に直線部で測定された ）を有する貫通穴は、本発明に基づき、都合良（レーザ穴あけにより達成される 。これは、直径２００マイクロメータ以下の穴に一般に好ましく、例えば、５な いし１５０マイクロメータまたは１０ないし１００マイクロメータ、特に５０マ イクロメータ以下である。
もし、溶解可能な層が絶縁層上に設けられたならば、上述したようにポリアミド 、特にアモルファスボッアミドが好ましい。
本発明の利点は、ポリアミドのポリマイドへの強固に固着することが、容易かつ 清潔で好ましい波長でのレーザ穴あけであるということであり、適した溶液によ り容易に除去可能であるということである。
好ましいアモルファスポリアミドは、アルファティク／アロマティクのポリマイ トである。
（Ａ）テレフタリック酸とトリメチルへ牛すメチレン　ダイアミン（好ましくは ２゜２，４−および２，４．４−１−リメチルへ牛すメチレン　ダイアミン　異 性体との混合溶液）との凝縮に基づくポリマイド。
（Ｂ）一つまたはより多くのパイサミノメチルノボルネ異性体と一つまたはより 多くのアリファティノク、サイクロアリファティックまたはアロマチック　ダイ カーポリツク酸、テレフタリック酸との凝縮であり、そして、付随的に一つまた はより多くのアミノ酸またはラクタム、エビ７０７力ブロラクタム共同体を含む ポリアミド。
（Ｃ）ローリンラクタム　イソフタリック酸およびビス−（４−アミノ−３−メ チルサイクロへキセル）から由来するユニットに基づくポリマイド。
（Ｄ）２．２−ビス（ｐ−アミノサイクロへキセル）プロパンとアディビノクお よびアゼレノク酸との凝縮に基づくポリアミド、およびトランス−サイクロヘキ サン−１，４−ダイカーボエキセリノク酸と、上述のトリメチルへ牛すメチレン 　ダイアミン異性体との凝縮に基づくポリアミド。
（Ｅ）ｍ−エキ上１／ンダイアミンおよびアディピノク酸とに起因するユニット に基づくポリアミド。
池の好ましいポリアミドは、ポリエステルおよびポリマイドプロ、り、特にいわ ゆる“ボリエステルーイースタ　アミドブロック共同体”の繰り返しユニットに 基づく。
−Ｃ−Ａ−Ｃ−０−Ｂ−〇− 〇　〇 ここで、Ａは、平均分子重量か３００ないし１５０ｏｏの範囲、好ましくは８０ ０ないし５０００のポリアミド列を示し、Ｂは、直線状または平衡しＴニボリオ 牛シアルクレンの列で平均分子重量は２００ないし６０００好ましくは４００な いし３００ｏである。
好ましくは、ポリマイド列は、アルファ、オメガ−アミ７カーボセリｙり酸、ラ クタムズまたは、Ｃ４ないしＣＩ４カーボンを持つグイアミン／ダイカーポセリ 。
り酸結合から形成され、ポリオキシエチレン列は、エチレングリコールおよび／ またはテトラメチレングリコールに基づいており、ポリオキシエチレン列は、重 量比で５ないし８５％、特に１０ないし５０％の全体ブロックの共重合体からな る。これらのポリマーおよびこれらの調＆剤は、ＵＫ特許明細書第１．４７３． ９７２、ｌ。
５３２、９３０．１．５５．６４４．２．００５．２８３Ａおよび２．０１１． ４５ＯＡに開示されており、参考としてそれを取り込む。
ポリマーは好ましくは０．９以下、より好ましくは０．７５以下、最も好ましく はｏ、６３以下、特別に好ましくは０．５５以下のＣ：Ｈ比を持つ。
穴あけできる層のトータル厚さは、好ましくは通常ＩＣまたはマルチチノブモジ ュールブロセノシングに使用されるものよりも大きく、例えば１０ないし２５０ マイクロメータ、好ましくは２０ないし１００、より好ましくは２５ないし５０ マイクロメータである。
好ましくは、穴内の電気的導電材料は、穴の内表面にブレーティングされた金属 であり、好ましくは、このような各導電性の穴は、他のこのような穴と電気的に 分離されている。はん発明は、絶縁層の表面からポリアミド層の少なくとも一部 を除去し、穴内の電気的導電材料を残すことで層のメイン表面かみ突出させたこ とにより作られた好ましいチップまたは他のデバイスを含む。ポリアミド層を実 質的にすべて除去するのが好ましい。
例えば、表面から金属のコーティングを除去するのに支援するために、電気を用 いないブレーティングステノブの前に、別の材料による層が第２のｉ（好ましく はポリアミド）の上に形成されてもよい。ポリアミド材料を覆うこのような別の 層に対する適した材料は、例えばポリアクリレート、ポリメタクリレート、セル ロースエステル、う、カー、モールド解放剤または下層に対して適当な粘着性お よび適当な除去性を持つ、好ましくは溶剤の手段によって下層を溶解しない材料 の中から選択してもよい。
本発明による方法の例を添付した、概略的で縮尺の合っていない図面を参照して より詳細に述べる。
ステップＡにて、集積回路デバイス１０のウェーハー表面に：；弓会合側１１概 略的に示さオｔており、そのテバイス１０表面には、引き延ばしコーティングさ れ、そして適当な技術により乾燥された蛍光ポリマー（Ｈｏｅｃｈｓｔより）の ＠Ａを持つ。
ステップＢでは、１ｉｉＡ上に、上述したＮａｔｉｏｎａｌ　５ａｒｃｈ、Ｄｕ 　Ｐｏｎｔ、またはＨｉｔａｃｈｉによるコーティング可能なポリアミド材料の 層Ｂが、同じようにして引き延ばしコーティングされ、その後乾燥形成される。
ステップＣでは、ポリマイド層Ｂの表面に、上述したアモルファスポリアミド材 料の層Ｃが、同じようにして引き延ばしコーティングされ、その後乾燥形成され る。ステップＤでは、ＫｒＦ紫外線励起レーザが適当な投光系を用いて十分に高 密度で切除され、層Ａに到達するので層ＣおよびＤが穴あけされ、この穴あけは 、スペクトラムの特性ピークを呈する切除生成物を生じ、このスペクトラムは切 除ターゲット近傍に位置するスペクトラムのサンブリノブチューブにより検出さ れる。層Ａの終点で生じた特性ピークが検出されると、レーザ穴あけが停止され る。ステップＥでは、層Ａの終点がエツチング除去され、下層の結合側１〕が露 出される。ステップＦでは、クロム、クロムと銅の混合物、それから銅か、ジ− ドウマスクＦ“を介して穴内にスパッターされることて、結合側上および穴の側 壁に金属のコーティングか形成される。
ステップＧでは、第」の電気を用いない、“ニッケル　ストライク”浴槽たとえ ばＡｍｅｒｉｃａｎ　Ｃｈｅｍｉｃａｌ　ＲｅｆｉｎｉｎｇＣｏ社の”ＡＣＲ２ ０９０”、次にメインの電気を用いないニノゲルブレーティング浴槽“ＡＣＲ１ ３０：ｖ”を用いて、ニッケルか電気を用いずにブレーティングされ、先の金属 上にコーティングされる。ステップＨでは、例えば、ウェーブコーティングまた は好ましくは、ステップＦと同様ようなシャドウマスクを通してエバポレーン９ ンにより、半田がニッケルメ。
キされたチューブヘ適用される。半田は、穴のエツジを越えて塗布され、その後 、Ｈ′で示したようにチューブ内により正確に位置するよう流される。ステ、ブ Ｉでは、公知の“フリップチップ技術と似た方法により、除去可能なポリマイド １鳴Ｃは、溶解除去され、他の電気的回路への結合に便利なよう、ポリマーコー ティングから突出する、半田を含むチューブＩの端部が残される。もし所望する なら、ポリマイド層Ｂもまた、■°で示したように、適した溶媒または他の技術 よりの除去され、そして、層Ａの終点も所望なろばＩ”で示したように除去して もよい。
もし、半田が金属チューブの内側だけでなく外側にも施されるならば、半田処理 のステップＨは、除去ステップＩの後で行うことができる。
この結果、上述した他の回路と垂直接続に適した、比較的高い形状比の電気的接 続を持つ集積マイクロ回路デバイスが作成される。
温度圧縮結合のためには、半田は、金または他の温度圧縮結合可能の金属に置き 換えられ、そうでなくば、ポリマー層内の穴内のメッキされた金属チューブの端 部に半田が適用される。この場合、絶縁層に対する特に好ましいポリマイド材料 は、ＡＳＴＭ　Ｄ８８２に従い、ＰＨ１０５１００℃の液に４日間浸した後、元 の長さの少なくとも５０％、好ましくは少なくとも７５％、より好ましくは少な くとも８５％に保つものである。十分に周期化された５％以下を有するポリマイ ドは、公知のポリマイドをＫａｐｔｏｎ（ＴＭ）のごとく攻撃する、熱いアルカ リ金属のメッキ液に強い。
参照した集積回路デバイスは、例えば、°゛例えばファンアウト回路ボードまた ：まマルチチ、ブモジ、−ルの回路パッケージの相互接続内に装着された、フリ 。
ブチ、ブに対して、シリコンまたはゲルマニウムヒ素のマイク−チップであつて もよい。
多くの場合、チップ結合側に対して一つの穴で十分であるが、既述した好ましい 技術の高い精度により、結合側に小さい穴を多数設けて、使用時の信頼性を高く してもよい。穴は、好ましくは曲がり係数（平均経路長さ／シート厚さ）が３以 下、好ましくは１，２以下であり、そして、形状比（長さ／直径）は少なくとも ２゜５である。
好ましい導電性材料は金属、好ましくは穴内面にメッキされたもの、特に電気を 用いずにメッキされたものである。適用した適した金属の例はＮｉ、Ｃｕ、Ａｕ 、Ｐｄである。
メッキされたチューブ形状の金属は、チューブ形状により支持される、半田、他 の溶融しやすい金属、たとえばインジウム、鉛−錫、金−錫、鉛、鉛−インジウ ムによる比較的高い“ポスト”を与える。
要約書 マイクロチップの処理 少なくとも５マイクロメータ厚の絶縁層をレーザ穴あけをしてチップ結合側とつ ながる穴を作り、そして、穴内に金属を配することで結合側と電気的結合を確立 した、マイクロチップ上の形成された単一方向の導電性フネクタ。ポリイミド絶 縁層への励起ＵＶレーザ切除が行われ、この後、絶縁層から表面層（好ましくは アモルファスのポリイミド）の除去が行われ、穴内に堆積され一金属の端部力１ 露出される。
国際調査報告　。ｒＴ／Ｉ’！ｅｌ。ｌ／Ｉ’ｌ＋＋７５［Ｉ ■ １’　ｉ＋ し １−・ ［ ［ ］−１ｉ ｌ〒 ］ｒ １゜ １゛

Claims (23)

    【特許請求の範囲】
  1. （１）面から面への使用となるデバイスの電気的コタンクトの適合するアレイに 対して、デバイスの導電結合側か電気的導電材料が形成される集積半導体チップ を提供する方法であって、（ａ）デバイスの表面に少なくとも５マイクロメータ 厚さで固着する電気的絶縁層を形成するが、結合側と導通させるために、その絶 縁層には一つまたはより多くの穴を持たせ、（ｂ）結合側と電気的導通を確立す るために穴内に電気的導電材料を配し、そして（ｃ）導電材料が実質的に上記穴 内のみに位置するよう、堆積された導電材料を絶縁層のメイン表面から排除また はもし必要ならば取り除く方法。
  2. （２）穴内に配された導電材料を少なくとも部分的に露呈するたわに、絶縁層の 一部またはすべてを除去するステップを含む請求の範囲第１項記載の方法。
  3. （３）上記穴を作るために絶縁層に穴をあけるステップを含み、前記穴あけは、 好ましくは励起レーザであるＵＶ切除により、好ましくは少なくとも部分的に行 われる請求の範囲第１項または第２項記載の方法。
  4. （４）指示層が上記絶縁層およびデバイスの表面に備えられ、該指示層は、第１ の穴あけ動作により直接に作用した時、この第１の穴あけが加減されるか、もし くはより緩やかな第２の穴あけ動作に移行できる、検知可能な指示を呈する請求 の範囲第３項記載の方法。
  5. （５）第１の穴あけ動作は、ＵＶレーザ切除であり、その切除は上記指示の検出 により終了する請求の範囲第４項記載の方法。
  6. （６）第２の穴あけ動作は、化学エッチングであり、指示層を通して下層の結合 側への穴あけが行われる請求の範囲第４項または第５項に記載の方法。
  7. （７）好ましくは引き延ばしまたはスプーコーテイン穴より指示層を形成するス テップを含む請求の範囲第４項ないし第６項のいずれかに記載の方法。
  8. （８）指示層がフッ素ポリマーを含む請求の範囲第４項ないし第７項のいずれか に記載の方法。
  9. （９）好ましくは引き延ばしまたはスプレーコーティングにより絶縁層を形成す るステップを含む請求の範囲第１項ないし第８項のいずれかに記載の方法。
  10. （１０）絶縁層が有機重合材料好ましくはポリイミドを含む請求の範囲第１項な いし第９項のいずれかに記載の方法。
  11. （１１）絶縁層が有機材料好ましくは蛍光体ガラスを含む請求の範囲第１項ない し第９項のいずれかに記載の方法。
  12. （１２）除去可能な層が絶縁層上に形成され、前記両層には貫通する穴を持って おり、そして前記除去可能な層が、穴内に配された導電材料の一端を露出するた めに除去される請求の範囲第１項ないし第１１項のいずれかに記載の方法。
  13. （１３）除去可能な層は、有機重合材料、好ましくはアモルファスポリイミドで ある請求の範囲第１２項に記載の方法。
  14. （１４）堆積動作は、穴内に電気的導電材料を円筒状に形成する請求の範囲第１ 項ないし第１３項のいずれかに記載の方法。
  15. （１５）上記穴は、５ないし２００マイクロメータ、好ましくは１０ないし１０ ０マイクロメータである請求の範囲第１項ないしは第１４項のいずれかに記載の 方法。
  16. （１６）デバイスの上記表面上の層の合計厚さは、１０ないし２５０好ましくは ２０ないし１００、より好ましくは２５ないし５０マイクロメータである請求の 範囲第１項ないし第１５項のいずれかに記載の方法。
  17. （１７）堆積動作は、金属好ましくはクロム、その後に銅による、スパツタリン グ、エバポレーシヨンまたはイオンプレーティングを含み、引き続き、金属（も しいずれか）が絶縁層または他の層のメイン表面から除去する請求の範囲第１項 ないし第１６項のいずれかに記載の方法。
  18. （１８）堆積動作は、穴内の表面への、電気を用いない金属好ましくはニッケル のプレーティングを含み、引き続き、絶縁層または他の層のメイン表面に電気を 用いずに形成された金属の除去が行われる請求の範囲第１項ないし第１７項のい ずれかに記載の方法。
  19. （１９）堆積動作の後に、半田の処理、好ましくはシャドウマスクを通したエバ ポレーションが穴内へおよび／穴内の金属上になされる請求の範囲第１項ないし 第１８項のいずれかに記載の方法。
  20. （２０）適用された半田がその後、流出される請求の範囲第１９項記載の方法。
  21. （２１）請求の範囲第１項ないし第１９項のいずれかの方法により、結合側のー つまたはより多くに、電気的導電材料が形成された、集積回路半導体デバイス、 好ましくはチップ。
  22. （２２）表面に請求の範囲第４項ないし第８項のいずれかに記載の粘着性指示層 を有する集積回路半導体デバイス、好ましくはチップ。
  23. （２３）指示層が固着された絶縁層、好ましくは請求の範囲第１０項ないし第１ ３項のいずれかに記載の物は、該絶縁層を覆う別の除去可能な層を備えるか備え ない請求の範囲第２２項記載のデバイス。
JP03512357A 1990-07-18 1991-07-16 マイクロチップの処理 Expired - Lifetime JP3091222B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB9015820,5 1990-07-18
GB909015820A GB9015820D0 (en) 1990-07-18 1990-07-18 Processing microchips

Publications (2)

Publication Number Publication Date
JPH05509441A true JPH05509441A (ja) 1993-12-22
JP3091222B2 JP3091222B2 (ja) 2000-09-25

Family

ID=10679291

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03512357A Expired - Lifetime JP3091222B2 (ja) 1990-07-18 1991-07-16 マイクロチップの処理

Country Status (8)

Country Link
US (1) US5411918A (ja)
EP (1) EP0539481B1 (ja)
JP (1) JP3091222B2 (ja)
AT (1) ATE171813T1 (ja)
CA (1) CA2087429A1 (ja)
DE (1) DE69130290T2 (ja)
GB (1) GB9015820D0 (ja)
WO (1) WO1992002038A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003023025A (ja) * 2001-07-10 2003-01-24 Fujitsu Ltd 電気的相互接続方法
JP2011197263A (ja) * 2010-03-18 2011-10-06 Ricoh Co Ltd トナー担持体、現像装置及び画像形成装置

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4228274C2 (de) * 1992-08-26 1996-02-29 Siemens Ag Verfahren zur Kontaktierung von auf einem Träger angeordneten elektronischen oder optoelektronischen Bauelementen
US5843363A (en) * 1995-03-31 1998-12-01 Siemens Aktiengesellschaft Ablation patterning of multi-layered structures
US5587342A (en) * 1995-04-03 1996-12-24 Motorola, Inc. Method of forming an electrical interconnect
GB2307785B (en) * 1995-11-29 1998-04-29 Simage Oy Forming contacts on semiconductor substrates for radiation detectors and imaging devices
US6809421B1 (en) * 1996-12-02 2004-10-26 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
US5874369A (en) * 1996-12-05 1999-02-23 International Business Machines Corporation Method for forming vias in a dielectric film
US6008070A (en) 1998-05-21 1999-12-28 Micron Technology, Inc. Wafer level fabrication and assembly of chip scale packages
US6627998B1 (en) * 2000-07-27 2003-09-30 International Business Machines Corporation Wafer scale thin film package
US6521485B2 (en) * 2001-01-17 2003-02-18 Walsin Advanced Electronics Ltd Method for manufacturing wafer level chip size package
AU2002242927A1 (en) * 2001-03-22 2002-10-08 Xsil Technology Limited A laser machining system and method
TW533188B (en) 2001-07-20 2003-05-21 Getters Spa Support for microelectronic, microoptoelectronic or micromechanical devices
US7361171B2 (en) 2003-05-20 2008-04-22 Raydiance, Inc. Man-portable optical ablation system
US8173929B1 (en) 2003-08-11 2012-05-08 Raydiance, Inc. Methods and systems for trimming circuits
US8921733B2 (en) 2003-08-11 2014-12-30 Raydiance, Inc. Methods and systems for trimming circuits
US9022037B2 (en) 2003-08-11 2015-05-05 Raydiance, Inc. Laser ablation method and apparatus having a feedback loop and control unit
US7115514B2 (en) * 2003-10-02 2006-10-03 Raydiance, Inc. Semiconductor manufacturing using optical ablation
US20050167405A1 (en) * 2003-08-11 2005-08-04 Richard Stoltz Optical ablation using material composition analysis
US20050253245A1 (en) * 2004-05-12 2005-11-17 Mark Lynch Package design and method for electrically connecting die to package
US7575999B2 (en) * 2004-09-01 2009-08-18 Micron Technology, Inc. Method for creating conductive elements for semiconductor device structures using laser ablation processes and methods of fabricating semiconductor device assemblies
US9929080B2 (en) * 2004-11-15 2018-03-27 Intel Corporation Forming a stress compensation layer and structures formed thereby
US8135050B1 (en) 2005-07-19 2012-03-13 Raydiance, Inc. Automated polarization correction
US8232687B2 (en) 2006-04-26 2012-07-31 Raydiance, Inc. Intelligent laser interlock system
US8189971B1 (en) 2006-01-23 2012-05-29 Raydiance, Inc. Dispersion compensation in a chirped pulse amplification system
US7444049B1 (en) 2006-01-23 2008-10-28 Raydiance, Inc. Pulse stretcher and compressor including a multi-pass Bragg grating
TWI293499B (en) * 2006-01-25 2008-02-11 Advanced Semiconductor Eng Three dimensional package and method of making the same
TWI287273B (en) * 2006-01-25 2007-09-21 Advanced Semiconductor Eng Three dimensional package and method of making the same
US7822347B1 (en) 2006-03-28 2010-10-26 Raydiance, Inc. Active tuning of temporal dispersion in an ultrashort pulse laser system
US10493559B2 (en) 2008-07-09 2019-12-03 Fei Company Method and apparatus for laser machining
US8125704B2 (en) 2008-08-18 2012-02-28 Raydiance, Inc. Systems and methods for controlling a pulsed laser by combining laser signals
EP2200412A1 (en) 2008-12-17 2010-06-23 Nederlandse Organisatie voor toegepast-natuurwetenschappelijk Onderzoek TNO Flexible electronic product and method for manufacturing the same
KR101023296B1 (ko) * 2009-11-09 2011-03-18 삼성전기주식회사 포스트 범프 형성방법
WO2012021748A1 (en) 2010-08-12 2012-02-16 Raydiance, Inc. Polymer tubing laser micromachining
KR20140018183A (ko) 2010-09-16 2014-02-12 레이디안스, 아이엔씨. 적층 재료의 레이저 기반 처리
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
US9245828B2 (en) 2012-07-11 2016-01-26 Mindspeed Technologies, Inc. High speed signal conditioning package
US9433083B2 (en) 2014-04-04 2016-08-30 Macom Technology Solutions Holdings, Inc. Edge mount connector arrangement with improved characteristic impedance
CN205944139U (zh) 2016-03-30 2017-02-08 首尔伟傲世有限公司 紫外线发光二极管封装件以及包含此的发光二极管模块
CN111508926B (zh) 2019-01-31 2022-08-30 奥特斯(中国)有限公司 一种部件承载件以及制造部件承载件的方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3893156A (en) * 1973-06-29 1975-07-01 Ibm Novel beam lead integrated circuit structure and method for making the same including automatic registration of beam leads with corresponding dielectric substrate leads
US4398993A (en) * 1982-06-28 1983-08-16 International Business Machines Corporation Neutralizing chloride ions in via holes in multilayer printed circuit boards
US4417948A (en) * 1982-07-09 1983-11-29 International Business Machines Corporation Self developing, photoetching of polyesters by far UV radiation
JPS6130059A (ja) * 1984-07-20 1986-02-12 Nec Corp 半導体装置の製造方法
US4824802A (en) * 1986-02-28 1989-04-25 General Electric Company Method of filling interlevel dielectric via or contact holes in multilevel VLSI metallization structures
US4764484A (en) * 1987-10-08 1988-08-16 Standard Microsystems Corporation Method for fabricating self-aligned, conformal metallization of semiconductor wafer
JP2633586B2 (ja) * 1987-10-21 1997-07-23 株式会社東芝 バンプ構造を有する半導体装置
FR2630588A1 (fr) * 1988-04-22 1989-10-27 Philips Nv Procede pour realiser une configuration d'interconnexion sur un dispositif semiconducteur notamment un circuit a densite d'integration elevee
US4861425A (en) * 1988-08-22 1989-08-29 International Business Machines Corporation Lift-off process for terminal metals
JPH0279437A (ja) * 1988-09-14 1990-03-20 Mitsubishi Electric Corp 半導体装置の製造方法
DE68914080T2 (de) * 1988-10-03 1994-10-20 Ibm Kontaktständerstruktur für Halbleitervorrichtungen.

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003023025A (ja) * 2001-07-10 2003-01-24 Fujitsu Ltd 電気的相互接続方法
JP4672199B2 (ja) * 2001-07-10 2011-04-20 富士通株式会社 電気的相互接続方法
JP2011197263A (ja) * 2010-03-18 2011-10-06 Ricoh Co Ltd トナー担持体、現像装置及び画像形成装置

Also Published As

Publication number Publication date
EP0539481B1 (en) 1998-09-30
DE69130290D1 (de) 1998-11-05
GB9015820D0 (en) 1990-09-05
JP3091222B2 (ja) 2000-09-25
DE69130290T2 (de) 1999-06-02
EP0539481A1 (en) 1993-05-05
CA2087429A1 (en) 1992-01-19
WO1992002038A1 (en) 1992-02-06
US5411918A (en) 1995-05-02
ATE171813T1 (de) 1998-10-15

Similar Documents

Publication Publication Date Title
JPH05509441A (ja) マイクロチップの処理
US6183588B1 (en) Process for transferring a thin-film structure to a substrate
US9837372B1 (en) Wafer-level die to package and die to die interconnects suspended over integrated heat sinks
US5393697A (en) Composite bump structure and methods of fabrication
US6426545B1 (en) Integrated circuit structures and methods employing a low modulus high elongation photodielectric
Christiaens et al. UTCP: A novel polyimide-based ultra-thin chip packaging technology
US6084301A (en) Composite bump structures
JP3200000B2 (ja) 導電性相互接続形成方法及びフリップチップ−基板組立体
US5534466A (en) Method of making area direct transfer multilayer thin film structure
JP5729932B2 (ja) 基板貫通孔内への金属充填方法
JP2003115504A (ja) 半導体チップ表面のプラズマ・コンディショニングによる接着方法
US6543674B2 (en) Multilayer interconnection and method
US7340826B2 (en) Method for producing an electronic device connected to a printed circuit board
TW200407061A (en) Process for creating vias for circuit assemblies
TW201021102A (en) Coreless substrate package with symmetric external dielectric layers
US5678287A (en) Uses of uniaxially electrically conductive articles
TW201232683A (en) Method of making an electronic device having a liquid crystal polymer solder mask laminated to an interconnect layer stack and related devices
US5637925A (en) Uses of uniaxially electrically conductive articles
TW201242073A (en) Flexible light emitting semiconductor device having thin dielectric substrate
Govaerts et al. Fabrication processes for embedding thin chips in flat flexible substrates
Wang et al. Laser-assisted bumping for flip chip assembly
CA1321659C (en) Uses of uniaxially electrically conductive articles
US7174631B2 (en) Method of fabricating electrical connection terminal of embedded chip
JP2005191255A (ja) 回路基板およびその製造方法
JP2002252258A (ja) コンタクト部品及び多層配線基板の製造方法、並びにウエハ一括コンタクトボード

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080721

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090721

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100721

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110721

Year of fee payment: 11

EXPY Cancellation because of completion of term