JP2005191255A - 回路基板およびその製造方法 - Google Patents
回路基板およびその製造方法 Download PDFInfo
- Publication number
- JP2005191255A JP2005191255A JP2003430394A JP2003430394A JP2005191255A JP 2005191255 A JP2005191255 A JP 2005191255A JP 2003430394 A JP2003430394 A JP 2003430394A JP 2003430394 A JP2003430394 A JP 2003430394A JP 2005191255 A JP2005191255 A JP 2005191255A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- hole
- circuit board
- insulating layer
- electrodeposition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
【解決手段】回路基板の製造方法は、半導体基板1に形成された孔11の内周壁面に、必要により酸化膜を形成し、絶縁性樹脂組成物を電着することにより絶縁層2を形成し、次いで、該絶縁層の上に該半導体基板の表裏面を電気的に接続可能な導体パターン3を形成することを特徴とするものであり、回路基板は、該半導体基板を貫通する貫通孔と、必要により貫通孔の内周壁面に形成された酸化膜と、酸化膜の表面に形成された絶縁層と、絶縁層の表面に形成された導電パターンとを有する。
【選択図】図4
Description
あるいは、
半導体基板と、該半導体基板を貫通する貫通孔と、該貫通孔の内周壁面に形成された酸化膜と、該酸化膜の表面に形成された絶縁層と、該絶縁層の表面に形成された導体パターンとを有することを特徴としている。
まず、本発明の回路基板について説明する。
形成は、レーザー加工あるいはドライエッチング加工(RIE)などの方法を採用することができる。このようにして形成される孔11は、半導体基板1を貫通する貫通孔とすることもできるが、本発明ではこの孔の深さを、半導体基板1の平均厚さよりも浅くして、有底孔とすることが好ましい。有底孔とする場合に、この有底孔は、半導体基板1の平均厚さに対して、通常は5〜100%、好ましくは10〜20%の深さにする。例えば平均厚さが540μmの半導体基板1を使用する場合には、この有底孔の深さを通常は100〜180μm、好ましくは100〜120μm程度にして、通常は360〜440μm、好ましくは420〜440μmの厚さの半導体基板を残して有底孔を形成する。
なお、図4では、この酸化膜は省略されている。
は、アニオン型電着により少なくとも半導体基板1に形成された有底孔の内周壁面に樹脂を電着させる。このように電着を行う場合、対向電極にはSUS製あるいは白金メッキしたチタン製の電極が好ましく用いられる。なお、図3は、カチオン型電着およびアニオン型電着の一例の概略図であり、電着過程で生成するイオン種は図3に示されたイオン種に限定されるものではない。
(1)ポリイミド系樹脂エマルジョン
電着可能なポリイミド系樹脂の製造方法は特に限定されるものではなく、従来公知の方法、例えば特開2000−034352号公報および特開2000−44800号公報に開示されているポリイミド系水性分散体を好適に用いることができる。
(2)エポキシ系樹脂エマルジョン
エポキシ系樹脂エマルジョンの製造方法は特に限定されるものではなく、従来公知の方法、例えば特開平9−235495号公報および特開平9−208865号公報に記載の方法などにより調製されたエポキシ樹脂水性分散体を好適に用いることができる。
(3)アクリル系樹脂エマルジョン
アクリル系樹脂エマルジョンの製造方法は特に限定されるものではないが、例えば通常の乳化重合法により製造できる。単量体としては一般的なアクリル系および/またはメタクリル系単量体から選択される一種または二種以上を用いればよい。このとき、粒子を電着可能とするために、アミノ基、アミド基などのカチオン性基を有する単量体、またはカルボキシル基、スルホン酸基等などのアニオン性基を有する単量体を共重合させることが好ましく、その共重合量は使用する単量体全体に対して通常は5〜80重量%、好ましくは10〜50重量%である。上記アミノ基を有する単量体の好ましい具体例としては、ジメチルアミノエチルアクリレート、ジメチルアミノプロピルアクリルアミドなどが挙げられる。
(4)ポリエステル系樹脂エマルジョン
ポリエステル系樹脂エマルジョンの製造方法は特に限定されるものではなく、従来公知の方法、例えば特開昭57−10663号公報、特開昭57−70153号公報および特開昭58−174421号公報に記載の方法などにより調製することができる。
(5)フッ素系樹脂エマルジョン
フッ素系樹脂エマルジョンの製造方法は特に限定されるものではなく、従来公知の方法、例えば特開平7−268163号公報に記載の方法などにより調製することができる。(6)シリコン系樹脂エマルジョン
シリコン系樹脂エマルジョンの製造方法は特に限定されるものではなく、従来公知の方法、例えば特開平10−60280号公報に記載の方法などにより調製することができる。
としては、アルミニウ ム、銅、金、銀、パラジウム、チタン、ニオブなどを挙げること
ができる。これらの金属は単独であるいは組み合わせて使用することができる。
解メッキに用いる金属としては、導電性を有するものであれば特に限定されないが、銅、金、銀、ニッケル、アルミニウム、および各種合金からなる金属を挙げることができる。また必要に応じて複数の積層体やメッキ物であっても良い。そこのような導電層の厚さは特に制限されるものではないが、通常は30〜150μm、好ましくは50〜130μmの範囲の厚さに設定される。
る超高速信号伝送がかにになる。
カチオン性ポリイミド系樹脂エマルジョン
テトラカルボン酸二無水物として、3,3’,4,4’−ビフェニルスルホンテトラカルボン酸二無水物32.29g(90ミリモル)、および、1,3,3a,4,5,9b−ヘキサヒドロ−5(テトラヒドロ−2,5−ジオキソ−3−フラニル)−ナフト[1,2−C]−フラン−1,3−ジオン 3.00g(10ミリモル)、ジアミン化合物として2,2−ビス[4−(4−アミノフェノキシ)フェニル]プロパン36.95g(90ミリモル)およびオルガノシロキサンLP7100(信越化学(株)製)2.49g(10ミリモル)をN−メチル−2−ピロリドン450gに溶解して、室温で12時間反応させた。その後、この反応溶液に、ピリジン32gおよび無水酢酸71gを添加し、100℃で3時間脱水閉環反応を行った。次いで、反応溶液を減圧留去して精製し、固形分10%のポリイミド溶液(A−1)を得た。
〔合成例2〕
アニオン性ポリイミド系樹脂エマルジョン
テトラカルボン酸二無水物として2,3,5−トリカルボキシシクロペンチル酢酸二無水物22.4g(100ミリモル)、ジアミン化合物として2,2−ビス〔4−(4−アミノフェノキシ)フェニル〕プロパン41.1g(100ミリモル)を、N−メチル−2−ピロリドン450gに溶解させ、60℃で6時間反応させた。減圧留去により、濃縮を行い、固形分15%のポリアミック酸溶液を得た。
[電着法] 調製したカチオン性(アニオン性)エマルジョンを離型性電極[銅基体にNi−PTFEメッキした電極]を陰極(陽極)に用いて電着法により塗膜を形成し、100℃で10分間プリベークした後、更に250℃で30分間加熱して硬化させて膜厚50μm硬化薄膜を得た。また、n型シリコンウエハ(p型シリコンウエハ)を陰極(陽極)
に用いて電着法により塗膜を形成し、100℃で10分間プリベークした後、更に250℃で30分間加熱して硬化させて膜厚10μmの薄膜を得た。
硬化薄膜について、DMTA(Polymer Laboratories社製)を用いて測定した。
シリコンウエハと絶縁層との剥離強度をJIS H8630に準拠して密着強度試験器(山本鍍金試験器(株)製)を用いて測定した。
の付いた半導体基板を100℃で10分間加熱した後、さらに250℃で30分間加熱してポリイミド系樹脂を硬化させることにより、半導体基板表面および孔の内周壁面に膜厚10μm厚の絶縁層を形成した。
2・・・絶縁層
3・・・導体パターン
4・・・酸化膜
5・・・メッキレジスト
10・・・ハンダボール
11・・・有底孔
Claims (9)
- 半導体基板に形成された孔の内周壁面に、絶縁性樹脂組成物を電着することにより絶縁層を形成し、次いで、該絶縁層表面に該半導体基板の表裏面を電気的に接続可能な導体パターンを形成することを特徴とする回路基板の製造方法。
- 半導体基板に形成された孔の内周壁面に、酸化膜を形成した後、該酸化膜表面に、絶縁性樹脂組成物を電着することにより絶縁層を形成し、次いで、該絶縁層表面に該半導体基板の表裏面を電気的に接続可能な導体パターンを形成することを特徴とする回路基板の製造方法。
- 前記絶縁性樹脂組成物が、弾性率10GPa未満のポリイミド系樹脂を含有する組成物であることを特徴とする請求項第1項または第2項記載の回路基板の製造方法。
- 前記酸化膜の厚さが0.1〜10nmの範囲内のあることを特徴とする請求項第2項記載の回路基板の製造方法。
- 前記半導体基板がp型シリコン基板であり、前記電着がアニオン電着であることを特徴とする請求項第1項乃至第4項のいずれかの項記載の回路基板の製造方法。
- 前記半導体基板がn型シリコン基板であり、前記電着がカチオン電着であることを特徴とする請求項第1項乃至第4項のいずれかの項記載の回路基板の製造方法。
- 前記半導体基板に形成された孔が、該半導体基板の平均厚さよりも浅く形成されており、導体パターンを形成後、半導体基板の孔形成面とは反対の面から該半導体基板を研削して該孔を貫通孔とすることを特徴とする請求項第1項または第2項記載の回路基板の製造方法。
- 半導体基板と、該半導体基板を貫通する貫通孔と、該貫通孔の内周壁面に形成された絶縁層と、該絶縁層の表面に形成された導体パターンとを有することを特徴とする回路基板。
- 半導体基板と、該半導体基板を貫通する貫通孔と、該貫通孔の内周壁面に形成された酸化膜と、該酸化膜の表面に形成された絶縁層と、該絶縁層の表面に形成された導体パターンとを有することを特徴とする回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003430394A JP4127207B2 (ja) | 2003-12-25 | 2003-12-25 | 回路基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003430394A JP4127207B2 (ja) | 2003-12-25 | 2003-12-25 | 回路基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005191255A true JP2005191255A (ja) | 2005-07-14 |
JP4127207B2 JP4127207B2 (ja) | 2008-07-30 |
Family
ID=34788787
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003430394A Expired - Fee Related JP4127207B2 (ja) | 2003-12-25 | 2003-12-25 | 回路基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4127207B2 (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008042210A (ja) * | 2006-08-08 | 2008-02-21 | Samsung Electronics Co Ltd | 異なるサイズを有する複数の半導体チップが積層されたマルチチップパッケージ及びその製造方法 |
JP2008103630A (ja) * | 2006-10-20 | 2008-05-01 | Hitachi Chem Co Ltd | 樹脂基板内蔵用キャパシタ材料の製造方法 |
WO2009116500A1 (ja) * | 2008-03-19 | 2009-09-24 | Jsr株式会社 | ポリイミド系材料、ポリイミドフィルム及びそれらの製造方法 |
JP2009246246A (ja) * | 2008-03-31 | 2009-10-22 | National Institute Of Advanced Industrial & Technology | 低容量貫通電極を持つ3次元積層構造体およびコンピュータシステム |
JP2009256590A (ja) * | 2008-03-19 | 2009-11-05 | Jsr Corp | フィルム及びその製造方法 |
JP2009256589A (ja) * | 2008-03-26 | 2009-11-05 | Jsr Corp | ポリイミド系材料、組成物、フィルム及びその製造方法 |
JP2010010491A (ja) * | 2008-06-27 | 2010-01-14 | Jsr Corp | 絶縁性被膜を有する構造体及びその製造方法、樹脂組成物並びに電子部品 |
US8141243B2 (en) | 2007-03-08 | 2012-03-27 | Sony Corporation | Method of manufacturing circuit board |
JP2012238862A (ja) * | 2006-02-03 | 2012-12-06 | Micron Technology Inc | 導電性ビアの製造と充填のための方法、およびそのように形成された導電性ビア |
JP2013542610A (ja) * | 2010-11-02 | 2013-11-21 | エンパイア テクノロジー ディベロップメント エルエルシー | 絶縁されたスルーシリコンバイアを備えた半導体構造 |
WO2014112305A1 (ja) * | 2013-01-17 | 2014-07-24 | 東京エレクトロン株式会社 | 貫通ヴィアの形成方法および電子製品の製造方法 |
-
2003
- 2003-12-25 JP JP2003430394A patent/JP4127207B2/ja not_active Expired - Fee Related
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012238862A (ja) * | 2006-02-03 | 2012-12-06 | Micron Technology Inc | 導電性ビアの製造と充填のための方法、およびそのように形成された導電性ビア |
US9761563B2 (en) | 2006-08-08 | 2017-09-12 | Samsung Electronics Co., Ltd. | Multi-chip package having a stacked plurality of different sized semiconductor chips, and method of manufacturing the same |
US9397034B2 (en) | 2006-08-08 | 2016-07-19 | Samsung Electronics Co., Ltd. | Multi-chip package having a stacked plurality of different sized semiconductor chips, and method of manufacturing the same |
JP2008042210A (ja) * | 2006-08-08 | 2008-02-21 | Samsung Electronics Co Ltd | 異なるサイズを有する複数の半導体チップが積層されたマルチチップパッケージ及びその製造方法 |
US8395259B2 (en) | 2006-08-08 | 2013-03-12 | Samsung Electronics Co., Ltd. | Multi-chip package having a stacked plurality of different sized semiconductor chips, and method of manufacturing the same |
JP2008103630A (ja) * | 2006-10-20 | 2008-05-01 | Hitachi Chem Co Ltd | 樹脂基板内蔵用キャパシタ材料の製造方法 |
US8461464B2 (en) | 2007-03-08 | 2013-06-11 | Sony Corporation | Circuit board having interconnected holes |
US8141243B2 (en) | 2007-03-08 | 2012-03-27 | Sony Corporation | Method of manufacturing circuit board |
JP2009256590A (ja) * | 2008-03-19 | 2009-11-05 | Jsr Corp | フィルム及びその製造方法 |
WO2009116500A1 (ja) * | 2008-03-19 | 2009-09-24 | Jsr株式会社 | ポリイミド系材料、ポリイミドフィルム及びそれらの製造方法 |
JP2009256589A (ja) * | 2008-03-26 | 2009-11-05 | Jsr Corp | ポリイミド系材料、組成物、フィルム及びその製造方法 |
JP2009246246A (ja) * | 2008-03-31 | 2009-10-22 | National Institute Of Advanced Industrial & Technology | 低容量貫通電極を持つ3次元積層構造体およびコンピュータシステム |
JP2010010491A (ja) * | 2008-06-27 | 2010-01-14 | Jsr Corp | 絶縁性被膜を有する構造体及びその製造方法、樹脂組成物並びに電子部品 |
JP2013542610A (ja) * | 2010-11-02 | 2013-11-21 | エンパイア テクノロジー ディベロップメント エルエルシー | 絶縁されたスルーシリコンバイアを備えた半導体構造 |
US8871637B2 (en) | 2010-11-02 | 2014-10-28 | Empire Technology Development Llc | Semiconductor structure with insulated through silicon via |
WO2014112305A1 (ja) * | 2013-01-17 | 2014-07-24 | 東京エレクトロン株式会社 | 貫通ヴィアの形成方法および電子製品の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4127207B2 (ja) | 2008-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100654870B1 (ko) | 도전층 형성용 수성 분산액, 도전층, 전자 부품, 회로기판 및 그의 제조 방법 및 다층 배선판 및 그의 제조 방법 | |
US7105921B2 (en) | Semiconductor assemblies having electrophoretically insulated vias | |
US5209817A (en) | Selective plating method for forming integral via and wiring layers | |
TWI304716B (en) | Double-sided wiring board fabrication method, double-sided wiring board, and base material therefor | |
JP4127207B2 (ja) | 回路基板の製造方法 | |
US7365007B2 (en) | Interconnects with direct metalization and conductive polymer | |
WO2004109770A2 (en) | Through wafer via process and amplifier with through wafer via | |
TW201220968A (en) | Multilayer wiring board | |
CN108364929A (zh) | 半导体装置以及半导体装置的制造方法 | |
KR20160060140A (ko) | 저 비용 기판을 제조하기 위한 방법 | |
TW200908823A (en) | Circuit assembly including a metal core substrate and process for preparing the same | |
WO2018155273A1 (ja) | 金属充填微細構造体の製造方法 | |
JP2013536314A (ja) | 銅電着組成物及びこの組成物を用いた半導体基板の空洞の充填方法 | |
CN1296286A (zh) | 带有凸点的布线电路基板的制造方法和凸点形成方法 | |
JP2007081100A (ja) | 配線基板およびその製造方法 | |
JP6217465B2 (ja) | 配線構造の作製方法、配線構造、及びこれを用いた電子機器 | |
WO2006069369A2 (en) | A method for constructing contact formations | |
JPH09219586A (ja) | 配線基板及びその製造方法 | |
CN106252276A (zh) | 基于tsv技术开关矩阵射频单元的制造方法 | |
JP2003023009A (ja) | 半導体装置及びその製造方法 | |
KR100803004B1 (ko) | 관통홀 충진방법 | |
EP1465246B1 (en) | Method for producing electrical through hole interconnects | |
JP4184540B2 (ja) | 配線基板とその製造方法 | |
JP4429585B2 (ja) | 選択的絶縁方法及び貫通ビアを備えた実装基板 | |
JP4390930B2 (ja) | 積層配線基板とその製造方法、及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050622 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070921 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080327 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080422 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080327 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080505 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4127207 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140523 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |