JP2017095791A

JP2017095791A - 貫通配線基板の製造方法及びこれを用いたデバイスの製造方法

Info

Publication number: JP2017095791A
Application number: JP2015232517A
Authority: JP
Inventors: 詩男王; Shinan Wang; 豊 ▲瀬▼戸本; Yutaka Setomoto
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2015-11-28
Filing date: 2015-11-28
Publication date: 2017-06-01
Anticipated expiration: 2035-11-28
Also published as: JP6708398B2

Abstract

【課題】基板剥離の際生ずる損傷の発生を抑制する貫通配線基板の製造方法を提供する。【解決手段】貫通孔を有する第１の基板と、シード膜及び中間層を有する第２の基板と、を接触させて形成された積層体を用意する工程、前記シード膜を起点としてめっき処理により前記貫通孔の内部に導電体を充填する工程、及び前記めっき処理後に、前記貫通孔に充填された前記導電体を、前記中間層と前記第２の基板の界面にて前記第２の基板より分離する工程、を有する貫通配線基板の製造方法。【選択図】図１

Description

本発明は、貫通配線基板の製造方法及びこれを用いたデバイスの製造方法に関する。

ＬＳＩ（ＬａｒｇｅＳｃａｌｅＩｎｔｅｇｒａｔｉｏｎ：大規模集積回路）に代表される集積回路等のシステムは、高速化、高機能化、が求められている。これらの集積回路等のシステムをさらに高速化、高機能化していくためには、３次元的な構造を用いるチップ実装技術が必要である。このため、従来からチップ間を最短距離で電気的に接続できる基板貫通配線基板が用いられている。貫通配線の形成は、一般的に基板を貫通する貫通孔（スルーホールとも言う）を形成した後、この貫通孔内に導電体を埋め込んでなされる。そして、貫通配線基板の導電体を通じて、基板の上下に積層される部材間が電気的に接続される。この貫通孔内への導電体の埋め込み方法として、電解めっきが一般的である。貫通孔のアスペクト比が高いとき、信頼性の高い貫通配線を得るために、貫通孔の一端にシード層を形成したボトムアップの電解めっきが有効である。特許文献１には、貫通孔を有する基板（以下、貫通基板と呼ぶことがある。）にシード膜を有する基板（以下、シード基板と呼ぶことがある。）を接触させ、シード膜を起点に電気めっきする方法が開示されている。特許文献１では、シード基板として、シード膜と基板の間にシード膜よりも融点が低い中間層を設けており、貫通孔内に導電体をめっきした後、この中間層より貫通基板をシード基板の基板から分離している。特許文献１の技術により、高アスペクト比の貫通孔にもボイドの低減された貫通配線が歩留まり良く製造できるようになっている。

特開２００６−１６１１２４号公報

しかしながら、本発明者が検討したところ、特許文献１に開示の技術は、貫通孔内に導電体をめっきした後の基板分離を分離の際生ずる応力を抑制して行うという観点では改善の余地があることが判明した。特許文献１の技術では、低融点の中間層を融点以上に加熱して基板分離を行うが、基板同士の剥離は中間層の層内にて発生する。この場合、シード基板と貫通基板の接着界面に大気圧による荷重がかかっている。剥離面積が中間層の面積にほぼ等しく大きいため、基板同士の剥離には比較的大きな応力が必要となり、応力の加え方によっては、応力による導電体や貫通基板の破損、損傷が課題となる。この課題の大きさは、基板の面積が大きいほど顕著なものとなる。また、基板剥離後、中間層は導電体のめっき開始端面及び貫通基板の表面に残る。そして、この残留した中間層を除去するために、機械研磨やＣＭＰ（ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌＰｏｌｉｓｈｉｎｇ：化学機械的研磨）処理などがなされる。しかしながら、導電体の端面に損傷を与えずに低融点材料を研磨やＣＭＰ処理することは、容易なことではない。本発明は、基板剥離の際生ずる損傷の発生を抑制する貫通配線基板の製造方法を提供することを目的とする。

上記課題に鑑みなされた本発明の貫通配線基板の製造方法は、貫通孔を有する第１の基板と、シード膜及び中間層を有する第２の基板と、を接触させて形成された積層体を用意する工程、前記シード膜を起点としてめっき処理により前記貫通孔の内部に導電体を充填する工程、及び前記めっき処理後に、前記貫通孔に充填された前記導電体を、前記中間層と前記第２の基板の界面にて前記第２の基板より分離する工程、を有することを特徴とする。

本発明は、デバイスの製造方法を包含する。本発明のデバイスの製造方法は、貫通配線基板に素子部が設けられ、前記素子部と前記貫通配線基板とが電気的に接続されてなるデバイスの製造方法であって、本発明の貫通配線基板の製造方法により得られる貫通配線基板の第１の主面側に前記素子部を形成する工程と、前記第１の主面とは反対側に位置する前記前記貫通配線基板の第２の主面側に前記導電体と接続する配線部を形成する工程と、を有することを特徴とする。

本発明においては、めっき処理後に、貫通孔に充填された導電体を、前記中間層と前記第２の基板の界面にて前記第２の基板より分離する。即ち、貫通配線を構成する導電体とシード基板（第２の基板）との分離は、導電体の端面に対応する中間層と第２の基板との界面（局所）で発生するので、分離面積が中間層面積に比して遥かに小さい。そのため、中間層全面で分離する場合に比べて、分離面積にほぼ比例する分離応力は遥かに小さくなり、導電体や貫通基板に対する損傷を大幅に抑制できる。また、本発明の貫通配線基板の製造方法を用いたデバイスの製造方法では、貫通配線基板の損傷が少なく、製造歩留まりが向上したものとなる。そして、この貫通配線基板を用いたデバイスの製造も製造歩留まりが向上したものとなり、電気信頼性が向上したデバイスを製造できる。

本発明の貫通配線基板の製造方法の実施形態を説明するための図である。本発明の貫通配線基板の製造方法の実施例を説明するための断面図である。本発明のデバイスを説明するための図である。本発明のデバイスの製造方法の実施例を説明するための図である。本発明のデバイスの応用例を説明するための図である。

本発明は、貫通孔を有する第１の基板と、シード膜及び中間層を有する第２の基板と、を接触させて形成された積層体を用意する工程、前記シード膜を起点としてめっき処理により前記貫通孔の内部に導電体を充填する工程を有する貫通配線基板の製造方法である。そして、めっき処理後に、前記貫通孔に充填された前記導電体を、前記中間層と前記第２の基板の界面にて前記第２の基板より分離する工程、を有することを特徴としている。また、貫通孔を有する第１の基板の前記孔が位置する面と、第２の基板に設けられたシード膜と、を接触させ、前記シード膜を起点としてめっき処理により前記貫通孔の内部に導電体を充填して得られる貫通配線基板の製造方法でもある。以下に、本発明の実施形について図を用いて説明するが、本発明はこうした実施形態に限定されず、その要旨の範囲内で種々の変形及び変更が可能である。

（実施形態）
図１を用いて、本発明の貫通配線基板の製造方法の実施形態を説明する。図１（Ａ）〜（Ｈ）は本実施形態を説明するための断面図である。貫通配線基板の製造工程において、１枚の貫通基板上に同時に複数の貫通配線を形成することが一般的であるが、図１では、簡潔にして見やすくするために、２つの貫通配線だけを示している。

まず、図１（Ａ）のように、貫通孔１３を有する第１の基板１を用意する。第１の基板１は、例えば、ガラス等の絶縁性基板、またはＳｉに代表される半導体基板を採用することができる。第１の基板１は、第１の主面である第１の表面１ａと、これと反対側に位置する第２の表面１ｂを有する。第１の基板１の厚さは、例えば、５０μｍ〜１０００μｍの範囲とすることができる。第１の基板１に第１の表面１ａ側より第２の表面１ｂ側に貫通する貫通孔１３を形成する。貫通孔１３の形状、数、配置などは、用途に応じて、フォトレジストパターンで規定する。貫通孔１３は、例えば、断面が円形形状で直径が２０μｍ〜１００μｍの範囲のもので、横方向の周期が２００μｍで縦方向の周期が２ｍｍの配列で形成される。貫通孔１３を形成した後、必要に応じて、貫通孔１３の側壁１３ａに絶縁膜、または金属拡散を防止する拡散防止膜（以下、バリア層と呼ぶことがある。）を形成する。絶縁膜と拡散防止膜の双方を形成することも可能である。こうして貫通基板１ｓが形成される。

次に、図１（Ｂ）に示す第２の基板５０を用意する。第２の基板５０は、例えば、ガラスを代表とする絶縁性基板、Ｓｉを代表とする半導体基板、またはＳＵＳを代表とする金属基板を採用することができる。第２の基板５０は、この実施形態で行う工程に対して十分な機械強度を持つものである。第２の基板の厚さは、例えば、１００μｍ〜１０００μｍの範囲とすることができる。第２の基板５０の少なくとも１つの主面５０ａは、平坦化されていることが望ましく、主面５０ａの表面粗さＲａ（算術平均粗さ）は、５０ｎｍ以下とするのが好適である。次に、図１（Ｃ）のように、第２の基板５０の主面５０ａに、中間層５１を形成する。中間層５１は、第２の基板５０との密着性に関して、図１（Ｄ）を参照して後述するシード膜５２との密着性よりも低いことが望ましい。つまり、中間層５１とシード膜５２をそれぞれ直接第２の基板５０の主面５０ａに形成される場合、中間層５１と主面５０ａとの密着性は、シード膜５２と主面５０ａとの密着性よりも低いことが望ましい。その理由を図１（Ｇ）を参照して説明すると、中間層５１と主面５０ａとの密着性は、図１（Ｆ）までのプロセスにおいて中間層５１が主面５０ａから剥がれることがなければ、弱いほど望ましい。当然のことながら、中間層５１とシード膜５２との密着性は、中間層５１と第２の基板５０との密着性よりも強いことが必要である。中間層は、導電性の膜で構成することが望ましく、好適には金属材料を含む膜で構成される。金属材料としては、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）等が挙げられる。中間層は、剥離層として機能することから中間層５１の厚さは一般的には１ｎｍ乃至１００ｎｍの範囲内とすることが望ましい。そして、より好ましくは、５ｎｍ乃至５０ｎｍの範囲内、最適には、１０ｎｍ乃至２０ｎｍの範囲内とするのが望ましい。中間層５１の形成において、第２の基板５０との間で必要最低限の密着性が確保できれば、より低い密着性が得られる形成方法が望ましい。例えば、中間層５１の形成方法として真空蒸着とスパッタ法が挙がられるが、低い密着性を得るという観点ではスパッタ法よりも真空蒸着法が好適である。次に、図１（Ｄ）のように、中間層５１の上にシード膜５２を形成する。シード膜５２は電気めっき処理の際のシード膜という観点では、伝導率が高い導電膜で構成され、金属膜とするのが好適である。より望ましくは、シード膜５２の主成分は、図１（Ｆ）でめっき処理される導電体２の主成分と同じとするのが良い。シード膜５２の形成方法としては、真空蒸着やスパッタなどが挙がられる。図１（Ｆ）と（Ｇ）で後述する理由から、シード膜５２の厚さは１０ｎｍ乃至２００ｎｍの範囲とすることが望ましい。こうしてシード基板５０ｓが形成される。ここで、本説明では、第１の基板１の用意を最初に説明し、次いで第２の基板５０の用意を説明したが、用意する順序はどちらが先でも両者を同時に用意しても構わない。

次に、図１（Ｅ）のように、第１の基板である貫通基板１ｓとシード基板５０ｓを接触させて積層体を用意する。このとき、貫通孔１３の底部に、シード膜５２が露出するようにする。つまり、第１の基板１ｓの孔が位置する面と第２の基板５０に設けられたシード膜５２とを接触させる。また、貫通基板１ｓとシード基板５０ｓの間に空隙がないことが望ましい。貫通基板１ｓとシード基板５０ｓを接触する方法として、機械的な圧着法や、水や有機溶剤に溶解する物質を用いた接着法が挙げられる。接着法を用いる場合、接着後、貫通孔１３の底部にある接着用物質を除去して、シード膜５２が露出するようにする。

次に、図１（Ｆ）のように、積層体の第１の基板における貫通孔１３の底部に露出するシード膜５２の部分を起点にめっき処理（電気めっき）し、貫通孔１３の内部に導電体２（２−１と２−２を含む）を充填する。電気めっきする際、接触した貫通基板１ｓとシード基板５０ｓをめっき液に浸漬し、貫通孔１３の底部に露出するシード膜５２の部分が金属板からなる陽極と対向するように配置する。そして、少なくともシード膜５２に通電する。めっきムラを低減するために、貫通基板１ｓのすべての貫通孔１３の底部における電流密度が均一であることが望ましい。しかし、シード膜５２にしか通電できない場合、シード膜５２の全面に均一な電流密度を得るために、シード膜５２を厚くする必要がある。貫通基板１ｓのサイズが大きいほど、シード膜５２の面積が大きいので、シード膜５２をより厚くする必要がある。シード膜５２を厚くすることは、製造コストの向上に繋がるだけではなく、図１（Ｇ）の基板分離を難しくするので、望ましくない。よって、本実施形態では、中間層５１と第２の基板５０を共に金属にする。更に、安価にするため、第２の基板５０は、ステンレス（例えば、ＳＵＳ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、銅（Ｃｕ）などの単体または複合体によって構成される金属基板とするのが好適である。第２の基板５０は、金属であれば十分に均一な電流密度を得られるので、高純度である必要がない。第２の基板５０が導電性を有する場合、貫通孔１３の底部に露出するシード膜５２の部分を除いた第２の基板５０の部分がめっき液と接触しないようにして、不要なめっき成長が起きないようにすることが好適である。また、接着法で貫通基板１ｓとシード基板５０ｓを接触させる場合、めっき液が基板の周囲の接触界面から浸透して接着に用いる物質を溶解することを防ぐために、基板の周囲の接触界面がめっき液に接触しないようにすることが好適である。電気接続の確実性を確保するため、導電体２のめっき終端面２ｃが第１の基板１の第１の表面１ａより突出するまでめっき処理を行う。終端面２ｃの突出高さは、めっき処理により充填される導電体の基板内均一性等を考慮して決められるが、例えば、１０μｍ以上とされる。

第２の基板５０が金属材料で構成されている場合でも、本発明においては、中間層５１とシード膜５２とが形成される。その理由は我々の研究によって明らかになった。金属材料で構成される第２の基板５０の上に導電体２を直接電気めっき処理する場合、まず、導電体２と第２の基板５０の表面との密着性が強くて、めっき後の剥離において、導電体２が応力で破損してしまうことがある。よって、導電体２と第２の基板５０との密着性を弱める観点から中間層５１が必要になる。つまり、中間層５１は、剥離層の役割を果たしている。十分な効果を得るために、中間層５１の厚さは１ｎｍ以上〜１００ｎｍの範囲とし得る。そして、一般的に、安価な金属から第２の基板５０は表面状態の均一性が制御しにくくて、その表面に直接に導電体２をめっき処理により形成すると、導電体２のめっきムラが大きい。ここで、第２の基板５０の表面状態は、表面の形状、酸化状況及び不純物付着状況等を指している。そして、導電体２のめっきムラは２つのことを指している。一つは、各々の貫通孔において、導電体２のめっき開始端面の形状ムラが発生することである。理想的には、貫通孔の底面において、めっきが均一に開始し、貫通孔の底面とほぼ同様な形状で導電体２がめっき処理にされる。しかし、貫通孔の底面に対応する第２の基板５０の表面の状態がミクロオーダーで不均一な場合、めっきの開始タイミングおよび速度が局部的なムラが発生する。その結果、導電体２のめっき開始端面は空洞（ボイドとも呼ぶ）等の欠陥ができてしまい、ムラのある端面になる。もう、一つは、複数の貫通孔の間において、導電体２のめっき終端面２ｃの高さムラが発生することである。例えば、ある貫通孔における導電体２のめっき終端面２ｃが第１の基板１の第１の表面１ａより高く突出しているが、ある別の貫通孔における導電体２のめっき終端面２ｃがまだその貫通孔の開口から露出していない場合が想定される。すべての貫通孔において、導電体２のめっき終端面２ｃが第１の基板１の第１の表面１ａより突出して、しかもその突出高さのムラが低減できれば、図１（Ｈ）における導電体２のめっき終端面２ｃの平坦化が行いやすくなる。

本願発明において、めっき処理は、電気めっき（電解めっき）に限定されるものではなく、化学めっき（無電解めっき）を排除するものではないが、化学めっきは析出される金属がニッケル（Ｎｉ）等に限定されることや、比較的処理に時間がかかり、高価であること等を考慮すると電気めっきを採用し易い。本願発明において、めっき処理により貫通孔内に充填される金属としては、Ｃｕ（銅）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、鉄（Ｆｅ）、コバルト（Ｃｏ）等の他、これら元素を含有する合金を挙げることができる。この中でもＣｕ（銅）は電気伝導度が高く、また、比較的安価等の理由からＣｕ（銅）及びこれを含有する合金を用いることが好適である。

一般的に、金属基板の表面は酸化、または不純物を吸着しやすい。特に金属基板の材料純度が十分に高くない時、その表面状態を均一に制御することが困難である。また、一般的に、安価な金属基板は、表面の平滑化が難しくで、その表面状態の均一性制御が一層困難である。よって、金属基板の表面に直接導電体２を電気めっき形成する場合、基板間のめっき再現性が低い。本発明では、金属材料で構成される第２の基板５０の表面状態の均一性を制御して、均一な導電体２のめっき処理形成を実現するために、第２の基板５０の表面に表面状態が制御しやすいシード膜５２を設けている。シード膜としての十分な効果を得るために、シード膜５２の厚さは１０ｎｍ以上であることが望ましい。導電体２のめっき処理形成が更に開始しやすいようにするために、シード膜５２の主成分を導電体２の主成分と同様にすることが望ましい。

次に、図１（Ｇ）のように、中間層５１と第２の基板５０の界面にて、めっきした導電体２（２−１と２−２を含む）を第２の基板５０より分離する。このとき、導電体２は第１の基板１の貫通孔１３内に残る。基板剥離のために、機械的な圧着法を用いて第１の基板１と第２の基板５０を接触させる場合、まず圧着を解除する。また、水や有機溶剤に溶解する物質による接着法を用いて第１の基板１と第２の基板５０を接触させる場合、まず水や有機溶剤で接着に用いる物質を溶解して除去する。この溶解は、主に第１の基板１と第２の基板５０の周囲の接触界面からの水や有機溶剤の浸透によって行われる。溶解時間を短縮するため、第１の基板１と第２の基板５０の周囲から接触界面に薄板を差し入れて、接触界面の隙間を広げることが効果的である。そうすると、第１の基板１と第２の基板５０は、導電体２のめっき開始端面（シード膜５２と密接する端面）に対応する中間層５１ａだけによって連結されていることとなる。この連結する面積は、通常、中間層５１全体の面積の１００００分の１以下で、中間層５１全体の面積より遥かに小さい。よって、中間層５１全面からの基板分離に比べて、遥かに小さい応力で中間層５１ａのところで導電体２を第２の基板５０より分離できる。例えば、第１の基板１と第２の基板５０の周囲から接触界面に薄板を少しずつ差し込んで、小さい応力をかけるだけで、導電体２と第２の基板５０との連結を切断できる。この応力の大きさは、連結面積や、中間層５１とシード膜５２及び第２の基板５０の材質、更に中間層５１とシード膜５２の厚さ及び形成条件等によるが、１０００Ｐａ以下とすることが可能である。

導電体２はシード膜５２を起点にめっき成長しているので、シード膜５２との密着性が比較的に高い。従って、応力による導電体２と第２の基板５０の分離は、導電体２とシード膜５２の界面より、密着性が最も低い中間層５１ａと第２の基板５０の界面で起きやすい。そして、中間層５１の５１ａ部分と、シード膜５２の５２ａ部分だけが導電体２のめっき開始端面に付着した状態で分離がなされる。そのために、中間層５１とシード膜５２は共に強固な膜ではなく比較的破れやすい膜であることが望ましい。一般的に、同じ材質の膜で比較すると、膜厚が薄いほど、膜は破れやすい。よって、中間層５１の厚さは、１００ｎｍ以下で、シード膜５２の厚さは、２００ｎｍ以下であることが望ましい。

基板分離後、研磨やエッチング等の方法によって、シード膜５２と中間層５１を除去すれば、シード基板５０ｓは、再度第２の基板５０（図１（Ａ）参照）として利用できる。

次に、図１（Ｈ）のように、導電体２の端面を平坦化する。このとき、導電体２の端面２−１ａと２−２ａとが、第１の基板１の第１の表面１ａとほぼ同じ高さとなるように平坦化する。また、導電体２の端面２−１ｂと２−２ｂとが、第１の基板１の第２の表面１ｂとほぼ同じ高さとなるように平坦化にする。端面２−１ａと２−２ａの加工は、第１の表面１ａ側より行うが、例えば、ＣＭＰを用いる。導電体２のめっき終端面２ｃの平坦化は、２ｃの突出高さのムラが小さいほど行いやすくなる。特に、２ｃの突出高さのムラが小さいほど、平坦化後、導電体２の端面（２−１ａと２−２ａを含む）の第１の基板１の第１の表面１ａからの凹み量（以下、ディシング量とも呼ぶ。）のバラつきを小さくすることができる。導電体の端面２−１ｂと２−２ｂの加工は、中間層５１の５１ａ部分とシード膜５２の５２ａ部分の除去、及び導電体２のめっき開始端面の平坦化を含む。中間層５１の５１ａ部分とシード膜５２の５２ａ部分の除去には、機械研磨やＣＭＰ法が用いられる。導電体２のめっき開始端面の平坦化には、ＣＭＰ法が用いられる。特に、シード膜５２の主材料が導電体２の主材料と同様な場合、シード膜５２の５２ａ部分の除去は導電体２のめっき開始端面の平坦化と同一工程で行うことができる。導電体２のめっき開始端面のめっきムラが小さいほど、端面２−１ｂと２−２ｂのディシング量のバラつき及びボイド等による欠陥を抑えることができる。このように端面を平坦化した導電体２は、第１の基板１内に埋め込まれ基板１の第１の面１ａから第２の面１ｂ側に導電体が到達する貫通配線を構成する。即ち、貫通基板１ｓ（図１（Ｄ）参照）に導電体（貫通配線）２を形成した貫通配線基板３が得られる。

こうして図１（Ｈ）に示した貫通配線基板３が作製できる。シード基板５０ｓとシード膜５２との間に、シード基板５０ｓと密着性が弱い中間層（剥離膜）５１を設けることによって、めっき後、導電体２を含む貫通配線基板３をシード基板から容易に分離できる。そのため、基板分離による導電体２の損傷が低減できる。また、シード基板５０の上にシード膜５２を設けることによって、シード基板５０ｓの表面状態を制御しやくにしたため、導電体２形成の際のめっきムラが低減できる。その結果、欠陥が低減された高品質な貫通配線基板３を歩留まり良く作製できる。また、シード膜５２と中間層５１を設けることによって、シード基板５０ｓを構成するベース基板５０に対する品質要求が緩和され、安価な基板（例えば、ＳＵＳ等の金属基板）の使用と再利用が可能となり、製造コストが低減できる。本発明の貫通配線基板の製造方法によって得られる貫通配線基板は、電子デバイス、半導体デバイス、光デバイス等の各種デバイスに適用可能である。以下、具体的な実施例挙げて本発明を詳しく説明する。

（実施例１）
図２を用いて、本発明の貫通配線基板の製造方法の実施例を説明する。図２は、本実施例を説明するための断図面である。見やすくするため、図２では、貫通孔及び貫通配線を２つとして示している。

まず、図２（Ａ）及び図２（Ｂ）に示すように、貫通孔１３を有する第１の基板１（貫通基板１ｓ）を用意する。ここでは第１の基板１としてＳｉ基板を用い、図２（Ａ）のように、第１の基板１に貫通孔１３を形成する。第１の基板１は、第１の表面１ａと該第１の表面１ａの裏側に位置する第２の表面１ｂを有しており、この２つの面がミラー研磨され、表面粗さＲａ＜２ｎｍとなっている。第１の基板１の抵抗率は、約０．０１Ω・ｃｍであり、厚さは約２００μｍである。第１の基板１の第１の表面１ａと第２の表面１ｂの間を貫通する貫通孔１３は、ほぼ円柱形状であり、第１の表面１ａと第２の表面１ｂにおける開口の直径は、約５０μｍである。貫通孔１３は、４００μｍの周期で第１の基板１中に複数配列されている。貫通孔１３の加工は、Ｓｉの深堀反応性イオンエッチング（ＲＩＥ：ＲｅａｃｔｉｖｅＩｏｎＥｔｃｈｉｎｇ）技術を用いて行う。深堀ＲＩＥの後、貫通孔１３の内壁１３ａを平滑化する。平滑化は、Ｓｉからなる第１の基板１の表面の熱酸化と熱酸化膜の除去を２回繰り返すことによって行われる。平滑化後、貫通孔１３の内壁１３ａの表面粗さＲａは１００ｎｍ以下となる。次いで、図２（Ｂ）に示すように、第１の基板１の第１の表面１ａ、第２の表面１ｂ及び貫通孔１３の内壁１３ａ（図２（Ａ）参照）を含む第１の基板１の表面上に、絶縁膜１４を形成する。絶縁膜１４は、第１の基板１に酸素雰囲気中での約１０００℃の加熱を施すことによって得られる厚さが約１μｍのＳｉの熱酸化膜である。こうして貫通基板１ｓが形成される。

次いで、図２（Ｃ）に示す第２の基板５０を用意する。第２の基板５０は、厚さが約３００μｍのＳＵＳ基板である。第２の基板５０の主面５０ａは機械研磨によって平坦化され、その表面粗さＲａが約２０ｎｍである。次に、図２（Ｄ）に示すように、第２の基板５０の主面５０ａに、中間層５１を形成する。中間層５１として、Ａｕ（金）の薄膜を真空蒸着法で形成し、Ａｕの薄膜は、厚さが約１０ｎｍとする。次に、図２（Ｅ）に示すように、中間層５１の上に、シード膜５２を形成する。シード膜５２として、Ｃｕの薄膜を用い、真空蒸着法により厚さが約５０ｎｍのＣｕの薄膜が形成される。こうしてシード基板５０ｓが形成される。

次に、図２（Ｅ）に示すように、図２（Ｂ）に示す貫通基板１ｓと図２（Ｅ）に示すシード基板５０ｓとを接触させる。ここでは貫通基板１ｓ（第１の基板）の貫通孔１３が位置する面とシード基板５０ｓ（第２の基板）に設けられたシード膜５２とを接触させる。そして、貫通基板１ｓとシード基板５０ｓのシード膜５２との間に空隙が形成されないように、非イオン性界面活性剤を接着層として用いる。非イオン性界面活性剤は、特開２０１２−２８５３３号公報に開示された例えば、ポリオキシエチレンアルキルエーテル、ポリエチレングリコール、ポリビニルアルコール等を用いることができる。用いる非イオン性界面活性剤は、水またはアセトン等の有機溶剤に溶解し、約４０℃の融点を有する。まず、界面活性剤を有機溶剤で溶かし、シード基板５０ｓのシード膜５２の表面にスピンコートする。室温放置によって、有機溶剤を蒸発させ、界面活性剤を固形化させる。そして、界面活性剤を介して、貫通基板１ｓとシード基板５０ｓのシード膜５２とを貼り合せる。そして、４０〜１００℃の加熱により界面活性剤を融解させた状態で、貫通基板１ｓとシード基板５０ｓに荷重をかけて、貫通基板１ｓとシード基板５０ｓを密着させる。その後、これを室温まで冷却して、貫通基板１ｓとシード基板５０ｓとの接着を完了する。尚、貫通基板１ｓとシード基板５０ｓを貼り合せた後、真空脱泡してから接着を行うと、より空隙の少ない接着が得られる。界面活性材を用いた接着方法では、界面活性剤が貫通孔１３の最表面から貫通孔１３の内部に多少入り込む。そこで、図２（Ｇ）のめっき工程を行う前に、基板接着の状態（図２（Ｆ））で、貫通孔１３の底部付近の界面活性剤を除去し、シード膜５２を露出させることが望ましい。そのため、図２（Ｇ）のめっき工程の直前に、接着した貫通基板１ｓとシード基板５０ｓを水、または水を含むめっき液の中に短時間（例えば、５秒）浸漬し、除去したい界面活性剤の部分を水、または水を含むめっき液の中に溶解させる。次に、図２（Ｇ）に示すように、貫通孔１３の底部に露出するシード膜５２の部分を起点に電気めっきし、貫通孔１３の内部に導電体２（２−１と２−２を含む）を充填する。電気めっきする際、接着した貫通基板１ｓとシード基板５０ｓをめっき液に浸漬し、貫通孔１３の底部に露出するシード膜５２の部分が金属板からなる陽極と対向するように配置する。導電体２として、Ｃｕ（銅）を主材料としてめっきする。めっき液として、硫酸銅を主成分とするＣｕのめっき液を用いる。めっきの際、シード基板５０ｓの全体に電流を流す。シード基板５０ｓは、ＳＵＳ基板５０、中間層Ａｕ５１、及びシード膜Ｃｕ（銅）５２からなり、すべて金属で構成されるので、貫通孔１３の底部における電流密度は均一性が高く、均一で良質な導電体を形成するのに都合が良い。Ｃｕのめっきは、導電体２のめっき終端面２ｃが第１の基板１の第１の表面１ａより約３０μｍ突出するまで行う。

次に、図２（Ｈ）に示すように、中間層５１と第２の基板５０の界面にて、めっきした導電体２（２−１と２−２を含む）を第２の基板５０より分離する。そのため、まず、第１の基板１と第２の基板５０の周囲から接触界面に薄板を差し入れて、接触界面に隙間を作りながら、水で接着物質とした界面活性剤を溶解して除去する。そして、第１の基板１と第２の基板５０の周囲から接触界面に薄板を徐々に差し込んで、小さい応力をかける。これにより、導電体２と第２の基板５０との連結を切断する。このとき、中間層５１はＡｕ（金）であるため、第２の基板（ＳＵＳ）５０との密着力が弱い。また、シード膜５２はＣｕ（銅）であり、めっきしたＣｕからなる導電体２との密着力が強い。さらに、中間層５１のＡｕの厚さは１０ｎｍで、シード膜５２のＣｕの厚さは５０ｎｍと共に薄いため、破れやすい。よって、導電体２と第２の基板５０との分離は、導電体２のめっき開始端面付近のみで起きる。分離後、中間層５１の導電体２の直下に位置する５１ａ部分と、同じく導電体２の直下に位置するシード膜５２の５２ａ部分だけが導電体２のめっき開始端面に付着してくる。

次に、図２（Ｉ）に示すように、Ｃｕからなる導電体２の端面を平坦化する。このとき、導電体２の端面２−１ａと２−２ａが、第１の基板１の第１の表面１ａ上に形成した熱酸化膜１４とほぼ同じ高さとなるようにする。また、導電体２の端面２−１ｂと２−２ｂについても、第１の基板１の第２の表面１ｂ上に形成した熱酸化膜１４とほぼ同じ高さとなるようにする。平坦化は、ＣＭＰ（化学機械的研磨）で行う。導電体２の端面２−１ｂと２−２ｂの平坦化において、Ａｕからなる中間層５１の５１ａ部分は膜厚が薄く、Ｃｕからなるシード膜５２の５２ａ部分及び導電体２のめっき開始端面のＣＭＰで簡単に除去される。よって、ここでは、別途Ａｕからなる中間層５１の５１ａ部分を除去する必要がない。このようにして端面を平坦化した導電体２は貫通配線基板３を貫通する貫通配線を構成する。これにより、貫通基板１ｓ（図２（Ｂ）参照）に貫通配線２を形成した貫通配線基板３が形成される（図２（Ｉ））。

（実施例２）
実施例２では、図３の平面図と図４の断面図を参照して、本発明の貫通配線基板の製造方法を静電容量型トランスデューサ（以下、ＣＭＵＴとも呼ぶ。）の製造に応用した例を説明する。ＣＭＵＴは、マイクロマシニング技術によって製造される静電容量型トランスデューサ（ＣＭＵＴ：ＣａｐａｃｉｔｉｖｅＭｉｃｒｏｍａｃｈｉｎｅｄＵｌｔｒａｓｏｎｉｃＴｒａｎｓｄｕｃｅｒ）である。ＣＭＵＴは、一対の電極を備えるセルを備え、一対の電極間の静電容量変化に基づいて電気信号を得るトランスデューサである。ＣＭＵＴによると、振動膜の振動を用いて超音波などの音響波を送信、受信することができ、特に液中において優れた広帯域特性を容易に得ることができる。実用上、図３の平面図に示すように、１つのＣＭＵＴデバイスにおいては、２次元アレイ状に配置される複数の振動膜（セルとも呼ぶ）３１により１つのエレメント３２とし、更に、複数のエレメント３２を基板上に並べて素子部３０を構成することで、所望の性能を実現している。各エレメント３２を独立に制御するためには、それぞれのエレメントに対応して配線部を形成する。ＣＭＵＴの製造工程を示す図４の断面構造は、図３におけるＡ−Ｂの断面を示している。簡明のため、図４においては、ＣＭＵＴの１つのセル（１つの振動膜）と１対の貫通配線のみが示されている。

本実施例のＣＭＵＴは、図４（Ｋ）に示すように、素子部３０は貫通配線基板３の第１の表面１ａ側（第１の主面側）に形成され、配線部（１１、１２と２４を含む）は貫通配線基板３の第２の表面１ｂ側（第２の主面側）に形成される。貫通配線２（２−１と２−２を含む）は貫通配線基板３の第１の表面１ａ側で素子部３０と、貫通配線基板３の第２の表面１ｂ側で配線部１１、１２とそれぞれ電気的に接続される。素子部３０は、第１の電極４と、第１の電極４と間隙５を挟んで設けられた第２の電極６と、第２の電極６の上下に配設された絶縁膜（７、８と１９を含む）で構成され振動可能な振動膜９と、を含むセルを有する。第１の電極４は、貫通配線２−１を介して、配線１１と接続されている。そして第２の電極６は、貫通配線２−２を介して、配線１２と接続されている。

以下、ＣＭＵＴの製造工程について説明する。まず、図４（Ａ）に示すように、貫通配線基板３を用意する。貫通配線基板３は、実施例１で説明した方法で作製する。例えば、第１の基板１は、両面ミラー研磨のＳｉ基板であり、表面粗さＲａ＜２ｎｍで、抵抗率が約０．０１Ω・ｃｍで、厚さが２５０μｍである。貫通孔１３（図２（Ａ）参照）は、ほぼ円柱形状であり、第１の基板１の第１の表面１ａと第２の表面１ｂにおける開口の直径が約２０μｍである。第１の基板１の第１の表面１ａ、第２の表面１ｂ及び貫通孔１３の内壁１３ａを含む第１の基板１の表面上に、絶縁膜１４が形成されている。絶縁膜１４は、約１μｍ厚のＳｉの熱酸化物である。貫通孔１３の内部には、Ｃｕを主材料とする導電体が電解めっき（電気めっき）により充填され、貫通配線２（２−１と２−２を含む）が形成されている。貫通配線２の端面（２−１ａ、２−１ｂと２−２ａ、２−２ｂを含む）は、ＣＭＰによって平坦化されている。貫通配線２は１つのエレメント３２（図３参照）に対して２つ形成されている。

次に、図４（Ｂ）に示すように、貫通配線基板３の第１の表面１ａ側に第１の電極４を形成する。第１の電極４は、振動膜９（図４（Ｋ）参照）を駆動するための電極の１つである。第１の電極４は、絶縁膜１４の上に形成されるので、第１の基板１と絶縁されている。第１の電極４は、セルの振動膜９の振動部分（図４（Ｋ）の間隙５に対応する部分）の下部に位置し、振動膜９の振動部分より周囲に延伸している。第１の電極４は、同じエレメント中の各セルに関して、導通するように形成されている。第１の電極４は、金属の成膜、フォトリソグラフィー等を用いて厚さが約１０ｎｍのＴｉ（チタン）膜と厚さが約５０ｎｍのＷ（タングステン）膜とを積層して構成される。

次に、図４（Ｃ）に示すように、絶縁膜１６を形成する。絶縁膜１６は、第１の電極４の表面を覆うもので、その役割は第１の電極４の絶縁保護膜としての機能である。絶縁膜１６は、２００ｎｍ厚のＳｉ酸化物の膜であり、約３００℃の基板温度でＣＶＤ法によって形成される。Ｓｉ酸化物の成膜後、絶縁膜１６に、開口１６ａ、１６ｂ、１６ｃを形成する。開口１６ａ、１６ｂ、１６ｃは、フォトリソグラフィーを含むエッチングマスク形成と反応性イオンエッチングを含むドライエッチング方法で形成される。次に、図４（Ｄ）に示すように、犠牲層１７を形成する。犠牲層１７は、セルの間隙５を形成するためのもので、Ｃｒ（クロム）によって構成される。まず、２００ｎｍ厚のＣｒ膜を電子ビーム蒸着法で第１の基板１の第１の表面１ａに形成する。そして、フォトリソグラフィーとウェットエッチングとを含む方法でＣｒ膜を所望の形状に加工する。犠牲層１７は、直径が約３０μｍ、高さが約２００ｎｍの円柱状構造を有し、後の工程においてエッチングホール１８（図４（Ｈ）参照）に繋がる構造を有する。次に、図４（Ｅ）に示すように、絶縁膜７を形成する。絶縁膜７は、第２の電極６の下表面に接するもので、その役割は第２の電極６の絶縁保護膜としての機能である。絶縁膜７は、４００ｎｍ厚のＳｉ窒化物であり、約３００℃の基板温度でＰＥ−ＣＶＤ（ＰｌａｓｍａＥｎｈａｎｃｅｄＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法によって成膜される。成膜時、成膜ガスの流量等を制御して、絶縁膜７となるＳｉ窒化物の膜が０．１ＧＰａ程度の引張り応力を有するようにする。次に、図４（Ｆ）に示すように、第２の電極６を形成する。第２の電極６は、振動膜９（図４（Ｋ）参照）の上において第１の電極４と対向して形成され、振動膜９を駆動するための電極の１つである。第２の電極６は、１０ｎｍのＴｉ（チタン）膜と１００ｎｍのＡｌＮｄ（アルミニウム・ネオジム）合金膜をこの順番に積層して形成されている。第２の電極６は、金属のスパッタ成膜、フォトリソグラフィーを含むエッチングマスクの形成、及び金属のエッチングを含む方法によって形成される。第２の電極６は、静電容量型トランスデューサの製造が完成した時点で、０．４ＧＰａ以下の引張り応力を有するように成膜条件を調整する。第２の電極６は、同じエレメント中の各セルに関して、導通するように形成される。次に、図４（Ｇ）に示すように、絶縁膜８を形成する。絶縁膜８は、第２の電極６の上表面を覆い、その役割は第２の電極６の絶縁保護膜としての機能である。絶縁膜８は、絶縁膜７と同様な構成を持ち、絶縁膜７と同様な方法で形成される。

次に、図４（Ｈ）に示すように、エッチングホール１８を形成して犠牲層１７を除去する。エッチングホール１８は、フォトリソグラフィーと反応性イオンエッチングとを含む方法によって形成される。そして、エッチングホール１８を介して、エッチング液を導入することで、エッチング液によってＣｒからなる犠牲層１７（図４（Ｇ）参照）を除去する。これによって、犠牲層１７と同じ形状の間隙５が形成される。次に、図４（Ｉ）に示すように、薄膜１９を形成する。薄膜１９は、エッチングホール１８を封止すると共に、絶縁膜７、第２の電極６、及び絶縁膜８と合わせて、間隙５の上部で振動可能な振動膜９を構成する。薄膜１９は、８００ｎｍ厚のＳｉ窒化物であり、絶縁膜７と同様、約３００℃の基板温度でＰＥ−ＣＶＤ法を用いて成膜される。このように形成された振動膜９は、全体で０．７ＧＰａ程度の引張り応力を有し、スティッキングあるいは座屈がなく、破壊しにくい構造になっている。次に、図４（Ｊ）に示すように、電気接続用のコンタクト穴２０、２１（２１ａと２１ｂを含む）、２２（２２ａと２２ｂを含む）を形成する。コンタクト穴２０は、貫通配線基板３を構成する第１の基板１の第２表面１ｂ側に形成され、第１の基板１の表面１ｂを部分的に露出する開口である。コンタクト穴２１、２２は、第１の基板１の第１表面１ａ側に形成される。コンタクト穴２１ａは貫通配線２−２の端面２−２ａを部分的に露出する開口で、コンタクト穴２１ｂは第２の電極６の表面を部分的に露出する開口である。コンタクト穴２２ａは第１の電極４の表面を部分的に露出する開口で、コンタクト穴２２ｂは貫通配線２−１の端面２−１ａを部分的に露出する開口である。コンタクト穴２０の形成法として、フォトリソグラフィーを含むエッチングマスク形成とバッファードフッ酸（ＢＨＦ）によるＳｉ酸化物のエッチングとを含む方法を用いる。コンタクト穴２１、２２の形成法として、フォトリソグラフィーを含むエッチングマスク形成とＳｉ窒化物の反応性イオンエッチングとを含む方法を用いる。コンタクト穴２０、２１、２２の形状は、例えば、直径が１０μｍ程度の円柱状である。次に、図４（Ｋ）に示すように、接続配線１０、２３、電極パッド１１、１２、２４を形成する。接続配線１０、２３は、第１の基板１の第１表面１ａ側に形成され、厚さが１０ｎｍのＴｉ膜と厚さが５００ｎｍのＡｌ膜をこの順番に積層して構成される。接続配線１０は、コンタクト穴２１（２１ａと２１ｂを含む。図４（Ｊ）参照）を介して、第２の電極６と貫通配線２−２の端面２−２ａとを接続する。接続配線２３は、コンタクト穴２２（２２ａと２２ｂを含む。図４（Ｊ）参照）を介して、第１の電極４と貫通配線２−１の端面２−１ａとを接続する。電極パッド１１、１２、２４は、第１の基板１の第２表面１ｂ側に形成され、厚さが約５００ｎｍのＡｌ膜から構成される。電極パッド１１は、貫通配線２−１の端面２−１ｂと接続するように形成される。電極パッド１２は、貫通配線２−２の端面２−２ｂと接続するように形成される。その結果、第１の基板１の第１の表面１ａ側にある第１の電極４は、貫通配線２−１を介して、対向する第１の基板１の第２の表面１ｂ側に引出されている。同様に、第１の基板１の第１の表面１ａ側にある第２の電極６は、貫通配線２−２を介して、対向する第１の基板１の第２の表面１ｂ側に引出されている。電極パッド２４は、第１の基板１と接続するように形成される。以上の製造工程において、絶縁膜７、８、１９の膜間密着性を向上するために、上層の膜の成膜前に、下層膜の表面に対してプラズマ処理を施してもよい。このプラズマ処理によって、下層膜の表面が清浄化または活性化される。次に、ＣＭＵＴを制御回路基板（不図示）等の別の基板と接続する。接続は、電極パッド１１、１２、２４を介して行う。接続の方法として、異方性導電膜（ＡＣＦ：ＡｎｉｓｏｔｒｏｐｉｃＣｏｎｄｕｃｔｉｖｅＦｉｌｍ）の圧着接合を用いる。上述した製造方法によって製造されたＣＭＵＴは、１つのエレメント３２内（図３参照）において、第１の電極４と第２の電極６（図４参照）のうちの少なくとも一方同士が電気的に接続されている。駆動の際、バイアス電圧を第１の電極４に印加し、信号印加または信号取り出し電極として第２の電極６を用いる。電極パッド２４を介して第１の基板１を接地して、信号ノイズを低減することができる。

本実施例では、貫通配線基板３の使用によって、ＣＭＵＴの素子面側に外部の制御回路と接続するための配線を設ける必要がなく、制御回路基板を貫通配線基板３の下方に（第２の主面側に）配置することが可能となるため、ＣＭＵＴ素子の高密度化が実現できる。また、本発明で得られる貫通配線基板は欠陥や損傷が少ないものとなるため、ＣＭＵＴ素子の電気接続の確実性が高まる。そのため、ＣＭＵＴの信頼性が高くなると同時に、製造歩留まりも向上される。

（実施例３）
実施例２で説明したＣＭＵＴは、音響波を用いた超音波診断装置、超音波画像形成装置などの被検体情報取得装置に適用することができる。被検体からの音響波をＣＭＵＴで受信し、出力される電気信号を用いて、光吸収係数などの被検体の光学特性値を反映した被検体情報や音響インピーダンスの違いを反映した被検体情報などを取得することができる。

図５（Ａ））は、光音響効果を利用した被検体情報取得装置の例を示したものである。光源２０１０から射出されたパルス光は、レンズ、ミラー、光ファイバー等の光学部材２０１２を介して、被検体２０１４に照射される。被検体２０１４の内部にある光吸収体２０１６は、パルス光のエネルギーを吸収し、音響波である光音響波２０１８を発生する。プローブ（探触子）２０２２内の本発明を用いて作製された電気機械変換装置（ＣＭＵＴ）を含むデバイス２０２０は、光音響波２０１８を受信して電気信号に変換し、信号処理部２０２４に出力する。信号処理部２０２４は、入力された電気信号に対して、Ａ／Ｄ変換や増幅等の信号処理を行い、データ処理部２０２６へ出力する。データ処理部２０２６は、入力された信号を用いて被検体情報（光吸収係数などの被検体の光学特性値を反映した特性情報）を画像データとして取得する。ここでは、信号処理部２０２４とデータ処理部２０２６を含めて、処理部という。表示部２０２８は、データ処理部２０２６から入力された画像データに基づいて、画像を表示する。以上のように、本例の被検体の情報取得装置は、本発明によるデバイスと、光源と、処理部と、を有する。そして、デバイスは、光源から発した光が被検体に照射されることにより発生する光音響波を受信して電気信号に変換し、処理部は、電気信号を用いて被検体の情報を取得する。

図５（Ｂ）は、音響波の反射を利用した超音波エコー診断装置等の被検体情報取得装置を示したものである。プローブ（探触子）２１２２内の本発明の電気機械変換装置（ＣＭＵＴ）を含むデバイス２１２０から被検体２１１４へ送信された音響波は、反射体２１１６により反射される。デバイス２１２０は、反射された音響波（反射波）２１１８を受信して電気信号に変換し、信号処理部２１２４に出力する。信号処理部２１２４は、入力された電気信号に対して、Ａ／Ｄ変換や増幅等の信号処理を行い、データ処理部２１２６へ出力する。データ処理部２１２６は、入力された信号を用いて被検体情報（音響インピーダンスの違いを反映した特性情報）を画像データとして取得する。ここでも、信号処理部２１２４とデータ処理部２１２６を含めて、処理部という。表示部２１２８は、データ処理部２１２６から入力された画像データに基づいて、画像を表示する。以上のように、本例の被検体の情報取得装置は、本発明を用いて作製されたデバイスと、該デバイスが出力する電気信号を用いて被検体の情報を取得する処理部と、を有し、該デバイスは、被検体からの音響波を受信し、電気信号を出力する。

なお、プローブは、機械的に走査するものであっても、医師や技師等のユーザが被検体に対して移動させるもの（ハンドヘルド型）であってもよい。また、図５（Ｂ）に示す反射波を用いる装置の場合、音響波を送信するプローブは受信するプローブと別に設けてもよい。さらに、図５（Ａ）と図５（Ｂ）の装置の機能をどちらも兼ね備えた装置とし、被検体の光学特性値を反映した被検体情報と、音響インピーダンスの違いを反映した被検体情報と、をどちらも取得するようにしてもよい。この場合、図５（Ａ）のデバイス２０２０が光音響波の受信だけでなく、音響波の送信と反射波の受信を行うようにしてもよい。

また、上記の如きＣＭＵＴを、外力の大きさを測定する測定装置などでも用いることができる。そうした装置では、外力を受けるＣＭＵＴからの電気信号を用いて、ＣＭＵＴの表面に印加された外力の大きさを測定する。

１第１の基板
１ｓ貫通基板
２導電体（貫通配線）
３貫通配線基板
１３貫通孔
５０第２の基板
５０ｓシード基板
５１中間層
５２シード膜

Claims

貫通孔を有する第１の基板と、シード膜及び中間層を有する第２の基板と、を接触させて形成された積層体を用意する工程、前記シード膜を起点としてめっき処理により前記貫通孔の内部に導電体を充填する工程、及び前記めっき処理後に、前記貫通孔に充填された前記導電体を、前記中間層と前記第２の基板の界面にて前記第２の基板より分離する工程、を有することを特徴とする貫通配線基板の製造方法。
前記積層体は、前記第１の基板と、前記シード膜と、が接触してなることを特徴とする請求項１に記載の貫通配線基板の製造方法。
前記中間層は、前記第２の基板との密着性が前記シード膜との密着性よりも低いことを特徴とする請求項１または２に記載の貫通配線基板の製造方法。
前記中間層は、金属材料を含むことを特徴とする請求項１乃至３の何れか１項に記載の貫通配線基板の製造方法。
前記金属材料は、金、銀、白金の何れかであることを特徴とする請求項４に記載の貫通配線基板の製造方法。
前記中間層は、厚みが１ｎｍ乃至１００ｎｍの範囲内にあることを特徴とする請求項１乃至５のいずれか１項に記載の貫通配線基板の製造方法。
前記中間層は、厚みが５ｎｍ乃至５０ｎｍの範囲内にあることを特徴とする請求項６に記載の貫通配線基板の製造方法。
前記中間層は、厚みが１０ｎｍ乃至２０ｎｍの範囲内にあることを特徴とする請求項７に記載の貫通配線基板の製造方法。
前記第２の基板は、絶縁性基板、半導体基板、金属基板の何れかを用いて構成されることを特徴とする請求項１に記載の貫通配線基板の製造方法。
前記第２の基板は導電性を有することを特徴とする請求項９に記載の貫通配線基板の形成方法。
前記導電性を有する基板は、ステンレス、ニッケル、アルミニウム、銅の何れかを含むことを特徴とする請求項１０に記載の貫通配線基板の製造方法。
前記シード膜は、前記導電体と同じ材料で構成されることを特徴とする請求項１記載の貫通配線基板の製造方法。
前記シード膜は、厚みが１０ｎｍ乃至２００ｎｍの範囲内にあることを特徴とする請求項１記載の貫通配線基板の製造方法。
前記導電体は銅を含有することを特徴とする請求項１または１２に記載の貫通配線基板の製造方法。
貫通配線基板に素子部が設けられ、前記素子部と前記貫通配線基板とが電気的に接続されてなるデバイスの製造方法であって、請求項１に記載の貫通配線基板の製造方法により得られる貫通配線基板の第１の主面側に前記素子部を形成する工程と、前記第１の主面とは反対側に位置する前記貫通配線基板の第２の主面側に前記導電体と接続する配線部を形成する工程と、を有することを特徴とするデバイスの製造方法。
前記デバイスは、一対の電極を備えたセルを有し、前記一対の電極間の静電容量変化に基づき電気信号を得るトランスデューサであることを特徴とする請求項１５に記載のデバイスの製造方法。
前記貫通配線基板の第２の主面側に別の基板を配置することを特徴とする請求項１５に記載のデバイスの製造方法。
前記別の基板は、回路基板であることを特徴とする請求項１７に記載のデバイスの製造方法。