JP2017112155A - 貫通配線基板の作製方法、及び電子デバイスの作製方法 - Google Patents

Abstract

【課題】貫通配線基板上に素子部を作製する際に、貫通配線の熱伸縮による素子部への影響を低減するための技術を提供する。【解決手段】貫通配線を有する基板に素子部を設けた電子デバイスの作製方法では、基板１の第一の面１ａから該第一の面の反対側に位置する第二の面１ｂに到達する貫通孔１３を形成し、貫通孔に導電性材料２を充填して貫通配線を形成し、第一の面１ａ側に素子部３０を形成する。貫通配線を形成する工程において、第一の面側における貫通孔の内壁の表面凹凸１３ｃが、第二の面側における貫通孔の内壁の表面凹凸よりも大きくなるようにする。【選択図】図１

Description

本発明は、貫通配線基板、それを有する電子デバイス、それらの作製方法などに関する。

電子デバイスの小型化、高速化及び多機能化などの高機能化のため、デバイスを構成するチップ間、または基板表面の素子と基板裏面の配線間を最短距離で電気的に接続できる貫通配線が用いられている。貫通配線の形成は、素子を形成する前に貫通配線を形成するビア・ファースト（ｖｉａ ｆｉｒｓｔ）方式と、素子を形成した後に貫通配線を形成するビア・ラスト（ｖｉａ ｌａｓｔ）方式がある。ビア・ファースト方式は、貫通孔の内壁を含む基板表面に高品質な絶縁膜を高温で成膜でき、高い絶縁耐圧を必要とする電子デバイスに向いている。しかし、素子部を形成するために昇温工程が必要な場合、貫通配線を構成する材料の基板への熱拡散や、貫通配線と基板との熱膨張の差による素子への影響を考慮する必要がある。

熱拡散を低減するために、バリア層を設ける手段がある。熱膨張の差を低減するために、基板と近い材料で貫通配線を形成することができる。例えば、基板がシリコンの場合、リンをドープしたポリシリコンで貫通配線を形成することができる。一方、ポリシリコンからなる貫通配線は抵抗率が高い欠点がある。そのため、比較的に低温で素子部を形成できる場合、金属で貫通配線を形成することが望ましい。例えば、基板がシリコンで、貫通配線はＣｕである。この場合、Ｃｕの熱膨張係数がシリコンの６倍以上であるため、素子を形成するための昇降温時に、貫通配線が貫通孔の内壁に対して相対的に伸縮または滑動する。このような動きによって、昇温時、貫通配線の端面が基板の表面より突出して、素子を構成する薄膜の変形、永久変形、破損などを引き起こす恐れがある。また、降温時、貫通配線は復元しようとして薄膜を引張り、その端面付近で薄膜の永久変形や破損、または応力増加を引き起こす恐れがある。このような薄膜の永久変形や破損、応力増加などは、素子の不良品化や素子の性能バラつきの原因になる。素子の性能を確保するために、貫通配線の付近に素子を配置しないことができるが、そうした場合、素子の集積度が低下する。薄膜の永久変形や破損、または応力増加を低減ないし抑制するために、素子のある基板面側において、温度変化による貫通配線の相対的な動きを抑制する必要がある。

特許文献１は、貫通孔の内壁にスキャロップ（表面凹凸）を形成し、そのスキャロップの幅と深さを制御する技術を開示している。このようなスキャロップを有する貫通孔に貫通配線を形成すれば、貫通配線の表面と貫通孔の内壁とが嵌まり合うような構造が作製できる。よって、温度変化による貫通配線と基板との相対的な動きを抑制できる。

特開２０１３−１６５１００号公報

しかしながら、特許文献１はビア・ラスト方式で、絶縁膜などの薄膜を貫通孔の内壁に均一に、または密着性良く形成するために考案されたもので、スキャロップを貫通孔の全領域に形成している。また、スキャロップの幅と深さが、素子のある面側では素子のない面側よりも小さくなるように、スキャロップを形成している。スキャロップを貫通孔の全領域に形成している場合、貫通配線が貫通孔の全長に亘ってその内壁と嵌まり合って拘束され、昇降温の際、貫通配線が貫通孔の内壁との間で大きな応力を持つ。この応力によって、スキャロップ及びその表面に形成された薄膜が永久変形または破損して、所望の機能を果たせなくなる恐れがある。また、素子のある面側ではスキャロップは幅と深さが比較的小さく、貫通配線に対する拘束力が比較的に小さい。そのため、昇降温による貫通配線の相対的な動きが、素子のある面側に集中し、素子を構成する薄膜などへの影響が大きくなる恐れがある。

上記課題に鑑み、本発明の一側面の作製方法は、貫通配線を有する基板に素子部を設けた電子デバイスの作製方法であって、以下の工程を有する。基板の第一の面から該第一の面の反対側に位置する第二の面に到達する貫通孔を形成する工程。前記貫通孔に導電性材料を充填して貫通配線を形成する工程。前記第一の面側に素子部を形成する工程。そして、前記貫通配線を形成する工程において、前記第一の面側における前記貫通孔の内壁の表面凹凸が、前記第二の面側における前記貫通孔の内壁の表面凹凸よりも大きくなるようにする。

また上記課題に鑑み、本発明の他の側面の作製方法は、貫通配線を有する基板の作製方法であって、基板の第一の面から該第一の面の反対側に位置する第二の面に到達する貫通孔を形成する工程と、前記貫通孔に導電性材料を充填して貫通配線を形成する工程と、を有し、前記貫通配線を形成する工程において、前記第一の面側における前記貫通孔の内壁の表面凹凸が、前記第二の面側における前記貫通孔の内壁の表面凹凸よりも大きくなるようにする。

また上記課題に鑑み、本発明の他の側面の電子デバイスは、貫通配線を有する基板上に素子部を設ける電子デバイスであって、前記基板の第一の面から該第一の面の反対側に位置する第二の面に到達する貫通孔と、前記貫通孔の内部を充填する導電性材料で形成された貫通配線と、前記第一の面側に設けられる前記素子部と、を有する。そして、前記第一の面側における前記貫通孔の内壁の表面凹凸が、前記第二の面側における前記貫通孔の内壁の表面凹凸よりも大きい。

また上記課題に鑑み、本発明の他の側面の貫通配線基板は、貫通配線を有する貫通配線基板であって、基板の第一の面から該第一の面の反対側に位置する第二の面に到達する貫通孔と、前記貫通孔の内部を充填する導電性材料で形成された貫通配線と、を有し、前記第一の面側における前記貫通孔の内壁の表面凹凸が、前記第二の面側における前記貫通孔の内壁の表面凹凸よりも大きい。

本発明の作製方法によれば、基板の第一の面側において、貫通孔の内壁の表面凹凸がより大きくて、貫通配線の表面がより強く拘束されている。一方、基板の第二の面側において、貫通孔の内壁の表面凹凸がより小さくて、貫通配線の表面がより自由である。また、本発明の電子デバイスの構造によれば、その素子部を作製する工程において、昇降温による貫通配線の付近の薄膜などの永久変形や破損を低減することができる。よって、貫通配線の付近に素子を配置でき、素子の集積度を高めることができる。また、貫通孔の内壁及びその上に形成された薄膜などの品質を高くして、電子デバイスの電気的な信頼性を高めることができる。

本発明の電子デバイスの作製方法の一実施形態を説明する断面図。 本発明の電子デバイスの構造の一実施形態を説明する断面図。 本発明の電子デバイスの作製方法の第１の実施例を説明する断面図。 本発明の電子デバイスの構造の一実施例を説明する断面図。 本発明の電子デバイスの作製方法の第２の実施例を説明する平面図。 作製方法の第２の実施例を説明する断面図。 本発明の電子デバイスの応用例を説明するブロック図。 表面うねり、表面凹凸、最大高さ、基準長さを説明する図。

本発明の一側面では、貫通配線を納める貫通孔について、基板の前記第一の面側における貫通孔の内壁の表面凹凸が、基板の前記第二の面側における貫通孔の内壁の表面凹凸よりも大きくなるようにする。貫通孔内壁の表面凹凸は、主に、素子を設ける基板の第一の面側における貫通配線の相対的な動きを抑え、素子を構成する薄膜などの損傷を低減するために設けているものである。一方、素子を構成する薄膜などに損傷を与えるのは、主に、貫通孔の長さ方向（つまり、基板の第一の面と第二の面にほぼ垂直な方向）に沿う貫通配線の相対的な動きである。よって、貫通孔内壁の表面凹凸は、素子を設ける基板の第一の面側における貫通孔の長さ方向に沿う貫通配線の相対的な動きを有効に抑えるように形成されるのが望ましい。この機能を果たせる貫通孔内壁の表面凹凸であれば、その形状やサイズ等を制限する必要はない。但し、この機能を果たせる前提で、表面凹凸構造は製造しやすいことが望ましい。

本明細書で言う貫通孔内壁の表面凹凸は、周期の長い表面うねり成分と周期の短い表面粗さ成分のいずれか、またはその両方を含む。図８（ａ）に示す様に、周期の長いものは表面うねりで、短いものは表面凹凸である。また、表面うねり成分と表面粗さ成分は、周期的に形成されても良いし、厳密な周期を持たなくて形成されても良い。貫通孔の長さ方向に沿う貫通配線の相対的な動きを有効に抑えるために、例えば、素子を設ける基板の第一の面側における貫通孔内壁の表面凹凸では、貫通孔の長さ方向に、最大高さを有する部分が周期（または平均間隔）を持って形成される。その一つの典型的な例は、スキャロップ構造である。図８（ｂ）に示す様に、ここで言う最大高さは、測定した粗さ曲線から、その高さの平均線の方向に基準長さだけ抜き取り、この抜き取り部分の平均線から最も高い山頂と最も低い谷底までの深さとの和を指す。この基準長さは、表面うねり成分に対して、例えば、その周期（または平均間隔）の２倍である。この基準長さは、表面粗さ成分に対して、例えば、２０μｍである。すなわち、表面粗さ成分を議論する場合、基準長さを２０μｍとする。

貫通孔の内壁の表面凹凸の評価手段として、レーザを光源とした共焦点顕微鏡や触針式段差計などがある。貫通孔の内壁の表面凹凸を評価するために、例えば、まず貫通孔の長さ方向に沿って貫通孔を縦に分割する。そして、共焦点顕微鏡や触針式段差計で貫通孔の内壁の形状を測定する。

以下、本発明の実施形態及び実施例について図を用いて説明する。ただし、本発明はこうした実施形態や実施例には限定されず、その要旨の範囲内で種々の変形及び変更が可能である。

（第１の実施形態）
図１を用いて、本発明の電子デバイスの作製方法の第１の実施形態を説明する。図１（Ａ）〜（Ｅ）は本実施形態を説明するための断面図である。電子デバイスの作製において、１枚の基板上に同時に複数の貫通配線、または複数の素子を形成することが一般的であるが、図１では、簡潔にして見やすくするために、２つの貫通配線と１つの素子だけを示している。

まず、図１（Ａ）のように、第一の基板１を用意する。第一の基板１は、ガラスのような絶縁材料、またはＳｉのような半導体材料から構成されている。第一の基板１は、第一の面１ａ及び第一の面の反対側に位置する第二の面１ｂを有する。第一の基板１の第一の面１ａ及び第二の面１ｂは、共に平坦で鏡面に研磨されている。第一の基板１の厚さは、例えば、５０μｍ〜１０００μｍである。

次に、図１（Ｂ）のように、第一の基板１に貫通孔１３を形成する。貫通孔１３は、第一の基板１の第一の面１ａから第二の面１ｂに到達し、第一の基板１を貫通する。貫通孔１３の数、配置、及び開口の形状とサイズなどは、用途に応じて、フォトレジストパターンで規定する。貫通孔１３の開口は、例えば、円形状であり、直径が２０μｍ〜１００μｍである。貫通孔１３の配置は、例えば、配列分布であり、横方向の周期が２００μｍで縦方向の周期が２ｍｍである。貫通孔１３を形成した後、必要に応じて、貫通孔１３の内壁１３ａに絶縁膜や、金属拡散を防止する拡散防止膜（バリア層とも呼ぶ）を形成する。絶縁膜と拡散防止膜の両方を形成してもよい。この段階で、第一の面１ａ側のＨａの部分における貫通孔の内壁の表面凹凸１３ｃが、第二の面１ｂ側のＨｂの部分における貫通孔の内壁の表面凹凸よりも大きくなるようにする。

貫通孔内壁の表面凹凸１３ｃは、表面うねり成分と表面粗さ成分のいずれか、または両方を含む。貫通孔内壁の表面凹凸１３ｃは、素子のある基板の第一の面１ａ側における貫通孔の長さ方向（Ｈで示す方向）に沿う貫通配線の相対的な動きを有効に抑えるように形成されるのが望ましい。例えば、第一の面１ａ側において、貫通孔内壁の表面凹凸１３ｃの表面うねり成分は、貫通孔の長さ方向に、最大高さを有する部分が周期（または平均間隔）を持って形成されている。貫通孔内壁の表面凹凸１３ｃの表面うねり成分は、例えば、その周期（または平均間隔）が５μｍ以上である。貫通孔内壁の表面凹凸の表面粗さ成分は、例えば、その周期（または平均間隔）が５μｍ以下である。貫通孔の内壁の表面凹凸１３ｃがより大きい部分Ｈａは、第一の面からの深さ（全長）が、表面凹凸１３ｃの１周期以上（または１平均間隔以上）で１０周期以下（または１０平均間隔以下）の範囲にある。例えば、表面凹凸１３ｃの周期（または平均間隔）が約５μｍであって、５０μｍ≧Ｈａ≧５μｍである。より望ましくは、Ｈａは、表面凹凸１３ｃの２周期以上、５周期以下である。例えば、表面凹凸１３ｃの周期（または平均間隔）が約５μｍであって、２５μｍ≧Ｈａ≧１０μｍである。また、Ｈａ≦１／５Ｈであることが望ましい。下限は、効果が十分に出る深さである。上限については、それ以上深いと、貫通配線の伸縮を制限し過ぎて、貫通配線と貫通孔内壁間の応力が大き過ぎることになって、その結果、貫通孔内壁の表面にある絶縁膜などが破損する恐れが生じる。

貫通孔内壁の表面凹凸１３ｃの表面うねり成分の最大高さは、例えば、２μｍ以上５０μｍ以下である。貫通孔内壁の表面凹凸の表面粗さ成分の最大高さは、例えば、０．１μｍ以上５μｍ以下である。基板の第二の面１ｂ側のＨｂ部分における貫通孔内壁の表面凹凸の最大高さは、第一の面１ａ側のＨａ部分における貫通孔内壁の表面凹凸１３ｃの最大高さよりも小さく、２μｍ以下であることが望ましい。より望ましくは、基板の第二の面１ｂ側のＨｂ部分における貫通孔内壁の表面凹凸の最大高さは、０．５μｍ以下である。

また、貫通孔内壁の表面凹凸１３ｃにおいて基準以上の電界集中がないように、表面凹凸１３ｃの山頂（または谷底）の包絡線を滑らかにするのが良い。例えば、このような必要に応じて、表面凹凸の山頂（または谷底）の包絡線の曲率直径を、表面粗さ成分の最大高さより小さくないようにする。そのために、必要に応じて、貫通孔の内壁１３aの平滑化加工を行う。

貫通孔の内壁の表面凹凸１３ｃは、貫通孔を加工すると同時に形成することができる。また、貫通孔を形成した後に、貫通孔の内壁に対して、表面加工して形成することもできる。また、貫通孔を形成した後に、貫通孔の内壁に密着性の良い物質を形成し、凹凸形状を形成することもできる。この場合、必要に応じて、貫通孔１３の内壁に絶縁膜、またはバリア層を形成してから、凹凸形状用物質に形成することが望ましい。また、貫通孔を形成した後に、貫通孔の内壁に密着性の良い物質を形成し、該物質を更に加工して形成することもできる。この場合でも、必要に応じて、貫通孔１３の内壁に絶縁膜、またはバリア層を形成してから、凹凸形状用物質に凹凸を形成することが望ましい。貫通孔の内壁の表面凹凸１３ｃを貫通孔の加工と同時に形成する場合、例えば、貫通孔の加工条件を必要に応じて変化させる。加工方法によって、変化させる加工条件が異なる。後述の第１の実施例の図３（Ｂ）の説明で少し詳しく説明する。

より具体的な例として、貫通孔内壁の表面凹凸１３ｃは、スキャロップ構造である。つまり、貫通孔の内壁のＨａ部分に、Ｈｂ部分より最大高さが大きいスキャロップ構造を形成する。このように形成した内壁の表面凹凸１３ｃは、図１（Ｄ）の素子３０を形成する工程において、素子のある基板の第一の面１ａ側において、貫通配線２の表面を強く拘束し、その端面の突出量を低減できる。一方、基板の第二の面１ｂ側において、貫通孔の内壁の表面凹凸はより小さくて、貫通配線の表面がより自由に動ける。そのため、貫通配線２の表面と貫通孔の内壁１３ａとの間の応力が有効に開放され、表面凹凸１３ｃを含む貫通孔の内壁１３ａの損傷を低減できる。上記のような内壁の表面凹凸１３ｃをもつ貫通孔を形成した第一の基板１は、貫通基板１ｓと呼ぶ。

次に、図１（Ｃ）のように、貫通基板１ｓの貫通孔１３（図１（Ｂ）参照）の内部に貫通配線２（２−１と２−２を含む）を形成する。貫通配線２は、導電性材料から構成される。貫通配線２は、例えば、Ｃｕの電解めっきと化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈｅｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）で形成する。電解めっき工程では、基板の第一の面とシード基板に形成されるシード膜とを接着用物質を介して貼り合わせ、貫通孔の底部にある接着用物質を除去することで露出したシード膜を起点に電解めっきにより貫通孔の内部に導電性材料を充填する。貫通配線２の側面は、貫通孔の内壁の表面凹凸１３ｃと嵌まり合うように形成される。貫通配線２の一方の端面２−１ａ、２−２ａは平坦化され、基板１の第一の面１ａとほぼ同じ高さになっている。また、貫通配線２の他方の端面２−１ｂ、２−２ｂも平坦化され、基板１の第二の面１ｂとほぼ同じ高さになっている。

次に、図１（Ｄ）のように、第一の基板１の第一の面１ａ上に、素子部３０を形成する。素子部３０は、電極（第一の電極４と第二の電極６を含む）部分と他の部分３５を含む。電極は、金属材料から構成される。第一の電極４は貫通配線の端面２−１ａ（図１（Ｃ）参照）と電気的に接続され、第二の電極６は貫通配線の端面２−２ａ（図１（Ｃ）参照）と電気的に接続される。素子部３０は、例えば、各種のＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈｅｎｉｃａｌ Ｓｙｓｔｅｍ）素子である。より具体的に、例えば、静電容量型トランスデューサ（ＣＭＵＴ：Ｃａｐａｃｉｔｉｖｅ Ｍｉｃｒｏｍａｃｈｉｎｅｄ Ｕｌｔｒａｓｏｎｉｃ Ｔｒａｎｓｄｕｃｅｒ）である。素子部３０の構造は、電子デバイスの仕様に合わせて設計される。例えば、素子部３０はＣＭＵＴであって、第一の電極４、第一の電極４と間隙を挟んで設けられた第二の電極６及び第二の電極６の上下に配設された絶縁膜で構成され振動可能に支持された振動膜を含む。素子の形成において、数百℃の加熱が必要な場合がある。昇降温によって、温度の変化量に比例して、貫通孔の内壁１３（図１（Ｂ）参照）に対する貫通配線２の相対的な動きが生じる。

素子３０のある基板の第一の面１ａ側のＨａ部分において、貫通孔の内壁の表面凹凸１３ｃ（図１（Ｂ）参照）がより大きくて、貫通配線２の表面がより強く拘束されている。一方、素子３０のない基板の第二の面１ｂ側のＨｂ部分において、貫通孔の内壁の表面凹凸がより小さくて、貫通配線２の表面がより自由である。よって、昇降温におる貫通配線２の相対的な動きは、素子３０のある第一の面１ａ側において小さく、素子３０のない第二の面１ｂ側に集中する。その結果、第一の面１ａ側の貫通配線の端面（２−１ａと２−２ａを含む。図１（Ｃ）参照）は第一の面１ａ側への突出量が小さく、素子を構成する薄膜（第一の電極４、第二の電極６、その他の部分３５を含む）は永久変形または破損される恐れが低減される。また、貫通配線の端面の近傍においても、素子を構成する薄膜の膜厚、及び膜応力の均一性が良い。一方、第二の面１ｂ側における貫通配線の端面（２−１ｂと２−２ｂを含む）の相対的な動きは大きいが、その表面にまだ薄膜が形成されていないので、問題がない。更に、貫通配線２と貫通孔の内壁１３ａとの間の応力が第二の面１ｂ側に開放されるので、第一の面１ａ側における貫通孔の内壁の表面凹凸１３ｃは破損される恐れが低減される。

次に、図１（Ｅ）のように、第一の基板の第二の面１ｂ側に電極パッド（１１と１２を含む）を形成する。電極パッド１１は貫通配線２の端面２−１ｂ（図１（Ｄ）参照）と接続され、電極パッド１２は貫通配線２の端面２−２ｂ（図１（Ｄ）参照）と接続される。電極パッド１１、１２は、金属を主材料によって構成される。例えば、電極パッド１１、１２は、密着層としたＴｉ薄膜とその上に形成されるＡｌ薄膜によって構成される。電極パッド１１、１２の形成方法として、例えば、金属のスパッタ成膜、フォトリソグラフィーを含むエッチングマスクの形成、及び金属のエッチングを含む方法がある。これらの工程では、基板の最高温度が１００℃程度で、昇降温による貫通孔の内壁１３ａ（図１（Ｂ）参照）に対する貫通配線２の相対的な動きが小さい。よって、電極パッド１１、１２を構成する金属薄膜の永久変形または破損が小さい。また、金属薄膜は比較的に高い展延性を持つので、電極パッド１１、１２の応力による永久変形または破損が更に低減できる。また、これらの工程の昇降温は、素子３０を構成する薄膜（第一の電極４、第二の電極６、その他の部分３５を含む）の永久変形または破損を引き起こす恐れも低い。また、これらの工程の昇降温は、第一の面１ａ側における貫通孔の内壁の表面凹凸１３ｃの破損を引き起こす恐れも小さい。

次に、図示しないが、図１（Ａ）〜（Ｅ）の工程によって作製された電子デバイス（素子部３０、貫通配線基板３及び電極パッド１１、１２を含む）を制御回路と接続する。接続は、電極パッド１１、１２を介して行う。接続の方法として、金属直接接合や、パンプ接合や、ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）圧着や、ワイヤボンディングなどの方法がある。

以上の作製方法を用いれば、図１（Ｅ）に示した電子デバイスを作製できる。この作製方法によれば、素子部を形成するための昇降温時、素子のある第一の面側の貫通配線の端面は突出量が低減され、その周辺で素子を構成する薄膜などが永久変形または破損になる恐れが低い。その結果、貫通配線の近傍においても、素子を構成する薄膜の膜厚、及び膜応力の均一性などが良い。また、貫通孔の内壁及びその上に形成された薄膜などが永久変形または破損になる恐れが低く、電子デバイスの電気的な信頼性が高まる。さらに、ビア・ファースト方式において、素子を形成するための昇降温時、貫通配線の相対的な動きは、素子のある第一の面側において小さく、素子のない第二の面側に集中する。これによって、通配線の付近に素子を配置しても、素子の不良品化や性能バラつきが低減できるので、素子の集積度が高まる。

（第２の実施形態）
図２を用いて、本発明の電子デバイスの構造の実施形態を説明する。図２は本実施形態を説明するための断面図である。１つの電子デバイスにおいて、複数の貫通配線、または複数の素子が形成されることが一般的であるが、図２では、簡潔にして見やすくするために、２つの貫通配線と１つの素子だけを示している。

図２のように、本実施形態の電子デバイスは、貫通配線基板３、素子部３０及び電極パッド１１、１２を含む。貫通配線基板３は、更に第一の基板１と、第一の基板１の第一の面１ａから第一の面１ａの反対側に位置する第二の面１ｂに到達する貫通孔１３と、貫通孔１３の内部を充填する導電性材料で構成された貫通配線２（２−１と２−２を含む）とを含む。第一の面側のＨａの部分における貫通孔の内壁の表面凹凸１３が、第二の面側のＨｂの部分における貫通孔の内壁の表面凹凸よりも大きい。素子部３０は、第一の電極４、第二の電極６及び他の部分３５を含む。素子部３０は、第一の基板１の第一の面１ａ側に形成される。素子部３０の第一の電極４は貫通配線２−１の端面２−１ａと電気的に接続され、第二の電極６は貫通配線２−２の端面２−２ａと電気的に接続されている。電極パッド１１、１２は、第一の基板１の第二の面１ｂ側に形成される。電極パッド１１は貫通配線２−１の端面２−１ｂと電気的に接続され、電極パッド１２は貫通配線２−２の端面２−２ｂと電気的に接続されている。更に、図示しないが、図２の電子デバイスに制御回路を接続してもよい。接続は、金属直接接合、パンプ接合、ＡＣＦ圧着、またはワイヤボンディングなどの方法のいずれかによって、電極パッド１１、１２を介して行われる。

第一の基板１は、電子デバイスの性能に合わせて選択する。第一の基板１は、ガラスのような絶縁材料の基板、またはＳｉのような半導体基板である。基板１の厚さは、例えば、１００μｍ〜１０００μｍである。電気的絶縁の必要性に応じて、第一の基板１の第一の面１ａと第一の面１ｂの表面、及び貫通配線２を納める貫通穴１３の内壁を含む第一の基板１の表面に、絶縁性膜を設けてもよい。

貫通孔１３は、第一の基板１の第一の面１ａから第二の面１ｂに到達し、第一の基板１を貫通する。貫通孔１３の個数、配置、及び開口の形状とサイズなどは、用途に応じて設計される。貫通孔１３の開口は、例えば、円形状であり、直径が２０μｍ〜１００μｍである。貫通孔１３の配置は、例えば、配列分布であり、横方向の周期が２００μｍで縦方向の周期が２ｍｍである。必要に応じて、貫通孔１３の内壁に絶縁膜やバリア層が形成されてもよい。第一の面１ａ側のＨａの部分における貫通孔１３の内壁（絶縁膜やバリア層がある場合、絶縁膜やバリア層を含む）の表面凹凸１３ｃが、第二の面１ｂ側のＨｂの部分における貫通孔の内壁の表面凹凸よりも大きい。Ｈａは、第一の面からの深さが、５０μｍ以下であることが望ましい。第一の基板１の厚さＨが２５０μｍ以下の場合、ＨａはＨの１／５を超えない（つまり、Ｈａ≦１／５Ｈ）ことが望ましい。貫通孔内壁の表面凹凸１３ｃは、表面うねり成分と表面粗さ成分のいずれか、または両方を含む。貫通孔内壁の表面凹凸１３ｃの表面うねり成分は、例えば、その周期（または平均間隔）が５μｍ以上で、その最大高さが２μｍ以上５０μｍ以下である。貫通孔内壁の表面凹凸の表面粗さ成分は、例えば、その周期（または平均間隔）が５μｍ以下で、その最大高さが０．１μｍ以上５μｍ以下である。また、表面凹凸１３ｃの山頂（または谷底）の包絡線が滑らかである。例えば、表面凹凸の山頂（または谷底）の包絡線の曲率直径は、表面粗さ成分の最大高さより小さくないようになっている。より具体的な例として、貫通孔内壁の表面凹凸１３ｃは、スキャロップ構造である。つまり、貫通孔の内壁のＨａ部分は、Ｈｂ部分より最大高さが大きいスキャロップ構造を有する。

貫通配線２は、導電性材料から構成される。例えば、貫通配線２は、金属を含む材料から構成される。望ましくは、貫通配線２は、Ｃｕを主材料とする（本明細書において、組成の大半を占めるという意味）伝導率の高い材料（ＣｕやＣｕ合金など）で形成される。

素子部３０は、例えば、各種のＭＥＭＳ素子である。より具体的に、例えば、ＣＭＵＴ、または圧電型トランスデューサである。素子部３０は、電子デバイスの仕様に合わせて設計される。例えば、素子部３０はＣＭＵＴであって、第一の電極４、第一の電極４と間隙を挟んで設けられた第二の電極６及び第二の電極６の上下に配設された絶縁膜で構成され振動可能に支持された振動膜を含む。素子部３０の電極（第一の電極４と第二の電極６を含む）は、金属材料から構成される。

電極パッド（１１と１２を含む）は、金属から構成される。例えば、電極パッド１１、１２は、密着層としたＴｉ薄膜とその上に形成されるＡｌ薄膜によって構成される。

本実施形態の電子デバイスの構造によれば、その素子を作製する工程において、昇降温による貫通配線付近の薄膜などの永久変形または破損が低減される。よって、貫通配線の付近に素子を配置でき、素子の集積度が高まる。また、貫通孔の内壁及びその上に形成された薄膜の品質が高く、電子デバイスの電気的な信頼性が高まる。

以下、より具体的な実施例を説明する。
（第１の実施例）
図３の断面図を用いて、本発明の電子デバイスの作製方法の第１の実施例を説明する。見やすくするため、図３でも２つの貫通配線及び１つの素子のみが示されている。

まず、図３（Ａ）のように、第一の基板１を用意する。第一の基板１として、Ｓｉ基板を用いる。第一の基板１は、第一の面１ａと第二の面１ｂを有し、この２つの面がミラー研磨され、表面粗さＲａ≦２ｎｍである。第一の基板１の抵抗率は約０．０１Ω・ｃｍである。第一の基板１の厚さＨは約３００μｍである。

次に、図３（Ｂ）のように、第一の基板１の第一の面１ａから第二の面１ｂに到達する貫通孔１３を形成する。貫通孔１３は、ほぼ円柱形状であり、第一の基板１の第一の面１ａと第二の面１ｂにおける開口の直径が約５０μｍである。貫通孔１３は、４００μｍの周期で第一の基板１の中で配列されている。貫通孔１３の加工は、ボッシュ（Ｂｏｓｃｈ）プロセスを採用したＳｉの深堀反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）技術を用いて行う。ＲＩＥの際、加工条件を調整することによって、第一の面１ａ側のＨａの部分における貫通孔の内壁に表面凹凸１３ｃとしてスキャロップ構造を形成する。ここで言う加工条件は、エッチングステップと保護膜形成ステップのそれぞれの時間、エッチング時のソースパワー、バイアスパワー等を含む。Ｈａは約１８μｍで、Ｈａの部分におけるスキャロップの平均間隔が約６μｍで、スキャロップの最大高さが約５μｍである。一方、第二の面１ｂ側のＨｂの部分における貫通孔の内壁のスキャロップは、最大高さが０．５μｍ以下になるようにする。ＲＩＥの後、貫通孔１３の内壁１３ａを平滑化し、スキャロップの山頂を含む貫通孔の内壁の尖っている部分を滑らかにする。平滑化は、Ｓｉからなる第一の基板１の表面の熱酸化と熱酸化膜の除去によって行われる。平滑化によって、図３（Ｃ）の絶縁膜１４の形成後、絶縁膜１４を含む貫通孔の内壁の表面凹凸１３ｃの山頂（または谷底）の包絡線の曲率直径が５μｍ以上になるようにする。

次に、図３（Ｃ）のように、第一の基板１の第一の面１ａと第二の面１ｂ、及び貫通孔１３の内壁１３ａ（図３（Ｂ）参照）を含む第一の基板１の表面上に、絶縁膜１４を形成する。絶縁膜１４として、厚さ約１μｍのＳｉの熱酸化膜を用いる。Ｓｉの熱酸化膜は、図３（Ｂ）で形成した貫通孔１３を有する第一の基板１を酸素雰囲気中で約１０００℃の加熱処理することによって形成される。上述した様に、絶縁膜１４を含む貫通孔の内壁の表面凹凸１３ｃの山頂（または谷底）の包絡線の曲率直径は５μｍ以上である。

次に、図３（Ｄ）のように、貫通配線２（２−１、２−２を含む）を貫通孔１３（図３（Ｃ）参照）の内部に形成する。貫通配線２の形成方法として、まず電解めっきによってＣｕを貫通孔１３（図３（Ｃ）参照）の内部に充填して、そして、ＣｕのＣＭＰによってＣｕの端面を平坦化する。平坦化後、基板の第一の面１ａ側において、貫通配線の端面２−１ａ、２−２ａは、第一の面１ａ側の熱酸化膜１４の表面とほぼ同じ高さになる。また、第二の面１ｂ側において、貫通配線の端面２−１ｂ、２−２ｂは、第二の面１ｂ側の熱酸化膜１４の表面とほぼ同じ高さになる。

次に、図３（Ｅ）のように、貫通基板１ｓの第一の面１ａ（第一の基板１の第一の面１ａと同じ面）上に、素子部３０を形成する。素子部３０は、電極（第一の電極４と第二の電極６を含む）部分と他の部分３５を含む。電極は、金属材料から構成される。第一の電極４は貫通配線の端面２−１ａ（図３（Ｄ）参照）と電気的に接続され、第二の電極６は貫通配線の端面２−２ａ（図３（Ｄ）参照）と電気的に接続される。素子部３０は、例えば、ＣＭＵＴである。素子部３０の形成工程において、最高基板温度は３００℃程度である。

次に、図３（Ｆ）のように、第二の面１ｂ側に、貫通配線２の端面（２−１ｂと２−２ｂを含む。図３（Ｅ）参照）と電気的に接続する電極パッド（１１と１２を含む）を形成する。電極パッド１１は貫通配線２の端面２−１ｂと接続され、電極パッド１２は貫通配線２の端面２−２ｂと接続される。電極パッド１１、１２は、５０ｎｍ厚のＴｉ薄膜とその上に形成される５００ｎｍ厚のＡｌ薄膜によって構成される。電極パッド１１、１２は、被覆性の良いスパッタ成膜で形成される。電極パッド１１、１２の形成工程において、最高基板温度は１００℃程度である。

次に、図示しないが、図３（Ａ）〜（Ｆ）の工程によって作製された電子デバイス（素子部３０、貫通基板１ｓ及び電極パッド１１、１２を含む）を制御回路と接続する。接続は、電極パッド１１、１２を介して行う。接続の方法として、ＡＣＦ圧着法を用いる。第１の実施例でも、第１の実施形態の作製方法と同様な効果が得られる。

（第２の実施例）
図４の断図面を用いて、本発明の電子デバイスに係わる第２の実施例を説明する。見やすくするため、図４でも２つの貫通配線及び１つの素子のみが示されている。

図４のように、本実施例の電子デバイスは、貫通配線基板３と素子部３０及び電極パッド１１、１２を含む。貫通配線基板３は、第一の基板１、その第一の面１ａから第二の面１ｂに到達する貫通孔１３、貫通孔の内壁を含む第一の基板１の表面上に形成された絶縁膜１４、貫通孔の内部を充填する導電性材料で構成された貫通配線２（２−１と２−２を含む）を含む。素子部３０は、第一の電極４、第二の電極６及び他の部分３５を含む。素子部３０は、第一の基板１の第一の面１ａ側に形成される。素子部３０の第一の電極４は貫通配線２−１の端面２−１ａと電気的に接続され、第二の電極６は貫通配線２−２の端面２−２ａと電気的に接続されている。電極パッド１１、１２は、第一の基板１の第二の面１ｂ側に形成される。電極パッド１１は貫通配線２−１の端面２−１ｂと電気的に接続され、電極パッド１２は貫通配線２−２の端面２−２ｂと電気的に接続されている。

第一の基板１は、Ｓｉ基板である。第一の基板１は、第一の面１ａと第二の面１ｂを有し、この２つの面がミラー研磨され、表面粗さＲａ≦２ｎｍである。第一の基板１の抵抗率は約０．０１Ω・ｃｍである。第一の基板１の厚さは約３００μｍである。貫通孔１３は、直径が５０μｍであり、横方向の周期が４００μｍで縦方向の周期が２ｍｍの配列で形成されている。貫通孔１３の内壁に、絶縁膜として、厚さ約１μｍのＳｉの熱酸化膜１４が形成されている。更に、第一の面１ａ側のＨａの部分における貫通孔の内壁に、表面凹凸１３ｃとしてスキャロップ構造が形成されている。Ｈａの全長は約１８μｍで、Ｈａの部分におけるスキャロップの平均間隔が約６μｍで、スキャロップの最大高さが約５μｍである。一方、第二の面１ｂ側のＨｂの部分における貫通孔の内壁のスキャロップは、最大高さが０．５μｍ以下である。熱酸化膜１４を含む貫通孔の内壁の表面凹凸１３ｃの山頂（または谷底）の包絡線の曲率直径は５μｍ以上である。貫通配線２は、Ｃｕを主材料として構成されている。

素子部３０は、ＣＭＵＴである。ＣＭＵＴは、第一の電極４、第一の電極４と間隙を挟んで設けられた第二の電極６及び第二の電極６の上下に配設された絶縁膜で構成され振動可能に支持された振動膜を含む。電極パッド（１１と１２を含む）は、５０ｎｍ厚のＴｉ薄膜とその上に形成される５００ｎｍ厚のＡｌ薄膜によって構成されている。更に、図示しないが、図４の電子デバイスに制御回路が接続されている。接続は、電極パッド１１、１２を介して、ＡＣＦ圧着法で実施されている。第２実施例でも、第２の実施形態の電子デバイスと同様な効果が得られる。

（第３の実施例）
図５の平面図と図６の断面図を用いて、本発明の電子デバイスの作製方法の第３の実施例を説明する。この実施例では、ビア・ファースト法で貫通配線基板上にＣＭＵＴを形成する作製方法の一例を説明する。

ＣＭＵＴは、振動膜の振動を用いて超音波などの音響波を送信、受信することができ、特に液中において優れた広帯域特性を容易に得ることができる静電容量型トランスデューサである。実用上、図５の平面図に示すように、１つのＣＭＵＴデバイスで、２次元アレイ状に配置される複数の振動膜（セルとも呼ぶ）３１を１つのエレメント３２とし、複数のエレメント３２を基板上に並べて素子部３０を構成して、所望の性能を実現している。各エレメント３２を独立に制御するためには、それぞれのエレメントに対応して配線部を形成する。作製工程の説明に用いる図６のセルの構造は、図５のＡ−Ｂ断面で示す如きものである。簡明のため、図６において、ＣＭＵＴの１つのセル（１つの振動膜）と１対の貫通配線のみが示されている。

本実施例のＣＭＵＴは、図６（Ｋ）に示すように、素子部３０は貫通配線基板３の第一の面１ａ上に形成され、電極パッド（１１、１２と２４を含む）は貫通配線基板３の第二の面１ｂ上に形成される。貫通配線２（２−１と２−２を含む）は貫通配線基板３の第一の面１ａ側で素子部３０と、貫通配線基板３の第二の面１ｂ側で電極パッド１１、１２とそれぞれ電気的に接続されている。素子部３０は、第一の電極４、第一の電極４と間隙５を挟んで設けられた第二の電極６及び第二の電極６の上下に配設された絶縁膜（７、８と１９を含む）で構成され振動可能な振動膜９を含むセルを有する。第一の電極４は、貫通配線２−１を介して、電極パッド１１と接続されている。第二の電極６は、貫通配線２−２を介して、電極パッド１２と接続されている。

まず、図６（Ａ）のように、貫通配線基板３を用意する。貫通配線基板３は、第１の実施例の図３（Ａ）〜（Ｆ）で説明した方法で作製する。第一の基板１は、Ｓｉ基板である。第一の基板１は、第一の面１ａと第二の面１ｂを有し、この２つの面がミラー研磨され、表面粗さＲａ≦２ｎｍである。第一の基板１の抵抗率は約０．０１Ω・ｃｍである。第一の基板１の厚さは約３００μｍである。貫通孔１３は、直径が５０μｍであり、横方向の周期が４００μｍで縦方向の周期が２ｍｍの配列で形成されている。貫通孔１３の内壁に、絶縁膜として、厚さ約１μｍのＳｉの熱酸化膜１４が形成されている。更に、第一の面１ａ側のＨａの部分における貫通孔の内壁に、表面凹凸１３ｃとしてスキャロップ構造が形成されている。Ｈａの全長は約１８μｍで、Ｈａの部分におけるスキャロップの平均間隔が約６μｍで、スキャロップの最大高さが約５μｍである。一方、第二の面１ｂ側のＨｂの部分における貫通孔の内壁のスキャロップは、最大高さが０．５μｍ以下である。熱酸化膜１４を含む貫通孔の内壁の表面凹凸１３ｃの山頂（または谷底）の包絡線の曲率直径は５μｍ以上である。

貫通孔１３の中に、Ｃｕを主材料とする貫通配線２（２−１と２−２を含む）を電解めっきによって形成する。貫通配線２の端面（２−１ａ、２−１ｂと２−２ａ、２−２ｂを含む）は、ＣＭＰによって平坦化されている。平坦化後、基板の第一の面１ａ側において、貫通配線の端面２−１ａ、２−２ａは、第一の面１ａ側の熱酸化膜１４の表面とほぼ同じ高さになる。また、第二の面１ｂ側において、貫通配線の端面２−１ｂ、２−２ｂは、第二の面１ｂ側の熱酸化膜１４の表面とほぼ同じ高さになる。貫通配線２は、ＣＭＵＴの１つのエレメント３２（図５参照）に対して２つ形成されている。

次に、図６（Ｂ）のように、第一の基板１の第一の面１ａ側に第一の電極４を形成する。第一の電極４は、振動膜９（図６（Ｋ）参照）を駆動するための電極の１つである。第一の電極４は、Ｓｉの熱酸化膜１４の上に形成されるので、第一の基板１と絶縁されている。第一の電極４は、セルの振動膜９の振動部分（図６（Ｋ）の間隙５に対応する部分）の下部に位置し、振動膜９の振動部分より周囲に延伸している。第一の電極４は、同じエレメント中の各セルに関して、導通するように形成されている。第一の電極４は、厚さが約１０ｎｍのＴｉ薄膜と厚さが約５０ｎｍのＷ薄膜を積層して構成される。第一の電極４は、金属の成膜、フォトリソグラフィーを含むエッチングマスクの形成及び金属のエッチングを含む方法によって形成される。

次に、図６（Ｃ）のように、絶縁膜１６のパターンを形成する。絶縁膜１６は、第一の電極４の表面を覆い、その役割の１つは第一の電極４の絶縁保護膜として働く。絶縁膜１６は、２００ｎｍ厚のＳｉ酸化物の薄膜である。Ｓｉ酸化物の薄膜は、約３００℃の基板温度でＣＶＤ法によって形成される。Ｓｉ酸化物の成膜後、絶縁膜１６に、開口１６ａ、１６ｂ、１６ｃを形成する。開口１６ａ、１６ｂ、１６ｃは、フォトリソグラフィーを含むエッチングマスク形成と反応性イオンエッチングを含むドライエッチングとを含む方法で形成される。

次に、図６（Ｄ）のように、犠牲層１７を形成する。犠牲層１７は、セルの間隙５を形成するためのもので、Ｃｒによって構成される。犠牲層１７の厚さと形状は、必要なＣＭＵＴ特性によって決まる。まず、２００ｎｍ厚のＣｒ膜を電子ビーム蒸着法で第一の基板１の第一の面１ａに形成する。そして、フォトリソグラフィーとウェットエッチングとを含む方法でＣｒ膜を所望の形状に加工する。犠牲層１７は、直径が約３０μｍ、高さが約２００ｎｍの円柱状構造を有し、図６（Ｈ）で形成されるエッチホール１８に繋がる。

次に、図６（Ｅ）のように、絶縁膜７を形成する。絶縁膜７は、図６（Ｆ）で形成される第二の電極６の下表面に接し、その役割の１つは第二の電極６の絶縁保護膜として働く。絶縁膜７は、４００ｎｍ厚のＳｉ窒化物である。Ｓｉ窒化物の薄膜は、約３００℃の基板温度でＰＥ−ＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によって成膜される。成膜時、成膜ガスの流量等を制御して、絶縁膜７となるＳｉ窒化物の膜が０．１ＧＰａ程度の引張り応力を有するようにする。

次に、図６（Ｆ）のように、第二の電極６を形成する。第二の電極６は、振動膜９（図６（Ｋ）参照）の上において第一の電極４と対向して形成され、振動膜９を駆動するための電極の１つである。第二の電極６は、１０ｎｍのＴｉ膜と１００ｎｍのＡｌＮｄ合金膜をこの順番に積層して形成される。第二の電極６は、金属のスパッタ成膜、フォトリソグラフィーを含むエッチングマスクの形成、及び金属のエッチングを含む方法によって形成される。第二の電極６は、ＣＭＵＴの製造が完成した時点で、０．４ＧＰａ以下の引張り応力を有するように成膜条件を調整する。第二の電極６は、同じエレメント中の各セルに関して、導通するように形成される。

次に、図６（Ｇ）のように、絶縁膜８を形成する。絶縁膜８は、第二の電極６の上表面を覆い、その役割の１つは第二の電極６の絶縁保護膜として働く。絶縁膜８は、絶縁膜７と同様な構成を持ち、絶縁膜７と同様な方法で形成される。

次に、図６（Ｈ）のように、エッチホール１８を形成して犠牲層１７を除去する。エッチホール１８は、フォトリソグラフィーと反応性イオンエッチングとを含む方法によって形成される。そして、エッチホール１８を介して、エッチング液の導入によってＣｒの犠牲層１７（図６（Ｇ）を参照）を除去する。これによって、犠牲層１７と同じ形状の間隙５が形成される。

次に、図６（Ｉ）のように、薄膜１９を形成する。薄膜１９は、エッチホール１８を封止すると共に、絶縁膜７、第二の電極６、及び絶縁膜８と共に、間隙５の上部で振動可能な振動膜９を構成する。薄膜１９は、８００ｎｍ厚のＳｉ窒化物である。薄膜１９は、絶縁膜７と同様、約３００℃の基板温度でＰＥ−ＣＶＤによって成膜される。このように形成された振動膜９は、全体で０．７ＧＰａ程度の引張り応力を有し、スティッキングあるいは座屈がなく、破壊しにくい構造になっている。また、振動膜９は、必要なＣＭＵＴ特性によって、その構成（材料、厚さ、応力を含む）が設計される。ここで記述した振動膜９の構成は、作製方法を説明するための一例に過ぎない。

次に、図６（Ｊ）のように、電気接続用のコンタクト穴２０、２１（２１ａと２１ｂを含む）、２２（２２ａと２２ｂを含む）を形成する。コンタクト穴２０は、第一の基板１の第二の面１ｂ側に形成され、第二の面１ｂを部分的に露出する開口である。コンタクト穴２１、２２は、第一の基板１の第一の面１ａ側に形成される。コンタクト穴２１ａは貫通配線２−２の端面２−２ａを部分的に露出する開口で、コンタクト穴２１ｂは第二の電極６の表面を部分的に露出する開口である。コンタクト穴２２ａは第一の電極４の表面を部分的に露出する開口で、コンタクト穴２２ｂは貫通配線２−１の端面２−１ａを部分的に露出する開口である。コンタクト穴２０の形成法として、フォトリソグラフィーを含むエッチングマスク形成とバッファードフッ酸（ＢＨＦ）によるＳｉの熱酸化物のエッチングとを含む方法を用いる。コンタクト穴２１、２２の形成法として、フォトリソグラフィーを含むエッチングマスク形成とＳｉ窒化物の反応性イオンエッチングとを含む方法を用いる。コンタクト穴２０、２１、２２の形状は、例えば、直径が１０μｍ程度の円柱状である。

次に、図６（Ｋ）のように、接続配線１０、２３、電極パッド１１、１２、２４を形成する。接続配線１０、２３は、第一の基板１の第一の面１ａ側に形成され、厚さが約１０ｎｍのＴｉ膜と厚さが約５００ｎｍのＡｌ膜をこの順に積層して構成される。接続配線１０は、コンタクト穴２１（２１ａと２１ｂを含む。図６（Ｊ）参照）を介して、第二の電極６と貫通配線２−２の端面２−２ａとを電気的に接続する。接続配線２３は、コンタクト穴２２（２２ａと２２ｂを含む。図６（Ｊ）参照）を介して、第一の電極４と貫通配線２−１の端面２−１ａとを電気的に接続する。電極パッド１１、１２、２４は、第一の基板１の第二の面１ｂ側に形成され、厚さが約５００ｎｍのＡｌ膜から構成される。電極パッド１１は、貫通配線２−１の端面２−１ｂと接続するように形成される。電極パッド１２は、貫通配線２−２の端面２−２ｂと接続するように形成される。その結果、第一の基板１の第一の面１ａ側にある第一の電極４は、貫通配線２−１を介して、第一の基板１の第二の面１ｂ側に引出されている。同様に、第一の基板１の第一の面１ａ側にある第二の電極６は、貫通配線２−２を介して、第一の基板１の第二の面１ｂ側に引出されている。電極パッド２４は、第一の基板１と接続するように形成される。

以上の絶縁膜７、８、１９の製造工程において、膜間密着性を向上するために、上層の膜を成膜する前に、下層膜の表面に対してプラズマ処理を施してもよい。このプラズマ処理によって、下層膜の表面が清浄化または活性化される。

次に、図示しないが、図６（Ａ）〜（Ｋ）で作製したＣＭＵＴを制御回路と接続する。接続は、電極パッド１１、１２、２４を介して行う。接続の方法として、ＡＣＦの圧着法を用いる。上述した作製方法によって製造されたＣＭＵＴは、１つのエレメント３２内において、各セルの第一の電極と第二の電極のうちの少なくとも一方が電気的に接続されている。駆動の際、バイアス電圧を第一の電極４に印加し、信号印加または信号取り出し電極として第二の電極６を用いる。電極パッド２４を介して第一の基板１を接地して、信号ノイズを低減することができる。以上の図６（Ａ）〜（Ｋ）の工程において、基板の最高温度は３００℃程度である。本実施例でも、上記作製方法の実施形態や実施例と同様の効果が得られる。

（第４の実施例）
第４の実施例において、第３の実施例で作製したＣＭＵＴの応用例を説明する。第３の実施例で作製したＣＭＵＴは、音響波を用いた超音波診断装置、超音波画像形成装置などの被検体情報取得装置で用いることができる。被検体からの音響波をＣＭＵＴで受信し、出力される電気信号を用いて、光吸収係数などの被検体の光学特性値を反映した被検体情報や音響インピーダンスの違いを反映した被検体情報などを取得することができる。

図７（ａ）は、光音響効果を利用した被検体情報取得装置の実施例を示したものである。光源２０１０から出射したパルス光は、レンズ、ミラー、光ファイバー等の光学部材２０１２を介して、被検体２０１４に照射される。被検体２０１４の内部にある光吸収体２０１６は、パルス光のエネルギーを吸収し、音響波である光音響波２０１８を発生する。プローブ（探触子）２０２２内の本発明の電気機械変換装置（ＣＭＵＴ）を含むデバイス２０２０は、光音響波２０１８を受信して電気信号に変換し、信号処理部２０２４に出力する。信号処理部２０２４は、入力された電気信号に対して、Ａ／Ｄ変換や増幅等の信号処理を行い、処理した信号をデータ処理部２０２６へ出力する。データ処理部２０２６は、入力された信号を用いて被検体情報（光吸収係数などの被検体の光学特性値を反映した特性情報）を画像データとして取得する。ここでは、信号処理部２０２４とデータ処理部２０２６を含めて、処理部という。表示部２０２８は、データ処理部２０２６から入力された画像データに基づいて、画像を表示する。以上のように、本例の被検体の情報取得装置は、本発明によるデバイスと、光源と、処理部と、を有する。そして、デバイスは、光源から発した光が被検体に照射されることにより発生する光音響波を受信して電気信号に変換し、処理部は、電気信号を用いて被検体の情報を取得する。

図７（ｂ）は、音響波の反射を利用した超音波エコー診断装置等の被検体情報取得装置を示したものである。プローブ（探触子）２１２２内の本発明の電気機械変換装置（ＣＭＵＴ）を含むデバイス２１２０から被検体２１１４へ送信された音響波は、反射体２１１６により反射される。デバイス２１２０は、反射された音響波（反射波）２１１８を受信して電気信号に変換し、信号処理部２１２４に出力する。信号処理部２１２４は、入力された電気信号に対して、Ａ／Ｄ変換や増幅等の信号処理を行い、処理した信号をデータ処理部２１２６へ出力する。データ処理部２１２６は、入力された信号を用いて被検体情報（音響インピーダンスの違いを反映した特性情報）を画像データとして取得する。ここでも、信号処理部２１２４とデータ処理部２１２６を含めて、処理部という。表示部２１２８は、データ処理部２１２６から入力された画像データに基づいて、画像を表示する。以上のように、本例の被検体の情報取得装置は、本発明のデバイスと、該デバイスが出力する電気信号を用いて被検体の情報を取得する処理部と、を有し、該デバイスは、被検体からの音響波を受信し、電気信号を出力する。

なお、プローブは、機械的に走査するものであっても、医師や技師等のユーザが被検体に対して移動させるもの（ハンドヘルド型）であってもよい。また、図７（ｂ）のように反射波を用いる装置の場合、音響波を送信するプローブは、受信するプローブと別に設けてもよい。さらに、図７（ａ）と図７（ｂ）の装置の機能の何れも兼ね備えた装置とし、被検体の光学特性値を反映した被検体情報と、音響インピーダンスの違いを反映した被検体情報との何れも取得するようにしてもよい。この場合、図７（ａ）のデバイス２０２０が光音響波の受信だけでなく、音響波の送信と反射波の受信を行うようにしてもよい。また、上記の如きＣＭＵＴを、外力の大きさを測定する測定装置などでも用いることができる。ここでは、外力を受けるＣＭＵＴからの電気信号を用いて、ＣＭＵＴの表面に印加された外力の大きさを測定する。

１・・基板（第一の基板）、１ａ・・基板の第一の面、１ｂ・・基板の第二の面、２・・導電性材料（貫通配線）、１３・・貫通孔、１３ｃ・・貫通孔の内壁の表面凹凸、３０・・素子部

Claims (23)

1. 貫通配線を有する基板に素子部を設けた電子デバイスの作製方法であって、
   基板の第一の面から該第一の面の反対側に位置する第二の面に到達する貫通孔を形成する工程と、
   前記貫通孔に導電性材料を充填して貫通配線を形成する工程と、
   前記第一の面側に素子部を形成する工程と、を有し、
   前記貫通孔を形成する工程において、前記第一の面側における前記貫通孔の内壁の表面凹凸が、前記第二の面側における前記貫通孔の内壁の表面凹凸よりも大きくなるようにすることを特徴とする電子デバイスの作製方法。
2. 貫通配線を有する基板の作製方法であって、
   基板の第一の面から該第一の面の反対側に位置する第二の面に到達する貫通孔を形成する工程と、
   前記貫通孔に導電性材料を充填して貫通配線を形成する工程と、を有し、
   前記貫通孔を形成する工程において、前記第一の面側における前記貫通孔の内壁の表面凹凸が、前記第二の面側における前記貫通孔の内壁の表面凹凸よりも大きくなるようにすることを特徴とする作製方法。
3. 前記貫通配線を形成する工程において、前記貫通孔に充填された前記導電性材料を研磨して貫通配線を形成することを特徴とする請求項１または２に記載の作製方法。
4. 前記貫通孔の内壁の表面凹凸は、周期の長い表面うねり成分と周期の短い表面粗さ成分のいずれか、またはその両方を含むことを特徴とする請求項１から３の何れか１項に記載の作製方法。
5. 前記貫通孔を形成する工程において、前記表面凹凸の表面うねり成分の周期が５μｍ以上であり、前記表面凹凸の表面粗さ成分の周期が５μｍ以下であるように前記表面凹凸を形成することを特徴とする請求項４に記載の作製方法。
6. 前記貫通孔を形成する工程において、前記貫通孔の内壁の表面凹凸の表面うねり成分の最大高さが２μｍ以上で５０μｍ以下の範囲にあり、前記貫通孔内壁の表面凹凸の表面粗さ成分の最大高さが０．１μｍ以上で５μｍ以下の範囲にある様に、前記貫通孔を形成することを特徴とする請求項４または５に記載の作製方法。
7. 前記貫通孔を形成する工程において、前記第一の面側における前記貫通孔の内壁の表面凹凸がより大きい部分が前記第一の面から前記表面凹凸の１周期以上で１０周期以下の範囲の深さを有する様に、前記貫通孔を形成することを特徴とする請求項１から６の何れか１項に記載の作製方法。
8. 前記貫通孔を形成する工程において、前記第一の面、前記第二の面、及び前記貫通孔の内壁を含む前記基板の表面に、絶縁膜を形成することを特徴とする請求項１から７の何れか１項に記載の作製方法。
9. 前記貫通孔を形成する工程において、前記貫通孔の内壁に、金属拡散を防止する拡散防止膜を形成することを特徴とする請求項１から８の何れか１項に記載の作製方法。
10. 前記貫通孔を形成する工程において、前記貫通孔の内壁に凹凸形状用物質を形成して前記表面凹凸を形成することを特徴とする請求項１から９の何れか１項に記載の作製方法。
11. 前記貫通孔を形成する工程において、前記貫通孔の内壁の前記表面凹凸を前記貫通孔の加工と同時に形成することを特徴とする請求項１から７の何れか１項に記載の作製方法。
12. 前記貫通孔を形成する工程において、前記貫通孔の内壁の平滑化加工を行うことを特徴とする請求項１から１１の何れか１項に記載の作製方法。
13. 前記貫通配線を形成する工程において、前記基板の前記第一の面とシード基板に形成されるシード膜とを接着用物質を介して貼り合わせ、前記貫通孔の底部にある前記接着用物質を除去することで露出した前記シード膜を起点に電解めっきにより前記貫通孔の内部に導電性材料を充填することを特徴とする請求項１から１２の何れか１項に記載の作製方法。
14. 前記貫通配線を形成する工程において、前記導電性材料は、Ｃｕを主材料とする導電性材料であることを特徴とする請求項１から１３の何れか１項に記載の作製方法。
15. 前記貫通配線を形成する工程において、前記貫通配線の一方の端面を平坦化して、前記基板の第一の面とほぼ同じ高さにし、前記貫通配線の他方の端面を平坦化して、前記基板の第二の面とほぼ同じ高さにすることを特徴とする請求項１から１４の何れか１項に記載の作製方法。
16. 前記貫通配線を形成する工程において、前記導電性材料の研磨を化学機械研磨により行うことを特徴とする請求項１から１５の何れか１項に記載の作製方法。
17. 前記第一の面側に素子部を形成する工程において、前記素子部は静電容量型トランスデューサであることを特徴とする請求項１から１６の何れか１項に記載の作製方法。
18. 貫通配線を有する基板上に素子部を設ける電子デバイスであって、
    前記基板の第一の面から該第一の面の反対側に位置する第二の面に到達する貫通孔と、
    前記貫通孔の内部を充填する導電性材料で形成された貫通配線と、
    前記第一の面側に設けられる素子部と、を有し、
    前記第一の面側における前記貫通孔の内壁の表面凹凸が、前記第二の面側における前記貫通孔の内壁の表面凹凸よりも大きいことを特徴とする電子デバイス。
19. 前記素子部は静電容量型トランスデューサまたは圧電型トランスデューサであることを特徴とする請求項１８に記載の電子デバイス。
20. 請求項１９に記載の電子デバイスと、該電子デバイスが出力する電気信号を用いて被検体の情報を取得する処理部と、を有し、
    前記電子デバイスは、前記被検体からの音響波を受信し、前記電気信号に変換することを特徴とする被検体情報取得装置。
21. 光源をさらに有し、
    前記電子デバイスは、前記光源から出射された光が被検体に照射されることにより発生する光音響波をも受信して電気信号に変換し、
    前記処理部は、前記電子デバイスからの前記電気信号を用いて被検体の情報を取得することを特徴とする請求項２０に記載の被検体情報取得装置。
22. 請求項１９に記載の電子デバイスと、光源と、該電子デバイスが出力する電気信号を用いて被検体の情報を取得する処理部と、を有し、
    前記電子デバイスは、前記光源から出射された光が被検体に照射されることにより発生する光音響波を受信して前記電気信号に変換することを特徴とする被検体情報取得装置。
23. 貫通配線を有する貫通配線基板であって、
    基板の第一の面から該第一の面の反対側に位置する第二の面に到達する貫通孔と、
    前記貫通孔の内部を充填する導電性材料で形成された貫通配線と、を有し、
    前記第一の面側における前記貫通孔の内壁の表面凹凸が、前記第二の面側における前記貫通孔の内壁の表面凹凸よりも大きいことを特徴とする貫通配線基板。

Images