JP2015213224A - 静電容量型トランスデューサの作製方法、及び静電容量型トランスデューサ - Google Patents

静電容量型トランスデューサの作製方法、及び静電容量型トランスデューサ Download PDF

Info

Publication number
JP2015213224A
JP2015213224A JP2014094922A JP2014094922A JP2015213224A JP 2015213224 A JP2015213224 A JP 2015213224A JP 2014094922 A JP2014094922 A JP 2014094922A JP 2014094922 A JP2014094922 A JP 2014094922A JP 2015213224 A JP2015213224 A JP 2015213224A
Authority
JP
Japan
Prior art keywords
electrode
forming
sacrificial layer
etching
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014094922A
Other languages
English (en)
Inventor
冨吉 俊夫
Toshio Tomiyoshi
俊夫 冨吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2014094922A priority Critical patent/JP2015213224A/ja
Publication of JP2015213224A publication Critical patent/JP2015213224A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Micromachines (AREA)
  • Ultra Sonic Daignosis Equipment (AREA)
  • Transducers For Ultrasonic Waves (AREA)

Abstract

【課題】貫通電極基板上に作製される静電容量型トランスデューサにおいて、犠牲層エッチングを用いた製造方法でも貫通電極に対する損傷が抑制される技術を提供する。
【解決手段】貫通電極3を有する基板1に、第1電極4に対してギャップ6を挟んで設けられた第2電極8を含む振動膜10を有するセル20を備える静電容量型トランスデューサの作製方法である。作製方法では、貫通電極を有する基板に第1電極を形成し、貫通電極と第1電極を保護する電極保護層5を形成し、電極保護層上に、貫通電極とはエッチング速度の異なる材料からなる犠牲層6aを形成し、犠牲層上に、振動膜の一部を構成する層を形成する。さらに、振動膜の一部を構成する層にエッチング孔11を形成して、犠牲層を、貫通電極に対するエッチング速度より犠牲層に対するエッチング速度が大きなエッチング液を用いてエッチングし、エッチング孔を封止する封止層12を形成する。
【選択図】図1

Description

本発明は、半導体プロセスなどを用いて作製される静電容量型トランスデューサの作製方法、静電容量型トランスデューサなどに関する。
超音波トランスデューサは、圧電材料を用いたものが使用されてきたが、近年では、半導体プロセスを用いて製造される静電容量型超音波トランスデューサ(CMUT:Capacitive Micromachined Ultrasonic Transducer)が開発されている。静電容量型超音波トランスデューサは、例えば、対向した2つの平行平板電極の一方を含む振動膜を振動可能にキャビティ構造に設け、電極間に電界を印加することで超音波の送信または受信を可能とするデバイスである。このような静電容量型超音波トランスデューサは広い周波数帯域などの優れた特性を持つため、超音波による医用の診断などに用いると従来よりも高精度な診断が可能となり、有望な技術として注目されている。
静電容量型トランスデューサでは、電極間に電界を印加することで得られる静電気力によって超音波振動を発生させ、超音波を受信する際は、超音波により振動膜が微小に変位することで電極間に静電容量変化が生じて信号が検出される。静電容量型トランスデューサは、このように機械エネルギーと電気エネルギーとを変換することができるデバイスである。この作製方法として、電極間のギャップを有したキャビティ構造を形成するために、キャビティとなる部分に犠牲層を形成し、その後この犠牲層をエッチングする犠牲層エッチング手法がある。特許文献1は、犠牲層エッチング手法として、犠牲層の電界エッチングの後に、犠牲層残渣を単なる浸漬エッチングで除去しようとする手法を開示している。
特開2011−259371号公報
他方、上記キャビティ構造を形成する基板として、貫通電極基板がしばしば用いられる。しかし、貫通電極を有する基板上に上記の如き犠牲層エッチング手法を用いてセルを形成する場合、貫通電極への影響が問題となることがある。本発明は、こうした貫通電極への影響を低減することができる技術を提供することを目的とする。
本発明の 貫通電極を有する基板の第1の面側に、第1電極と、該第1電極とギャップを挟んで設けられた第2電極を含み振動可能に支持された振動膜とを有するセルを備える静電容量型トランスデューサの作製方法は次の工程を有する。前記貫通電極を有する基板の前記第1の面側に前記第1電極を形成する工程。前記貫通電極と前記第1電極とを保護するための電極保護層を形成する工程。前記電極保護層の上に、前記貫通電極とはエッチング速度の異なる材料からなる犠牲層を形成する工程。前記犠牲層上に、前記振動膜の一部を構成するための層を形成する工程。前記振動膜の一部を構成するための層にエッチング孔を形成して、前記犠牲層を、前記貫通電極に対するエッチング速度より前記犠牲層に対するエッチング速度が大きなエッチング液を用いてエッチングする工程。前記エッチング孔を封止する封止層を形成する工程。
また、本発明の静電容量型トランスデューサは、貫通電極を有する基板の第1の面側に、第1電極と、該第1電極とギャップを挟んで設けられた第2電極を含み振動可能に支持された振動膜とを有するセルを備え、前記ギャップが犠牲層エッチング手法により形成された静電容量型トランスデューサである。そして、前記貫通電極と前記第1電極とを保護するための電極保護層が形成され、前記貫通電極が、銅、または銅を含む合金、または金、または金を含む合金で形成されている。
本発明によれば、貫通電極への損傷を抑制する犠牲層エッチング手法により貫通電極基板上にセルを形成することで、静電容量型トランスデューサを好適に作製することができる。
本発明の静電容量型トランスデューサの基本構成例を示す断面図。 実施例1の静電容量型トランスデューサの作製方法を説明する図。 実施例1の静電容量型トランスデューサの作製方法を説明する図。 貫通電極基板の作製過程における貫通電極の欠陥を説明する図。 静電容量型トランスデューサの例の上面図。 本発明の静電容量型トランスデューサを用いた被検体情報取得装置の説明図。
本発明では、貫通電極を有する基板の第1の面側(上面側)に、第1電極と、該第1電極とギャップを挟んで設けられた第2電極を含み振動可能に支持された振動膜とを有するセルを備える静電容量型トランスデューサの作製方法において、次の工程が行われる。前記貫通電極と前記第1電極とを保護するために形成された電極保護層の上に、前記貫通電極とはエッチング速度の異なる材料からなる犠牲層を形成する。そして、エッチング孔を介して、前記犠牲層を、前記貫通電極に対するエッチング速度より前記犠牲層に対するエッチング速度が大きなエッチング液を用いてエッチングする。貫通電極への損傷を抑制するために、貫通電極、犠牲層、エッチング液の材料などは適宜に選択される。前記エッチング液は、さらに、前記電極保護膜に対するエッチング速度より前記犠牲層に対するエッチング速度が大きくてもよい。また、前記エッチング液は、さらに、前記振動膜の一部を構成するための層に対するエッチング速度より前記犠牲層に対するエッチング速度が大きくてもよい。こうして、貫通電極基板上に作製される静電容量型トランスデューサにおいて、犠牲層エッチングを用いた製造方法でも貫通電極に対する損傷が抑制される。
本発明の一実施形態の静電容量型超音波トランスデューサ及びその作製方法について、基本構成を示す断面図を用いて説明する。
(実施例1)
図1は、本発明の実施例1に係わる静電容量型トランスデューサの断面図であり、説明を簡単にするために1つのセルのみを示している。図1には、貫通電極基板上に形成した静電容量型トランスデューサの一部が示され、振動膜を含む一つのセルの断面構造が示されている。
本実施例の静電容量型トランスデューサでは、基板1に貫通孔が形成され、基板1の表面および貫通孔内部に、次に述べる貫通電極3を電気的に切り離すための絶縁膜2が形成されている。貫通電極3は、基板1の対向する第1面(主面)と第2面(裏面)との間の貫通孔を埋めて形成されている。基板1の第1面側(主面側)には第1電極4が形成され、第1電極4を絶縁ないし保護するための電極保護膜5が形成されている。電極保護膜5は、作製工程において貫通電極3をも保護する。電極保護膜5の上には、キャビティ構造を形成するためのギャップ6と第1メンブレン7と第2電極8と第2メンブレン9が順次形成され、第1メンブレン7と第2電極8と第2メンブレン9とで振動膜10が構成されている。
これらによって一つのセルが構成され、上面図である図4に示すように、実際にはセル20が多数配置される。図1は、図4のAB断面における1つのセルを示す。図4に示す如く複数のセル20によりエレメント30が構成され、1つのエレメント30内では、第1電極4と第2電極8のうちの少なくとも一方が電気的に接続されている。作製工程において、振動膜10の一部にエッチング孔11が開けられ、このエッチング孔11を介して犠牲層エッチングが行われる。エッチング孔11は、封止層12を形成することによって塞がれる。図1の構成では封止層12はメンブレンの一部として全面に形成されているが、封止層12はエッチング孔11周辺のエリアに限定して形成されても構わない。
上記の如き静電容量型トランスデューサの動作原理について説明する。対向する第1電極と第2電極の両電極間に電界を印加することで得られる静電気力によって振動膜を10を振動させることで、超音波を発生する。超音波を受信する際は、超音波により振動膜10が微小に変位することで電極間の静電容量変化が生じて信号が検出される。対向する第1電極と第2電極を含む静電容量型トランスデューサの感度は、その電極間の間隔(ギャップ)の二乗に反比例する。より高感度な素子を作製するためには、ギャップを高精度に制御することが望ましく、振動膜とギャップを含めたキャビティ構造を精密に作製することが要求される。こうした狭ギャップを有したキャビティ構造を形成するために犠牲層エッチング手法がよく用いられる。また、高感度または高効率および小型化したデバイスを作製するためには、配線長を短くしたりセル配置を高密度化したりする必要があるために、静電容量型トランスデューサを形成する基板に貫通電極基板がしばしば用いられるのである。
図2−1と図2−2に本実施例の静電容量型トランスデューサの製法図を示す。まず、図2−1(a)の貫通孔が形成された基板1に絶縁膜2を形成する。基板1の厚さは100μmから1000μm程度であり、貫通孔の大きさは径10μmから300μm程度の穴が形成される。基板1の材料は、シリコンやガラスのような平滑性や耐熱性に優れた材料が選択される。例えばシリコン基板の場合、絶縁膜2に熱酸化膜などが一般的に用いられるが、作製法や材料としては、絶縁性や平滑性に優れている絶縁膜を形成できる成膜方法や材料であれば構わない。絶縁性の高いガラス等の誘電体基板を用いた場合、絶縁膜2を形成する必要はない。
次に図2−1(b)のように貫通電極3を形成する。貫通電極3は、低抵抗かつ貫通孔を十分に埋めることが可能な電極が望まれる。一般的には、電気抵抗が低く電解鍍金法などで容易に電極形成が可能な銅などが使われる。貫通電極3の端面を含む基板の表面は、CMP(Chemical Mechanical Polishing:化学機械的研磨)処理などを用いて平滑化される。特に基板面よりはみ出た貫通電極や異物を除去することが望まれる。静電容量型トランスデューサは精密なギャップ制御が重要である。そのため、主面側の基板面の面粗さはギャップ6の大きさ(厚さ)よりも十分に小さいことが望ましく、仮にギャップ6の厚さが200nm程度の場合、面粗さの最大値(Rmax)は20nm以下に平滑化することが望ましい。しかしながら貫通電極3に平滑化処理を行うと、図3に示すようにCMP特有の配線が過剰に研磨される「ディッシング」や絶縁膜が過剰に研磨される「エロージョン」と呼ばれる凹凸17がしばしば発生する。また、貫通電極3の成膜条件おける内部の欠陥やCMP処理時に巻き込む異物によって貫通電極が損傷を受けることでも発生する。このディッシングなどの凹凸の大きさは数μmオーダーとなり、制御することが容易ではない。このことについて詳述する。
図3において、基板と貫通電極ないし配線との間の隙間が、制御された膜厚以上の凹凸となる。つまり、この上に保護膜を形成したとしても、ピンホールのような凹み部分を十分に被覆することが難しいため、このピンホール部分からエッチング液が入り込むことを防止するのは容易ではない。貫通電極基板は、その貫通電極材料に抵抗の低い銅を主とした(本明細書において、組成の大半を占めるという意味)材料を用いるのがしばしばである。シリコン基板などにスルーホールを形成し銅の電極を埋め込み作製された基板は、基板と銅の貫通電極との間に上述したように凹凸が発生しやすい。これは、銅を埋め込んだ後で表面を平滑にするためのCMP工程でディッシングが発生しやすく、また基板との熱膨張係数差なども起因して凹凸が生じやすいからである。こうした構造において、貫通電極の絶縁や保護を行うために被覆性の高いプラズマCVDによる絶縁膜等の形成が行われる。しかし、ディッシングサイズが数μmオーダーの凹凸であるのに対して絶縁膜が数百nmオーダーの膜厚であることや高温処理が必要なため熱膨張係数差によって絶縁膜上にクラックが発生しやすいなど、完全に電極を保護することは難しい。よって、貫通電極基板上に静電容量型トランスデューサを作製する工程で犠牲層エッチングを行う場合、上記の如きピンホールのため貫通電極が損傷を受けてしまうことになりやすいのである。本実施例では、後述するように、貫通電極、第1電極、電極保護膜、犠牲層、エッチングの材料などを適宜に選択して、こうした困難を克服している。
次に図2−1(c)のように基板1の主面側に第1電極4を形成する。その際に、第1電極4は貫通電極3−1と接するように配置され、第1電極4上には電極保護膜5が形成される。ここでは、貫通電極3上にも電極保護膜5が形成される。基板1が絶縁性である場合、直接基板1の表面上に第1電極4を形成してもよい。こうして電極保護膜5は貫通電極3−2も同時に覆い、絶縁と保護を兼ねて形成される。また、第1電極4は、主面側の反対側において第2面側(裏面側)の電極パッド15と接続される。第1電極4に用いられる材料は、平滑性に優れ耐熱性の高い金属として、チタンやタングステンもしくはアルミニウム合金などが用いられる。第1電極4の膜厚は50nmから1000nm程度である。電極保護膜5は、被覆性の高い誘電体が用いられ、比較的に低温形成が可能なプラズマCVDによるシリコン酸化膜やシリコン窒化膜などを用いて形成される。
裏面側には、外部との間の電極取出しのためと貫通電極の保護のために複数の電極パッド15、16が成膜される。これらの電極パッドは、外部電界回路基板との接続を目的とした金属材料が用いられ、チタン、ニッケル、金などを組合せた電極が用いられる。貫通電極の保護のみの目的であれば、前述のプラズマCVDを用いた誘電体を形成しても構わない。
次に図2−1(d)のようにキャビティを形成するために犠牲層6aを形成する。ギャップの厚みを考慮して形成される犠牲層6aは、平滑性や耐熱性に優れ且つ犠牲層エッチングが容易な材料が望ましい。貫通電極3に用いられる材料として銅を主とした材料を用いた場合、犠牲層6aの材料にはチタン、またはタングステン、またはチタンおよび/またはタングステンの合金材料を用いる。チタンやタングステンのエッチングには過酸化水素水を主溶液としたエッチング液を用いる。そのため、貫通電極材料である銅とのエッチング速度の差が大きく(犠牲層に対するエッチング速度が銅に対するエッチング速度より大きい)、仮に貫通電極3を被覆した保護膜5にピンホールがあっても犠牲層エッチングで貫通電極は損傷を受けにくい。好ましいエッチング選択比は100以上である。さらにエッチング選択比が1000以上あれば、犠牲層エッチングによる貫通電極の損傷がほとんどないためより好ましい。
次に図2−1(e)のように、絶縁体層である第1メンブレン膜7および第2電極8を形成する。第2電極8は、導電性および耐熱性に優れた金属が好ましい。また応力制御が可能な金属膜が望ましく、チタン、モリブデン、アルミニウム合金などを用いる。第1メンブレン膜7としては、被覆性や応力制御に優れたプラズマCVDを用いたシリコン窒化膜などを形成する。第2電極8としては、チタン、アルミニウム合金、銅、モリブデンなどがスパッタ法や電子蒸着法を用いて形成される。さらに図2−1(f)のように第2メンブレン膜9が成膜される。第2メンブレン膜9は、第1メンブレン膜7と同様にシリコン窒化膜などを形成することが望ましい。こうして、第1メンブレン7と第2電極8と第2メンブレン9とで構成される振動膜10が形成され、第2メンブレン膜9によって、応力緩和の効果と第2電極8の保護膜としての機能が果たされる。
次に図2−2(g)のように振動膜10の一部にエッチング孔11が形成される。エッチング孔11は犠牲層6a上にドライエッチング手法などを用いて形成される。その後、犠牲層6aとしてチタンまたはタングステンの合金を用いた場合、摂氏40度程度またはそれ以上に加熱した過酸化水素水を主とした溶剤を用いて浸漬エッチングを行うことにより犠牲層6aが除去される。その後、十分に純水でリンスを行った後、IPA(イソプロピルアルコール)とHFE(ハイドロフルオロエーテル)処理を行うことによって狭ギャップを有したキャビティないしギャップ6を乾燥させる。犠牲層エッチング工程において図2−1(c)から(f)の工程のように第1電極4及び第2電極8を保護することで、浸漬エッチングを用いた長時間エッチングでも、電極に損傷を与えることがほとんどない。
次に図2−2(h)のように封止層12を形成することによって、エッチング孔11を塞ぐことができる。封止層12は、封止箇所にエリアを限定して形成してもよいし、メンブレンの一部として全面的に形成されても構わない。
次に図2−2(i)のように貫通電極3−2の主面側と第2電極8上の一部にコンタクトホール(接続孔)13を形成する。エッチング孔11の形成と同様にドライエッチング手法を用いて形成される。次に図2−2(j)のように電極配線14によって第2電極8と貫通電極3−2が接続され、裏面側の電極パッド16に接続される。
貫通電極3に銅を主とした電極材料を用いた場合、犠牲層6aはチタンやタングステンまたはそれらの合金を用いることによって、犠牲層と貫通電極間のエッチング速度の差が上述したように大きい。従って、ディッシングによって保護層では保護しきれない貫通電極であっても、犠牲層エッチング時に損傷がほとんどない貫通電極を有した静電容量型トランスデューサの作製が可能となる。
以上のように、本実施例の静電容量型トランスデューサの製造方法によれば、低抵抗配線材料を用いた貫通電極基板上に、貫通電極への損傷を抑制することができる犠牲層エッチング手法を用いて静電容量型トランスデューサを形成ができる。よって、RC遅延や寄生容量の低減または高密度化実装を可能とし、歩留まりの高いデバイスの作製が可能となる。
(実施例2)
実施例2を説明する。実施例2では、図2−1(b)の工程において貫通電極として銅または銅を主とした合金材料を使用する。その形成方法は電解鍍金法が望ましい。また図2−1(d)の犠牲層6aとしては、平滑性や耐熱性の優れた金属、例えばチタン、またはアルミニウム、またはチタンとアルミニウムの少なくとも一方を主にした合金を形成する。また図2−2(g)の工程では、エッチング孔11を形成した後、犠牲層エッチング液に希弗化水素酸を用いて犠牲層6aを除去する。エッチング液の希弗化水素酸の濃度は5%以下となるようにするのが望ましい。エッチング液を希弗化水素酸とすることで、貫通電極3の損傷をさらに低減でき、常温でエッチングが可能となり容易に犠牲層を除去することができる。犠牲層エッチング後は、実施例1と同様に乾燥工程を行った後、封止層12の形成を行う。その後、コンタクト形成および配線を施すことによって貫通電極を有した静電容量型トランスデューサの作製が可能となる。
(実施例3)
実施例3を説明する。実施例3では、図2−1(b)の工程において貫通電極として金または金を主とした合金材料を使用する。その形成方法は電解鍍金法が望ましい。また図2−1(d)の犠牲層としては、平滑性や耐熱性の優れたものが望ましく、さらに常温で容易にエッチング除去可能な金属が望ましい。例えばクロム、またはアルミニウム合金、またはチタン、またはモリブデンなどを形成する。犠牲層6aにクロムを用いた場合、硝酸第2セリウムアンモニウムと硝酸および/または過塩素酸を混合した溶液をエッチング液に用いて犠牲層エッチングを行う。また、犠牲層6aにモリブデンを選んだ場合は、塩酸を犠牲層エッチング液に用いることで簡単に犠牲層を除去可能である。犠牲層6aの形成方法は蒸着やスパッタ法などを用いることができる。
貫通電極に用いた金は優れた耐蝕性を有するため、犠牲層エッチング時に犠牲層材料の選択の幅を広げ、多様な犠牲層材料を選ぶことができる。また、金のヤング率が小さいことから、貫通孔における基板と金の貫通電極との間に発生する応力を緩和できる。実施例1と同様に、犠牲層エッチング後は乾燥工程を行った後、封止層12の形成を行う。そして、コンタクト形成と配線を施すことによって貫通電極を有した静電容量型トランスデューサの作製が可能となる。
(実施例4)
上記実施例で説明した装置は、音響波を用いた超音波診断装置、超音波画像形成装置などの被検体情報取得装置に適用することができる。被検体からの音響波を静電容量型トランスデューサで受信し、出力される電気信号を用い、光吸収係数などの被検体の光学特性値を反映した被検体情報や音響インピーダンスの違いを反映した被検体情報などを取得することができる。
図5(a)は、光音響効果を利用した被検体情報取得装置を示したものである。光源2010から発生したパルス光は、レンズ、ミラー、光ファイバー等の光学部材2012を介して、被検体2014に照射される。被検体2014の内部にある光吸収体2016は、パルス光のエネルギーを吸収し、音響波である光音響波2018を発生する。プローブ2022内の静電容量型トランスデューサ2020は、光音響波2018を受信して電気信号に変換し、信号処理部2024に出力する。信号処理部2024は、入力された電気信号に対して、A/D変換や増幅等の信号処理を行い、データ処理部2026へ出力する。データ処理部2026は、入力された信号を用いて被検体情報(光吸収係数などの被検体の光学特性値を反映した特性情報)を画像データとして取得する。なお、ここでは、信号処理部2024とデータ処理部2026を含めて、処理部という。画像表示部2028は、画像情報生成部を含むデータ処理部2026から入力された画像情報に基づいて、画像を表示する。本実施例では、静電容量型トランスデューサは、前光源からの光が被検体に照射されることにより発生する光音響波を受信して電気信号に変換する。
図5(b)は、音響波の反射を利用した超音波エコー診断装置等の被検体情報取得装置を示したものである。プローブ2122内の静電容量型トランスデューサ2120から被検体2114へ送信された音響波は、反射体2116により反射される。静電容量型トランスデューサ2120は、反射された音響波2118(反射波)を受信して電気信号に変換し、信号処理部2124に出力する。信号処理部2124は、入力された電気信号に対して、A/D変換や増幅等の信号処理を行い、データ処理部2126へ出力する。データ処理部2126は、入力された信号を用いて被検体情報(音響インピーダンスの違いを反映した特性情報)を画像データとして取得する。なお、ここでも、信号処理部2124とデータ処理部2126を含めて、処理部という。表示部2128は、データ処理部2126から入力された画像データに基づいて、画像を表示する。
なお、プローブは、機械的に走査するものであっても、医師や技師等のユーザが被検体に対して移動させるもの(ハンドヘルド型)であってもよい。また、図5(b)のように反射波を用いる装置の場合、音響波を送信するプローブは受信するプローブと別に設けても良い。さらに、図5(a)と図5(b)の装置の機能をどちらも兼ね備えた装置とし、被検体の光学特性値を反映した被検体情報と、音響インピーダンスの違いを反映した被検体情報とをどちらも取得するようにしてもよい。この場合、図5(a)の静電容量型トランスデューサ2020が光音響波の受信だけでなく、音響波の送信と反射波の受信を行うようにしてもよい。
1・・基板、3・・貫通電極、4・・第1電極、5・・電極保護膜、6・・ギャップ(キャビティ)、6a・・犠牲層、7・・第1メンブレン(振動膜の一部を構成するための層)、8・・第2電極、10・・振動膜、11・・エッチング孔、12・・封止層、20・・セル

Claims (14)

  1. 貫通電極を有する基板の第1の面側に、第1電極と、該第1電極とギャップを挟んで設けられた第2電極を含み振動可能に支持された振動膜とを有するセルを備える静電容量型トランスデューサの作製方法であって、
    前記貫通電極を有する基板の前記第1の面側に前記第1電極を形成する工程と、
    前記貫通電極と前記第1電極とを保護するための電極保護層を形成する工程と、
    前記電極保護層の上に、前記貫通電極とはエッチング速度の異なる材料からなる犠牲層を形成する工程と、
    前記犠牲層の上に、前記振動膜の一部を構成するための層を形成する工程と、
    前記振動膜の一部を構成するための層にエッチング孔を形成して、前記犠牲層を、前記貫通電極に対するエッチング速度より前記犠牲層に対するエッチング速度が大きなエッチング液を用いてエッチングする工程と、
    前記エッチング孔を封止する封止層を形成する工程と、
    を有することを特徴とする作製方法。
  2. 前記エッチング液は、前記電極保護膜に対するエッチング速度より前記犠牲層に対するエッチング速度が大きいことを特徴とする請求項1に記載の作製方法。
  3. 前記エッチング液は、前記振動膜の一部を構成するための層に対するエッチング速度より前記犠牲層に対するエッチング速度が大きいことを特徴とする請求項1または2に記載の作製方法。
  4. 前記第2の電極を形成する工程と、接続孔を形成して前記第2の電極と前記貫通電極とを電気的に接続する電極配線を形成する工程を有することを特徴とする請求項1から3の何れかに記載の作製方法。
  5. 前記貫通電極は銅または銅を含む合金を用いて形成され、前記犠牲層はチタン、またはタングステン、またはチタンとタングステンの少なくとも一方を含む合金を用いて形成され、前記エッチング液は過酸化水素水を含むことを特徴とする請求項1から4の何れかに記載の作製方法。
  6. 前記貫通電極は銅または銅を含む合金を用いて形成され、前記犠牲層はチタン、またはアルミニウム、またはチタンとアルミニウムの少なくとも一方を含む合金を用いて形成され、前記エッチング液は希弗化水素酸を含むことを特徴とする請求項1から4の何れかに記載の作製方法。
  7. 前記貫通電極は金または金を含む合金を用いて形成されることを特徴とする請求項1から4の何れかに記載の作製方法。
  8. 前記エッチング液は、硝酸第2セリウムアンモニウムと硝酸および/または過塩素酸を混合した溶液、または塩酸であることを特徴とする請求項7に記載の作製方法。
  9. 前記犠牲層はチタン、またはアルミニウム、またはモリブデン、またはクロム、またはこれらのうちの少なくとも1つを含む合金を用いて形成されることを特徴とする請求項1から4、7、及び8の何れかに記載の作製方法。
  10. 前記振動膜の一部を構成するための層は絶縁体層を含むことを特徴とする請求項1から9の何れかに記載の作製方法。
  11. 貫通電極を有する基板の第1の面側に、第1電極と、該第1電極とギャップを挟んで設けられた第2電極を含み振動可能に支持された振動膜とを有するセルを備え、前記ギャップが犠牲層エッチング手法により形成された静電容量型トランスデューサであって、
    前記貫通電極と前記第1電極とを保護するための電極保護層が形成され、
    前記貫通電極が、銅、または銅を含む合金、または金、または金を含む合金で形成されていることを特徴とする静電容量型トランスデューサ。
  12. 請求項11に記載の静電容量型トランスデューサと、処理部と、を有し、
    前記静電容量型トランスデューサは、被検体からの音響波を受信して電気信号に変換し、
    前記処理部は、前記電気信号を用いて被検体の情報を取得することを特徴とする被検体情報取得装置。
  13. 光源をさらに有し、
    前記静電容量型トランスデューサは、前記光源からの光が被検体に照射されることにより発生する光音響波を受信して電気信号に変換することを特徴とする請求項12に記載の被検体情報取得装置。
  14. 前記処理部が、画像情報の信号を生成する画像情報生成部であり、前記画像情報の信号に基づき画像を表示する画像表示部を備える超音波画像形成装置として構成されていることを特徴とする請求項12または13に記載の被検体情報取得装置。
JP2014094922A 2014-05-02 2014-05-02 静電容量型トランスデューサの作製方法、及び静電容量型トランスデューサ Pending JP2015213224A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014094922A JP2015213224A (ja) 2014-05-02 2014-05-02 静電容量型トランスデューサの作製方法、及び静電容量型トランスデューサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014094922A JP2015213224A (ja) 2014-05-02 2014-05-02 静電容量型トランスデューサの作製方法、及び静電容量型トランスデューサ

Publications (1)

Publication Number Publication Date
JP2015213224A true JP2015213224A (ja) 2015-11-26

Family

ID=54697277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014094922A Pending JP2015213224A (ja) 2014-05-02 2014-05-02 静電容量型トランスデューサの作製方法、及び静電容量型トランスデューサ

Country Status (1)

Country Link
JP (1) JP2015213224A (ja)

Similar Documents

Publication Publication Date Title
KR101954102B1 (ko) 정전용량형 트랜스듀서, 정전용량형 트랜스듀서 제조 방법 및 피검체 정보취득장치
US10090780B2 (en) Device with electrode connected to through wire, and method for manufacturing the same
JP6071285B2 (ja) 静電容量型トランスデューサ
US10293374B2 (en) Capacitive transducer and method of manufacturing same
JP6478902B2 (ja) 貫通配線基板の製造方法、及び電子デバイスの製造方法
US10101303B2 (en) Capacitive micromachined ultrasonic transducer and test object information acquiring apparatus including capacitive micromachined ultrasonic transducer
JP6235902B2 (ja) 静電容量型トランスデューサ及びその製造方法
JP6548566B2 (ja) 貫通配線基板の作製方法、及び電子デバイスの作製方法
JP2016122759A (ja) 貫通配線を有する電子デバイスの作製方法
US10189049B2 (en) Capacitive transducer and method of manufacturing same
JP5901566B2 (ja) トランスデューサ、トランスデューサの製造方法、及び被検体情報取得装置
JP2014017564A (ja) 静電容量型トランスデューサ
JP2015213224A (ja) 静電容量型トランスデューサの作製方法、及び静電容量型トランスデューサ
US10371569B2 (en) Electrostatic capacitance type transducer
JP2016103550A (ja) 電子デバイス、およびその作製方法
JP2020018469A (ja) 静電容量型トランスデューサ、及びそれを用いた超音波プローブ
US9752924B2 (en) Capacitance type transducer and method of manufacturing the same
JP6395390B2 (ja) 静電容量型トランスデューサおよびその製造方法
JP6395391B2 (ja) 静電容量型トランスデューサおよびその製造方法
JP2015186157A (ja) 静電容量型トランスデューサ