JP2015186157A - 静電容量型トランスデューサ - Google Patents

静電容量型トランスデューサ Download PDF

Info

Publication number
JP2015186157A
JP2015186157A JP2014062823A JP2014062823A JP2015186157A JP 2015186157 A JP2015186157 A JP 2015186157A JP 2014062823 A JP2014062823 A JP 2014062823A JP 2014062823 A JP2014062823 A JP 2014062823A JP 2015186157 A JP2015186157 A JP 2015186157A
Authority
JP
Japan
Prior art keywords
electrode
sacrificial layer
wiring
gap
capacitive transducer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014062823A
Other languages
English (en)
Inventor
義大 長谷川
Yoshihiro Hasegawa
義大 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2014062823A priority Critical patent/JP2015186157A/ja
Publication of JP2015186157A publication Critical patent/JP2015186157A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Ultra Sonic Daignosis Equipment (AREA)
  • Transducers For Ultrasonic Waves (AREA)

Abstract

【課題】静電容量型トランスデューサのセル間の配線の段差を低減し、性能を向上させることができる静電容量型トランスデューサ、その製造方法などを提供する。【解決手段】静電容量型トランスデューサは、第一の電極3と間隙9を挟んで設けられた第二の電極6を含む振動膜8が振動可能に支持された構造をもつセル11を複数有し、間隙9は、犠牲層10を除去することで形成されている。隣り合ったセルにおいて、第二の電極は互いに配線15で電気的に接続されている。第二の電極と、第二の電極間の配線と、は、第一の電極が形成された面から同じ高さの位置に形成されている。例えば、第二の電極間の配線と、第一の電極が形成された面と、の間には間隙または構造物17が設けられている。【選択図】図1

Description

本発明は、超音波変換素子などとして用いられる静電容量型トランスデューサ、その製造方法などに関する。
近年、微細加工技術の発展に伴い、マイクロメータオーダの精度で加工された様々な微小機械素子が実現されている。このような技術を用いて、静電容量型トランスデューサ(CMUT:Capasitive−Micromachined−Ultrasonic−Transducer)の開発が盛んとなっている。CMUTは、軽量の振動膜を振動させて超音波を送信、受信する超音波デバイスであり、液中および空気中でも優れた広帯域特性を持つものが容易に得られる。従って、CMUTを医療用途として利用すると、従来から使用されている圧電素子からなる超音波デバイスよりも、高精度な診断が可能となるため、その代替品として注目を集めている。
静電容量型トランスデューサは、セルからなり、セルが多数集まってエレメントを形成している。セルは、例えば、シリコンなどの基板上に配置された第一の電極と、該電極と対向して配置された第二の電極と、第一及び第二の電極の間に形成される間隙(キャビティ)と、第二の電極とメンブレンを含み間隙上に形成された振動膜で構成される構造を有する。エレメント内で隣り合ったセルは、前記第二の電極を繋ぐ配線で接続されている。また、前記メンブレンは間隙部を封止する構造を有する。静電容量型トランスデューサの作製方法の一つとして、シリコンなどの基板上に材料を積層させて形成する。キャビティ構造は、予め間隙となる部分に犠牲層材料を堆積させ、振動膜の一部に設けた開口部(エッチングホール)から犠牲層をエッチングにより除去することで形成する。静電容量型トランスデューサは、水中や油中などの溶媒中で使用するため、上記工程後に、間隙を形成するために設けたエッチングホール部に膜を堆積させてエッチングホールを封止する。
静電容量型トランスデューサは、第一の電極と第二の電極間に与えた電位差で生じる静電引力によって振動膜を駆動させ、振動膜が変位することで超音波を送信することができる。このとき、送信する音圧を大きくするためには、一般には振動膜の振動変位量を大きくする必要がある。振動膜の振動変位量を大きくするためには、間隙を高くし(基板面に垂直方向の長さで、厚いと言う場合もある)、振動膜が間隙下部に衝突しない振動可能範囲を大きくする必要がある。一方、図6に示すようなシリコン基板1上に材料を堆積させて形成する静電容量型トランスデューサでは、間隙9及び振動膜の外部に設けたエッチングホール13とエッチング流路14となる部分に予め犠牲層材料を堆積させる。そして、その上に振動膜5、6となる材料を堆積した後、犠牲層を除去することで間隙9を形成する。一般に、振動膜部の犠牲層をエッチング流路を通じて振動膜外部のエッチングホールから除去して間隙を形成する場合、振動膜の径は犠牲層のパターニング精度で決めることができる。そのため、セル間の径のばらつきが小さい静電容量型トランスデューサを形成できる。
しかしこのとき、間隙9のある部分と無い部分では、振動膜材料のシリコン基板上からの高さが異なるため、セル11の端部では、犠牲層と同じ高さの段差が生じる。ここで、セル間の第二の電極6はこの段差を跨いで形成される。第二の電極は、蒸着やスパッタリングなどの方法で金属薄膜を堆積することで形成する。一般に、蒸着やスパッタリングで膜を形成すると、段差部など、蒸着源やスパッタ源に対して影となる部分ではステップカバレッジが低下し、膜厚が薄くなってしまう。ステップカバレッジは段差部の高さが高くなるほど低下する。送信音圧を大きくするために間隙9を高くすると、第二の電極6は段差部でカバレッジが低下し、接続信頼性が低下する。また、段差部でカバレッジが低下して膜厚が薄くなるとセル間の配線の電気抵抗が増大する。
一つのセルでの電気信号は、エレメント内のセル間を跨ぐ第二の電極を通じて入出力される。そのとき、セル間の配線抵抗Rと各セルの静電容量Cによって、セル間の電気信号の遅延が発生する。一般に、静電容量型トランスデューサは、一つのエレメントの信号を各セルの信号の重ね合わせとして入出力するため、周波数が高い超音波を扱う領域では、この配線抵抗Rによる遅延量は無視できないものになる。またその影響は、配線抵抗Rが増大するほど(すなわち段差部が大きくなるほど)大きくなる。更には、エレメントのサイズが大きく、一つのエレメント内のセル数が多くなるほど、影響が大きくなる。
特許文献1に記載の静電容量型トランスデューサでは、シリコン基板と振動膜となるシリコン窒化膜の間に挟まれた犠牲層となる酸化膜を、セルの振動膜中央に形成したエッチングホールからエッチングすることで間隙を形成している。このような工程で作製することで、セル間の犠牲層による段差をなくすことが可能であるが、セル径は、エッチングホールからのエッチング時間によって決まるため、デバイス内でのセル径のばらつきが大きくなり易い。
米国特許5,894,452号
以上の様に、犠牲層を除去して形成する静電容量型トランスデューサのセル間には犠牲層厚さと同じ高さの段差が形成され易い。その段差部を第二の電極が乗り越えるとき、段差部ではカバレッジが低下し、接続信頼性が低下することがある。また、セル間の配線抵抗が増加し、性能の劣化が起こることがある。
上記課題に鑑み、第一の電極と間隙を挟んで設けられた第二の電極を含む振動膜が振動可能に支持された構造をもつセルを複数有し、前記間隙は、犠牲層を除去することで形成された本発明の静電容量型トランスデューサは、次の構成を有する。隣り合った前記セルにおいて、前記第二の電極は互いに配線で電気的に接続されており、前記第二の電極と、前記第二の電極間の前記配線と、は、前記第一の電極が形成された面から同じ高さの位置に形成されている。また、他の本発明の静電容量型トランスデューサは、隣り合った前記セルにおいて、前記第二の電極は互いに配線で電気的に接続されており、前記第二の電極間の配線と、前記第一の電極が形成された面と、の間には間隙が設けられている。
また上記課題に鑑み、第一の電極と対向して間隙を挟んで設けられた第二の電極を含む振動膜が振動可能に支持された構造をもつセルを複数有し、隣り合った前記セルの第二の電極が互いに配線で電気的に接続されている静電容量型トランスデューサの本発明の製造方法は次の工程を有する。前記第一の電極を形成する工程。前記第一の電極の上に犠牲層を形成する工程。前記犠牲層の上に前記第二の電極を形成する工程。前記配線を形成する工程。前記犠牲層を除去して、前記第一の電極と対向して間隙を挟んで設けられた前記第二の電極を含む振動膜を形成する工程。そして、前記犠牲層を形成する工程において、前記配線が形成される部分の下の領域にも、前記振動膜が形成される部分の下の領域の犠牲層と同じ厚さの犠牲層を形成し、前記配線を形成する工程において、前記第二の電極と同じ高さの位置に前記配線を形成する。また、他の本発明の製造方法は、前記犠牲層を形成する工程において、前記配線が形成される部分の下の領域に、前記振動膜が形成される部分の下の領域の犠牲層と同じ厚さの構造物を形成し、前記配線を形成する工程において、前記第二の電極と同じ高さの位置に前記配線を形成する。
本発明によれば、セル間の第二の電極を連結する配線の下部に間隙ないしは構造物を配置することで、セル間の段差を相対的に小さくすることができる。
本発明の静電容量型トランスデューサの一例を示す図。 本発明の静電容量型トランスデューサの他の例を示す図。 本発明の静電容量型トランスデューサの作製方法の一例を説明する図。 本発明の静電容量型トランスデューサの作製方法の一例を説明する図。 本発明の静電容量型トランスデューサの作製方法の一例を説明する図。 本発明の静電容量型トランスデューサの作製方法の一例を説明する図。 本発明の静電容量型トランスデューサの作製方法の他の例を説明する図。 本発明の静電容量型トランスデューサの作製方法の他の例を説明する図。 本発明の静電容量型トランスデューサの作製方法の他の例を説明する図。 本発明の静電容量型トランスデューサの作製方法の他の例を説明する図。 本発明の被検体情報取得装置の実施例を示す図。 従来の静電容量型トランスデューサの課題を説明するための図。
本発明では、静電容量型トランスデューサの隣り合ったセルにおいて、第二の電極は互いに配線で電気的に接続されており、第二の電極と配線は、第一の電極が形成された面から同じ高さの位置に形成されている。本発明において、「同じ高さ」の「同じ」は、「厳密に同じ」である場合だけでなく、表面粗さ程度や成膜ばらつき等の誤差がある場合など「実質的に同じ」と見なせる場合を含む意味で用いている。或いは、本発明では、第二の電極間の配線と、第一の電極が形成された面と、の間には間隙が設けられている。こうした構造により、セル間の段差を相対的に小さくすることができる。従来の静電容量型トランスデューサでは、セル径を犠牲層のパターニングで決める場合、セル間では犠牲層の厚さと同じ高さの段差が生じ易い。従って、第二の電極はその段差部を通ることになり、段差部ではカバレッジが低下し易い。本発明によれば、セル間での配線のカバレッジ低下を抑制することができ、配線膜厚の減少による接続信頼性の低下や配線抵抗の増加による性能の劣化を低減する効果が奏される。
以下に本発明の実施の形態について、図1を用いて説明する。図1(a)は、本実施形態の上面図であり、図1(b)は、図1(a)のA−A’断面図、図1(c)は図2(a)のB−B’断面図である。図1(a)〜(c)は3行4列の12個のセル11のみを示しているが、セルの個数はいくつであっても構わない。また、セルの配列は、図1(a)に示す以外のどのような配列であっても構わない。また、図1の振動膜8の形状は円形であるが、四角形や六角形など、どのような形状でも構わない。
本実施形態の静電容量型トランスデューサの構成について説明する。静電容量型トランスデューサは、シリコンなどの基板1、基板1上に形成された第一の絶縁膜2、第一の絶縁膜2上に形成された第一の電極3、第一の電極3上に形成された第二の絶縁膜4を有する。第二の絶縁膜4上には、対向して間隙9を介して第三の絶縁膜(第二の電極と間隙との間に形成されたメンブレン)5と第二の電極6と第四の絶縁膜7を含む振動膜8が振動可能に支持されている。基板1がガラス基板などの絶縁体である場合は、絶縁膜2はなくてもよい。これらが一つのセル11を形成し、セル11を複数有してエレメント12が形成される。このとき、第二の電極3は、複数のセルに跨って接続されるよう形成される。第二の電極6は、上方から見て振動膜8の径の内側でパターニングされている。
また、図1では第二の電極6は第三の絶縁膜5と第四の絶縁膜7の間に配置されているが、第四の絶縁膜7上に配置されていても構わない。さらに、第一の電極3と第二の電極6との間に電圧を印加する電圧印加手段を有しており、第一の電極3と第二の電極6の間に電位差を与えることで振動膜8を駆動させて超音波を送受信する。
間隙9は、間隙となる部分に予め犠牲層を配置しておき、それを振動膜の外部に設けたエッチングホールからエッチングする犠牲層エッチングによって形成する。具体的には、振動膜の下方に間隙9が形成される部分とエッチングホール13が形成される部分に犠牲層を形成する。このとき形成する犠牲層には、振動膜の下方の間隙9と振動膜の外部に設けたエッチングホール13、エッチングホール13と振動膜部間隙9とを繋ぐエッチング流路14が含まれる。このように振動膜部の間隙9を振動膜の外部に設けたエッチングホールから除去することで、振動膜の径を犠牲層のパターニング精度で作製できる。そして、犠牲層上に第三の絶縁膜5と第二の電極6を形成した後、犠牲層を除去するためのエッチングホール13を開口し、犠牲層エッチングにより犠牲層を除去することで、間隙9を形成する。間隙9を形成した後、第四の絶縁膜7を堆積させることでエッチングホール13を封止する。この様に、犠牲層を除去するために形成されたエッチングホールの封止部は、セルの外側に配置されている。
本実施形態の一つの構成である静電容量型トランスデューサでは、間隙9となる犠牲層を形成する際に、各セル11の第二の電極6を繋ぐセル間配線15の下部において、間隙9と同じ高さの犠牲層を形成する。そして、第三の振動膜5を形成した後、第二の電極6を形成する。このとき、各セル11の第二の電極6を繋ぐセル間配線15は、セル間の犠牲層の上に第三の振動膜5を介して配置する。その後、犠牲層エッチングによって、エッチングホール13から犠牲層を除去して間隙を形成する。そして、第四の絶縁膜7を堆積させエッチングホール13を封止する。このような構成にすることで、図6に示すようなセル間の犠牲層と同じ高さの段差を相対的に小さくすることができる。そのため、セル間の段差部のステップカバレッジの低下を減少させることができ、電極の接続信頼性が向上し、配線抵抗の増大による性能の劣化が抑制される。
同様の構成を実現するために、図2(a)〜(c)のような構成をとっても構わない。図2では、犠牲層を形成した後、セル11となる部分で犠牲層をパターニングすることで、セルの間に犠牲層と同じ高さのセル間構造物17を残す。この上に第三の絶縁膜5を形成することで、セル間の段差を低減することができる。従って、セル間に間隙9と同じ高さの間隙を形成する構成と同様の効果が期待できる。
上記静電容量型トランスデューサを構成する材料で、特に間隙部を形成する材料は、振動膜8が振動する際に振動膜が間隙9の下面に接触しないように、表面粗さが小さいことが望ましい。基板1としてシリコン基板を用いる場合には、絶縁膜2の材料として、熱酸化膜を使用することができる。シリコン基板上に形成する熱酸化膜は、シリコン基板と同等の表面粗さで形成できるため望ましい。
上記構成において、第一の電極3には、チタン、アルミニウム、モリブデン、タングステンなどの材料を使用することができる。特にチタンやタングステンは、プロセス中に加わる熱による粗さ変化などの影響が小さく望ましい。更には、犠牲層材料や振動膜を形成する材料とのエッチング選択性も高いため望ましい。第二の絶縁膜4には、酸化シリコン膜などを使用することができる。特に、PE−CVD(Plasma Enhanced−Chemical Vapor Deposition)装置で形成する酸化シリコン膜は、表面粗さが小さく、更に400℃以下の比較的低温で形成することができる。そのため、他の構成材料に対しても熱影響を小さくすることができる。
振動膜8を形成する第三の絶縁膜5と第四の絶縁膜7には、窒化シリコン膜などを使用することができる。PE−CVD装置で形成する窒化シリコン膜は、400℃以下の低温で形成できるため、他の構成材料に対して熱の影響を小さくすることができる。また、300MPa以下の低引張応力の膜形成を行えるため、振動膜の残留応力による振動膜の大きな変形や、振動膜の割れなどを防止することができる。
第二の電極6は、振動膜8を形成する材料であるため、第三の絶縁膜5、第四の絶縁膜7と同様に比較的応力の小さい材料を選択する必要がある。また、振動膜を形成するPE−CVD装置などの熱工程においても、熱による粗さや応力の変化、電気抵抗変化などの影響が小さい材料であることが望ましい。例えば、チタンやアルミニウムなどを使用することができる。特にチタン膜は、熱工程における表面粗さや電気抵抗の変化が小さい、また応力変化も比較的小さいため望ましい。アルミニウム膜に関しては、熱による表面荒れの変化が大きいため、SiやCu、Ndといった材料との合金材料で耐熱性を向上させた材料であることが望ましい。第二の電極6は、一般に蒸着やスパッタリングで薄膜を形成する。これらの膜の形成方法では、段差部のような、蒸着源もしくはスパッタ源に対して影となる部分では膜のカバレッジが低下し、膜厚が薄くなってしまう。特に段差部の高さが大きくなるほどその影響は顕著になる。例えば、EB蒸着によるチタン膜で第二の電極6を形成する場合、犠牲層厚さ200nmでのセル間の配線抵抗値と犠牲層厚さ250nmでの配線抵抗値を比較すると、約30%後者の抵抗が上昇する。犠牲層をエッチングして間隙を形成する静電容量型トランスデューサにおいては、一般に、セル間に犠牲層と同じ高さの段差が形成されるため、段差を跨って第二の電極の配線を形成するとき、段差の部分のカバレッジが悪くなり膜厚が薄くなる。
間隙9を形成するための犠牲層の材料は、犠牲層エッチング工程において比較的容易にエッチング可能であり、かつ他の構成材料に対してエッチング選択性が十分に高い材料を選択する必要がある。更には、振動膜を形成するPE−CVD装置などの熱工程においても、粗さ変化などの影響が小さい材料を選択することが望ましい。これらの要件を満たす材料としては、クロムやモリブデンなどの金属材料や、アモルファスシリコンなどを選択することができる。特にクロムは、硝酸第二セリウムアンモニウムと、過塩素酸や硝酸などの混合溶液で容易にエッチングが可能である。更には、犠牲層エッチング工程において表面に曝される第一の電極3であるチタンやタングステン、第二の絶縁膜4である酸化シリコン膜、第三の絶縁膜5である窒化シリコン膜とのエッチング選択比が十分に高い。従って、犠牲層エッチング工程において、犠牲層以外の材料へのダメージを十分に小さくして間隙9を形成できる。更には、構造物材料や振動膜を形成する材料とのエッチング選択性も高いため望ましい。
本実施形態の静電容量型トランスデューサは、間隙9となる犠牲層を形成する際に、各セル11の第二の電極6を繋ぐセル間配線15の下部に、間隙9と同じ犠牲層もしくは構造物を形成することで、セル間で配線が通る部分で段差が無い構成となっている。従来、犠牲層を除去して間隙を形成する静電容量型トランスデューサでは、セル間に犠牲層と同じ高さの段差ができる。そのため、その部分に配線が通ることで、段差部での配線のカバレッジが低下し、配線の接続信頼性の低下及び、配線の抵抗上昇による性能劣化が発生していた。しかしながら、本発明のような構成にすることで、配線が通る部分に段差がない構成であるため、カバレッジは低下せず、配線の接続信頼性及び性能が向上する。
(実施例1)
図3−1から図3−4に本発明による静電容量型トランスデューサの実施例1を示す。図3−1(a)は、本実施例の構造を示す。図3−1(b−1)から図3−2(j−1)は、本実施例の静電容量型トランスデューサのプロセスフローをA−A’断面図で示し、図3−3(b−2)から図3−4(j−2)は、B‐B’断面図で示している。
本実施例は次の層を有する。すなわち、厚さ300μmのシリコン基板1、シリコン基板1上に形成された熱酸化膜からなる第一の絶縁膜2、絶縁膜2上に形成されたタングステンからなる第一の電極3、第一の電極3上に形成されたシリコン酸化膜からなる第二の絶縁膜4を有する。さらに第一の電極3と第二の電極6の間に形成される間隙9と、間隙9上に形成される振動膜8とで構成されるセル13を有する。振動膜8は、間隙9上に形成された第三の絶縁膜5、第二の電極6、間隙を封止するための第四の絶縁膜7を含む。また、第一の電極3と第二の電極6の間に電圧を印加する電圧印加手段を有する。
本実施例における静電容量型トランスデューサの間隙部の形成は、図3−2(e−1)〜(i−1)及び図3−3(e−2)〜図3−4(i−2)に示す犠牲層エッチング工程を行うことで形成する。まず、図3−1(b−1)〜(d−1)と図3−3(b−2)〜(d−2)に示すように、シリコン基板1上に熱酸化膜からなる第一の絶縁膜2とタングステンからなる第一の電極3、シリコン酸化膜からなる第二の絶縁膜4を形成する。次に、第二の絶縁膜4上に、厚さ約250nmの犠牲層材料となるクロム膜を形成する。そして、フォトリソグラフィ技術と硝酸第二セリウムアンモニウムと過塩素酸からなる溶液でのウェットエッチングにて、犠牲層10のパターニングを行う(図3−2(e−1)、図3−3(e−2))。このとき、振動膜下方の間隙となる部分、エッチングホールとなる部分、セル間の第二の電極が通る部分の配線部流路となる犠牲層10を残してパターニングを行う。例えば、振動膜部の径を40μmとし、セル間の第二の電極が通る部分の犠牲層10の幅を9μmで形成する。
次に犠牲層10上にPE−CVD装置にて、第三の絶縁膜5となるシリコン窒化膜を400nm形成する(図3−2(f−1)、図3−3(f−2))。次に、第三の絶縁膜5上に第二の電極6であるチタン膜をEB蒸着にて100nm形成する。そして、フォトリソグラフィと過酸化水素からなるエッチング液にてウェットエッチングでパターニングを行う(図3−2(g−1)、図3−3(g−2))。このとき、セル間の配線は、図3−2(e−1)と図3−3(e−2)で形成したセル間に配置した犠牲層10上に第三の絶縁膜5を介して形成する。例えば、第二の電極3の径は35μm、セル間の配線部分の幅は5μmで形成される。第二の電極の径は、振動膜の径よりも小さい方がセルのおける寄生容量が小さくなるため、性能上好ましい。
次に第三の振動膜5にフォトリソグラフィとCFガスによるドライエッチングでパターニングを行い、エッチングホール13を形成する(図3−2(h−1)、図3−3(h−2))。次にエッチングホール13から、硝酸第二セリウムアンモニウムと過塩素酸からなる溶液を導入し、犠牲層10を除去することで、間隙9を形成する(図3−2(i−1)、図3−4(i−2))。そして、PE−CVD装置によって第四の絶縁膜7となるシリコン窒化膜を700nm成膜する。この工程によって、間隙部はエッチングホール13で封止される(図3−2(j−1)、図3−4(j−2))。
本実施例では、間隙9となる犠牲層10を形成する際に、セル11の間の第二の電極6を繋ぐセル間配線15の下部において、間隙9と同じ高さの犠牲層を形成し、その上に振動膜を形成する。このような構成にすることで、セル間で第二の電極6とセル間配線15の間で犠牲層による段差がない構成となる。従って、配線の段差部によるカバレッジの低下を低減することができる。
以上の様に、本実施例の製造方法は、第一の電極を形成する工程と、第一の電極の上に犠牲層を形成する工程と、犠牲層の上に第二の電極を形成する工程と、配線を形成する工程と、犠牲層を除去して、第二の電極を含む振動膜を形成する工程と、を有する。そして、犠牲層を形成する工程において、配線が形成される部分の下の領域にも、振動膜が形成される部分の下の領域の犠牲層と同じ厚さの犠牲層を形成し、配線を形成する工程において、第二の電極と同じ高さの位置に配線を形成する。また、犠牲層を除去するために形成されその後封止されるエッチングホールを介して、配線が形成される部分の下の領域の犠牲層と、振動膜が形成される部分の下の領域の犠牲層が除去される。この際、エッチングホールを介して犠牲層を除去する前に、第二の電極と配線が形成される。
(実施例2)
図4−1から図4−4に本発明による静電容量型トランスデューサの実施例2を示す。図4−1(a)は、本実施例の構造を示す。図4−1(b−1)から図4−2(j−1)は、本実施例の静電容量型トランスデューサのプロセスフローをA−A’断面図で示し、図4−3(b−2)から図4−4(j−2)は、B‐B’断面図で示している。
本実施例では、セル間の第二の電極が通る部分での段差の低減方法が実施例1と異なる。実施例1と同様に、シリコン基板1上に第一の絶縁膜2、第一の電極3、第二の絶縁膜4を形成した後(図4−1(b−1)〜(d−1)、図4−3(b−2)〜(d−2))、第一の絶縁膜4の上に厚さ200nmの犠牲層であるクロム12を成膜する。次にフォトリソグラフィとウェットエッチングで、振動膜下方の間隙9となる部分と、エッチングホール13となる部分と、セル間の第二の電極6を繋ぐ配線が通る部分に構造物17を残してパターニングする(図4−1(e−1)、図4−3(e−2))。
この上に振動膜となる第三の絶縁膜5となるシリコン窒化膜を400nm堆積する(図4−2(f−1)、図4−3(f−2))。このとき、犠牲層材料のパターニングの際に残したセル間構造物17により、犠牲層によるセル間の段差は低減されている。次に、第三の絶縁膜5上に第二の電極6を成膜、パターニングすることで配線部の段差によるカバレッジ低下を抑制した状態で第二の電極6を形成することができる(図4−2(g−1)、図4−3(g−2))。次に、エッチングホール13から犠牲層を除去した後、第四の絶縁膜7を堆積し、エッチングホール13を封止する(図4−2(h−1)−(j−1)、図4−4(h−2)−(j−2))。これにより、配線部の段差によるカバレッジ低下を抑制した静電容量型トランスデューサを得ることができる。
以上の様に、本実施例の製造方法では、犠牲層を形成する工程で、配線が形成される部分の下の領域に、振動膜が形成される部分の下の領域の犠牲層と同じ厚さの構造物を形成し、配線を形成する工程で、第二の電極と同じ高さの位置に配線を形成する。また、犠牲層を除去するために形成されその後封止されるエッチングホールを介して、振動膜が形成される部分の下の領域の犠牲層が除去される。この際、エッチングホールを介して犠牲層を除去する前に、第二の電極と配線が形成されてもよいが、振動膜が形成される部分の下の領域の犠牲層が除去された後に第二の電極と配線が形成されてもよい。また、上記構造物は、振動膜が形成される部分の下の領域の犠牲層とは別の材料又は/及び工程で形成されてもよい。
(実施例3)
図5(a)は、光音響効果を利用した被検体情報取得装置の実施例を示したものである。光源2010から発振したパルス光は、レンズ、ミラー、光ファイバー等の光学部材2012を介して、被検体2014に照射される。被検体2014の内部にある光吸収体2016は、パルス光のエネルギーを吸収し、音響波である光音響波2018を発生する。プローブ(探触子)2022内の本発明の静電容量型トランスデューサ2020は、光音響波2018を受信して電気信号に変換し、信号処理部2024に出力する。信号処理部2024は、入力された電気信号に対して、A/D変換や増幅等の信号処理を行い、データ処理部2026へ出力する。データ処理部2026は、入力された信号を用いて被検体情報(光吸収係数などの被検体の光学特性値を反映した特性情報)を画像データとして取得する。ここでは、信号処理部2024とデータ処理部2026を含めて、処理部という。表示部2028は、データ処理部2026から入力された画像データに基づいて、画像を表示する。以上のように、本例の被検体の情報取得装置は、本発明による静電容量型トランスデューサと、光源と、処理部と、を有する。そして、静電容量型トランスデューサは、光源から発振した光が被検体に照射されることにより発生する光音響波を受信して電気信号に変換し、処理部は、電気信号を用いて被検体の情報を取得する。
図5(b)は、音響波の反射を利用した超音波エコー診断装置等の被検体情報取得装置を示したものである。プローブ(探触子)2122内の本発明の静電容量型トランスデューサ2120から被検体2114へ送信された音響波は、反射体2116により反射される。静電容量型トランスデューサ2120は、反射された音響波(反射波)2118を受信して電気信号に変換し、信号処理部2124に出力する。信号処理部2124は、入力された電気信号に対して、A/D変換や増幅等の信号処理を行い、データ処理部2126へ出力する。データ処理部2126は、入力された信号を用いて被検体情報(音響インピーダンスの違いを反映した特性情報)を画像データとして取得する。ここでも、信号処理部2124とデータ処理部2126を含めて、処理部という。表示部2128は、データ処理部2126から入力された画像データに基づいて、画像を表示する。以上のように、本例の被検体の情報取得装置は、本発明の静電容量型トランスデューサと、該静電容量型トランスデューサが出力する電気信号を用いて被検体の情報を取得する処理部と、を有し、該デバイスは、被検体からの音響波を受信し、電気信号を出力する。
なお、プローブは、機械的に走査するものであっても、医師や技師等のユーザが被検体に対して移動させるもの(ハンドヘルド型)であってもよい。また、図5(b)のように反射波を用いる装置の場合、音響波を送信するプローブは受信するプローブと別に設けてもよい。さらに、図5(a)と図5(b)の装置の機能をどちらも兼ね備えた装置とし、被検体の光学特性値を反映した被検体情報と、音響インピーダンスの違いを反映した被検体情報と、をどちらも取得するようにしてもよい。この場合、図5(a)の静電容量型トランスデューサ2020が光音響波の受信だけでなく、音響波の送信と反射波の受信を行うようにしてもよい。
1:基板、3:第一の電極、6:第二の電極、8:振動膜、9:間隙、10:犠牲層、11:セル、12:エレメント、15:配線、17:構造物

Claims (17)

  1. 第一の電極と間隙を挟んで設けられた第二の電極を含む振動膜が振動可能に支持された構造をもつセルを複数有し、前記間隙は、犠牲層を除去することで形成された静電容量型トランスデューサであって、
    隣り合った前記セルにおいて、前記第二の電極は互いに配線で電気的に接続されており、
    前記第二の電極と、前記第二の電極間の前記配線と、は、前記第一の電極が形成された面から同じ高さの位置に形成されていることを特徴とする静電容量型トランスデューサ。
    表面粗さ程度の誤差を含む
  2. 前記犠牲層を除去するために形成されたエッチングホールの封止部が、前記セルの外側に配置されていることを特徴とする請求項1に記載の静電容量型トランスデューサ。
  3. 前記振動膜は、前記第二の電極と、前記第二の電極と前記間隙との間に形成されたメンブレンと、を備え
    前記配線の下方には、前記振動膜の下方の前記間隙と同じ厚さの間隙と、前記メンブレンと同じ厚さの絶縁膜と、が形成されていることを特徴とする請求項1または2に記載の静電容量型トランスデューサ。
  4. 前記振動膜は、前記第二の電極と、前記第二の電極と前記間隙との間に形成されたメンブレンと、を備え
    前記配線の下方には、前記振動膜の下方の間隙と同じ厚さの構造物と、前記メンブレンと同じ厚さの絶縁膜と、が形成されていることを特徴とする請求項1または2に記載の静電容量型トランスデューサ。
  5. 前記構造物は前記犠牲層と同じ材料で形成されていることを特徴とする請求項4に記載の静電容量型トランスデューサ。
  6. 前記第二の電極は、上方から見て前記振動膜の径の内側でパターニングされていることを特徴とする請求項1及至5の何れか1項に記載の静電容量型トランスデューサ。
  7. 第一の電極と間隙を挟んで設けられた第二の電極を含む振動膜が振動可能に支持された構造をもつセルを複数有し、前記間隙は、犠牲層を除去することで形成された静電容量型トランスデューサであって、
    隣り合った前記セルにおいて、前記第二の電極は互いに配線で電気的に接続されており、
    前記第二の電極間の配線と、前記第一の電極が形成された面と、の間には間隙が設けられていることを特徴とする静電容量型トランスデューサ。
  8. 前記犠牲層を除去するために形成されたエッチングホールの封止部が、前記セルの外側に配置されていることを特徴とする請求項7に記載の静電容量型トランスデューサ。
  9. 前記振動膜は、前記第二の電極と、前記第二の電極と前記間隙との間に形成されたメンブレンと、を備え
    前記配線の下方には、前記振動膜の下方の前記間隙と同じ厚さの間隙と、前記メンブレンと同じ厚さの絶縁膜と、が形成されていることを特徴とする請求項7または8に記載の静電容量型トランスデューサ。
  10. 前記第二の電極は、上方から見て前記振動膜の径の内側でパターニングされていることを特徴とする請求項7及至9の何れか1項に記載の静電容量型トランスデューサ。
  11. 第一の電極と対向して間隙を挟んで設けられた第二の電極を含む振動膜が振動可能に支持された構造をもつセルを複数有し、隣り合った前記セルの第二の電極が互いに配線で電気的に接続されている静電容量型トランスデューサの製造方法であって、
    前記第一の電極を形成する工程と、
    前記第一の電極の上に犠牲層を形成する工程と、
    前記犠牲層の上に前記第二の電極を形成する工程と、
    前記配線を形成する工程と、
    前記犠牲層を除去して、前記第一の電極と対向して間隙を挟んで設けられた前記第二の電極を含む振動膜を形成する工程と、
    を有し、
    前記犠牲層を形成する工程において、前記配線が形成される部分の下の領域にも、前記振動膜が形成される部分の下の領域の犠牲層と同じ厚さの犠牲層を形成し、
    前記配線を形成する工程において、前記第二の電極と同じ高さの位置に前記配線を形成することを特徴とする静電容量型トランスデューサの製造方法。
  12. 前記犠牲層を除去するために形成されその後封止されるエッチングホールを介して、前記配線が形成される部分の下の領域の犠牲層と、前記振動膜が形成される部分の下の領域の犠牲層を除去することを特徴とする請求項11に記載の静電容量型トランスデューサの製造方法。
  13. 前記犠牲層を除去するために形成されその後封止されるエッチングホールを介して犠牲層を除去する前に、前記第二の電極と前記配線を形成することを特徴とする請求項11または12に記載の静電容量型トランスデューサの製造方法。
  14. 第一の電極と対向して間隙を挟んで設けられた第二の電極を含む振動膜が振動可能に支持された構造をもつセルを複数有し、隣り合った前記セルの第二の電極が互いに配線で電気的に接続されている静電容量型トランスデューサの製造方法であって、
    前記第一の電極を形成する工程と、
    前記第一の電極の上に犠牲層を形成する工程と、
    前記犠牲層の上に前記第二の電極を形成する工程と、
    前記配線を形成する工程と、
    前記犠牲層を除去して、前記第一の電極と対向して間隙を挟んで設けられた前記第二の電極を含む振動膜を形成する工程と、
    を有し、
    前記犠牲層を形成する工程において、前記配線が形成される部分の下の領域に、前記振動膜が形成される部分の下の領域の犠牲層と同じ厚さの構造物を形成し、
    前記配線を形成する工程において、前記第二の電極と同じ高さの位置に前記配線を形成することを特徴とする静電容量型トランスデューサの製造方法。
  15. 前記犠牲層を除去するために形成されその後封止されるエッチングホールを介して、前記振動膜が形成される部分の下の領域の犠牲層を除去することを特徴とする請求項14に記載の静電容量型トランスデューサの製造方法。
  16. 請求項1乃至10の何れか1項に記載の静電容量型トランスデューサと、処理部と、を有し、
    前記静電容量型トランスデューサは、被検体からの音響波を受信して電気信号に変換し、
    前記処理部は、前記電気信号を用いて被検体の情報を取得することを特徴とする被検体情報取得装置。
  17. 光源をさらに有し、
    前記静電容量型トランスデューサは、前記光源からの光が被検体に照射されることにより発生する光音響波を受信して電気信号に変換することを特徴とする請求項16に記載の被検体情報取得装置。
JP2014062823A 2014-03-25 2014-03-25 静電容量型トランスデューサ Pending JP2015186157A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014062823A JP2015186157A (ja) 2014-03-25 2014-03-25 静電容量型トランスデューサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014062823A JP2015186157A (ja) 2014-03-25 2014-03-25 静電容量型トランスデューサ

Publications (1)

Publication Number Publication Date
JP2015186157A true JP2015186157A (ja) 2015-10-22

Family

ID=54352227

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014062823A Pending JP2015186157A (ja) 2014-03-25 2014-03-25 静電容量型トランスデューサ

Country Status (1)

Country Link
JP (1) JP2015186157A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109174595A (zh) * 2018-09-05 2019-01-11 西安交通大学 一种具有t形空腔结构的空气耦合cmut及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109174595A (zh) * 2018-09-05 2019-01-11 西安交通大学 一种具有t形空腔结构的空气耦合cmut及其制备方法
CN109174595B (zh) * 2018-09-05 2020-07-28 西安交通大学 一种具有t形空腔结构的空气耦合cmut及其制备方法

Similar Documents

Publication Publication Date Title
US9497552B2 (en) Capacitive transducer, capacitive transducer manufacturing method, and object information acquisition apparatus
JP6494248B2 (ja) 静電容量型トランスデューサ及びその製造方法
US10293374B2 (en) Capacitive transducer and method of manufacturing same
US20170069820A1 (en) Piezoelectric device and method of manufacturing piezoelectric device
US10189049B2 (en) Capacitive transducer and method of manufacturing same
JP5901566B2 (ja) トランスデューサ、トランスデューサの製造方法、及び被検体情報取得装置
JP2018129725A (ja) 静電容量型トランスデューサおよびその製造方法
JP2015186157A (ja) 静電容量型トランスデューサ
JP6265758B2 (ja) 静電容量型トランスデューサ
JP2020018469A (ja) 静電容量型トランスデューサ、及びそれを用いた超音波プローブ
JP2018186409A (ja) 静電容量型トランスデューサ、及びその製造方法
JP6395391B2 (ja) 静電容量型トランスデューサおよびその製造方法
JP6555869B2 (ja) 静電容量型トランスデューサ
JP2013219303A (ja) 半導体装置およびその製造方法
JP6395390B2 (ja) 静電容量型トランスデューサおよびその製造方法
JP2015115631A (ja) 静電容量型トランスデューサ、及びその製造方法
JP2018098591A (ja) 静電容量型トランスデューサ及びその製造方法
JP2015213224A (ja) 静電容量型トランスデューサの作製方法、及び静電容量型トランスデューサ