JP2015128271A - 静電容量型トランスデューサ及びその製造方法 - Google Patents

静電容量型トランスデューサ及びその製造方法 Download PDF

Info

Publication number
JP2015128271A
JP2015128271A JP2013273672A JP2013273672A JP2015128271A JP 2015128271 A JP2015128271 A JP 2015128271A JP 2013273672 A JP2013273672 A JP 2013273672A JP 2013273672 A JP2013273672 A JP 2013273672A JP 2015128271 A JP2015128271 A JP 2015128271A
Authority
JP
Japan
Prior art keywords
electrode
wiring
substrate
film
pressing member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013273672A
Other languages
English (en)
Other versions
JP6235902B2 (ja
Inventor
詩男 王
Shidan O
詩男 王
信一郎 渡辺
Shinichiro Watanabe
信一郎 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2013273672A priority Critical patent/JP6235902B2/ja
Priority to US14/562,955 priority patent/US10018599B2/en
Publication of JP2015128271A publication Critical patent/JP2015128271A/ja
Application granted granted Critical
Publication of JP6235902B2 publication Critical patent/JP6235902B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N29/00Investigating or analysing materials by the use of ultrasonic, sonic or infrasonic waves; Visualisation of the interior of objects by transmitting ultrasonic or sonic waves through the object
    • G01N29/22Details, e.g. general constructional or apparatus details
    • G01N29/24Probes
    • G01N29/2418Probes using optoacoustic interaction with the material, e.g. laser radiation, photoacoustics
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B06GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06BMETHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B1/00Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
    • B06B1/02Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
    • B06B1/0292Electrostatic transducers, e.g. electret-type
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006Interconnects
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N29/00Investigating or analysing materials by the use of ultrasonic, sonic or infrasonic waves; Visualisation of the interior of objects by transmitting ultrasonic or sonic waves through the object
    • G01N29/04Analysing solids
    • G01N29/06Visualisation of the interior, e.g. acoustic microscopy
    • G01N29/0654Imaging
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N29/00Investigating or analysing materials by the use of ultrasonic, sonic or infrasonic waves; Visualisation of the interior of objects by transmitting ultrasonic or sonic waves through the object
    • G01N29/22Details, e.g. general constructional or apparatus details
    • G01N29/24Probes
    • G01N29/2406Electrostatic or capacitive probes, e.g. electret or cMUT-probes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00Specific applications of microelectromechanical systems
    • B81B2201/02Sensors
    • B81B2201/0271Resonators; ultrasonic resonators
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00Basic microelectromechanical structures
    • B81B2203/01Suspended structures, i.e. structures allowing a movement
    • B81B2203/0127Diaphragms, i.e. structures separating two media that can control the passage from one medium to another; Membranes, i.e. diaphragms with filtering function
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00Basic microelectromechanical structures
    • B81B2203/04Electrodes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00Microstructural systems or auxiliary parts thereof
    • B81B2207/07Interconnects

Landscapes

  • Physics & Mathematics (AREA)
  • Pathology (AREA)
  • General Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Health & Medical Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Mechanical Engineering (AREA)
  • Optics & Photonics (AREA)
  • Acoustics & Sound (AREA)
  • Transducers For Ultrasonic Waves (AREA)
  • Pressure Sensors (AREA)
  • Ultra Sonic Daignosis Equipment (AREA)
  • Manufacturing & Machinery (AREA)
  • Signal Processing (AREA)

Abstract

【課題】貫通配線と基板との間の熱膨張係数差による振動膜側の基板面上の膜ダメージを低減することができる静電容量型トランスデューサ、その製造方法などを提供する。
【解決手段】静電容量型トランスデューサは、第1面1a側から第2面1b側まで貫通する貫通配線2を有する基板1の第1面上に、第1の電極4と、第1の電極と間隙5を隔てて形成された第2の電極6を含む振動膜9と、を備えたセルを有する。基板の第1面側において、貫通配線2の終端を押える押え部材3が設けられている。
【選択図】図1

Description

本発明は、超音波変換素子などとして用いられる静電容量型トランスデューサ及びその製造方法に関する。
従来、マイクロマシニング技術によって製造される静電容量型トランスデューサ(CMUT:Capacitive−Micromachined−Ultrasonic−Transducer)は、圧電素子の代替品として研究されている。このようなCMUTによると、振動膜の振動を用いて音響波を送信、受信することができ、特に液中において優れた広帯域特性を容易に得ることができる。尚、本明細書において、音響波とは、音波、超音波、光音響波と呼ばれるものなどを含む。例えば、被検体内部に可視光線や赤外線等の光(電磁波)を照射して被検体内部で発生する光音響波を含む。実用上、2次元アレイ状に配置される複数の振動膜を1つのエレメント(素子)とし、更に、複数のエレメントを基板上に並べてトランスデューサを構成して、所望の性能を実現している。各エレメントを独立に制御するために、それぞれのエレメントに対応する配線電極を形成する必要がある。ここにおいて、小型化及び配線電極の寄生容量低減のために、基板を貫通する貫通配線を利用することが望ましい。しかし、貫通配線の材質と基板の材質が異なる場合、貫通配線の形成後の高温プロセスにおいて、熱膨張係数差によって、貫通配線の端部が基板表面より突出して、貫通配線の端部上に位置する薄膜を変形させたり、突き破ったりなどすることがある。
特許文献1は、シリコンを基板にして、多結晶シリコンを貫通配線とするCMUTを開示している。この構成では、多結晶シリコンからなる貫通配線とシリコンからなる基板とはほぼ同様な熱膨張係数を持つので、高温においても、貫通配線の端部の基板の表面に対する相対位置変化が少ない。また、特許文献2は、貫通配線を形成したガラス基板と他方の基板との接合によるCMUTを開示している。この構成では、他方の基板上に振動膜を含む薄膜を形成するとき、それらの薄膜は貫通配線の影響を受けない。また、特許文献3は、凹部と、該凹部の底面に形成される複数の細孔とを介する貫通配線構造を開示している。この2段配線構成では、細孔が細いので、高温においても、貫通配線の端部上に位置する薄膜が受ける応力が小さい。
米国特許6836020号 特開2007−215177号公報 特開2012−99518号公報
しかしながら、特許文献1の多結晶シリコンからなる貫通配線の場合、多結晶シリコンの抵抗率が高いので、貫通配線の抵抗を低くすることが容易とは言い難い。一方、特許文献2の接合方式の場合、下部電極が貫通配線の端部と直結しており、貫通配線の熱変形による下部電極の変形が避け難い。また、特許文献3の2段配線の場合、製造工程が多いだけではなく、貫通配線が占める基板面積が大きく、小型化に不向きである。
上記課題に鑑み、本発明の静電容量型トランスデューサの作製方法は、第1面側から第2面側まで貫通する貫通配線を有する基板の前記第1面上に、第1の電極と、前記第1の電極と間隙を隔てて形成された第2の電極を含む振動膜と、を備えたセルを有する静電容量型トランスデューサの作製方法であって、次の工程を備える。前記貫通配線を有する基板の前記第1面側において、前記貫通配線の終端を押える押え部材を形成する工程。前記押え部材を形成する工程の後に、前記セルを形成する工程。
また上記課題に鑑み、本発明の静電容量型トランスデューサは、第1面と第2面の間を貫通する貫通配線を有する基板の前記第1面上に、第1の電極と、前記第1の電極と間隙を隔てて形成された第2の電極を含む振動膜と、を備えたセルを有する。そして、前記基板の第1面側において、前記貫通配線の終端を押える押え部材が設けられている。
本発明の静電容量型トランスデューサは、振動膜がある基板面側において、貫通配線の終端が押え部材によって押えられている。よって、製造時等の昇温状態などにおいても、貫通配線の端部の振動膜側の基板面への突出が抑制される。
本発明の静電容量型トランスデューサの一例を説明するための図。 本発明の静電容量型トランスデューサの製法の一例を説明するための図。 本発明の静電容量型トランスデューサを用いた情報取得装置の例の説明図。
本発明では、貫通配線を有する基板の第1面側において、貫通配線の終端を押える押え部材が設けられるので、貫通配線を有する基板上に薄膜CMUTなどを製造する際などに、貫通配線と基板間の熱膨張係数差等による膜ダメージを低減することができる。
以下に、本発明の実施形態について図を用いて説明する。
(第1の実施形態)
図1を用いて、本発明の静電容量型トランスデューサの第1の実施形態の基本構成を説明する。図1(A)は静電容量型トランスデューサの断面図で、図1(B)は押え部材、貫通配線の終端形状、及び両者の位置関係の一例を示す平面図である。簡単のため、図1(A)では、静電容量型トランスデューサの1つのセル(1つの振動膜)のみが示されている。
図1(A)のように、本実施形態の静電容量型トランスデューサは、基板1と、基板1の対向する第1面1aと第2面1bの間を貫通する貫通配線2(2−1と2−2を含む)を含む。また、基板1の第1面側に形成される第1の電極4に対して間隙5を隔てて設けられた第2の電極6および第2の電極6の上下に配設された絶縁膜7、8で構成された振動膜9が振動可能に支持されたセル構造を有する。そして、基板1の第1面1a側において、貫通配線2の終端を押える押え部材3が形成されている。基板1は、静電容量型トランスデューサの性能に合せて選択する。例えば、基板1は、ガラスのような絶縁材料から構成される。また、基板1は、高抵抗シリコンと低抵抗シリコンのいずれかによって構成されてもよい。基板1の厚さは、例えば、100μm〜1000μmである。
貫通配線2は、抵抗率の低い材料から構成される。例えば、貫通配線2は、金属を含む材料から構成される。望ましくは、貫通配線2は、Cuを主材料とする抵抗の低い構造である。基板1の第1面1aと垂直な方向から見る貫通配線2の断面形状は、貫通配線2の静電容量、抵抗、及びその作製の容易さを考慮して設計される。その断面形状は、貫通配線2の長さ方向において、均一であってもよく、不均一であっても構わない。一例として、貫通配線2の断面はほぼ円形であり、その直径は20μm〜100μmである。
貫通配線2の押え部材3は、基板1の第1面1a側において、貫通配線2の終端を押えるように形成される。押え部材3は、基板1の第1面1aと密着する部分と、貫通配線2の終端の一部を押える部分と、貫通配線2の終端の一部を露出させる開口を持つ。押え部材3は、貫通配線2の終端を押える機能と、貫通配線2と第1の電極4または第2の電極6とを接続可能とする開口を共に有するように設計される。特に、基板1の第1面1a側における貫通配線2の終端の最大熱変形による第1の電極4や振動膜9の変形が、静電容量型トランスデューサの性能に影響を与えないように、押え部材3を設計する。押え部材3は、ヤング率の高い材料で構成されることが望ましい。押え部材3は、単層膜であっても、複数層の膜であってもよい。
押え部材3の強度は、その構成材料、形状及び厚さ等によって決まる。例えば、押え部材3は、貫通配線2の長さ方向における降伏応力が貫通配線2のせん断強度の1.7倍以上であるように設計される。この条件において、貫通配線2は、熱変形する際、押え部材3を大きく変形させる前に、自ら押え部材3のある側とは反対方向に滑り出す。その結果、高温において、基板1と貫通配線2との熱膨張係数差によって基板1に対して相対変形しても、貫通配線2が押え部材3の上面の薄膜に与える最大応力が抑制される。よって、押え部材3の上面の薄膜が大きく変形して破損することは避けられる。押え部材3自身の熱変形を考慮して、押え部材3は、貫通配線2よりも基板1に近い熱膨張係数を有することが望ましい。押え部材3の材料は、例えば、シリコンの酸化物やシリコンの窒化物などのシリコンの化合物、チタンの酸化物(例えば、TiO)、イットリウムの酸化物(例えば、Y)、アルミニウムの酸化物(例えば、Al)のいずれかである。押え部材3の厚さは、例えば、0.1μm〜2μmである。
図1(B)は、押え部材と貫通配線の終端の形状及び位置関係の一例を示している。図1(B)では、押え部材3は、内周が3a、外周が3bの開口付き円板であり、外周2bが円形の貫通配線2の終端とほぼ同じ中心を有する。外周3bと外周2bの間の領域において、押え部材3が基板1の第1面1aと密着している。外周2bと内周3aの間の領域において、押え部材3が貫通配線2の終端の一部を押えている。内周3a以内の領域において、押え部材3が開口を持ち、貫通配線2の終端の一部2aを露出させている。より具体的な例として、押え部材3の内周3aは直径が10μm〜50μmの円であり、押え部材3の内周3aと貫通配線2の終端の外周2bとの距離が5μm〜50μmである。また、押え部材3の外周3bと貫通配線2の終端の外周2bとの距離が5μm〜500μmである。
押え部材3は、回転対称形状であってもよく、回転対称性がなくてもよい。また、押え部材3は、貫通配線2の終端と同一中心で配置されなくてもよい。また、押え部材3は、基板1の第1面1aと直接に接して形成されていても、基板1の第1面1aと密着する膜を介して基板1の第1面1a側に形成されてもよい。
第1の電極4は、基板1の第1面1a側に形成される。第1の電極4は、基板1が絶縁性である場合、直接、基板1の表面上に形成されてもよい。また、密着性向上や電気絶縁性向上等のため、第1の電極4は、基板1の第1面1aと密着する膜を介して基板1の第1面1a側に形成されていてもよい。第1の電極4は、貫通配線2の1つである2−1と接続され、さらに貫通配線2−1を通して基板1の第2面1b側の電極パッド11と接続されている。
第2の電極6は、間隙5を挟んで基板1の第1面1a側に設けられている。電気的絶縁のため、第2の電極6は、絶縁膜7と絶縁膜8に挟まれて形成されている。第2の電極6は、配線電極10によって、貫通配線2の1つである2−2と接続され、さらに貫通配線2−2を通して基板1の第2面1b側の電極パッド12と接続されている。配線電極10において、貫通配線2−2の終端と接続する部分は、その外周の少なくとも一部が押え部材3の開口の内側に位置する。より望ましくは、この接続部分は、完全に押え部材3の開口の内側に位置する。こうすることによって、たとえ押え部材3の開口付近に膜変形があっても、その変形と関係なく、第2の電極6と貫通配線2−2の終端とは確実に電気的に接続される。第1の電極4と第2の電極6は、両方とも貫通配線2を介して基板1の第2面1b側に電気的に引き出されなくてもよく、いずれか一方のみが第2面1b側に引き出されてもよい。
間隙5は、静電容量型トランスデューサの性能によって、面積と高さ(厚さ)が設計される。静電容量型トランスデューサを駆動する際、振動膜9の振動に従って、間隙5が変形する。一例として、間隙5は、直径10μm〜100μm、高さ50nm〜500nmの円柱に近い構造となっている。
絶縁膜7、8は、第2の電極6の絶縁保護膜とする他に、第2の電極6と一緒にセルの振動膜9を構成する。絶縁膜7、8の材料及び膜厚は、静電容量型トランスデューサの要求性能ないし仕様によって設計される。一例として、絶縁膜7、8は、シリコンの窒化物であり、厚さはそれぞれ100μm〜1000μmである。もちろん、絶縁膜7と絶縁膜8は、異なる材料で構成されてもよい。また、絶縁膜7と絶縁膜8は、それぞれ単層膜または多層膜から構成されてもよい。
絶縁膜7、第2の電極6及び絶縁膜8からなる振動膜9は、1GPa以下の引張り応力を有することが望ましい。振動膜9が圧縮応力を有する場合、振動膜9がスティッキングあるいは座屈を引き起こし、大きく変形することがある。ここでのスティッキングとは、振動膜9が基板1側の第1の電極4に付着してしまうことである。一方、振動膜9は、過度に大きな引張り応力を有する場合、破壊しやすくなる。振動膜9が1GPa以下の引張り応力を有するように、絶縁膜7、第2の電極6及び絶縁膜8のそれぞれの材料、膜厚、成膜条件及び熱処理条件を設計する。また、絶縁膜7、第2の電極6、絶縁膜8及び配線電極10において、膜間密着性の向上や、絶縁性向上や相互拡散防止等のために、膜間にその効用ないし機能を有する膜を設けてもよい。
図示はしないが、静電容量型トランスデューサは制御回路と電気的に接続されている。接続は、電極パッド11、12を介して、バンプ接合や、ワイヤボンディングや、ACF(Anisotropic−Conductive−Film)接合などを利用する。静電容量型トランスデューサを駆動する際、バイアス電圧を第1の電極4に印加し、信号印加または信号取り出し電極として第2の電極6を用いている。また、その逆でも構わない。
以上のように、本実施形態の静電容量型トランスデューサでは、振動膜がある基板表面側において、貫通配線の終端が押え部材によって押えられている。よって、製造時の昇温状態などにおいても、貫通配線の端部の押え部材側への突出が抑制される。その結果、貫通配線と基板の熱膨張係数が異なっても、貫通配線の熱変形による静電容量型トランスデューサの振動膜や下部電極などの破損が防止できる。よって、貫通配線を基板材料と異なる金属材料で構成し、貫通配線の抵抗を大幅に低減できる。また、電極と貫通配線との間は、確実に接続できる。こうして、貫通配線を抵抗率の低い金属材料で構成でき、貫通配線の抵抗を大幅に低減できる。貫通配線を抵抗率の低い金属材料で構成すれば、貫通配線を細くしても、十分に低い配線抵抗を得ることが可能である。貫通配線を細くすれば、貫通配線が占める基板の面積を小さくし、静電容量型トランスデューサの小型化を図ることができる。
(第2の実施形態)
本発明の静電容量型トランスデューサの製造方法に係る第2の実施形態を説明する。図2(A)〜(Q)は、本実施形態の製法を説明する断面図である。簡単のため、図2では、静電容量型トランスデューサの1つのセル(1つの振動膜)のみが示されている。
まず、図2(A)のように、対向する第1面1aと第2面1bを有する基板1を用意する。基板1は、静電容量型トランスデューサの性能に合せて選択する。例えば、基板1は、ガラスのような絶縁材料から構成される。また、基板1は、高抵抗シリコン、低抵抗シリコンなどによって構成されてもよい。ここでは、基板1が低抵抗シリコンによって構成されている場合を例にする。基板1の厚さは、例えば、100μm〜1000μmである。セル間の性能バラつきを低減するために、基板1の第1面1aは平坦且つ平滑であることが望ましい。例えば、基板1の第1面1aの表面粗さRa<10nmである。
次に、図2(B)のように、基板1において、対向する第1面1aから第2面1bまでを貫通する貫通穴13を形成する。貫通穴13は、所定の貫通電極(貫通配線)2を通す穴として機能する。貫通穴13の断面形状は、その長さ方向において、均一であってもよく、不均一であっても構わない。一例として、貫通穴13はおよそ円柱であり、その直径が20μm〜100μmである。貫通穴13の加工は、例えば、シリコンの深堀り反応性イオンエッチング(RIE:Reactive−Ion−Etching)技術を用いて行う。必要に応じて、基板1の第1面1aと第2面1bの両面からそれぞれRIE加工をする。また、必要に応じて、貫通穴13の内壁13aを平滑化し、内壁13aの表面粗さRmaxをRmax<100nmにする。
次に、図2(C)のように、第1面1a、第2面1b及び貫通穴13の内壁13a(図2(B)参照)を含む基板1の表面上に、絶縁膜14を形成する。絶縁膜14は、例えば、シリコンの酸化物、シリコンの窒化物、アルミニウムの酸化物(Al)であって、絶縁性の高いものが望ましい。絶縁膜14の厚さは、必要とする絶縁耐圧と材料特性で決まる。絶縁膜14の厚さは、例えば、0.1μm〜2μmである。絶縁膜14の形成法は、例えば、熱酸化、化学気相堆積(CVD:Chemical−Vapor−Deposition)、原子層体積(ALD:Atomic−Layer−Deposition)などの方法がある。絶縁膜14は、単層膜でもよく多層膜でもよい。また、必要に応じて、基板1の表面と絶縁膜14の間に、密着層を形成してもよい。
次に、図2(D)のように、絶縁膜14の表面に、更に絶縁膜15を形成する。絶縁膜15は、絶縁性を持ちながら、その役割の1つとして、図2(E)で形成する貫通配線2の構成材料が絶縁膜14へ拡散することを防ぐバリア層として働く。絶縁膜15は、例えば、シリコンの窒化物やチタンの窒化物である。絶縁膜15の厚さは、例えば、0.01μm〜0.5μmである。絶縁膜15の形成は、例えば、CVD法で行う。
次に、図2(E)のように、基板1の対向する第1面1aと第2面1bの間を貫通する貫通配線2を、貫通穴13(図2(B)参照)の中に形成する。貫通配線2は、抵抗率の低い材料から構成される。望ましくは、貫通配線2は、金属を含む材料から構成される。例えば、貫通配線2は、Cuを主材料とする構造である。貫通配線2は、貫通穴13の内部をほぼ充填して形成される。貫通配線2の形成方法として、例えば、めっき法がある。特に、基板1の一表面(例えば、基板1の第2面1b)をシード層付き基板と密着して、電解めっきを行う方法が好適である。めっき後、シード層付き基板を基板1から分離する。そして、基板1の第1面1aと第2面1bに対して研磨を行い、平坦化を実現する。研磨の方法として、化学機械研磨(CMP:Chemical−Mechanical−Polish)法が好適である。CMPによって、基板1の第1面1aの表面粗さRaをRa<10nmになるようにする。例えば、貫通配線2の主材料をCuとする場合、めっき後、CuのCMPによって貫通配線2の端面と基板1の表面1a、1bとをほぼ同一高さ(レベル)にする。このとき、絶縁膜15(例えば、シリコンの窒化物である)は、CuのCMPのストップ層となる。そして、必要に応じて、絶縁膜15のCMPを行い、基板1の第1面1aの表面粗さを低減する。
図2(E)では、貫通配線2は1つの振動膜(1つのセル)に対して2つ形成されているように見えるが、実用上、複数の振動膜に対して、2つの貫通配線2が形成されてもよい。例えば、複数の振動膜を含む1つのエレメントに対して、2つの貫通配線2を形成する。貫通穴13の数は、貫通配線2の数に対応するようにする。
次に、図2(F)のように、基板1の第1面1a側において、貫通配線2の終端を押える押え部材3を形成する。押え部材3は、基板1の第1面1aと密着する部分と、貫通配線2の終端の一部を押える部分と、貫通配線2の終端の一部2aを露出させる開口を持つ。押え部材3は、後続の熱プロセスにおける貫通配線2の終端の最大熱変形による第1の電極4や振動膜9の変形がセルの性能に影響を与えないように、設計される。押え部材3は、ヤング率の高い材料で構成されることが望ましい。押え部材3は、単層膜であっても、複数層の膜であってもよい。押え部材3の強度は、その構成材料、形状及び厚さ等によって決まる。例えば、押え部材3は、貫通配線2の長さ方向における降伏応力が貫通配線2のせん断強度の1.7倍以上であるように形成される。また、押え部材3自身の熱変形を考慮して、押え部材3は、貫通配線2よりも基板1に近い熱膨張係数を有することが望ましい。
押え部材3の材料は、例えば、シリコンの酸化物、シリコンの窒化物、チタンの酸化物(例えば、TiO)、イットリウムの酸化物(例えば、Y)、アルミの酸化物(例えば、Al)のいずれかである。押え部材3の厚さは、例えば、0.1μm〜2μmである。押え部材3の形状は、例えば、図1(B)に示すように、貫通配線2とほぼ同一中心を有する円板である。押え部材3の形態は、例えば、第1の実施形態で述べた通りである。押え部材3の形成時、貫通配線2の終端と基板1の第1面1aとは、できるだけ相対変形がないことが望ましい。よって、押え部材3の形成は、100℃以下の温度で形成されることが望ましい。より望ましくは、押え部材3の形成は、室温に近い温度で行われる。押え部材3の膜の成膜法として、スパッタ法がある。押え部材3のパターンの形成法として、フォトリソグラフィーを含むエッチングマスク形成と、反応性イオンエッチングを含むドライエッチングまたは薬品を使用するウェットエッチングとを含む方法がある。
次に、図2(G)のように、基板1の第1面1a側に第1の電極4を形成する。第1の電極4は、振動膜を駆動するための電極の1つである。第1の電極4は、絶縁膜14及び絶縁膜15の上に形成されるので、基板1と絶縁されている。第1の電極4は、セルの振動膜9の振動部分(図2(O)の間隙5に対応する部分)の下部に位置する部分と貫通配線2の1つである2−1と接続する部分4aがある。第1の電極4は、導電率の高い材料で構成される。例えば、第1の電極4は、金属が主成分である膜から構成される。一例として、第1の電極4は、Alが主成分である膜から構成される。第1の電極4は、単層膜であっても、複数層の膜から構成されてもよい。第1の電極4は、同じエレメント中の各セルに関して、導通するように形成されている。第1の電極4の形成法として、例えば、金属の成膜、フォトリソグラフィー、及び金属のドライエッチングまたはウェットエッチングを含む方法がある。金属の成膜は、押え部材3の周囲で金属膜の段切れが起きないように形成される。その成膜法として、スパッタのような被覆性の良い方法が望ましい。
次に、図2(H)のように、絶縁膜16を形成する。絶縁膜16は、第1の電極4の表面を覆い、その役割の1つは第1の電極4の絶縁・保護膜として働く。絶縁膜16は、例えば、シリコンの酸化物、シリコンの窒化物、アルミニウムの酸化物(Al)であって、絶縁性の高いものが望ましい。絶縁膜16の厚さは、必要とする絶縁耐圧と材料特性で決まり、例えば、0.1μm〜2μmである。絶縁膜16の形成は、400℃以下の温度で行うのが望ましい。絶縁膜16の形成方法として、例えば、化学気相堆積、原子層体積、スパッタなどがある。絶縁膜16は、単層膜でも、多層膜でもよい。また、必要に応じて、絶縁膜16の下に、密着層を形成してもよい。
次に、図2(I)のように、犠牲層17を形成する。犠牲層17は、セルの間隙5(図2(N)を参照)を規定するためのもので、間隙5を形成する工程で選択的に除去できる材料で構成される。犠牲層17は、例えば、シリコン系の材料、またはCrなどの金属によって構成される。犠牲層17のパターンの形成法として、フォトリソグラフィーを含むエッチングマスク形成と、ドライエッチングまたは薬品を使用するウェットエッチングとを含む方法がある。
次に、図2(J)のように、穴16aを形成する。穴16aは、第2の電極6と貫通配線2の1つである2−2とを接続するための絶縁膜16の開口である(図2(Q)を参照)。穴16aは、押え部材3の開口3aよりやや大きいことが好適である。穴16aの形成法として、フォトリソグラフィーを含むエッチングマスク形成と、反応性イオンエッチングを含むドライエッチングまたは薬品を使用するウェットエッチングとを含む方法がある。
次に、図2(K)のように、絶縁膜7を形成する。絶縁膜7は、図2(L)で形成する第2の電極6の下表面に接して全面に亘り、その役割の1つとして第2の電極6の絶縁・保護膜として働く。絶縁膜7は、例えば、シリコンの酸化物、シリコンの窒化物、アルミニウムの酸化物(Al)であって、絶縁性の高いものが望ましい。絶縁膜7の厚さは、必要とする絶縁耐圧と材料特性で決まり、例えば、0.1μm〜2μmである。絶縁膜7の形成は、400℃以下の温度で行うことが望ましい。絶縁膜7の形成方法として、例えば、化学気相堆積、原子層体積、スパッタなどがある。絶縁膜7は、単層膜でも、多層膜でもよい。
次に、図2(L)のように、第2の電極6を形成する。第2の電極6は、振動膜の上において第1の電極4と対向して形成され、振動膜9(図2(O)を参照)を駆動するための電極の1つである。第2の電極6は、第1の電極4と同様な構成を持ち、第1の電極4と同様な方法で形成されてもよい。また、第2の電極6は、同じエレメント中の各セルにそれぞれ配されて導通するように形成されている。
次に、図2(M)のように、絶縁膜8を形成する。絶縁膜8は、第2の電極6の上表面に接して全面に亘り、その役割の1つとして第2の電極6の絶縁・保護膜として働く。絶縁膜8の形成は、400℃以下の温度で行うことが望ましい。絶縁膜8は、絶縁膜7と同様な構成を持ち、絶縁膜7と同様な方法で形成されてもよい。
次に、図2(N)のように、エッチホール18を形成して、犠牲層17(図2(M)を参照)を除去する。エッチホール18は、絶縁膜7と絶縁膜8を貫通して、犠牲層17をエッチングするための開口である。エッチホール18の形成法としては、フォトリソグラフィーを含むエッチングマスク形成と、反応性イオンエッチングを含むドライエッチングまたは薬品を使用するウェットエッチングとを含む方法がある。犠牲層17の除去は、エッチホール18を介して、エッチング液あるいはエッチングガスを用いて行う。犠牲層17を除去すると、間隙5が形成される。
次に、図2(O)のように、薄膜19を形成する。薄膜19は、エッチホール18を封止すると同時に、絶縁膜7と第2の電極6と絶縁膜8と合せて、間隙5の上部に振動可能な振動膜9を構成する。薄膜19は、エッチホール18を良好に封止すると共に、振動膜9の性能に合せて、材料と厚さ等が決められる。薄膜19の形成は、400℃以下の温度で行うことが望ましい。絶縁膜である薄膜19は、絶縁膜7と同様な構成を持ち、絶縁膜7と同様な方法で形成されてもよい。必要に応じて、エッチホール18の封止に影響ない程度で薄膜19の厚さを薄くして、振動膜9の機械性能を調整する。
絶縁膜7、第2の電極6、絶縁膜8及び薄膜19からなる振動膜9は、1GPa以下の引張り応力を有することが望ましい。振動膜9は、圧縮応力を有する場合、スティッキングあるいは座屈を引き起こし、大きく変形することがある。ここでのスティッキングとは、犠牲層17除去後に構造体である振動膜9が基板側の絶縁膜16に付着してしまうことである。一方、振動膜9は、大きな引張り応力を有する場合、破壊しやすいことがある。振動膜9が1GPa以下の引張り応力を有するために、絶縁膜7、第2の電極6、絶縁膜8及び薄膜19のそれぞれの材料、膜厚、成膜条件及び成膜後の熱処理条件を設計する。
次に、図2(P)のように、基板1の第1表面1a側(図2(A)を参照)にコンタクト穴20(20aと20bを含む)、基板1の第2表面1b側(図2(A)を参照)にコンタクト穴21をそれぞれ形成する。コンタクト穴20aは、その外周の少なくとも一部が押え部材3の開口の内側に位置する。より望ましくは、コンタクト穴20aは、完全に押え部材3の開口の内側に位置する。コンタクト穴20、21の形成法として、フォトリソグラフィーを含むエッチングマスク形成と、反応性イオンエッチングを含むドライエッチングまたは薬品を使用するウェットエッチングとを含む方法がある。
次に、図2(Q)のように、基板1の第1表面1a側において、接続配線10を形成し、基板1の第2表面1b側において、電極パッド11、12及び22を形成する。接続配線10は、コンタクト穴20a、20b(図2(P)を参照)を介して第2の電極6と貫通配線2−2(図2(F)を参照)を接続する。基板1の第2表面1b側において、貫通配線2−1(図2(F)を参照)と接続する電極パッド11、貫通配線2−2(図2(F)を参照)と接続する電極パッド12をそれぞれ形成する。また、基板1の第2表面1b側において、コンタクト穴21(図2(P)を参照)を介して、基板1と接続する電極パッド22を形成する。コンタクト穴20aの外周の少なくとも一部が押え部材3の開口の内側に位置しているから、たとえ押え部材3の開口付近に膜変形があっても、第2の電極6と貫通配線2−2の終端とは確実に接続できる。接続配線10及び電極パッド11、12、22の形成法として、例えば、第1の電極4の形成法と同様であってもよい。
本実施形態では、第1の電極4と貫通配線2−1との接続は、図2(G)に示したように、第1の電極4の一部分4aを、直接、貫通配線2−1の終端上に形成することによって行った。しかし、コンタクト穴20と接続配線10を利用して第2の電極6と貫通配線2−2とを接続するのと同様な手法で、第1の電極4と貫通配線2−1とを接続することも可能である。
以上の製造工程において、膜間の密着性向上や、絶縁性向上や相互拡散防止等のために、膜間にその効用ないし機能を有する膜を設ける。また、膜間の密着性向上のために、上の膜を成膜前に、下敷き膜の表面処理を行うことも有効である。表面処理によって、下敷き膜の表面が清浄化または活性化される。表面処理は、例えば、プラズマ処理や液体による処理がある。
次に、図示はしないが、静電容量型トランスデューサを制御回路と接続する。接続は、電極パッド11、12、22を介して行う。接続の方法として、金属直接接合や、バンプ接合や、ACF接合や、ワイヤボンディングなどの方法がある。静電容量型トランスデューサを駆動する際、バイアス電圧を第1の電極4に印加し、信号印加または信号取り出し電極として第2の電極6を用いる。また、その逆でも構わない。必要に応じて、電極パッド22を介して基板1を接地して、信号ノイズを低減する。
以上のように、本実施形態の静電容量型トランスデューサの製法によれば、振動膜がある基板表面において、貫通配線の終端が押え部材によって押えられている。よって、第1の実施形態で述べたような効果を奏することができる。
以下、より具体的な実施例を説明する。
(実施例1)
図1を用いて、実施例1の静電容量型トランスデューサの基本構成例を説明する。本実施例の静電容量型トランスデューサは、図1(A)に示すような構成を有する。基板1は、両面ミラー研磨の絶縁性ガラスで、表面粗さRa<5nmである。基板1の厚さは180μmである。貫通配線2は、Cuを主材料とする円柱状構造であり、基板1の第1面1aと第2面1bに露出している両終端の外周2bの直径が約30μmである。
押え部材3は、基板1の第1面1a側にある貫通配線2の終端を押えるように形成されている。図1(A)と図1(B)のように、押え部材3は円板形状であり、内周3aの直径が約20μm、外周3bの直径が約50μm、貫通配線2の終端とほぼ同じ中心を有する。外周3bと外周2bの間の領域において、押え部材3が基板1の第1面1aと密着している。外周2bと内周3aの間の領域において、押え部材3が貫通配線2の終端の一部を押えている。内周3a以内の領域において、押え部材3が直径約20μmの開口を持ち、貫通配線2の終端の一部2aを露出させている。
第1の電極4は、基板1の第1面1a側に形成され、間隙5の下部の全域をカバーしている。また、第1の電極4は、貫通配線2の1つである2−1と接続され、さらに貫通配線2−1を通して基板1の第2面1b側の電極パッド11と接続されている。第1の電極4として、5nmのTi膜と200nmのアルミ合金(主成分のAlにSiとCuをそれぞれ少量混合した合金)膜が順番に基板1の第1面1a上に形成されている。Ti膜は、主に第1の電極4と基板1の第1面1a間の密着性を向上させる役割をする。
第2の電極6は、間隙5を挟んで基板1の第1面1a側に設けられている。電気的絶縁のため、第2の電極6は、絶縁膜7と絶縁膜8に挟まれて形成される。第2の電極6は、配線電極10によって、貫通配線2の1つである2−2と接続され、さらに貫通配線2−2を通して基板1の第2面1b側の電極パッド12と接続されている。配線電極と貫通配線2−2の終端と接続する部分は、全部、押え部材3の開口の内側に位置し、第2の電極6と貫通配線2−2の終端とを確実に接続している。第2の電極6は、5nmのTi膜、200nmのアルミ合金(主成分のAlにSiとCuをそれぞれ少量混合した合金)膜と5nmのTi膜を順番に積層して形成されている。Ti膜は、主に第2の電極6と絶縁膜7及び絶縁膜8間の密着性向上、及び相互拡散防止の役割をする。
間隙5は、約直径30μm、高さ150nmの円柱状構造となっている。絶縁膜7と絶縁膜8は、第2の電極6の絶縁・保護膜として機能する他に、第2の電極6と一緒にセルの振動膜9を構成する。絶縁膜7と絶縁膜8は、それぞれ、シリコンの窒化物からなる。絶縁膜7の厚さは200μmで、絶縁膜8の厚さは400μmである。絶縁膜7、第2の電極6及び絶縁膜8からなる振動膜9は、0.7GPa以下の引張り応力を有する。これは、絶縁膜7、第2の電極6及び絶縁膜8の成膜条件と成膜後の熱処理条件の調整によって実現されている。
配線電極10は、5nmのTi膜と200nmのアルミ合金(主成分のAlにSiとCuをそれぞれ少量混合した合金)膜を順番に積層して形成されている。Ti膜は、主に配線電極10と絶縁膜7及び絶縁膜8の間の密着性向上、及び相互拡散防止の役割をする。電極パッド11及び電極パッド12は、それぞれ、5nmのCr膜と200nmのAl膜を順番に積層して形成されている。Cr膜は、主に電極パッド11及び電極パッド12が、基板1の第2面1b及び貫通配線2(2−1と2−2を含む)の終端と良い密着性を得るための役割をする。
図示はしないが、静電容量型トランスデューサは制御回路と接続されている。接続は、電極パッド11、12を介して、ACF接合を利用している。静電容量型トランスデューサを駆動する際、バイアス電圧を第1の電極4に印加し、信号印加または信号取り出し電極として第2の電極6を用いている。
本実施例においても、第1の実施形態で述べたような効果を奏することができた。
(実施例2)
図2を用いて、実施例2の静電容量型トランスデューサの製造方法例を説明する。まず、図2(A)のように、第1面1aと第2面1bを有する基板1を用意する。基板1は、両面ミラー研磨の低抵抗シリコンで、表面粗さRa<2nmで、抵抗率が0.01Ω・cmである。基板1の厚さは200μmである。
次に、図2(B)のように、基板1において、第1面1aと第2面1bの間を貫通する貫通穴13を形成する。貫通穴13は、ほぼ円柱形状であり、基板1の第1面1aと第2面1bにおける開口の直径が約20μmである。貫通穴13の加工は、シリコンの深堀りRIE技術を用いて行う。深堀りRIEの後、貫通穴13の内壁13aを平滑化する。平滑化は、シリコンの熱酸化と熱酸化膜の除去を数回繰り返して実現する。次に、図2(C)のように、基板1の第1面1a、第2面1b及び貫通穴13の内壁13a(図2(B)を参照)を含む基板1の表面上に、絶縁膜14を形成する。絶縁膜14は、約1μm厚のシリコン酸化物であって、シリコンの熱酸化で形成する。
次に、図2(D)のように、絶縁膜14の表面に、更に絶縁膜15を形成する。絶縁膜15の役割の1つは、図2(E)で形成する貫通配線2の構成材料が絶縁膜14へ拡散することを防ぐバリア層として働く。絶縁膜15は、約100nm厚のシリコン窒化物であり、低圧CVD(LP−CVD:Low−Pressure−CVD)法で形成される。
次に、図2(E)のように、第1面1aと第2面1bの間を貫通する貫通配線2を、貫通穴13の中に形成する。貫通配線2は、Cuを主材料とし、貫通穴13の内部をほぼ充填している。貫通配線2の形成方法として、電解めっき及び研磨技術を用いる。具体的に、まず、基板1の第2面1bをシード層付き基板(図示なし)と密着させて、Cuの電解めっきを行う。めっき後、シード層付き基板を除去する。そして、基板1の第1面1aと第2面1bに対してCMPを行い、平坦化を実現する。CuのCMPの際、シリコン窒化物からなる絶縁膜15は、CuのCMPのストップ層となる。CuのCMPの後、絶縁膜15のCMPを行う。CMP後、基板1の第1面1aの表面粗さがRa<5nmである。また、貫通配線2の終端は基板1の第1面1a及び第2面1bに対して、それぞれ最大0.5μm程度窪むようになる。
次に、図2(F)のように、基板1の第1面1a側において、貫通配線2の終端を押える押え部材3を形成する。図2(F)と図1(B)のように、押え部材3は、内周3aの直径が約12μm、外周3bの直径が約30μmの円板であり、貫通配線2の終端とほぼ同じ中心を有する。外周3bと外周2bの間の領域において、押え部材3が基板1の第1面1aと絶縁膜14、15を介して密着している。外周2bと内周3aの間の領域において、押え部材3が貫通配線2の終端の一部を押えている。内周3a以内の領域において、貫通配線2の終端の一部2a(直径が約12μm)が露出している。押え部材3は、シリコンの酸化物で、厚さが約1μmである。シリコンの酸化物の成膜は、50℃以下の基板温度にてスパッタ法で行う。押え部材3のパターンの形成は、フォトリソグラフィーと反応性イオンエッチングを含む方法で行う。
次に、図2(G)のように、基板1の第1面1a側に第1の電極4を形成する。第1の電極4は、振動膜を駆動するための電極の1つである。第1の電極4は、間隙5の下部の全域をカバーし、振動膜9の振動部分の下部に位置する部分と貫通配線2の1つである2−1と接続する部分4aがある。第1の電極4は、同じエレメント中の各セルに対して、導通するように形成されている。第1の電極4として、5nmのTi膜と200nmのアルミ合金膜が順番に積層して形成されている。Ti膜は、主に第1の電極4と下地との密着性を確保する役割をする。第1の電極4は、金属のスパッタ成膜、フォトリソグラフィー、及び金属のドライエッチングを含む方法によって形成される。
次に、図2(H)のように、絶縁膜16を形成する。絶縁膜16は、第1の電極4の表面を覆い、その役割の1つは第1の電極4の絶縁・保護膜として働く。絶縁膜16は、200nm厚のシリコン酸化物の膜であって、約300℃の基板温度でCVD法によって形成される。
次に、図2(I)のように、犠牲層17を形成する。犠牲層17は、セルの間隙5を規定するためのもので、Crによって構成される。まず、Cr膜を電子ビーム蒸着法で形成する。そして、フォトリソグラフィーとウェットエッチングを含む方法で所望の形状に加工する。犠牲層17は、約直径30μm、高さ150nmの円柱状構造に加工される。
次に、図2(J)のように、穴16aを形成する。穴16aは、第2の電極6と貫通配線2の1つである2−2と接続するための絶縁膜16の開口である。穴16aは、直径が約15μmの円形で、押え部材3の開口3aとほぼ同じ中心を有する。
次に、図2(K)のように、絶縁膜7を形成する。絶縁膜7は、図2(L)で形成する第2の電極6の下表面に接して全面に亘り、その役割の1つは第2の電極6の絶縁・保護膜として働く。絶縁膜7は、200nm厚のシリコン窒化物である。シリコン窒化物の膜は、約300℃の基板温度でPE−CVD(Plasma−Enhanced−CVD)によって成膜される。成膜時、成膜ガスの流量等を制御して、絶縁膜7となるシリコン窒化物の膜が0.1GPa程度の引張り応力を有するようにする。
次に、図2(L)のように、第2の電極6を形成する。第2の電極6は、振動膜の上において第1の電極4と対向して形成され、振動膜9を駆動するための電極の1つである。第2の電極6は、第1の電極4と同様な構成を持ち、第1の電極4と同様な方法で形成される。また、第2の電極6は、同じエレメント中の各セルに、それぞれ導通するように形成されている。第2の電極6は、静電容量型トランスデューサの製造が完成した時点で、0.4GPa以下の引張り応力を有するように成膜条件が調整される。
次に、図2(M)のように、絶縁膜8を形成する。絶縁膜8は、第2の電極6の上表面に接して全面に亘り、その役割の1つは第2の電極6の絶縁・保護膜として働く。絶縁膜8は、絶縁膜7と同様な構成を持ち、絶縁膜7と同様な方法で形成される。
次に、図2(N)のように、エッチホール18を形成して、犠牲層17を除去する。まず、エッチホール18を形成する。エッチホール18は、フォトリソグラフィーと反応性イオンエッチングを含む方法によって形成される。そして、エッチホール18を介して、エッチング液の導入によって犠牲層17を除去する。これによって、犠牲層17と同じ形状の間隙5が形成される。
次に、図2(O)のように、薄膜19を形成する。薄膜19は、エッチホール18を封止すると共に、絶縁膜7と第2の電極6と絶縁膜8と合せて、間隙5の上部で振動可能な振動膜9を構成する。薄膜19は、300nm厚のシリコン窒化物である。薄膜19は、絶縁膜7と同様、約300℃の基板温度でPE−CVDによって成膜される。薄膜19は、0.1GPa程度の引張り応力を有する。このように形成された振動膜9は、全体で0.7GPa程度の引張り応力を有し、スティッキングあるいは座屈はなく、破壊しにくい。
次に、図2(P)のように、基板1の第1表面1a側にコンタクト穴20(20aと20bを含む)、基板1の第2表面1b側にコンタクト穴21をそれぞれ形成する。コンタクト穴20aは、直径が10μm程度の円柱形状で、その外周が押え部材3の開口3aの内側に位置する。コンタクト穴20(20aと20bを含む)とコンタクト穴21は、フォトリソグラフィー、反応性イオンエッチングを含む方法によって形成される。
次に、図2(Q)のように、接続配線10及び電極パッド11、12、22をそれぞれ形成する。基板1の第1表面1a側において、接続配線10を形成する。接続配線10は、コンタクト穴20a、20bを介して第2の電極6と貫通配線2の1つである2−2とを接続する。コンタクト穴20aの外周が押え部材3の開口の内側に位置しているから、たとえ押え部材3の開口付近に膜変形があっても、接続配線10は第2の電極6と貫通配線2−2の終端とは確実に接続される。基板1の第2表面1b側において、貫通配線2−1と接続する電極パッド11、貫通配線2−2と接続する電極パッド12を形成する。また、基板1の第2表面1b側において、コンタクト穴21を介して、基板1と接続する電極パッド22を形成する。接続配線10及び電極パッド11、12、22は、第1の電極4と同じ構成を持ち、第1の電極4と同じ方法によって形成される。
以上の製造工程において、絶縁膜7、8、19の膜間密着性を向上するために、上の膜を成膜前に、下敷き膜の表面に対してプラズマ処理する。このプラズマ処理によって、下敷き膜の表面が清浄化または活性化される。次に、図示はしないが、静電容量型トランスデューサを制御回路と接続する。接続は、電極パッド11、12、22を介して行う。接続の方法として、ACF接合を用いる。静電容量型トランスデューサを駆動する際、バイアス電圧を第1の電極4に印加し、信号印加または信号取り出し電極として第2の電極6を用いる。電極パッド22を介して基板1を接地して、信号ノイズを低減する。
以上のように、本実施例の静電容量型トランスデューサの製法によれば、振動膜がある基板表面において、貫通配線の終端が押え部材によって押えられている。よって、第1の実施形態で述べたような効果を奏することができる。
(実施例3)
図3(a)は、光音響効果を利用した被検体情報取得装置の実施例を示したものである。光源2010から発振したパルス光は、レンズ、ミラー、光ファイバー等の光学部材2012を介して、被検体2014に照射される。被検体2014の内部にある光吸収体2016は、パルス光のエネルギーを吸収し、音響波である光音響波2018を発生する。プローブ(探触子)2022内の本発明の静電容量型トランスデューサ2020は、光音響波2018を受信して電気信号に変換し、信号処理部2024に出力する。信号処理部2024は、入力された電気信号に対して、A/D変換や増幅等の信号処理を行い、データ処理部2026へ出力する。データ処理部2026は、入力された信号を用いて被検体情報(光吸収係数などの被検体の光学特性値を反映した特性情報)を画像データとして取得する。ここでは、信号処理部2024とデータ処理部2026を含めて、処理部という。表示部2028は、データ処理部2026から入力された画像データに基づいて、画像を表示する。以上のように、本例の被検体の情報取得装置は、本発明の静電容量型のトランスデューサと、光源と、データ処理装置と、を有する。そして、該トランスデューサは、光源から発振した光が被検体に照射されることにより発生する光音響波を受信して電気信号に変換し、データ処理装置は、電気信号を用いて被検体の情報を取得する。
図3(b)は、音響波の反射を利用した超音波エコー診断装置等の被検体情報取得装置を示したものである。プローブ(探触子)2122内の本発明の静電容量型トランスデューサ2120から被検体2114へ送信された音響波は、反射体2116により反射される。トランスデューサ2120は、反射された音響波(反射波)2118を受信して電気信号に変換し、信号処理部2124に出力する。信号処理部2124は、入力された電気信号に対して、A/D変換や増幅等の信号処理を行い、データ処理部2126へ出力する。データ処理部2126は、入力された信号を用いて被検体情報(音響インピーダンスの違いを反映した特性情報)を画像データとして取得する。ここでも、信号処理部2124とデータ処理部2126を含めて、処理部という。表示部2128は、データ処理部2126から入力された画像データに基づいて、画像を表示する。以上のように、本例の被検体の情報取得装置は、本発明の静電容量型のトランスデューサと、該トランスデューサが出力する電気信号を用いて被検体の情報を取得する処理部と、を有し、該トランスデューサは、被検体からの音響波を受信し、電気信号を出力する。
なお、プローブは、機械的に走査するものであっても、医師や技師等のユーザが被検体に対して移動させるもの(ハンドヘルド型)であってもよい。また、図3(b)のように反射波を用いる装置の場合、音響波を送信するプローブは受信するプローブと別に設けてもよい。さらに、図3(a)と図3(b)の装置の機能をどちらも兼ね備えた装置とし、被検体の光学特性値を反映した被検体情報と、音響インピーダンスの違いを反映した被検体情報と、をどちらも取得するようにしてもよい。この場合、図3(a)のトランスデューサ2020が光音響波の受信だけでなく、音響波の送信と反射波の受信を行うようにしてもよい。
1・・基板、1a・・基板の第1面、1b・・基板の第2面、2・・貫通配線、3・・押え部材、4・・第1の電極、5・・間隙、6・・第2の電極、9・・振動膜

Claims (13)

  1. 第1面側から第2面側まで貫通する貫通配線を有する基板の前記第1面上に、第1の電極と、前記第1の電極と間隙を隔てて形成された第2の電極を含む振動膜と、を備えたセルを有する静電容量型トランスデューサの作製方法であって、
    前記貫通配線を有する基板の前記第1面側において、前記貫通配線の終端を押える押え部材を形成する工程と、
    前記押え部材を形成する工程の後に、前記セルを形成する工程と、
    を備えることを特徴とする静電容量型トランスデューサの作製方法。
  2. 前記押え部材を形成する工程では、前記貫通配線の終端の一部が露出する開口を有するように前記押え部材を形成することを特徴とする請求項1に記載の静電容量型トランスデューサの作製方法。
  3. 前記セルを形成する工程は、
    前記基板の前記第1面側に第1の電極を形成する工程と、
    前記第1の電極の上に犠牲層を形成する工程と、
    前記犠牲層の上に第2の電極を形成する工程と、
    前記犠牲層をエッチングする工程と、
    を含むことを特徴とする請求項1または2に記載の静電容量型トランスデューサの作製方法。
  4. 前記第1の電極を形成する工程において、前記第1の電極と前記貫通配線とを電気的に接続することを特徴とする請求項3に記載の静電容量型トランスデューサの作製方法。
  5. 前記第2の電極を形成する工程において、前記第2の電極と前記貫通配線とを電気的に接続することを特徴とする請求項3または4に記載の静電容量型トランスデューサの作製方法。
  6. 第1面と第2面の間を貫通する貫通配線を有する基板の前記第1面上に、第1の電極と、前記第1の電極と間隙を隔てて形成された第2の電極を含む振動膜と、を備えたセルを有する静電容量型トランスデューサであって、
    前記基板の第1面側において、前記貫通配線の終端を押える押え部材が設けられていることを特徴とする静電容量型トランスデューサ。
  7. 前記押え部材は、前記貫通配線の長さ方向における降伏応力が前記貫通配線のせん断強度の1.7倍以上であることを特徴とする請求項6に記載の静電容量型トランスデューサ。
  8. 前記押え部材は、前記貫通配線よりも前記基板に近い熱膨張係数を有することを特徴とする請求項6または7に記載の静電容量型トランスデューサ。
  9. 前記押え部材はシリコンの化合物であり、前記貫通配線は金属を含む材料からなることを特徴とする請求項6から8の何れか1項に記載の静電容量型トランスデューサ。
  10. 前記押え部材の開口において、前記貫通配線の終端の一部と前記第1の電極とが接続されていることを特徴とする請求項6から9の何れか1項に記載の静電容量型トランスデューサ。
  11. 前記押え部材の開口において、前記貫通配線の終端の一部と前記第2の電極とが接続されていることを特徴とする請求項6から10の何れか1項に記載の静電容量型トランスデューサ。
  12. 請求項6から11の何れか1項に記載の静電容量型トランスデューサと、該トランスデューサが出力する電気信号を用いて被検体の情報を取得する処理部と、を有し、
    前記トランスデューサは、被検体からの音響波を受信し、前記電気信号に変換することを特徴とする被検体情報取得装置。
  13. 光源をさらに有し、
    前記トランスデューサは、前記光源から発振した光が被検体に照射されることにより発生する光音響波を受信して電気信号に変換し、
    前記処理部は、前記電気信号を用いて被検体の情報を取得することを特徴とする請求項12に記載の被検体情報取得装置。
JP2013273672A 2013-12-28 2013-12-28 静電容量型トランスデューサ及びその製造方法 Active JP6235902B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013273672A JP6235902B2 (ja) 2013-12-28 2013-12-28 静電容量型トランスデューサ及びその製造方法
US14/562,955 US10018599B2 (en) 2013-12-28 2014-12-08 Capacitive transducer and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013273672A JP6235902B2 (ja) 2013-12-28 2013-12-28 静電容量型トランスデューサ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2015128271A true JP2015128271A (ja) 2015-07-09
JP6235902B2 JP6235902B2 (ja) 2017-11-22

Family

ID=53480957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013273672A Active JP6235902B2 (ja) 2013-12-28 2013-12-28 静電容量型トランスデューサ及びその製造方法

Country Status (2)

Country Link
US (1) US10018599B2 (ja)
JP (1) JP6235902B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150183634A1 (en) * 2013-12-28 2015-07-02 Canon Kabushiki Kaisha Capacitive transducer and method of manufacturing the same
JP2017103316A (ja) * 2015-12-01 2017-06-08 キヤノン株式会社 貫通配線基板の製造方法、及び電子デバイスの製造方法
JP2017112187A (ja) * 2015-12-15 2017-06-22 キヤノン株式会社 貫通配線を有する基板に素子を設けたデバイス及びその製造方法
JP2017112155A (ja) * 2015-12-15 2017-06-22 キヤノン株式会社 貫通配線基板の作製方法、及び電子デバイスの作製方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016122759A (ja) * 2014-12-25 2016-07-07 キヤノン株式会社 貫通配線を有する電子デバイスの作製方法
US10427188B2 (en) * 2015-07-30 2019-10-01 North Carolina State University Anodically bonded vacuum-sealed capacitive micromachined ultrasonic transducer (CMUT)
US10859696B2 (en) * 2016-06-08 2020-12-08 B-K Medical Aps Row-column addressed 2-D array with a double curved surface
US10662055B2 (en) * 2017-04-27 2020-05-26 Seiko Epson Corporation MEMS element, sealing structure, electronic device, electronic apparatus, and vehicle

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61220600A (ja) * 1985-03-26 1986-09-30 Nec Corp 超音波センサ
US20040141421A1 (en) * 2003-01-22 2004-07-22 Ching-Hsiang Cheng Electrical through wafer interconnects
US20070180916A1 (en) * 2006-02-09 2007-08-09 General Electric Company Capacitive micromachined ultrasound transducer and methods of making the same
WO2010134302A2 (en) * 2009-05-19 2010-11-25 Canon Kabushiki Kaisha Method for manufacturing capacitive electromechanical transducer
JP2011108960A (ja) * 2009-11-20 2011-06-02 Kyocera Corp 配線基板およびプローブカードならびに電子装置
JP2012099518A (ja) * 2010-10-29 2012-05-24 Fujitsu Ltd 貫通電極基板
US20130255388A1 (en) * 2012-03-31 2013-10-03 Canon Kabushiki Kaisha Probe and object information acquisition apparatus using the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6235902B2 (ja) * 2013-12-28 2017-11-22 キヤノン株式会社 静電容量型トランスデューサ及びその製造方法
JP6562667B2 (ja) * 2014-04-12 2019-08-21 キヤノン株式会社 静電容量型トランスデューサ、その製造方法、及び被検体情報取得装置

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61220600A (ja) * 1985-03-26 1986-09-30 Nec Corp 超音波センサ
US20040141421A1 (en) * 2003-01-22 2004-07-22 Ching-Hsiang Cheng Electrical through wafer interconnects
US6836020B2 (en) * 2003-01-22 2004-12-28 The Board Of Trustees Of The Leland Stanford Junior University Electrical through wafer interconnects
US20070180916A1 (en) * 2006-02-09 2007-08-09 General Electric Company Capacitive micromachined ultrasound transducer and methods of making the same
JP2007215177A (ja) * 2006-02-09 2007-08-23 General Electric Co <Ge> 容量性マイクロマシン加工超音波トランスジューサ並びにその製作方法
WO2010134302A2 (en) * 2009-05-19 2010-11-25 Canon Kabushiki Kaisha Method for manufacturing capacitive electromechanical transducer
JP2010272956A (ja) * 2009-05-19 2010-12-02 Canon Inc 容量型機械電気変換素子の製造方法
US20120058587A1 (en) * 2009-05-19 2012-03-08 Canon Kabushiki Kaisha Method for manufacturing capacitive electromechanical transducer
JP2011108960A (ja) * 2009-11-20 2011-06-02 Kyocera Corp 配線基板およびプローブカードならびに電子装置
JP2012099518A (ja) * 2010-10-29 2012-05-24 Fujitsu Ltd 貫通電極基板
US20130255388A1 (en) * 2012-03-31 2013-10-03 Canon Kabushiki Kaisha Probe and object information acquisition apparatus using the same
JP2013226391A (ja) * 2012-03-31 2013-11-07 Canon Inc 探触子、及びそれを用いた被検体情報取得装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150183634A1 (en) * 2013-12-28 2015-07-02 Canon Kabushiki Kaisha Capacitive transducer and method of manufacturing the same
US10018599B2 (en) * 2013-12-28 2018-07-10 Canon Kabushiki Kaisha Capacitive transducer and method of manufacturing the same
JP2017103316A (ja) * 2015-12-01 2017-06-08 キヤノン株式会社 貫通配線基板の製造方法、及び電子デバイスの製造方法
US10667392B2 (en) 2015-12-01 2020-05-26 Canon Kabushiki Kaisha Method for manufacturing through wiring substrate and method for manufacturing device
JP2017112187A (ja) * 2015-12-15 2017-06-22 キヤノン株式会社 貫通配線を有する基板に素子を設けたデバイス及びその製造方法
JP2017112155A (ja) * 2015-12-15 2017-06-22 キヤノン株式会社 貫通配線基板の作製方法、及び電子デバイスの作製方法

Also Published As

Publication number Publication date
JP6235902B2 (ja) 2017-11-22
US20150183634A1 (en) 2015-07-02
US10018599B2 (en) 2018-07-10

Similar Documents

Publication Publication Date Title
JP6235902B2 (ja) 静電容量型トランスデューサ及びその製造方法
JP6478902B2 (ja) 貫通配線基板の製造方法、及び電子デバイスの製造方法
US10090780B2 (en) Device with electrode connected to through wire, and method for manufacturing the same
US9927349B2 (en) Method of producing through wiring substrate and method of producing device
US10338034B2 (en) Transducer device comprising an insulating film between a through wiring line and a semiconductor substrate
US20080296708A1 (en) Integrated sensor arrays and method for making and using such arrays
JP5851238B2 (ja) 超音波トランスデューサ、その製造方法、および、それを用いた超音波探触子
EP2840060B1 (en) Method for manufacturing a capacitive transducer
CN104117477B (zh) 电容变换器及其制造方法、探测器以及对象信息获取装置
JP4755500B2 (ja) 超音波探触子
JP2013138411A (ja) 静電容量型トランスデューサの製造方法
US20130069480A1 (en) Electromechanical transducer and method of manufacturing the electromechanical transducer
US10073064B2 (en) Device having element electrode connected to penetrating wire, and method for manufacturing the same
CN104117476B (zh) 电容变换器及其制造方法、探测器以及对象信息获取装置
US20170168025A1 (en) Device in which element is provided on substrate having penetrating wire and manufacturing method therefor
JP7141934B2 (ja) 超音波トランスデューサ、その製造方法および超音波撮像装置
JP2016103550A (ja) 電子デバイス、およびその作製方法
JP6147138B2 (ja) 静電容量型トランスデューサおよびその製造方法
JP2017135352A (ja) 貫通配線基板、その作製方法、電子デバイス及びその作製方法
EP4363369A1 (en) Micro-machined ultrasound transducers with insulation layer and methods of manufacture
JP2015213224A (ja) 静電容量型トランスデューサの作製方法、及び静電容量型トランスデューサ
KR20020092644A (ko) 초음파 탐촉자 제조방법
JP2020018469A (ja) 静電容量型トランスデューサ、及びそれを用いた超音波プローブ
JP2015053620A (ja) 静電容量型トランスデューサ及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170919

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170928

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171027

R151 Written notification of patent or utility model registration

Ref document number: 6235902

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D13