JP2017135352A - 貫通配線基板、その作製方法、電子デバイス及びその作製方法 - Google Patents

Abstract

【課題】貫通配線基板を作製する際に、貫通配線と貫通孔の隙間を低減することができる技術を提供する。【解決手段】貫通配線２を有する貫通配線基板の作製方法では、基板１の第一の面１ａから該第一の面の反対側に位置する第二の面１ｂに到達する貫通孔１３を形成し、第一の面側の貫通孔の開口近傍の内壁に金属層２ｓを形成する。貫通孔の内部に導電性材料２を充填して貫通配線を形成する。更に第一の面に素子部３０を形成することができる。【選択図】図１

Description

本発明は、貫通配線基板、それを有する電子デバイス、それらの作製方法などに関する。

電子デバイスの小型化、高速化及び多機能化などの高機能化のため、デバイスを構成するチップ間、または基板表面の素子と基板裏面の配線間を最短距離で電気的に接続できる貫通配線が用いられている。電子デバイスの形成方法には、素子を形成する前に貫通配線を形成するビア・ファースト（ｖｉａ ｆｉｒｓｔ）方式と、素子を形成した後に貫通配線を形成するビア・ラスト（ｖｉａ ｌａｓｔ）方式がある。ビア・ファースト方式は、貫通孔の内壁を含む基板表面に高品質な絶縁膜を高温で成膜でき、高い絶縁耐圧を必要とする電子デバイスに向いている。

貫通配線の形成方法には、基板の両主面間を貫通する貫通孔を形成し、貫通孔の中に金属を代表とする導電性材料を充填してから、基板の両主面側から導電性材料の端面を研磨して平坦化する方法がある。研磨の際、貫通孔の付近において、応力によって導電性材料が塑性変形し、導電性材料と貫通孔内壁との間に隙間ができてしまうことがある。隙間の大きさは、導電性材料と貫通孔内壁との密着性が高いほど小さくなる。また、隙間の大きさは、導電性材料の研磨量が少ないほど小さくなる。導電性材料からなる貫通配線と貫通孔内壁との間に隙間があると、様々な問題が起きる。例えば、素子を構成する薄膜を形成する際、隙間の部分において薄膜が不連続になったり、膜厚が不均一になったり、応力が変化したりすることがある。 特に、貫通配線と素子電極間を接続するための配線電極と貫通配線との電気的な接続が困難になることがある。

また、薄膜を所望の形状に加工するためのフォトリソグラフィー工程にも問題は発生し得る。例えば、フォトレジストを塗布する際、前記隙間の近傍においてレジストに割れ目が生じたり、厚さが不均一になったりすることがある。この状態でレジストをマスクとして薄膜を加工すると、前記隙間の近傍において、本来は保護すべき薄膜の部分や貫通配線の端面が損傷を受けてしまう恐れがある。よって、貫通配線と貫通孔内壁との間の隙間を極力減らすことが要求されることがある。そのためには、導電性材料の充填後の研磨量を少なくすることが有効である。また、導電性材料と貫通孔内壁との間の密着性を向上させることが有効である。

他方、ビア・ファースト方式において、素子部を形成するために最高温度が数百度程度の昇温工程が必要とされる場合がある。その場合、貫通配線と基板との熱膨張の差による素子への影響を考慮する必要があることがある。例えば、基板がシリコンで、貫通配線がＣｕである場合である。この場合、Ｃｕの熱膨張係数がシリコンの６倍以上であるため、素子を形成するための昇降温時に、貫通配線が貫通孔の内壁に対して相対的に伸縮または滑動する傾向がある。このような動きが制限なく発生する場合、昇温時、貫通配線の端面が基板の表面より突出し、素子を構成する薄膜の永久変形、破損などを引き起こす恐れがある。また、降温時、貫通配線は復元しようとして薄膜を引張り、その端面付近で薄膜の永久変形や破損、または応力増加を引き起こす恐れがある。このような薄膜の永久変形や破損、応力増加などは、素子の不良品化や素子の性能バラつきの原因になる。

素子の性能低下を避けるために、貫通配線の付近に素子を配置しなくすることができるが、そうした場合、素子の集積度が低下する。よって、素子のある基板面側において、温度変化による貫通配線と基板との相対的な動きを抑制する必要があることがある。一方、貫通孔の内壁の全表面に貫通孔の内壁と密着性の高いシード層を形成して、貫通配線を強く固定しようとする場合、昇降温時に、貫通配線と貫通孔内壁との間に大きいな応力が発生し、貫通孔の内壁を破損する恐れがある。例えば、貫通孔の内壁に絶縁膜や拡散防止膜が形成された場合、前述の応力で絶縁膜や拡散防止膜にひび割れなどの破損が発生する恐れがある。

特許文献１は、貫通孔の両側の開口の付近に金属層を設け、貫通配線と貫通孔の内壁との密着性を向上する技術を開示している。このような金属層によって、貫通孔の両側の開口の付近において貫通配線が拘束され、貫通配線を構成する導電性材料の端面平坦化の研磨において貫通配線と貫通孔の内壁との間の隙間が低減できる。また、温度変化による貫通配線と基板間の相対的な動きを抑制する効果もある。

特開２００７−５９７９６号公報

しかし、特許文献１の方式では、ビア・ファーストの素子形成プロセスの熱工程において、貫通配線は、金属層のない中央部において貫通孔の内壁に対して比較的に動きやすいが、貫通孔の両側の開口付近で金属層により拘束されている。その結果、貫通孔の金属層のある部分に熱応力が集中し、該部分の貫通孔の内壁が破損されやすくなる恐れが生じる。

本発明の一側面の電子デバイスの作製方法は次の特徴を有する。即ち、貫通配線を有する基板に素子部を設けた電子デバイスの作製方法であって、基板の第一の面から該第一の面の反対側に位置する第二の面に到達する貫通孔を形成する工程と、前記第一の面の側において前記貫通孔の開口近傍の内壁に金属層を形成する工程と、前記貫通孔に導電性材料を充填し、前記貫通配線を形成する工程と、前記第一の面の側に前記素子部を形成する工程と、を含む。また、本発明の一側面の貫通配線を有する基板の作製方法は次の特徴を有する。即ち、基板の第一の面から該第一の面の反対側に位置する第二の面に到達する貫通孔を形成する工程と、前記第一の面の側において前記貫通孔の開口近傍の内壁に金属層を形成する工程と、前記貫通孔に導電性材料を充填し、貫通配線を形成する工程と、を含む。

また、本発明の一側面の電子デバイスは次の特徴を有する。即ち、貫通配線を有する基板上に素子部を設けた電子デバイスであって、前記基板の第一の面から該第一の面の反対側に位置する第二の面に到達する貫通孔と、前記貫通孔の内部を充填する導電性材料で形成された貫通配線と、前記第一の面に設けられた素子部と、を有し、前記第一の面の側において前記貫通孔の開口近傍の内壁に金属層が形成されている。また、本発明の一側面の貫通配線を有する貫通配線基板は次の特徴を有する。即ち、基板の第一の面から該第一の面の反対側に位置する第二の面に到達する貫通孔と、前記貫通孔の内部を充填する導電性材料で形成された貫通配線と、を有し、前記第一の面の側において前記貫通孔の開口近傍の内壁に金属層が形成されている。

本発明によれば、基板の第一の面側において、貫通孔の開口近傍内壁に該内壁と密着する金属層が形成され、貫通配線がより強く拘束される。一方、第一の面の反対側の基板の第二の面側において、貫通配線がより自由である。これにより、貫通配線を作製する際に、貫通配線と貫通孔の隙間を低減することができる。また、貫通孔内壁の破損の恐れが低減される。

貫通配線基板ないし電子デバイスの作製方法の一実施形態を説明する図。 貫通配線基板ないし電子デバイスの作製方法の第１の実施例を説明する図。 貫通配線基板ないし電子デバイスの作製方法の第２の実施例を説明する図。 作製方法の第２の実施例を説明する断面図。 本発明の電子デバイスの応用例を説明するブロック図。

本発明の一側面では、素子を形成する基板面側において、貫通配線の動きを拘束し、貫通配線の端面平坦化の研磨において、貫通配線と貫通孔内壁との間の隙間を低減する。研磨の例としては、後述のＣＭＰ以外に、機械研磨、切削などが可能である。現状では、仕上げ研磨がＣＭＰになることが多い。一方、素子を形成しない基板面側では、例えば、貫通配線の端面平坦化の研磨量を低減させることによって、貫通配線と貫通孔内壁との間の隙間を低減させる。これと共に、素子を形成しない基板面側において、貫通配線を過度に強く固定せず、熱工程で貫通配線と貫通孔内壁間の相対的な動きが或る程度できるようにして、熱応力を開放する。「貫通配線を強く固定せず」とは、ここでは、例えば、そのまま単純に貫通配線を形成することである。そして、素子が形成されてから、例えば、素子を形成しない基板面側に比較的に低い温度で電極パッドを形成する。

この様にする為に、本発明の一側面では、基板の第一の面から該第一の面の反対側に位置する第二の面に到達する貫通孔を形成し、第一の面の側において貫通孔の開口近傍の内壁に金属層を形成し、こうした貫通孔に導電性材料を充填して貫通配線を形成する。

以下、本発明の実施形態及び実施例について図を用いて説明する。ただし、本発明はこうした実施形態や実施例には限定されず、その要旨の範囲内で種々の変形及び変更が可能である。

（第１の実施形態）
図１を用いて、本発明の貫通配線基板ないし電子デバイスの作製方法の第１の実施形態を説明する。図１（Ａ）〜（Ｆ）は本実施形態を説明するための断面図である。電子デバイスの作製において、１枚の基板上に同時に複数の貫通配線、または複数の素子を形成することが一般的であるが、図１では、簡潔にして見やすくするために、２つの貫通配線と１つの素子だけを示している。

まず、図１（Ａ）のように、基板１を用意する。基板１は、ガラスのような絶縁材料、またはＳｉのような半導体材料から構成されている。基板１は、第一の面１ａ及び第一の面の反対側に位置する第二の面１ｂを有する。基板１の第一の面１ａ及び第二の面１ｂは、共に平坦で鏡面に研磨されている。基板１の厚さは、例えば、５０μｍ〜１０００μｍである。

次に、図１（Ｂ）のように、基板１に貫通孔１３を形成する。貫通孔１３は、基板１の第一の面１ａから第二の面１ｂに到達し、基板１を貫通する。貫通孔１３の数、配置、開口の形状とサイズなどは、用途に応じて、フォトレジストパターンで規定する。貫通孔１３の開口は、例えば、円形状であり、直径が２０μｍ〜１００μｍである。貫通孔１３の配置は、例えば、配列分布であり、横方向の周期が２００μｍで縦方向の周期が２ｍｍである。貫通孔１３を形成した後、必要に応じて、貫通孔１３の内壁１３ａに絶縁膜や、金属拡散を防止する拡散防止膜（バリア層とも呼ぶ）を形成する。絶縁膜と拡散防止膜の両方を形成してもよい。また、貫通孔の内壁１３ａにおいて、後の工程で基準以上の電界集中が生じないように、必要に応じて、内壁１３aの平滑化加工を行ってもよい。

次に、図１（Ｃ）のように、第一の面１ａ側の貫通孔の開口近傍の内壁に金属層２ｓを形成する。金属層２ｓは、第一の面１ａの上に形成されなくても良い。貫通孔の近辺のみなら、第一の面１ａの上に金属層が形成されてもよい。しかし、余り広い範囲に形成すると、後に形成する素子等の邪魔になることがある。また、電気めっきで貫通孔に導電性材料を充填する場合、めっきが金属層に達してから、金属層上でもめっき成長が起き、無駄なめっき部が発生することにもなり易い。この結果、無駄なめっき部の除去に手間が必要となることがある。貫通孔の内壁１３ａ側において、金属層２ｓは、内壁１３ａと十分な密着性を持つ。また、貫通配線２（図１（Ｅ）参照）側において、金属層２ｓは、貫通配線２と十分な密着性を持つ。こうした条件を満たせば、金属層２ｓは、金属の単層膜であってもよいし、複数種の金属を積層した多層膜であってもよい。また、後述する図１（Ｄ）のように、めっき法で貫通孔の内部に導電性材料２を充填する場合、金属層２ｓは、使用するめっき液に対して十分な耐性があることが望ましい。金属層２ｓは、例えば、Ｔｉ、Ｃｒ、Ｔａ、Ｍｏ、Ｗ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｕなどの単金属または合金によって構成される。金属層２ｓは、スパッタリング、真空蒸着を含む金属の成膜方法で形成することができる。金属層２ｓを形成するとき、第一の面１ａ側にマスクを配置して、金属層２ｓが主に貫通孔の内壁１３ａに形成されるようにできる。マスクとして、基板１の第一の面１ａ上に形成されるドライフィルムレジストのパターンが好適である。また、マスクとして、基板１の第一の面１ａ側に密着して配置するステンシルマスクもある。

金属層２ｓは、第一の面１ａから貫通孔の内部、ｈの距離まで形成される。距離ｈは、以下の２つの観点から設計される。まず、金属層２ｓは、貫通配線２の端面２−１ａ、２−２ａを研磨で形成する工程（図１（Ｅ）参照）において、第一の面１ａ側の貫通配線２の動きを十分に拘束して、研磨応力による貫通配線と貫通孔内壁との間の隙間を低減できる。そのために、例えば、ｈは３μｍ以上であることが好適である。そして、金属層２ｓは、素子部３０を形成する工程（図１（Ｆ）参照）で、第一の面１ａ側の貫通配線２の動きを十分に拘束すると共に、貫通孔１３の内部において貫通配線２と貫通孔内壁１３ａとが相対的に動けるようにして熱応力を開放させる。そのため、距離ｈは、貫通孔の長さＬに対して、例えば、Ｌの１／５以下であることが好適である。

以上の２つの観点を綜合して、距離ｈは次の範囲に入ることが望ましい。すなわち、３μｍ≦ｈ≦（１／５）Ｌである。距離ｈは、金属層２ｓの形成工程において制御できる。一例として、真空蒸着法で金属層２ｓを形成する場合、次のようにする。貫通孔１３の深さ方向（第一の面１ａの法線とほぼ一致する方向）が、蒸着源と第一の面１ａの中心（基板の中心）を結ぶ直線と、所望の角度をなすように基板１を配置する。前記角度は、距離ｈと、蒸着源と第一の面１ａの中心を結ぶ線分の長さから簡単に求められる。また、金属層２ｓを、第一の面１ａ側の貫通孔１３の開口から深さｈの部分までの貫通孔の内壁１３a部分にほぼムラなく形成するために、成膜時、第一の面１ａの法線を軸に基板１を回転させることが好適である。この法線は、第一の面に垂直にすれば良く、立つ箇所は問わない。上記のような金属層２ｓをもつ貫通孔を形成した基板１を、貫通基板１ｓと呼ぶ。

次に、図１（Ｄ）のように、貫通基板１ｓの貫通孔１３（図１（Ｂ）参照）の内部に貫通配線２を構成する導電性材料２（２−１と２−２を含む）を形成する。この工程において、貫通基板１ｓをシード基板５０ｓと貼り合わせ、電気めっきにより貫通孔１３の内部に導電性材料を充填する。

シード基板５０ｓは、ＳＵＳを代表とする金属基板５０の主面５０ａに、中間層５１とシード膜５２を積層して形成される。中間層５１は、めっき工程において主面５０ａから剥がれることがなければ、弱いほど望ましい。中間層５１の材料としては、金（Au）、銀（Ag）、白金（Pt）等が挙げられる。中間層５１の厚さは１ｎｍ〜１００ｎｍの範囲とすることが望ましい。中間層５１の形成方法としては、真空蒸着などが挙げられる。シード膜５２は、電気めっき処理の際のシード膜という観点で、伝導率が高い金属膜とするのが好適である。より望ましくは、シード膜５２の主成分は、導電性材料２の主成分と同じとするのが良い。シード膜５２の厚さは１０ｎｍ〜２００ｎｍの範囲とすることが望ましい。シード膜５２の形成方法としては、真空蒸着やスパッタリングなどが挙げられる。

貫通基板１ｓとシード基板５０ｓとは、水や有機溶剤に溶解する接着用物質を介して貼り合わせられる。貼り合わせる際、貫通基板１ｓの孔が位置する面（第２の面１ｂ）とシード膜５２とを接触させる。また、貫通基板１ｓとシード基板５０ｓとの間に空隙がないことが望ましい。接着用物質の厚さ制御によって、貫通基板１ｓとシード基板５０ｓとの間隔を制御できる。この間隔は、狭すぎると、第２の面１ｂ側の貫通孔の開口付近のめっき不良が起きやすい。一方、この間隔が広すぎると、例えば、第２の面１ｂ側のめっき終端２ｃ−２が大きくなり、図１（Ｅ）の平坦化工程で研磨量が多くなって、研磨応力による貫通配線の塑性変形が増えてしまう。よって、貫通基板１ｓとシード基板５０ｓとの間隔は、１μｍ〜１０μｍ程度が望ましい。

貼り合わせ後、貫通孔１３の底部にある接着用物質を除去して、シード膜５２が露出するようにする。貫通孔１３の底部にある接着用物質の除去は、例えば、純水に浸漬することによって達成できる。そして、貫通孔１３の底部に露出するシード膜５２の部分を起点にめっき処理（電気めっき）し、貫通孔１３の内部に導電性材料２（２−１と２−２を含む）を充填する。めっきは、例えば、Ｃｕの電気めっきである。電気めっきする際、接触した貫通基板１ｓとシード基板５０ｓをめっき液に浸漬し、貫通孔１３の底部に露出するシード膜５２の部分が金属板からなる陽極と対向するように配置する。そして、シード膜５２を含むシード基板５０ｓに通電する。めっきは、すべての貫通孔１３において、導電性材料２のめっき終端２ｃ−１が貫通基板１ｓの第１の面１ａより突出するまで行う。各貫通孔間のめっきバラつきを考慮して、導電性材料２のめっき終端２ｃ−１が基板の第一の面１ａより１０μｍ〜２００μｍ程度高くなるようにめっきすることがある。めっき後、中間層５１と基板５０の界面にて、めっきした導電性材料２（２−１と２−２を含む）をシード基板５０ｓより分離する。このとき、導電性材料２は貫通基板１ｓの貫通孔１３内に残る。ここで、中間層５１は剥離層の役割を果たしている。

一般的に、めっき法で貫通孔の内部へ充填しやすい導電性材料（例えば、Ｃｕ、Ｎｉ）は、貫通孔の内壁（Ｓｉ、Ｓｉの酸化物、ガラス等）との密着力が弱い。図１（Ｃ）のように第一の面１ａ側の貫通孔の開口近傍内壁に形成した金属層２ｓは、貫通孔の内壁１３ａと十分な密着性を持つと共に、貫通配線２（図１（Ｅ）参照）と接する側において、貫通配線２を構成する導電性材料とも十分な密着性を持つ。これによって、以上のように貫通孔１３内に充填される導電性材料２は、第一の面１ａ側の貫通孔１３の開口から深さｈの部分までの貫通孔の内壁１３a部分において、金属層２ｓを介して、貫通孔の内壁１３aと密着できる。その結果、この部分において、導電性材料２（または貫通配線２）は貫通孔の内壁１３aに拘束される。導電性材料の貫通孔内部への充填法としては、めっき法以外に、流し込み、挿し込み、ＣＶＤなどがある。これらの方法を用いる場合、第一の面１ａ側から導電性材料を充填することもできる。

次に、図１（Ｅ）のように、導電性材料２のめっき終端２ｃ−１、２ｃ−２をそれぞれ平坦化し、貫通配線２を完成する。平坦化は、例えば、化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈｅｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）で行う。平坦化によって、貫通配線２の一方の端面２−１ａ、２−２ａは平坦化され、貫通基板１ｓの第一の面１ａとほぼ同じ高さになる。また、貫通配線２の他方の端面２−１ｂ、２−２ｂも平坦化され、貫通基板１ｓの第二の面１ｂとほぼ同じ高さになる。平坦化研磨において、第１の面１ａ側では、貫通孔の開口近傍の内壁に金属層２ｓが形成され、金属層２ｓのある部分において、貫通配線２の表面が強く拘束されているので、研磨応力により貫通配線と貫通孔内壁との間に生じる隙間が低減される。一方、第２の面１ｂ側では、研磨量が少ないので、研磨応力により貫通配線と貫通孔内壁との間に生じる隙間が小さい。上記のように貫通配線を形成した基板１は、貫通配線基板３と呼ぶ。

次に、図１（Ｆ）のように、貫通配線基板３の第一の面１ａ上に、素子部３０を形成する。素子部３０は、電極（第一の電極４と第二の電極６を含む）部分と他の部分３５を含む。電極は、金属材料から構成される。第一の電極４は貫通配線の端面２−１ａ（図１（Ｅ）参照）と電気的に接続され、第二の電極６は貫通配線の端面２−２ａ（図１（Ｅ）参照）と電気的に接続される。素子部３０は、例えば、各種のＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈｅｎｉｃａｌ Ｓｙｓｔｅｍ）素子である。より具体的な例として、ピエゾ型トランスデューサや、静電容量型トランスデューサ（ＣＭＵＴ：Ｃａｐａｃｉｔｉｖｅ Ｍｉｃｒｏｍａｃｈｉｎｅｄ Ｕｌｔｒａｓｏｎｉｃ Ｔｒａｎｓｄｕｃｅｒ）がある。素子部３０の構造は、電子デバイスの仕様に合わせて設計される。

素子３０の形成において、数百℃の加熱が必要な場合がある。昇降温によって、温度の変化量に比例して、貫通孔の内壁１３（図１（Ｂ）参照）に対する貫通配線２の相対的な動きが生じる。素子３０のある基板の第一の面１ａ側のｈ部分において、貫通孔の内壁に形成された金属層２ｓによって、貫通配線２の表面が強く拘束されている。一方、素子３０のない基板の第二の面１ｂ側において、金属層２ｓは形成されておらず、貫通配線２の表面は比較的に自由である。よって、昇降温におる貫通配線２の相対的な動きは、素子３０のある第一の面１ａ側において小さく、素子３０のない第二の面１ｂ側に集中する。その結果、第一の面１ａ側の貫通配線の端面（２−１ａと２−２ａを含む。図１（Ｅ）参照）は、第一の面１ａ側への突出量が小さく、素子を構成する薄膜（第一の電極４、第二の電極６、その他の部分３５を含む）は永久変形または破損される恐れが低減する。また、貫通配線の端面の近傍においても、素子を構成する薄膜の膜厚及び膜応力の均一性が良い。一方、第二の面１ｂ側における貫通配線の端面（２−１ｂと２−２ｂを含む）の相対的な動きは大きいが、その表面にはまだ薄膜が形成されていないので、問題がない。更に、貫通配線２と貫通孔の内壁１３ａとの間の応力が第二の面１ｂ側に開放されることによって、貫通孔の内壁は破損される恐れが低減する。

更に、貫通配線基板３の第二の面１ｂ側に電極パッド（１１と１２を含む）を形成する。電極パッド１１は貫通配線２の端面２−１ｂ（図１（Ｅ）参照）と接続され、電極パッド１２は貫通配線２の端面２−２ｂ（図１（Ｅ）参照）と接続される。電極パッド１１、１２は、金属を主材料によって構成される。例えば、電極パッド１１、１２は、密着層としたＴｉ薄膜とその上に形成されるＡｌ薄膜とによって構成される。電極パッド１１、１２の形成方法として、例えば、金属のスパッタ成膜、フォトリソグラフィーを含むエッチングマスクの形成、及び金属のエッチングを含む方法がある。これらの工程では、基板の最高温度が１００℃程度で、昇降温による貫通孔の内壁１３ａ（図１（Ｂ）参照）に対する貫通配線２の相対的な動きが小さい。よって、電極パッド１１、１２を構成する金属薄膜の永久変形または破損は小さい。また、金属薄膜は比較的に高い展延性を持つので、電極パッド１１、１２の応力による永久変形または破損が更に低減できる。また、これらの工程の昇降温は、素子３０を構成する薄膜（第一の電極４、第二の電極６、その他の部分３５を含む）の永久変形または破損を引き起こす恐れも低い。

次に、図示しないが、図１（Ａ）〜（Ｆ）の工程によって作製された電子デバイス（素子部３０、貫通配線基板３及び電極パッド１１、１２を含む）を制御回路と接続する。接続は、電極パッド１１、１２を介して行う。接続の方法として、金属直接接合や、バンプ接合や、ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）圧着や、ワイヤボンディングなどの方法がある。

以上の作製方法を用いれば、図１（Ｆ）に示した電子デバイスを作製できる。この作製方法によれば、貫通配線の端面の平坦化のための研磨による貫通配線と貫通孔内壁との間の隙間が低減されている。よって、基板の第一の面１ａ側に素子を形成する際、貫通配線の付近において、素子を構成する薄膜の変形や応力が低減できる。また、素子のある第一の面側に形成された金属層２ｓの拘束効果によって、ビア・ファースト法で基板の第一の面側に素子を形成しても、素子のある第一の面側の貫通配線の端面は昇降温に伴う伸縮量が低減される。よって、その周辺で素子を構成する薄膜などが永久変形または破損する恐れが低くなる。その結果、貫通配線の近傍においても、素子を構成する薄膜の膜厚及び膜応力の均一性などが良い。また、貫通孔の内壁及びその上に形成された薄膜などが永久変形または破損する恐れが低く、素子の集積度の向上や、電子デバイスの電気的な信頼性の向上が実現できる。

以下、より具体的な実施例を説明する。
（第１の実施例）
図２の断面図を用いて、本発明の貫通配線基板ないし電子デバイスの作製方法の第１の実施例を説明する。見やすくするため、図２でも２つの貫通配線及び１つの素子のみが示されている。

まず、図２（Ａ）のように、基板１を用意する。基板１として、Ｓｉ基板を用いる。基板１は、第一の面１ａと第二の面１ｂを有し、この２つの面がミラー研磨され、表面粗さＲａはＲａ≦２ｎｍである。基板１の抵抗率は約０．０１Ω・ｃｍである。基板１の厚さは約３００μｍである。

次に、図２（Ｂ）のように、基板１の第一の面１ａから第二の面１ｂに到達する貫通孔１３を形成する。貫通孔１３は、ほぼ円柱形状であり、基板１の第一の面１ａと第二の面１ｂにおける開口の直径は約５０μｍである。貫通孔１３は、４００μｍの周期で基板１の中において配列されている。貫通孔１３の加工は、ボッシュ（Ｂｏｓｃｈ）プロセスを採用したＳｉの深堀反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）技術を用いて行う。ＲＩＥの後、貫通孔１３の内壁１３ａを平滑化する。平滑化は、Ｓｉからなる基板１の表面の熱酸化と熱酸化膜の除去によって行われる。平滑化によって、貫通孔の内壁１３ａの算術平均粗さＲａはＲａ＜０．１μｍになるようにする。

次に、図２（Ｃ）のように、基板１の第一の面１ａと第二の面１ｂ、及び貫通孔１３の内壁１３ａ（図２（Ｂ）参照）を含む基板１の表面上に、絶縁膜１４を形成する。絶縁膜１４として、厚さ約１μｍのＳｉの熱酸化膜を用いる。Ｓｉの熱酸化膜は、図２（Ｂ）で形成した貫通孔１３を有する基板１を酸素雰囲気中で約１０００℃の加熱処理することによって形成される。基板が絶縁性でない場合、絶縁膜は殆ど必要であり、拡散防止膜の必要性は基板の材料に依存する。基板がＳｉである場合、絶縁膜が十分に厚くなければ、拡散防止膜が必要となる。本実施例では、拡散防止膜を形成しないのは、絶縁膜（Ｓｉの熱酸化膜）が十分に厚いからである。

次に、図２（Ｄ）のように、第一の面１ａ側の貫通孔の開口近傍の内壁に金属層２ｓを形成する。金属層２ｓは、電子ビーム蒸着法を用いて、ＴｉとＣｕを順番に積層することによって形成される。Ｔｉは、厚さが約１０ｎｍで、貫通孔１３の内壁１３ａ（図２（Ｂ）参照）に形成される絶縁膜１４の部分１４ａと高い密着性を持つ。Ｃｕは、厚さが約１００ｎｍである。金属層２ｓを形成するとき、基板１の第一の面１ａ側にドライフィルムレジストのパターン（図示なし）を形成する。ドライフィルムレジストは、貫通孔１３の開口に対応する位置に、貫通孔１３とほぼ同じ形状、同じ大きさの開口パターンを有する。また、ドライフィルムレジストのパターンを設けた基板１を、第一の面１ａの法線が蒸着源と第一の面１ａの中心を結ぶ直線と所望の角度をなすように配置する。また、成膜時、基板１を第一の面１ａの法線を軸に自転させる。形成された金属層２ｓは、第一の面１ａ側の貫通孔１３の開口からの深さｈが約２０μｍである。こうして、貫通孔の内壁に金属層２ｓを形成した貫通基板１ｓが作製される。

次に、図２（Ｅ）のように、電気めっきにより、貫通孔１３（図２（Ｄ）参照）の内部に導電性材料２（２−１と２−２を含む）を充填する。導電性材料２は、主成分がＣｕであり、硫酸銅溶液を用いた電気めっきによって、形成される。この工程において、貫通基板１ｓをシード基板５０ｓと貼り合わせ、貫通孔１３の底部に露出するシード基板５０ｓ上のシード膜５２の部分を起点にめっき処理する。シード基板５０ｓは、ＳＵＳ基板５０の主面５０ａに、中間層５１とシード膜５２を積層して形成される。中間層５１は、厚さが約１０ｎｍのＡｕの薄膜で、電子ビーム蒸着法によってＳＵＳ基板５０の主面５０ａに形成される。シード膜５２は、厚さが約５０ｎｍのＣｕの薄膜で、電子ビーム蒸着法によって中間層５１の上に形成される。

貫通基板１ｓとシード基板５０ｓとは、非イオン性界面活性剤を接着層として貼り合わせる。非イオン性界面活性剤は、ポリオキシエチレンラウリルエーテルブリッジ３５を用いる。用いる非イオン性界面活性剤は、水またはアセトン等の有機溶剤に溶解し、約４０℃の融点を有する。非イオン性界面活性剤は、アセトン等の有機溶剤に溶解した状態で、スピンコート法でシード基板５０ｓに塗布する。塗布条件を制御して、シード基板５０ｓに形成した非イオン性界面活性剤の膜厚を約５μｍにする。

貫通基板１ｓとシード基板５０ｓを接着した後、接着した貫通基板１ｓとシード基板５０ｓを水の中に短時間５秒浸漬し、貫通孔１３の底部にある界面活性剤の部分を除去し、該部分にシード膜５２を部分的に露出させる。

そして、貫通孔１３の底部に露出するシード膜５２の部分を起点に電気めっき処理し、貫通孔１３の内部に導電性材料２（２−１と２−２を含む）を充填する。電気めっきする際、接触した貫通基板１ｓとシード基板５０ｓをめっき液に浸漬し、貫通孔１３の底部に露出するシード膜５２の部分が金属板からなる陽極と対向するように配置する。そして、シード膜５２を含むシード基板５０ｓに通電する。めっきは、すべての貫通孔１３において、導電性材料２のめっき終端２ｃ−１が貫通基板１ｓの第１の面１ａより突出するまで行う。めっきは、各貫通孔間のめっきバラつきを考慮して、導電性材料２のめっき終端２ｃ−１が基板の第一の面１ａより最大１００μｍ程度突出するまで行う。めっき後、中間層５１と基板５０の界面にて、めっきした導電性材料２（２−１と２−２を含む）をシード基板５０ｓより分離する。このとき、導電性材料２は貫通基板１ｓの貫通孔１３内に残る。

次に、図２（Ｆ）のように、導電性材料２のめっき終端２ｃ−１、２ｃ−２をそれぞれ平坦化し、貫通配線２を完成する。平坦化は、ＣＭＰで行う。平坦化によって、貫通配線２の一方の端面２−１ａ、２−２ａは平坦化され、貫通基板１ｓの第一の面１ａとほぼ同じ高さになる。また、貫通配線２の他方の端面２−１ｂ、２−２ｂも平坦化され、貫通基板１ｓの第二の面１ｂとほぼ同じ高さになる。上記のように、貫通配線を形成した貫通配線基板３が作製される。

次に、図２（Ｇ）のように、素子部３０は、電極（第一の電極４と第二の電極６を含む）部分と他の部分３５を含む。電極は、金属材料から構成される。第一の電極４は貫通配線の端面２−１ａ（図２（Ｆ）参照）と電気的に接続され、第二の電極６は貫通配線の端面２−２ａ（図２（Ｆ）参照）と電気的に接続される。素子部３０は、ＣＭＵＴである。素子部３０の形成工程において、最高基板温度は３００℃程度である。更に、貫通配線基板３の第二の面１ｂ側に電極パッド（１１と１２を含む）を形成する。電極パッド１１は貫通配線２の端面２−１ｂ（図２（Ｆ）参照）と接続され、電極パッド１２は貫通配線２の端面２−２ｂ（図２（Ｆ）参照）と接続される。電極パッド１１、１２は、５０ｎｍ厚のＴｉ薄膜とその上に形成される５００ｎｍ厚のＡｌ薄膜によって構成される。電極パッド１１、１２は、被覆性の良いスパッタ成膜で形成される。電極パッド１１、１２の形成工程において、最高基板温度は１００℃程度である。素子部は、静電容量型トランスデューサ、圧電型トランスデューサなどである。

次に、図示しないが、図２（Ａ）〜（Ｇ）の工程によって作製された電子デバイス（素子部３０、貫通配線基板３及び電極パッド１１、１２を含む）を制御回路と接続する。接続は、電極パッド１１、１２を介して行う。接続の方法として、ＡＣＦ圧着法を用いる。第１の実施例でも、第１の実施形態の作製方法と同様な効果が得られる。

（第２の実施例）
図３の平面図と図４の断面図を用いて、本発明の電子デバイスの作製方法の第２の実施例を説明する。この実施例では、ビア・ファースト法で貫通配線基板上にＣＭＵＴを形成する作製方法の一例を説明する。

ＣＭＵＴは、振動膜の振動を用いて超音波などの音響波を送信、受信することができ、特に液中において優れた広帯域特性を容易に得ることができる静電容量型トランスデューサである。実用上、図５の平面図に示すように、１つのＣＭＵＴデバイスで、次のようにしている。すなわち、２次元アレイ状に配置される複数の振動膜（セルとも呼ぶ）３１を１つのエレメント３２とし、複数のエレメント３２を基板上に並べて素子部３０を構成し、所望の性能を実現している。各エレメント３２を独立に制御するためには、それぞれのエレメントに対応して配線部を形成する。作製工程の説明に用いる図４のセルの構造は、図３のＡ−Ｂ断面で示すものである。説明を簡単化するため、図４において、ＣＭＵＴの１つのセル（１つの振動膜）と１対の貫通配線のみが示されている。

本実施例のＣＭＵＴは、図４（Ｋ）に示すように、素子部３０は貫通配線基板３の第一の面１ａ上に形成され、電極パッド（１１と１２と２４を含む）は貫通配線基板３の第二の面１ｂ上に形成される。貫通配線２（２−１と２−２を含む）は、貫通配線基板３の第一の面１ａ側で素子部３０と、貫通配線基板３の第二の面１ｂ側で電極パッド１１、１２とそれぞれ電気的に接続されている。素子部３０は、第一の電極４、この第一の電極４と間隙５を挟んで設けられた第二の電極６、及び第二の電極６の上下に配設された絶縁膜（７と８と１９を含む）で構成され振動可能な振動膜９を含むセルを有する。第一の電極４は、貫通配線２−１を介して、電極パッド１１と接続されている。第二の電極６は、貫通配線２−２を介して、電極パッド１２と接続されている。素子部３０が形成される貫通配線基板３の第一の面１ａ側において、貫通孔の開口近傍の内壁に金属層２ｓが形成されている。

まず、図４（Ａ）のように、貫通配線基板３を用意する。貫通配線基板３は、第１の実施例の図２（Ａ）〜（Ｆ）で説明した方法で作製する。基板１は、Ｓｉ基板である。基板１は、第一の面１ａと第二の面１ｂを有し、この２つの面がミラー研磨され、表面粗さＲａ≦２ｎｍである。基板１の抵抗率は約０．０１Ω・ｃｍである。基板１の厚さは約３００μｍである。貫通孔１３は、直径が５０μｍであり、横方向の周期が４００μｍで、縦方向の周期が２ｍｍの配列で形成されている。貫通孔１３の内壁に、絶縁膜として、厚さ約１μｍのＳｉの熱酸化膜１４が形成されている。更に、第一の面１ａ側において、絶縁膜１４が形成された貫通孔の開口近傍の内壁に金属層２ｓが形成されている。形成された金属層２ｓは、第一の面１ａ側の貫通孔１３の開口からの深さｈが約２０μｍである（図２（Ｄ）参照）。

貫通孔１３（図２（Ｄ）参照）の中に、Ｃｕを主材料とする貫通配線２（２−１と２−２を含む）を電気めっきによって形成する。貫通配線２の端面（２−１ａ、２−１ｂと２−２ａ、２−２ｂを含む）は、ＣＭＰによって平坦化されている。平坦化後、基板の第一の面１ａ側において、貫通配線の端面２−１ａ、２−２ａは、第一の面１ａ側の熱酸化膜１４の表面とほぼ同じ高さになる。また、第二の面１ｂ側において、貫通配線の端面２−１ｂ、２−２ｂは、第二の面１ｂ側の熱酸化膜１４の表面とほぼ同じ高さになる。貫通配線２は、ＣＭＵＴの１つのエレメント３２（図３参照）に対して２つ形成されている。

次に、図４（Ｂ）のように、基板１の第一の面１ａ側に第一の電極４を形成する。第一の電極４は、振動膜９（図４（Ｋ）参照）を駆動するための電極の１つである。第一の電極４は、Ｓｉの熱酸化膜１４の上に形成されるので、基板１と絶縁されている。第一の電極４は、セルの振動膜９の振動部分（図４（Ｋ）の間隙５に対応する部分）の下部に位置し、振動膜９の振動部分より周囲に延伸している。第一の電極４は、同じエレメント中の各セルに関して、導通するように形成されている。第一の電極４は、厚さが約１０ｎｍのＴｉ薄膜と厚さが約５０ｎｍのＷ薄膜とを積層して構成される。第一の電極４は、金属の成膜、フォトリソグラフィーを含むエッチングマスクの形成、及び金属のエッチングを含む方法によって形成される。

次に、図４（Ｃ）のように、絶縁膜１６のパターンを形成する。絶縁膜１６は、第一の電極４の表面を覆い、その役割の１つは第一の電極４の絶縁保護膜として働く。絶縁膜１６は、２００ｎｍ厚のＳｉ酸化物の薄膜である。Ｓｉ酸化物の薄膜は、約３００℃の基板温度でＣＶＤ法によって形成される。Ｓｉ酸化物の成膜後、絶縁膜１６に、開口１６ａ、１６ｂ、１６ｃを形成する。開口１６ａ、１６ｂ、１６ｃは、フォトリソグラフィーを含むエッチングマスク形成と反応性イオンエッチングを含むドライエッチングとを含む方法で形成される。

次に、図４（Ｄ）のように、犠牲層１７を形成する。犠牲層１７は、セルの間隙５を形成するためのもので、Ｃｒによって構成される。犠牲層１７の厚さと形状は、必要なＣＭＵＴ特性によって決まる。まず、２００ｎｍ厚のＣｒ膜を電子ビーム蒸着法で基板１の第一の面１ａに形成する。そして、フォトリソグラフィーとウェットエッチングとを含む方法でＣｒ膜を所望の形状に加工する。犠牲層１７は、直径が約３０μｍ、高さが約２００ｎｍの円柱状構造を有し、図４（Ｈ）で形成されるエッチホール１８に繋がる。

次に、図４（Ｅ）のように、絶縁膜７を形成する。絶縁膜７は、図４（Ｆ）で形成される第二の電極６の下表面に接し、その役割の１つは第二の電極６の絶縁保護膜として働く。絶縁膜７は、４００ｎｍ厚のＳｉ窒化物である。Ｓｉ窒化物の薄膜は、約３００℃の基板温度でＰＥ−ＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によって成膜される。成膜時、成膜ガスの流量等を制御して、絶縁膜７となるＳｉ窒化物の膜が０．１ＧＰａ程度の引張り応力を有するようにする。

次に、図４（Ｆ）のように、第二の電極６を形成する。第二の電極６は、振動膜９（図４（Ｋ）参照）の上において第一の電極４と対向して形成され、振動膜９を駆動するための電極の１つである。第二の電極６は、１０ｎｍのＴｉ膜と１００ｎｍのＡｌＮｄ合金膜とをこの順番に積層して形成される。第二の電極６は、金属のスパッタ成膜、フォトリソグラフィーを含むエッチングマスクの形成、及び金属のエッチングを含む方法によって形成される。第二の電極６は、ＣＭＵＴの製造が完成した時点で、０．４ＧＰａ以下の引張り応力を有するように成膜条件を調整する。第二の電極６は、同じエレメント中の各セルに関して、導通するように形成される。

次に、図４（Ｇ）のように、絶縁膜８を形成する。絶縁膜８は、第二の電極６の上表面を覆い、その役割の１つは第二の電極６の絶縁保護膜として働く。絶縁膜８は、絶縁膜７と同様な構成を持ち、絶縁膜７と同様な方法で形成される。

次に、図４（Ｈ）のように、エッチホール１８を形成して犠牲層１７を除去する。エッチホール１８は、フォトリソグラフィーと反応性イオンエッチングとを含む方法によって形成される。そして、エッチホール１８を介して、エッチング液の導入によってＣｒの犠牲層１７（図４（Ｇ）を参照）を除去する。これによって、犠牲層１７と同じ形状の間隙５が形成される。

次に、図４（Ｉ）のように、薄膜１９を形成する。薄膜１９は、エッチホール１８を封止すると共に、絶縁膜７、第二の電極６、及び絶縁膜８と共に、間隙５の上部で振動可能な振動膜９を構成する。薄膜１９は、８００ｎｍ厚のＳｉ窒化物である。薄膜１９は、絶縁膜７と同様、約３００℃の基板温度でＰＥ−ＣＶＤによって成膜される。このように形成された振動膜９は、全体で０．７ＧＰａ程度の引張り応力を有し、スティッキングあるいは座屈がなく、破壊しにくい構造になっている。また、振動膜９は、必要なＣＭＵＴ特性によって、その構成（材料、厚さ、応力を含む）が設計される。ここで記述した振動膜９の構成は、作製方法を説明するための一例に過ぎない。

次に、図４（Ｊ）のように、電気接続用のコンタクト穴２０、２１（２１ａと２１ｂを含む）、２２（２２ａと２２ｂを含む）を形成する。コンタクト穴２０は、基板１の第二の面１ｂ側に形成され、第二の面１ｂを部分的に露出する開口である。コンタクト穴２１、２２は、基板１の第一の面１ａ側に形成される。コンタクト穴２１ａは貫通配線２−２の端面２−２ａを部分的に露出する開口で、コンタクト穴２１ｂは第二の電極６の表面を部分的に露出する開口である。コンタクト穴２２ａは第一の電極４の表面を部分的に露出する開口で、コンタクト穴２２ｂは貫通配線２−１の端面２−１ａを部分的に露出する開口である。コンタクト穴２０の形成法として、フォトリソグラフィーを含むエッチングマスク形成とバッファードフッ酸（ＢＨＦ）によるＳｉの熱酸化物のエッチングとを含む方法を用いる。コンタクト穴２１、２２の形成法として、フォトリソグラフィーを含むエッチングマスク形成とＳｉ窒化物の反応性イオンエッチングとを含む方法を用いる。コンタクト穴２０、２１、２２の形状は、例えば、直径が１０μｍ程度の円柱形状である。

次に、図４（Ｋ）のように、接続配線１０、２３、電極パッド１１、１２、２４を形成する。接続配線１０、２３は、基板１の第一の面１ａ側に形成され、厚さが約１０ｎｍのＴｉ膜と厚さが約５００ｎｍのＡｌ膜とをこの順に積層して構成される。接続配線１０は、コンタクト穴２１（２１ａと２１ｂを含む。図４（Ｊ）参照）を介して、第二の電極６と貫通配線２−２の端面２−２ａとを電気的に接続する。接続配線２３は、コンタクト穴２２（２２ａと２２ｂを含む。図４（Ｊ）参照）を介して、第一の電極４と貫通配線２−１の端面２−１ａとを電気的に接続する。電極パッド１１、１２、２４は、基板１の第二の面１ｂ側に形成され、厚さが約５００ｎｍのＡｌ膜から構成される。電極パッド１１は、貫通配線２−１の端面２−１ｂと接続するように形成される。電極パッド１２は、貫通配線２−２の端面２−２ｂと接続するように形成される。その結果、基板１の第一の面１ａ側にある第一の電極４は、貫通配線２−１を介して、基板１の第二の面１ｂ側に引出される。同様に、基板１の第一の面１ａ側にある第二の電極６は、貫通配線２−２を介して、基板１の第二の面１ｂ側に引出される。電極パッド２４は、基板１と接続するように形成される。

以上の絶縁膜７、８、１９の製造工程において、膜間密着性を向上するために、上層の膜を成膜する前に、下層膜の表面に対してプラズマ処理を施してもよい。このプラズマ処理によって、下層膜の表面が清浄化または活性化される。

次に、図示しないが、図４（Ａ）〜（Ｋ）で作製したＣＭＵＴを制御回路と接続する。接続は、電極パッド１１、１２、２４を介して行う。接続の方法として、ＡＣＦの圧着法を用いる。上述した作製方法によって製造されたＣＭＵＴは、１つのエレメント３２内において、各セルの第一の電極と第二の電極のうちの少なくとも一方が電気的に接続されている。駆動の際、バイアス電圧を第一の電極４に印加し、信号印加または信号取り出し電極として第二の電極６を用いる。電極パッド２４を介して基板１を接地して、信号ノイズを低減することができる。以上の図４（Ａ）〜（Ｋ）の工程において、基板の最高温度は３００℃程度である。本実施例でも、上記作製方法の実施形態や実施例と同様の効果が得られる。

（第３の実施例）
第３の実施例において、第２の実施例で作製したＣＭＵＴの応用例を説明する。第２の実施例で作製したＣＭＵＴは、音響波を用いた超音波診断装置、超音波画像形成装置などの被検体情報取得装置で用いることができる。被検体からの音響波をＣＭＵＴで受信し、出力される電気信号を用いて、光吸収係数などの被検体の光学特性値を反映した被検体情報や音響インピーダンスの違いを反映した被検体情報などを取得することができる。

図５（ａ）は、光音響効果を利用した被検体情報取得装置の実施例を示したものである。光源２０１０から出射したパルス光は、レンズ、ミラー、光ファイバー等の光学部材２０１２を介して、被検体２０１４に照射される。被検体２０１４の内部にある光吸収体２０１６は、パルス光のエネルギーを吸収し、音響波である光音響波２０１８を発生する。プローブ（探触子）２０２２内の本発明の電気機械変換装置（ＣＭＵＴ）を含むデバイス２０２０は、光音響波２０１８を受信して電気信号に変換し、信号処理部２０２４に出力する。信号処理部２０２４は、入力された電気信号に対して、Ａ／Ｄ変換や増幅等の信号処理を行い、処理した信号をデータ処理部２０２６へ出力する。データ処理部２０２６は、入力された信号を用いて被検体情報（光吸収係数などの被検体の光学特性値を反映した特性情報）を画像データとして取得する。ここでは、信号処理部２０２４とデータ処理部２０２６を含めて、処理部という。表示部２０２８は、データ処理部２０２６から入力された画像データに基づいて、画像を表示する。以上のように、本例の被検体の情報取得装置は、本発明によるデバイスと、光源と、処理部と、を有する。そして、デバイスは、光源から発した光が被検体に照射されることにより発生する光音響波を受信して電気信号に変換し、処理部は、電気信号を用いて被検体の情報を取得する。

図５（ｂ）は、音響波の反射を利用した超音波エコー診断装置等の被検体情報取得装置を示したものである。プローブ（探触子）２１２２内の本発明の電気機械変換装置（ＣＭＵＴ）を含むデバイス２１２０から被検体２１１４へ送信された音響波は、反射体２１１６により反射される。デバイス２１２０は、反射された音響波（反射波）２１１８を受信して電気信号に変換し、信号処理部２１２４に出力する。信号処理部２１２４は、入力された電気信号に対して、Ａ／Ｄ変換や増幅等の信号処理を行い、処理した信号をデータ処理部２１２６へ出力する。データ処理部２１２６は、入力された信号を用いて被検体情報（音響インピーダンスの違いを反映した特性情報）を画像データとして取得する。ここでも、信号処理部２１２４とデータ処理部２１２６を含めて、処理部という。表示部２１２８は、データ処理部２１２６から入力された画像データに基づいて、画像を表示する。以上のように、本例の被検体の情報取得装置は、本発明のデバイスと、該デバイスが出力する電気信号を用いて被検体の情報を取得する処理部と、を有し、該デバイスは、被検体からの音響波を受信し、電気信号を出力する。

なお、プローブは、機械的に走査するものであっても、医師や技師等のユーザが被検体に対して移動させるもの（ハンドヘルド型）であってもよい。また、図５（ｂ）のように反射波を用いる装置の場合、音響波を送信するプローブは、受信するプローブと別に設けてもよい。さらに、図５（ａ）と図５（ｂ）の装置の機能の何れも兼ね備えた装置とし、被検体の光学特性値を反映した被検体情報と、音響インピーダンスの違いを反映した被検体情報との何れも取得するようにしてもよい。この場合、図５（ａ）のデバイス２０２０が光音響波の受信だけでなく、音響波の送信と反射波の受信を行うようにしてもよい。また、上記の如きＣＭＵＴを、外力の大きさを測定する測定装置などでも用いることができる。ここでは、外力を受けるＣＭＵＴからの電気信号を用いて、ＣＭＵＴの表面に印加された外力の大きさを測定する。

１・・基板、１ａ・・基板の第一の面、１ｂ・・基板の第二の面、１３・・貫通孔、２・・導電性材料（貫通配線）、２ｓ・・金属層、３０・・素子部、５０ｓ・・シード基板

Claims (22)

1. 貫通配線を有する基板に素子部を設けた電子デバイスの作製方法であって、
   基板の第一の面から該第一の面の反対側に位置する第二の面に到達する貫通孔を形成する工程と、
   前記第一の面の側において前記貫通孔の開口近傍の内壁に金属層を形成する工程と、
   前記貫通孔に導電性材料を充填し、前記貫通配線を形成する工程と、
   前記第一の面に前記素子部を形成する工程と、を含む、
   ことを特徴とする作製方法。
2. 貫通配線を有する基板の作製方法であって、
   基板の第一の面から該第一の面の反対側に位置する第二の面に到達する貫通孔を形成する工程と、
   前記第一の面の側において前記貫通孔の開口近傍の内壁に金属層を形成する工程と、
   前記貫通孔に導電性材料を充填し、貫通配線を形成する工程と、を含む、
   ことを特徴とする作製方法。
3. 前記貫通配線を形成する工程において、前記第二の面の側より前記貫通孔の内部に導電性材料を充填し、前記貫通配線を形成する、
   ことを特徴とする請求項１又は２に記載の作製方法。
4. 前記貫通配線を電気めっきにより形成する、
   ことを特徴とする請求項３に記載の作製方法。
5. 前記貫通配線を形成する工程において、
   前記基板の前記第二の面とシード基板に形成されるシード膜とを接着用物質を介して貼り合わせた後、前記貫通孔の底部にある前記接着用物質を除去し、露出した前記貫通孔の底部の前記シード膜を起点に電気めっきにより前記貫通孔の内部に導電性材料を充填する、
   ことを特徴とする請求項４に記載の作製方法。
6. 前記金属層をスパッタリング又は真空蒸着で形成する、
   ことを特徴とする請求項１から５の何れか１項に記載の製造方法。
7. 前記金属層は、前記第一の面から前記貫通孔の内部、ｈの距離まで形成され、ｈは３μｍ以上である、
   ことを特徴とする請求項１から６の何れか１項に記載の製造方法。
8. 前記金属層は、前記第一の面から前記貫通孔の内部、ｈの距離まで形成され、ｈは前記貫通孔の長さの１／５以下である、
   ことを特徴とする請求項１から７の何れか１項に記載の製造方法。
9. 前記金属層は、Ｔｉ、Ｃｒ、Ｔａ、Ｍｏ、Ｗ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｕのうちの単金属または合金によって構成される、
   ことを特徴とする請求項１から８の何れか１項に記載の製造方法。
10. 前記貫通配線を形成する工程において、前記貫通孔に充填された前記導電性材料を研磨して貫通配線を形成することを特徴とする請求項１から９の何れか１項に記載の作製方法。
11. 前記貫通配線を形成する工程において、前記導電性材料の研磨を化学機械研磨により行うことを特徴とする請求項１０に記載の作製方法。
12. 前記貫通孔を形成する工程において、前記第一の面、前記第二の面、及び前記貫通孔の内壁を含む前記基板の表面に、絶縁膜を形成することを特徴とする請求項１から１１の何れか１項に記載の作製方法。
13. 前記貫通孔を形成する工程において、前記貫通孔の内壁に、金属拡散を防止する拡散防止膜を形成することを特徴とする請求項１から１２の何れか１項に記載の作製方法。
14. 前記貫通孔を形成する工程において、前記貫通孔の内壁の平滑化加工を行うことを特徴とする請求項１から１３の何れか１項に記載の作製方法。
15. 前記貫通配線を形成する工程において、前記導電性材料は、Ｃｕを主材料とする導電性材料であることを特徴とする請求項１から１４の何れか１項に記載の作製方法。
16. 貫通配線を有する基板上に素子部を設けた電子デバイスであって、
    前記基板の第一の面から該第一の面の反対側に位置する第二の面に到達する貫通孔と、
    前記貫通孔の内部を充填する導電性材料で形成された貫通配線と、
    前記第一の面に設けられた素子部と、を有し、
    前記第一の面の側において前記貫通孔の開口近傍の内壁に金属層が形成されている、
    ことを特徴とする電子デバイス。
17. 前記金属層は、前記第一の面から前記貫通孔の内部、ｈの距離まで形成され、ｈは３μｍ以上である、
    ことを特徴とする請求項１６に記載の電子デバイス。
18. 前記金属層は、前記第一の面から前記貫通孔の内部、ｈの距離まで形成され、ｈは前記貫通孔の長さの１／５以下である、
    ことを特徴とする請求項１６又は１７に記載の製造方法。
19. 前記素子部は静電容量型トランスデューサまたは圧電型トランスデューサであることを特徴とする請求項１６から１８の何れか１項に記載の電子デバイス。
20. 請求項１９に記載の電子デバイスと、該電子デバイスが出力する電気信号を用いて被検体の情報を取得する処理部と、を有し、
    前記電子デバイスは、前記被検体からの音響波を受信し、前記電気信号に変換することを特徴とする被検体情報取得装置。
21. 光源をさらに有し、
    前記電子デバイスは、前記光源から出射された光が被検体に照射されることにより発生する光音響波を受信して電気信号に変換し、
    前記処理部は、前記電子デバイスからの前記電気信号を用いて被検体の情報を取得することを特徴とする請求項２０に記載の被検体情報取得装置。
22. 貫通配線を有する貫通配線基板であって、
    基板の第一の面から該第一の面の反対側に位置する第二の面に到達する貫通孔と、
    前記貫通孔の内部を充填する導電性材料で形成された貫通配線と、を有し、
    前記第一の面の側において前記貫通孔の開口近傍の内壁に金属層が形成されている、
    ことを特徴とする貫通配線基板。

Images