JP2009010037A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】径が０．１μｍ以下のＣｕコンタクトプラグを有する半導体装置に関し、バリア性及び密着性に優れたＣｕコンタクトプラグを有する半導体装置を提供することである。
【解決手段】半導体装置は、半導体基板１００の上に形成され、半導体基板１００表面に設けられた金属シリサイド層１０１を露出するコンタクトホール１０２ａを有する絶縁膜１０２と、コンタクトホール１０２ａの側壁部及び底部に形成され、金属シリサイド層１０１と接続する第１の高融点金属膜１０３と、第１の高融点金属膜１０３の上に形成された第２の高融点金属膜１０４と、第２の高融点金属膜１０４の上に形成され、コンタクトホール１０２ａの内部を充填する銅膜１０５とを備える。
【選択図】図１

Description

本発明は、半導体装置及びその製造方法に関し、特に、半導体集積回路等の半導体領域と接続されたコンタクトプラグを有する半導体装置及びその製造方法に関する。

半導体集積回路の高集積化及びチップサイズの縮小化に伴い、絶縁膜によって覆われた半導体集積回路等の半導体装置に電源又は信号を供給するためのコンタクトプラグの微細化も加速しており、コンタクト抵抗の高抵抗化が問題となっている。コンタクト抵抗の低抵抗化の要求に対しては、比抵抗の低い銅（Ｃｕ）をプラグ材料として使用するＣｕコンタクトプラグ形成プロセスが近年注目されている。

以下に、Ｃｕコンタクトプラグ形成に関する従来の製造方法について、図１０を参照しながら説明する。図１０は、Ｃｕコンタクトプラグ形成に関する従来の製造方法を説明するための断面図である。

図１０に示すように、シリコン単結晶（Ｓｉ）からなる半導体基板９におけるＳＴＩ（Shallow Trench Isolation）などの素子分離部１０によって区画された素子形成領域には、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）などの半導体素子が形成されており、ＭＩＳＦＥＴを構成するソース又はドレインとして機能する拡散層８の表層部にはコバルトシリサイド層７が形成されている。

この後、半導体基板９の上に、半導体素子を覆うように層間絶縁膜として酸化シリコン膜５を堆積した後に、例えばリソグラフィー及びエッチング技術を用いて、半導体素子に対してのコンタクトプラグを形成するために、酸化シリコン膜５に、ホール径が０．１μｍのコンタクトホールを形成する。

次に、コンタクトホール内の汚染物質（酸化膜、炭素系膜など）をＲＦエッチングによって除去する。続いて、スパッタ法によってチタン膜４を形成した後、低抵抗化するために、窒素（Ｎ_２ ）雰囲気下、６９０℃、３０ｓのアニール処理を行うことにより、チタンシリサイド膜６が形成され、コバルトシリサイド層７とオーミックコンタクトさせると共にチタン表面が窒化される。

次に、スパッタ法により、銅バリア膜として機能する窒化タンタル膜３、銅に対する密着層として機能する窒化チタン膜２を順に形成する。

次に、０．１μｍ径以下のコンタクトホールを銅によって完全に埋め込むために、銅シード膜を使用した電解めっき法を用いずに、成膜時のカバレッジに優れたＭＯＣＶＤ（Metal-organic Chemical Vapor Deposition）法を用いて銅を堆積して埋め込む。ここで、下地となる窒化チタン膜２はＭＯＣＶＤ原料に含まれるフッ素などと反応することはないため、高抵抗層が形成されることはなく、低抵抗のコンタクトを形成することができる。その後、窒素雰囲気下、３５０℃、３０分のアニール処理、及びＣＭＰ（Chemical Mechanical Polishing）を順に行うことにより、コンタクトホール内のみに銅及び上記の導電性膜を残存させて、コンタクトプラグを形成する。
特開２００３−３０９０８２号公報

ところで、Ｃｕコンタクトプラグ形成に関する上記従来の製造方法によると、銅を埋め込む工程において、銅の埋め込み不良を抑制するために、ＭＯＣＶＤを用いて銅の埋め込みを行っているが、ＭＯＣＶＤ法は、一般的に、例えば下地膜との密着性が悪いなどの種々の問題を有しており、未だに量産化技術の域にまで到達していないのが現状である。

また、コンタクトプラグの微細化の進展に伴って、径が０．１μｍ以下のコンタクトプラグを形成する際には、コンタクト底部の金属シリサイド層としてニッケルシリサイド層を使用する場合が多いが、上記従来の製造方法では５００℃以上の熱処理を行う工程を含むため、細線部が高温下で断線する恐れのあるニッケルシリサイド層を金属シリサイド層として用いることができない。

前記に鑑み、本発明の目的は、径が０．１μｍ以下のＣｕコンタクトプラグを有する半導体装置及びその製造方法に関し、銅を埋め込む方法として一般的に使用されているＰＶＤ（Physical Vapor Deposition ）法によって形成された銅シード膜上に電解めっき法を用いて銅を埋め込む方法を用いて、バリア性及び密着性に優れたＣｕコンタクトプラグを有する半導体装置及びその製造方法を提供することである。また、５００℃以上の熱処理工程を行わないことにより、特にニッケルシリサイド層よりなる金属シリサイド層を用いた場合のその断線を防止して、該ニッケルシリサイド層とのオーミックコンタクトを実現するＣｕコンタクトプラグを有する半導体装置及びその製造方法を提供することである。

本発明の目的を達成するために、本発明の一形態に係る半導体装置の第１の構造は、半導体基板の上に形成され、半導体基板表面に設けられた金属シリサイド層を露出するコンタクトホールを有する絶縁膜と、コンタクトホールの側壁部及び底部に形成され、金属シリサイド層と接続する第１の高融点金属膜と、第１の高融点金属膜の上に形成された第２の高融点金属膜と、第２の高融点金属膜の上に形成され、コンタクトホールの内部を充填する銅膜とを備える。

第１の構造において、第１の高融点金属膜は、チタン膜又はタンタル膜であることが好ましい。

第１の構造において、第２の高融点金属膜は、窒化タンタル膜であることが好ましい。

第１の構造において、金属シリサイド層は、ニッケルシリサイド層であることが好ましい。

本発明の一形態に係る半導体装置の第２の構造は、上記第１の構造において、第１の高融点金属膜と第２の高融点金属膜との間に形成され、第１の高融点金属膜の窒化膜である第３の高融点金属膜をさらに備える。

第２の構造において、第１の高融点金属膜は、チタン膜又はタンタル膜であることが好ましい。

第２の構造において、第２の高融点金属膜は、窒化タンタル膜であることが好ましい。

第２の構造において、金属シリサイド層は、ニッケルシリサイド層であることが好ましい。

本発明の一形態に係る半導体装置の第３の構造は、第１の構造において、第２の高融点金属膜と銅膜との間に形成されたタンタル膜をさらに備える。

第３の構造において、第１の高融点金属膜は、チタン膜又はタンタル膜であることが好ましい。

第３の構造において、第２の高融点金属膜は、窒化タンタル膜であることが好ましい。

第３の構造において、金属シリサイド層は、ニッケルシリサイド層であることが好ましい。

本発明の一形態に係る半導体装置の第４の構造は、第２の構造において、第２の高融点金属膜と銅膜との間に形成されたタンタル膜をさらに備える。

第４の構造において、第１の高融点金属膜は、チタン膜又はタンタル膜であることが好ましい。

第４の構造において、第２の高融点金属膜は、窒化タンタル膜であることが好ましい。

第４の構造において、金属シリサイド層は、ニッケルシリサイド層であることが好ましい。

本発明の一形態に係る半導体装置の第５の構造は、第１の構造において、絶縁膜は、吸湿性が相対的に高い材料からなり、コンタクトホールの側壁部において、絶縁膜と第１の高融点金属膜との間に形成され、第１の高融点金属膜の酸化膜である高融点金属酸化膜をさらに備える。

第５の構造において、第１の高融点金属膜は、チタン膜又はタンタル膜であることが好ましい。

第５の構造において、第２の高融点金属膜は、窒化タンタル膜であることが好ましい。

第５の構造において、金属シリサイド層は、ニッケルシリサイド層であることが好ましい。

第５の構造において、絶縁膜は、Ｏ_３−ＴＥＯＳ膜、ＳＯＤ膜、又は低誘電率膜かならることが好ましい。

本発明の一形態に係る半導体装置の第６の構造は、第５の構造において、第１の高融点金属膜と第２の高融点金属膜との間に形成され、第１の高融点金属膜の窒化膜である第３の高融点金属膜をさらに備える。

第６の構造において、第１の高融点金属膜は、チタン膜又はタンタル膜であることが好ましい。

第６の構造において、第２の高融点金属膜は、窒化タンタル膜であることが好ましい。

第６の構造において、金属シリサイド層は、ニッケルシリサイド層であることが好ましい。

第６の構造において、絶縁膜は、Ｏ_３−ＴＥＯＳ膜、ＳＯＤ膜、又は低誘電率膜からなることが好ましい。

本発明の一形態に係る半導体装置の第７の構造は、第５の構造において、第２の高融点金属膜と銅膜との間に形成されたタンタル膜をさらに備える。

第７の構造において、第１の高融点金属膜は、チタン膜又はタンタル膜である、半導体装置。

第７の構造において、第２の高融点金属膜は、窒化タンタル膜であることが好ましい。

第７の構造において、金属シリサイド層は、ニッケルシリサイド層であることが好ましい。

第７の構造において、絶縁膜は、Ｏ_３−ＴＥＯＳ膜、ＳＯＤ膜、又は低誘電率膜からなることが好ましい。

本発明の一形態に係る半導体装置の第８の構造は、第６の構造において、第２の高融点金属膜と銅膜との間に形成されたタンタル膜をさらに備える。

第８の構造において、第１の高融点金属膜は、チタン膜又はタンタル膜であることが好ましい。

第８の構造において、第２の高融点金属膜は、窒化タンタル膜であることが好ましい。

第８の構造において、金属シリサイド層は、ニッケルシリサイド層であることが好ましい。

第８の構造において、絶縁膜は、Ｏ_３−ＴＥＯＳ膜、ＳＯＤ膜、又は低誘電率膜からなることが好ましい。

本発明の一形態に係る半導体装置の製造方法は、上記第１〜第８のいずれかの構造を有する半導体装置の製造方法であって、Atomic Layer Deposition（ＡＬＤ）法により、第２の高融点金属膜を堆積する。

本発明に係る半導体装置及びその製造方法によると、微細Ｃｕコンタクトプラグの形成プロセスにおいて、ＡＬＤ法による窒化タンタルからなる薄膜のバリア膜形成が可能であるため、これまで一般的に使用されているＰＶＤ法による銅シード膜上に電解めっき法で０．１μｍ径のコンタクトホールへの銅の埋め込みが実現できる。その結果、量産性の高いＣｕコンタクトプラグを形成することができる。また、第１の高融点金属膜として、エッチング処理後残存している金属シリサイド層上の酸化膜を還元するために必要となる膜厚以上を有するチタン膜又はタンタル膜を堆積することにより、５００℃以上の熱処理を行うことなく、オーミックコンタクトを形成することができる。

また、微細コンタクトプラグの層間膜として吸湿性が相対的に高い材料からなる絶縁膜を用いる場合には、該絶縁膜と第１の高融点金属膜との間に第１の高融点金属膜の酸化膜が形成されるため、銅に対するバリア性が更に向上する。

以下、本発明の各実施形態に係る半導体装置及びその製造方法について、図面を参照しながら説明する。

（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置及びその製造方法について、図１〜図４を参照しながら説明する。

図１は、本発明の第１の実施形態に係る半導体装置及びその製造方法を説明するための要部断面図を示している。

図１に示すように、例えばシリコン単結晶（Ｓｉ）からなる半導体基板１００における例えばＳＴＩ（Shallow Trench Isolation）などの素子分離部（図示せず）によって区画された素子形成領域には、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）などの半導体素子が形成されており、ＭＩＳＦＥＴを構成するソース又はドレインとして機能する拡散層の表層部には、例えばニッケルシリサイド層からなる金属シリサイド層１０１が形成されている。

次に、半導体基板１００の上に、ＭＩＳトランジスタなどの半導体素子を覆うように、例えば酸化シリコン膜からなる絶縁膜１０２を堆積する。続いて、例えばリソグラフィー及びエッチング技術を用いて、半導体素子に対してのコンタクトプラグを形成するために、絶縁膜１０２に、ホール径が０．１μｍであって、底部に金属シリサイド層１０１を露出するコンタクトホール１０２ａを形成する。続いて、エッチングにより、コンタクトホール１０２ａ内の汚染物質（金属シリサイド層１０１上の酸化膜、他の炭素系膜など）を除去する。

次に、絶縁膜１０２の上、並びに、コンタクトホール１０２ａの底部及び側壁部に、例えば膜厚２ｎｍ（金属シリサイド層１０１上）以上のチタン膜又はタンタル膜からなり、凹部１０３ａを有する第１の高融点金属膜１０３を形成する。この第１の高融点金属膜１０３は、コンタクトホール１０２ａの底部において、金属シリサイド層１０１とオーミックコンタクトを形成する。ここで、第１の高融点金属膜１０３として、エッチング処理後残存している金属シリサイド層１０１上の酸化膜を還元するために必要となる膜厚以上を有するチタン膜又はタンタル膜を堆積することにより、５００℃以上の熱処理を行うことなく、オーミックコンタクトを形成することができる。また、第１の高融点金属膜１０３としてのチタン膜又はタンタル膜の形成は、例えば、Ａｒ雰囲気下、高指向性のスパッタ法を用いて行う。なお、チタン膜については、ＣＶＤ（Chemical Vapor Deposition）法を用いて形成してもよく、その場合は、例えば塩化チタン及び水素を用い、４５０℃の下で、ＰＥ（Plazma Enhanced）−ＣＶＤ法を用いればよい。

次に、第１の高融点金属膜１０３の上、並びに、第１の高融点金属膜１０３の凹部１０３ａの底部及び側壁部に、例えば膜厚５ｎｍ以下の窒化タンタル膜からなり、凹部１０４ａを有する第２の高融点金属膜１０４を形成する。ここで、第２の高融点金属膜１０４としての窒化タンタル膜の形成は、例えば、ＡＬＤ（Atomic Layer Deposition）法を用いて、２７５℃の雰囲気下で行う。このように、ＡＬＤ法を用いて第２の高融点金属膜１０４を形成することにより、膜厚が均一的で且つ薄膜の第２の高融点金属膜１０４を実現できる。すなわち、次工程で銅を埋め込んでＣｕコンタクトプラグを形成するため、第２の高融点金属膜１０４には、銅の拡散を防止するバリア性に優れると共に銅の埋め込み特性に資する構造を有することが要求されるところ、ここでは、第２の高融点金属膜１０４は膜厚が均一的であるので、膜厚がばらつく他の方法で形成された場合と比較して、一定のバリア性を薄い膜厚で実現できることにより、コンタクト上部の開口径を広げることができ、銅の埋め込み特性を向上させることができる。

次に、第２の高融点金属膜１０４の上、並びに、第２の高融点金属膜１０４の凹部１０４ａの底部及び側壁部に、Ａｒ雰囲気下、高指向性のスパッタ法により、例えば膜厚が４０ｎｍ（絶縁膜１０２上）の銅シード層を堆積した後に、電解めっき法により、凹部１０４ａの内部に銅膜を埋め込み、コンタクトホール１０２ａの内部から外にはみ出している銅膜及びその他の上記導電性膜をＣＭＰ（Chemical Mechanical Polishing）法により研磨除去する。なお、銅膜の比抵抗を低減させる目的で、電解めっき法によって銅の埋め込みを行った後に、１００℃の窒素雰囲気下で９０分間のアニール処理を行ってもよい。

以上のようにして、コンタクトホール１０２ａの内部のみに形成され、第１の高融点金属膜１０３、第２の高融点金属膜１０４及び銅膜１０５からなるコンタクトプラグが形成される。

本発明の第１の実施形態に係る半導体装置及びその製造方法によると、微細Ｃｕコンタクトプラグの形成プロセスにおいて、ＡＬＤ法による窒化タンタルからなる薄膜のバリア膜形成が可能であるため、これまで一般的に使用されているＰＶＤ法による銅シード膜上に電解めっき法で０．１μｍ径のコンタクトホール１０２ａへの銅の埋め込みが実現できる。その結果、量産性の高いＣｕコンタクトプラグを形成することができる。

−第１の変形例−
図２は、本発明の第１の実施形態の第１の変形例に係る半導体装置及びその製造方法を説明するための要部断面図を示している。

図２に示す第１の変形例に係る半導体装置は、上述の図１に示した半導体装置の構造と比較すると、第１の高融点金属膜１０３と第２の高融点金属膜１０４との間に第３の高融点金属膜１０６をさらに備えている点が異なるが、その他の構成は同様であるため、以下では、その異なる構成及びその製造方法を中心に説明する。

まず、上述の図１を用いた説明と同様に、例えば膜厚２ｎｍ（金属シリサイド層１０１上）以上のチタン膜又はタンタル膜からなり、凹部１０３ａを有する第１の高融点金属膜１０３までを形成する。

次に、第１の高融点金属膜１０３の上、並びに、第１の高融点金属膜１０３の凹部１０３ａの底部及び側壁部に、例えば膜厚１〜５ｎｍ（第１の高融点金属膜１０３上）程度の金属窒化膜からなり、凹部１０６ａを有する第３の高融点金属膜１０６を形成する。ここで、第３の高融点金属膜１０６として、第１の高融点金属膜１０３にチタン膜を用いた場合には、ＣＶＤ法を用いて窒化チタン膜を形成する一方、第１の高融点金属膜１０３にタンタル膜を用いた場合には、スパッタ法を用いて窒化タンタル膜を形成する。

以降の工程は、第３の高融点金属膜１０６の上、並びに、第３の高融点金属膜１０６の凹部１０６ａの底部及び側壁部に、上述した凹部１０４ａを有する第２の高融点金属膜１０４を同様に形成し、さらに、該凹部１０４ａ内のみに銅膜が埋め込まれるように上述と同様の工程を行う。

以上のようにして、コンタクトホール１０２ａの内部のみに形成され、第１の高融点金属膜１０３、第３の高融点金属膜１０６、第２の高融点金属膜１０４及び銅膜１０５からなるコンタクトプラグが形成される。

本変形例によると、上述した効果を奏することに加えて、第１の高融点金属膜１０３の上に、金属窒化膜からなる第３の高融点金属膜１０６を形成することにより、その上層にＡＬＤ法を用いて窒化タンタル膜からなる第２の高融点金属膜１０４を堆積する前に大気解放された場合であっても、コンタクトプラグの底部が酸化して高抵抗によるオーミックコンタクトの不良が発生することを防止できると共に、金属窒化膜は銅に対するバリア性が優れるため、銅を埋め込んでコンタクトプラグを形成する際のバリア性を向上させることができる。

−第２の変形例−
図３は、本発明の第１の実施形態の第２の変形例に係る半導体装置及びその製造方法を説明するための要部断面図を示している。

図３に示す第２の変形例に係る半導体装置は、上述の図１に示した半導体装置の構造と比較すると、第２の高融点金属膜１０４と銅膜１０５との間にタンタル膜１０７をさらに備えている点で異なるが、その他の構成は同様であるため、以下では、その異なる構成及びその製造方法を中心に説明する。

まず、上述の図１を用いた説明と同様に、例えば膜厚５ｎｍ以下の窒化タンタル膜からなり、凹部１０４ａを有する第２の高融点金属膜１０４までを形成する。

次に、第２の高融点金属膜１０４の上、並びに、第２の高融点金属膜１０４の凹部１０４ａの底部及び側壁部に、基板バイアスを印加しない低カバレッジな成膜条件で例えば膜厚１ｎｍ〜１０ｎｍで凹部１０７ａを有するタンタル膜１０７を形成する。

以降の工程は、タンタル膜１０７の凹部１０７ａ内のみに銅膜が埋め込まれるように上述と同様の工程を行う。

以上のようにして、コンタクトホール１０２ａの内部のみに形成され、第１の高融点金属膜１０３、第２の高融点金属膜１０４、タンタル膜１０７及び銅膜１０５からなるコンタクトプラグが形成される。

本変形例によると、上述した効果を奏することに加えて、第２の高融点金属膜１０４の上に、タンタル膜１０７を形成することにより、その凹部１０７ａ内に埋め込まれる銅膜１０５との密着性をさらに向上させることができる。

−第３の変形例−
図４は、本発明の第１の実施形態の第３の変形例に係る半導体装置及びその製造方法を説明するための要部断面図を示している。

図４に示す第３の変形例に係る半導体装置は、上述の図２に示した半導体装置の構造と上述した図３に示した半導体装置の構造とを組み合わせた構造であって、すなわち、上述の図１に示した半導体装置の構造と比較すると、第１の高融点金属膜１０３と第２の高融点金属膜１０４との間に第３の高融点金属膜１０６をさらに備えると共に、第２の高融点金属膜１０４と銅膜１０５との間にタンタル膜１０７をさらに備えている点で異なるが、その他の構成は同様である。

したがって、本変形例によると、上述した効果を奏することに加えて、第１及び第２の変形例で説明した効果を同時に奏することができる。なお、本変形例に係る半導体装置の構造の詳細は、上述した第２の変形例までの説明から明らかであるので、その説明は繰り返さない。

（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置及びその製造方法について、図５〜図８を参照しながら説明する。

図５は、本発明の第２の実施形態に係る半導体装置及びその製造方法を説明するための要部断面図を示している。

図５に示すように、例えばシリコン単結晶（Ｓｉ）からなる半導体基板１００における例えばＳＴＩ（Shallow Trench Isolation）などの素子分離部（図示せず）によって区画された素子形成領域には、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）などの半導体素子が形成されており、ＭＩＳＦＥＴを構成するソース又はドレインとして機能する拡散層の表層部には、例えばニッケルシリサイド層からなる金属シリサイド層１０１が形成されている。

次に、半導体基板１００の上に、ＭＩＳトランジスタなどの半導体素子を覆うように、吸湿性が相対的に高い材料からなる絶縁膜１０２ｂを堆積する。ここで、吸湿性が相対的に高い材料からなる絶縁膜１０２ｂとしては、例えばＯ_３ −ＴＥＯＳ（Tetraetylorthosilicate）膜若しくはＳＯＤ（Spin on Dielectric）膜などの狭ピッチのゲート間のギャップをボイドなく埋め込むことができる埋め込み特性に優れた材料、又は、ＯＳＧ（organo-silicates）膜、メチルシルセスシオキサン（ＭＳＱ：methyl-silsesquioxane）膜、若しくは炭素含有シリコン酸化膜（ＳｉＯＣＨ）膜などの低誘電率絶縁膜材料を用いる。また、本実施形態において吸湿性が相対的に高い材料とは、具体的には、後述する高融点金属酸化膜１０８が絶縁膜１０２ａと第１の高融点金属膜１０３との間に形成されるだけの水分を含む材料のことである。言い換えると、第１の高融点金属膜１０３との間に高融点金属酸化膜１０８が形成された半導体装置の構成が存在すれば、絶縁膜１０２ａとして吸湿性が相対的に高い材料を用いていると言える。また、温度条件によっては、絶縁膜１０２ａに含まれる水分が蒸発してしまうため、吸湿性が相対的に高い材料からなる絶縁膜１０２ａは、後述する高融点金属酸化膜１０８が形成されるまでは、５００℃以上の熱処理プロセスが行われていない状態で存在している膜である必要がある。

続いて、例えばリソグラフィー及びエッチング技術を用いて、半導体素子に対してのコンタクトプラグを形成するために、絶縁膜１０２ｂに、径が０．１μｍであって、底部に金属シリサイド層１０１を露出するコンタクトホール１０２ａを形成する。続いて、エッチングにより、コンタクトホール１０２ａ内の汚染物質（金属シリサイド層１０１上の酸化膜、他の炭素系膜など）を除去する。

次に、絶縁膜１０２の上、並びに、コンタクトホール１０２ａの底部及び側壁部に、例えば膜厚２ｎｍ（金属シリサイド層１０１上）以上のチタン膜又はタンタル膜からなり、凹部１０３ａを有する第１の高融点金属膜１０３を形成する。この第１の高融点金属膜１０３は、コンタクトホール１０２ａの底部において、金属シリサイド層１０１とオーミックコンタクトを形成する。ここで、第１の高融点金属膜１０３として、エッチング処理後残存している金属シリサイド層１０１上の酸化膜を還元するために必要となる膜厚以上を有するチタン膜又はタンタル膜を堆積することにより、５００℃以上の熱処理を行うことなく、オーミックコンタクトを形成することができる。また、第１の高融点金属膜１０３としてのチタン膜又はタンタル膜の形成は、例えば、Ａｒ雰囲気下、高指向性のスパッタ法を用いて行う。なお、チタン膜については、ＣＶＤ（Chemical Vapor Deposition）法を用いて形成してもよく、その場合は、例えば塩化チタン及び水素を用い、４５０℃の下で、ＰＥ（Plazma Enhanced）−ＣＶＤ法を用いればよい。この工程では、コンタクトホール１０２ａの側壁において、上記列挙した埋め込み特性に優れた材料や低誘電率材料からなる絶縁膜１０２ｂ中の水分の影響により、絶縁膜１０２ｂと第１の高融点金属膜１０３との間に、第１の高融点金属膜１０３の酸化膜である高融点金属酸化膜１０８が形成される。第１の高融点金属膜１０３がチタン膜からなる場合には、酸化チタン膜からなる高融点金属酸化膜１０８が形成され、第１の高融点金属膜１０３がタンタル膜からなる場合には、酸化タンタル膜からなる高融点金属酸化膜１０８が形成される。但し、第１の高融点金属膜１０３としてのチタン膜又はタンタル膜の成膜温度が非常に低い場合、例えば室温程度である場合には、この工程では高融点金属酸化膜１０８が形成されることはなく、後工程の熱処理においてこの高融点金属酸化膜１０８が形成されることになる。

次に、第１の高融点金属膜１０３の上、並びに、第１の高融点金属膜１０３の凹部１０３ａの底部及び側壁部に、例えば膜厚５ｎｍ以下の窒化タンタル膜からなり、凹部１０４ａを有する第２の高融点金属膜１０４を形成する。ここで、第２の高融点金属膜１０４としての窒化タンタル膜の形成は、例えば、ＡＬＤ（Atomic Layer Deposition）法を用いて、２７５℃の雰囲気下で行う。このように、ＡＬＤ法を用いて第２の高融点金属膜１０４を形成することにより、膜厚が均一的で且つ薄膜の第２の高融点金属膜１０４を実現できる。すなわち、次工程で銅を埋め込んでＣｕコンタクトプラグを形成するため、第２の高融点金属膜１０４には、銅の拡散を防止するバリア性に優れると共に銅の埋め込み特性に資する構造を有することが要求されるところ、ここでは、第２の高融点金属膜１０４は膜厚が均一的であるので、膜厚がばらつく方法で形成された場合と比較して、一定のバリア性を得るために薄い膜厚で実現できることにより、コンタクト上部の開口径を広げることができ、銅の埋め込み特性を向上させることができる。

次に、第２の高融点金属膜１０４の上、並びに、第２の高融点金属膜１０４の凹部１０４ａの底部及び側壁部に、Ａｒ雰囲気下、高指向性のスパッタ法により、例えば膜厚が４０ｎｍ（絶縁膜１０２上）の銅シード層を堆積した後に、電解めっき法により、凹部１０４ａの内部に銅膜を埋め込み、コンタクトホール１０２ａの内部から外にはみ出している銅膜及びその他の上記導電性膜をＣＭＰ（Chemical Mechanical Polishing）法により研磨除去する。なお、銅膜の比抵抗を低減させる目的で、電解めっき法によって銅の埋め込みを行った後に、１００℃の窒素雰囲気下で９０分間のアニール処理を行ってもよい。

以上のようにして、コンタクトホール１０２ａの内部のみに形成され、第１の高融点金属膜１０３、第２の高融点金属膜１０４及び銅膜１０５からなるコンタクトプラグが形成される。

本発明の第２の実施形態に係る半導体装置及びその製造方法によると、微細Ｃｕコンタクトプラグの形成プロセスにおいて、ＡＬＤ法による窒化タンタルからなる薄膜のバリア膜形成が可能であるため、これまで一般的に使用されているＰＶＤ法による銅シード膜上に電解めっき法で０．１μｍ径のコンタクトホール１０２ａへの銅の埋め込みが実現できる。その結果、量産性の高いＣｕコンタクトプラグを形成することができる。

さらに、微細コンタクトプラグの層間膜として吸湿性が相対的に高い上記列挙したような材料からなる絶縁膜１０２ｂを用いた本実施形態では、該絶縁膜１０２ａと第１の高融点金属膜１０３との間に高融点金属酸化膜１０８が形成されるため、銅に対するバリア性が更に向上する。

−第１の変形例−
図６は、本発明の第２の実施形態の第１の変形例に係る半導体装置及びその製造方法を説明するための要部断面図を示している。

図６に示す第１の変形例に係る半導体装置は、上述の図５に示した半導体装置の構造と比較すると、第１の高融点金属膜１０３と第２の高融点金属膜１０４との間に第３の高融点金属膜１０６をさらに備えている点が異なるが、その他の構成は同様であるため、以下では、その異なる構成及びその製造方法を中心に説明する。

まず、上述の図５を用いた説明と同様に、例えば膜厚２ｎｍ（金属シリサイド層１０１上）以上のチタン膜又はタンタル膜からなり、凹部１０３ａを有する第１の高融点金属膜１０３までを形成する。なお、高融点金属膜１０８が形成されるタイミングについても、上述と同様に、第１の高融点金属膜１０３の形成時又は以降の熱処理時である。

次に、第１の高融点金属膜１０３の上、並びに、第１の高融点金属膜１０３の凹部１０３ａの底部及び側壁部に、例えば膜厚１〜５ｎｍ（第１の高融点金属膜１０３上）程度の金属窒化膜からなり、凹部１０６ａを有する第３の高融点金属膜１０６を形成する。ここで、第３の高融点金属膜１０６として、第１の高融点金属膜１０３にチタン膜を用いた場合には、ＣＶＤ法を用いて窒化チタン膜を形成する一方、第１の高融点金属膜１０３にタンタル膜を用いた場合には、スパッタ法を用いて窒化タンタル膜を形成する。

以降の工程は、第３の高融点金属膜１０６の上、並びに、第３の高融点金属膜１０６の凹部１０６ａの底部及び側壁部に、上述した凹部１０４ａを有する第２の高融点金属膜１０４を同様に形成し、さらに、該凹部１０４ａ内のみに銅膜が埋め込まれるように上述と同様の工程を行う。

以上のようにして、コンタクトホール１０２ａの内部のみに形成され、第１の高融点金属膜１０３、第３の高融点金属膜１０６、第２の高融点金属膜１０４及び銅膜１０５からなるコンタクトプラグが形成される。

本変形例によると、上述した効果を奏することに加えて、第１の高融点金属膜１０３の上に、金属窒化膜からなる第３の高融点金属膜１０６を形成することにより、その上層にＡＬＤ法を用いて窒化タンタル膜からなる第２の高融点金属膜１０４を堆積する前に大気解放された場合であっても、コンタクトプラグの底部が酸化して高抵抗によるオーミックコンタクトの不良が発生することを防止できると共に、金属窒化膜は銅に対するバリア性が優れるため、銅を埋め込んでコンタクトプラグを形成する際のバリア性を向上させることができる。

−第２の変形例−
図７は、本発明の第２の実施形態の第２の変形例に係る半導体装置及びその製造方法を説明するための要部断面図を示している。

図７に示す第２の変形例に係る半導体装置は、上述の図１に示した半導体装置の構造と比較すると、第２の高融点金属膜１０４と銅膜１０５との間にタンタル膜１０７をさらに備えている点で異なるが、その他の構成は同様であるため、以下では、その異なる構成及びその製造方法を中心に説明する。

まず、上述の図５を用いた説明と同様に、例えば膜厚５ｎｍ以下の窒化タンタル膜からなり、凹部１０４ａを有する第２の高融点金属膜１０４までを形成する。

次に、第２の高融点金属膜１０４の上、並びに、第２の高融点金属膜１０４の凹部１０４ａの底部及び側壁部に、基板バイアスを印加しない低カバレッジな成膜条件で例えば膜厚１ｎｍ〜１０ｎｍで凹部１０７ａを有するタンタル膜１０７を形成する。

以降の工程は、タンタル膜１０７の凹部１０７ａ内のみに銅膜が埋め込まれるように上述と同様の工程を行う。

以上のようにして、コンタクトホール１０２ａの内部のみに形成され、第１の高融点金属膜１０３、第２の高融点金属膜１０４、タンタル膜１０７及び銅膜１０５からなるコンタクトプラグが形成される。

本変形例によると、上述した効果を奏することに加えて、第２の高融点金属膜１０４の上に、タンタル膜１０７を形成することにより、その凹部１０７ａ内に埋め込まれる銅膜１０５との密着性をさらに向上させることができる。

−第３の変形例−
図８は、本発明の第２の実施形態の第３の変形例に係る半導体装置及びその製造方法を説明するための要部断面図を示している。

図８に示す第３の変形例に係る半導体装置は、上述の図６に示した半導体装置の構造と上述した図７に示した半導体装置の構造とを組み合わせた構造であって、すなわち、上述の図５に示し半導体装置の構造と比較すると、第１の高融点金属膜１０３と第２の高融点金属膜１０４との間に第３の高融点金属膜１０６をさらに備えると共に、第２の高融点金属膜１０４と銅膜１０５との間にタンタル膜１０７をさらに備えている点で異なるが、その他の構成は同様である。

したがって、本変形例によると、上述した効果を奏することに加えて、第１及び第２の変形例で説明した効果を同時に奏することができる。なお、本変形例に係る半導体装置の構造の詳細は、上述した第２の変形例までの説明から明らかであるので、その説明は繰り返さない。

以上、本発明の第１及び第２の実施形態に係る半導体装置の製造方法を用いて形成される半導体装置の構造を具体的に確認するために、図９に示すように、実際に、０．１μｍ径以下のコンタクトホールに銅の埋め込みを行った際の断面ＳＥＭデータを得た。

図９から明らかなように、０．０９５μｍ径のコンタクトホールに銅が埋め込み特性良く埋め込まれてなるＣｕコンタクトプラグが形成されていることが分かる。なお、図９のコンタクトプラグの構造は、上記図５に示した構造を採用した場合に得られた結果であるが、図１〜図４、及び図６〜図８に示した構造を採用した場合であっても同様の結果が得られた。

以上、本発明者によってなされた発明を上記各実施形態に基づいて具体例を説明したが、本発明は、上記各実施形態に限定されるものではなく、その要旨を逸脱しない範囲で変更可能であることはいうまでもない。また、上記各実施形態では、半導体集積回路の製造方法に適用した場合について説明したが、本発明は高融点金属膜を利用した電極形成プロセスを伴うすべての半導体集積回路の製造方法に適用可能である。

以上説明したように、本発明は、半導体装置及びその製造方法に関し、特に、銅を材料とすると共に０．１μｍ径以下のコンタクトプラグを有する半導体装置及びその製造方法にとって有用である。

本発明の第１の実施形態に係る半導体装置及びその製造方法を説明するための要部断面図である。 本発明の第１の実施形態の第１の変形例に係る半導体装置及びその製造方法を説明するための要部断面図である。 本発明の第１の実施形態の第２の変形例に係る半導体装置及びその製造方法を説明するための要部断面図である。 本発明の第１の実施形態の第３の変形例に係る半導体装置及びその製造方法を説明するための要部断面図である。 本発明の第２の実施形態に係る半導体装置及びその製造方法を説明するための要部断面図である。 本発明の第２の実施形態の第１の変形例に係る半導体装置及びその製造方法を説明するための要部断面図である。 本発明の第２の実施形態の第２の変形例に係る半導体装置及びその製造方法を説明するための要部断面図である。 本発明の第２の実施形態の第３の変形例に係る半導体装置及びその製造方法を説明するための要部断面図である。 本発明に係る半導体装置及びその製造方法の効果を説明するための要部断面図であって、０．１μｍ径のコンタクトホールに銅の埋め込みを行った際の断面ＳＥＭデータである。 従来の半導体装置の構造を示す要部断面図である。

符号の説明

１００ 半導体基板
１０１ 金属シリサイド層
１０２ 絶縁膜
１０２ｂ 吸湿性が相対的に高い絶縁膜
１０３ 第１の高融点金属膜
１０４ 第２の高融点金属膜
１０５ 銅膜
１０６ 第３の高融点金属膜
１０７ タンタル膜
１０８ 高融点金属酸化膜
１０２ａ コンタクトホール
１０３ａ、１０４ａ、１０６ａ、１０７ａ 凹部

Claims (37)

1. 半導体基板の上に形成され、前記半導体基板表面に設けられた金属シリサイド層を露出するコンタクトホールを有する絶縁膜と、
   前記コンタクトホールの側壁部及び底部に形成され、前記金属シリサイド層と接続する第１の高融点金属膜と、
   前記第１の高融点金属膜の上に形成された第２の高融点金属膜と、
   前記第２の高融点金属膜の上に形成され、前記コンタクトホールの内部を充填する銅膜とを備える、半導体装置。
2. 請求項１に記載の半導体装置において、
   前記第１の高融点金属膜は、チタン膜又はタンタル膜である、半導体装置。
3. 請求項１に記載の半導体装置において、
   前記第２の高融点金属膜は、窒化タンタル膜である、半導体装置。
4. 請求項１に記載の半導体装置において、
   前記金属シリサイド層は、ニッケルシリサイド層である、半導体装置。
5. 請求項１に記載の半導体装置において、
   前記第１の高融点金属膜と前記第２の高融点金属膜との間に形成され、前記第１の高融点金属膜の窒化膜である第３の高融点金属膜をさらに備える、半導体装置。
6. 請求項５に記載の半導体装置において、
   前記第１の高融点金属膜は、チタン膜又はタンタル膜である、半導体装置。
7. 請求項５に記載の半導体装置において、
   前記第２の高融点金属膜は、窒化タンタル膜である、半導体装置。
8. 請求項５に記載の半導体装置において、
   前記金属シリサイド層は、ニッケルシリサイド層である、半導体装置。
9. 請求項１に記載の半導体装置において、
   前記第２の高融点金属膜と前記銅膜との間に形成されたタンタル膜をさらに備える、半導体装置。
10. 請求項９に記載の半導体装置において、
    前記第１の高融点金属膜は、チタン膜又はタンタル膜である、半導体装置。
11. 請求項９に記載の半導体装置において、
    前記第２の高融点金属膜は、窒化タンタル膜である、半導体装置。
12. 請求項９に記載の半導体装置において、
    前記金属シリサイド層は、ニッケルシリサイド層である、半導体装置。
13. 請求項５に記載の半導体装置において、
    前記第２の高融点金属膜と前記銅膜との間に形成されたタンタル膜をさらに備える、半導体装置。
14. 請求項１３に記載の半導体装置において、
    前記第１の高融点金属膜は、チタン膜又はタンタル膜である、半導体装置。
15. 請求項１３に記載の半導体装置において、
    前記第２の高融点金属膜は、窒化タンタル膜である、半導体装置。
16. 請求項１３に記載の半導体装置において、
    前記金属シリサイド層は、ニッケルシリサイド層である、半導体装置。
17. 請求項１に記載の半導体装置において、
    前記絶縁膜は、吸湿性が相対的に高い材料からなり、
    前記コンタクトホールの側壁部において、前記絶縁膜と前記第１の高融点金属膜との間に形成され、前記第１の高融点金属膜の酸化膜である高融点金属酸化膜をさらに備える、半導体装置。
18. 請求項１７に記載の半導体装置において、
    前記第１の高融点金属膜は、チタン膜又はタンタル膜である、半導体装置。
19. 請求項１７に記載の半導体装置において、
    前記第２の高融点金属膜は、窒化タンタル膜である、半導体装置。
20. 請求項１７に記載の半導体装置において、
    前記金属シリサイド層は、ニッケルシリサイド層である、半導体装置。
21. 請求項１７に記載の半導体装置において、
    前記絶縁膜は、Ｏ_３−ＴＥＯＳ膜、ＳＯＤ膜、又は低誘電率膜からなる、半導体装置。
22. 請求項１７に記載の半導体装置において、
    前記第１の高融点金属膜と前記第２の高融点金属膜との間に形成され、前記第１の高融点金属膜の窒化膜である第３の高融点金属膜をさらに備える、半導体装置。
23. 請求項２２に記載の半導体装置において、
    前記第１の高融点金属膜は、チタン膜又はタンタル膜である、半導体装置。
24. 請求項２２に記載の半導体装置において、
    前記第２の高融点金属膜は、窒化タンタル膜である、半導体装置。
25. 請求項２２に記載の半導体装置において、
    前記金属シリサイド層は、ニッケルシリサイド層である、半導体装置。
26. 請求項２２に記載の半導体装置において、
    前記絶縁膜は、Ｏ_３−ＴＥＯＳ膜、ＳＯＤ膜、又は低誘電率膜からなる、半導体装置。
27. 請求項１７に記載の半導体装置において、
    前記第２の高融点金属膜と前記銅膜との間に形成されたタンタル膜をさらに備える、半導体装置。
28. 請求項２７に記載の半導体装置において、
    前記第１の高融点金属膜は、チタン膜又はタンタル膜である、半導体装置。
29. 請求項２７に記載の半導体装置において、
    前記第２の高融点金属膜は、窒化タンタル膜である、半導体装置。
30. 請求項２７に記載の半導体装置において、
    前記金属シリサイド層は、ニッケルシリサイド層である、半導体装置。
31. 請求項２７に記載の半導体装置において、
    前記絶縁膜は、Ｏ_３−ＴＥＯＳ膜、ＳＯＤ膜、又は低誘電率膜からなる、半導体装置。
32. 請求項２２に記載の半導体装置において、
    前記第２の高融点金属膜と前記銅膜との間に形成されたタンタル膜をさらに備える、半導体装置。
33. 請求項３２に記載の半導体装置において、
    前記第１の高融点金属膜は、チタン膜又はタンタル膜である、半導体装置。
34. 請求項３２に記載の半導体装置において、
    前記第２の高融点金属膜は、窒化タンタル膜である、半導体装置。
35. 請求項３２に記載の半導体装置において、
    前記金属シリサイド層は、ニッケルシリサイド層である、半導体装置。
36. 請求項３２に記載の半導体装置において、
    前記絶縁膜は、Ｏ_３−ＴＥＯＳ膜、ＳＯＤ膜、又は低誘電率膜からなる、半導体装置。
37. 請求項３、７、１１、１５、１９、２４、２９、又は３４に記載の半導体装置の製造方法であって、
    Atomic Layer Deposition（ＡＬＤ）法により、前記第２の高融点金属膜を堆積する、半導体装置の製造方法。