JP2008124275A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2008124275A
JP2008124275A JP2006307050A JP2006307050A JP2008124275A JP 2008124275 A JP2008124275 A JP 2008124275A JP 2006307050 A JP2006307050 A JP 2006307050A JP 2006307050 A JP2006307050 A JP 2006307050A JP 2008124275 A JP2008124275 A JP 2008124275A
Authority
JP
Japan
Prior art keywords
layer
alloy layer
semiconductor device
insulating film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006307050A
Other languages
English (en)
Other versions
JP5076452B2 (ja
Inventor
Nobuyuki Otsuka
信幸 大塚
Noriyoshi Shimizu
紀嘉 清水
Yoshiyuki Nakao
嘉幸 中尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006307050A priority Critical patent/JP5076452B2/ja
Priority to US11/939,064 priority patent/US7507659B2/en
Publication of JP2008124275A publication Critical patent/JP2008124275A/ja
Application granted granted Critical
Publication of JP5076452B2 publication Critical patent/JP5076452B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L2221/1089—Stacks of seed layers

Abstract

【課題】絶縁膜中に、内壁面で画成された開口部を形成する工程と、前記内壁面をＣｕ−Ｍｎ合金層により、前記Ｃｕ−Ｍｎ合金層が、前記内壁面に直接に接するように覆う工程と、前記Ｃｕ−Ｍｎ合金層上に第１のＣｕ層を堆積する工程と、前記第１のＣｕ層上に第２のＣｕ層を堆積し、前記第２のＣｕ層により前記開口部を充填する工程と、前記内壁面上に、前記Ｃｕ−Ｍｎ合金層中のＭｎ原子と前記絶縁膜との反応により、バリア層を形成する工程と、前記Ｃｕ−Ｍｎ層中の未反応Ｍｎ原子を前記第２のＣｕ層の表面より、前記第１および第２のＣｕ層を介して除去する工程と、含む半導体装置の製造方法において、形成されるＣｕ配線層の抵抗を低減する。
【解決手段】前記Ｃｕ−Ｍｎ合金層の形成の後、大気に露出することなく、前記Ｃｕ−Ｍｎ合金層上に前記第１のＣｕ層を堆積する工程を設ける。
【選択図】図８

Description

本発明は一般に半導体装置に係り、特に多層配線構造を有する半導体装置およびその製造に関する。
今日の半導体集積回路装置においては、共通基板上に莫大な数の半導体素子が形成されており、これらを相互接続するために、多層配線構造が使われている。
多層配線構造では、配線層を構成する配線パターンを埋設した層間絶縁膜が積層され、下層の配線層と上層の配線層とが、層間絶縁膜中に形成されたビアコンタクトにより接続される。
特に最近の超微細化・超高速半導体装置では、多層配線構造中における信号遅延の問題を軽減するため、層間絶縁膜として低誘電率膜（いわゆるlow-k膜）が使われると共に、配線パターンとして、低抵抗のＣｕパターンが使われている。
特開平２−６２０３５号公報 特開２００３−２１８１９８号公報 特開２００５−２７７３９０号公報 特開２００５−２７７５６号公報 W. A. Lanford, et al, Thin Solid Films, 262, (1995) pp.234 - 241 T. Usui, et al., IITC 2005, Session 9.2
このようにＣｕ配線パターンを低誘電率層間絶縁膜中に埋設した多層配線構造においては、Ｃｕ層のドライエッチングによるパターニングが困難であるため、層間絶縁膜中に予め配線溝あるいはビアホールを形成し、これをＣｕ層で充填した後、層間絶縁膜上の余剰なＣｕ層を化学機械研磨（ＣＭＰ）により除去する、いわゆるダマシン法あるいはデュアルダマシン法が使われる。
その際、Ｃｕ配線パターンが層間絶縁膜に直接に接すると、Ｃｕ原子が層間絶縁膜中に拡散し、短絡などの問題を惹起するため、Ｃｕ配線パターンが形成される配線溝あるいはビアホールの側壁面および底面を、ＴａやＷなどの高融点金属、あるいはこれら高融点金属の導電性窒化物よりなる導電性拡散バリア、いわゆるバリアメタル膜により覆い、Ｃｕ層を、かかるバリアメタル膜上に堆積することが一般になされている。
一方、最近の４５ｎｍ世代あるいはそれ以降の超微細化・超高速半導体装置では、微細化に伴い層間絶縁膜中に形成される配線溝あるいはビアホールの大きさが著しく縮小されてきており、従って、このような比抵抗の大きなバリアメタル膜を使って所望の配線抵抗の低減を実現しようとすると、これら微細な配線溝あるいはビアホールに形成されるバリアメタル膜の膜厚を可能な限り減少させる必要がある。一方、バリアメタル膜は、配線溝あるいはビアホールの側壁面および底面を連続的に覆う必要がある。
従来、このように微細化された配線溝あるいはビアホールに非常に薄いバリアメタル膜を連続的に形成する技術として、ＭＯＣＶＤ（有機金属ＣＶＤ）法あるいはＡＬＤ（原子層気相堆積）法の使用が研究されている。
しかしこのようなＭＯＣＶＤ法あるいはＡＬＤ法は有機金属気相原料を使うため、このような方法で形成された高融点金属あるいは高融点金属窒化物よりなるバリアメタル膜では、均一で薄い膜は形成されても、膜質に問題があり、例えばＳｉＯＣＨ膜やＳｉＣ膜などの無機低誘電率膜あるいは有機絶縁膜などの低密度の低誘電率層間絶縁膜においては、バリアメタル膜と層間絶縁膜との間で、密着性に深刻な問題が生じる。
これに対し、特許文献２には、層間絶縁膜中に形成された配線溝あるいはビアホールを、ＣｕＭｎ合金層により直接に覆い、前記ＣｕＭｎ合金層と前記層間絶縁膜との界面に、厚さが２〜３nmで組成がＭｎＳｉxＯyのマンガンシリコン酸化物層を、前記ＣｕＭｎ合金層中のＭｎと前記層間絶縁膜中のＳｉおよび酸素との自己形成反応により、拡散バリア膜として形成する技術が記載されている。
図１（Ａ）〜図２（Ｄ）は、前記特許文献３によるＣｕ配線構造の形成方法を示す。
図１（Ａ）を参照するに、層間絶縁膜１１中にはＴａあるいはＴａＮなどの通常のバリアメタル膜１１Ｂを介してＣｕ配線パターン１１Ａが埋設されており、前記層間絶縁膜１１上にはＳｉＣあるいはＳｉＮエッチングストッパ膜１２を介して層間絶縁膜１３および１５が、間にＳｉＣあるいはＳｉＮエッチングストッパ膜１４を挟んで順次形成されている。また図１（Ａ）の状態では前記層間絶縁膜１５中に配線溝１５Ａが、底部において前記層間絶縁膜１３を露出するように形成されており、また前記層間絶縁膜１３中には、前記Ｃｕ配線パターン１１Ａを露出するビアホール１３Ａが形成されている。
次に図１（Ｂ）の工程において図１（Ａ）の構造上には、Ｃｕ−Ｍｎ合金層１６が、前記配線溝１５Ａの側壁面および底面、および前記ビアホール１３Ａの側壁面および底面を連続して、かつ直接に覆うように、数十ナノメートルの膜厚に、蒸着法あるいはスパッタリングにより形成され、さらに図１（Ｃ）の工程において前記Ｃｕ−Ｍｎ合金層をシード層に電解めっきを行うことにより、前記層間絶縁膜１５上に前記配線溝１５Ａおよびビアホール１３Ａを充填するように、前記Ｃｕ層１７を形成する。
さらに図２（Ｄ）の工程において前記図１（Ｃ）の構造を酸素雰囲気中、例えば４００℃において熱処理することにより、前記Ｃｕ−Ｍｎ層１６中のＭｎ原子を、前記配線溝１５Ａおよびビアホール１３Ａの側壁面および底面において露出した層間絶縁膜１３および１５のＳｉおよび酸素原子と反応させ、前記配線溝１５Ａおよびビアホール１３Ａの表面にＭｎＳｉxＯy組成の拡散バリア膜１８Ｍを形成する。
この図２（Ｄ）の工程におけるＭｎＳｉｘＯy拡散バリア膜１８Mの形成反応は、セルフリミット現象で特徴づけられる自己形成ないし自己組織化反応であり、下地膜の性質にもよるが、前記ＭｎＳｉxＯy層の成長は、２〜３ｎｍの膜厚で自発的に停止する。このため、かかる方法によれば、極薄の拡散バリア膜を非常に一様な膜厚で、安定して形成することが可能になる。
なお、エッチングストッパ膜１４はＳｉＣあるいはＳｉＮよりなるが、これらの膜中にも少量の酸素は含まれており、前記極薄ＭｎＳｉｘＯｙ拡散バリア膜１８Ｍの形成は、エッチングストッパ膜１４の露出表面上においても同様に生じる。一方、前記Ｃｕ配線パターン１１Ａは、図１（Ｂ）の工程に先立って逆スパッタリングなどにより、自然酸化膜を除去されており、酸素を含んでいない。このため、前記Ｃｕ配線パターン１１ＡとＣｕ層１７の界面には、前記拡散バリア膜１８Ｍは形成されず、前記Ｃｕ配線パターン１１ＡとＣｕ層１７との間には、直接的で良好なコンタクトが確保される。
図２（Ｄ）の熱処理においては、前記ＭｎＳｉ層１６中に含まれていて上記ＭｎＳｉxＯy層の形成反応に寄与しないＭｎ原子は、前記電解めっき工程により形成されたＣｕ層１７中を拡散し、Ｃｕ層１７の表面に到達すると雰囲気中の酸素と反応して組成がＭｎxＯyで表されるＭｎ酸化物層１８を形成する。これはＭｎの方がＣｕよりも大きなイオン化傾向を有していることによるためである。そこで図２（Ｄ）の工程では、前記バリアメタル膜１８Ｍが形成されるばかりでなく、Ｃｕ層１７中のＭｎ原子が前記Ｍｎ酸化物層１８の形でＣｕ層１７の表面に析出し、その結果、前記Ｃｕ層１７中のＭｎ濃度が低下し、前記Ｃｕ層１７の比抵抗が低減される。
さらに図２（Ｅ）の工程において、前記層間絶縁膜１５上の余剰のＣｕ層１７を、前記Ｍｎ酸化物層１８共々ＣＭＰ法により除去することにより、前記ビアホール１３Ａおよび配線溝１５Ａを充填するＣｕパターン１８が、厚さが２〜３nmの一様なＭｎＳｉｘＯｙ拡散バリア膜１８Ｍを伴って形成される。
一方本発明の発明者は、本発明の基礎となる研究において、前記図１（Ｃ）の工程から図２（Ｄ）の熱処理工程に移行する際に、熱処理工程の初期に図１（Ｃ）に示すＣｕ−Ｍｎ合金層１６の表面に安定なＭｎ酸化膜が形成されてしまい、図２（Ｄ）の構造への移行が阻害されるのではないかと考えた。
図３（Ａ），（Ｂ）は、前記図２（Ｄ）の状態における、層間絶縁膜１５、Ｃｕ−Ｍｎ合金層１８Ｍ、Ｃｕ層１７を切る断面Ａ−Ａ'における、Ｃｕ，Ｍｎ，Ｏの分布を示すＳＩＭＳプロファイルを示す。ただし図３（Ａ），（Ｂ）は、本発明の発明者が本発明の基礎となる研究において見出したものであり、図３（Ａ）は熱処理前の状態を、図３（Ｂ）は３５０℃で３０分間の熱処理後の各原子の分布状態を示す。
図３（Ａ），（Ｂ）を参照するに、Ｃｕ−Ｍｎ合金層１８Ｍと層間絶縁膜１５との界面には、所期の非常に薄いＭｎＳｉＯｘ層あるいはＭｎｘＯｙ層に相当するＭｎおよび酸素のスパイクが観測されるが、その他に、前記Ｃｕ−Ｍｎ合金層１８Ｍの表面、すなわちＣｕ層１７との界面においてもＭｎと酸素のスパイクが生じており、この部分においてＭｎ酸化物層が形成されていることがわかる。
このようなＭｎ酸化物層は、前記Ｃｕ−Ｍｎ合金層１８Ｍ中の余剰のＭｎ原子が前記Ｃｕ層１７の表面に拡散するのを阻害し、このためこのようなＭｎ酸化物層が形成されると、図２（Ｅ）のＣｕ配線パターン１７Ａにおいては、比抵抗を十分に低下させることが困難となる。
一の側面によれば本発明は、絶縁膜中に、内壁面で画成された開口部を形成する工程と、
前記内壁面をＣｕ−Ｍｎ合金層により覆う工程と、前記Ｃｕ−Ｍｎ合金層上に第１のＣｕ層を堆積する工程と、前記第１のＣｕ層上に第２のＣｕ層を堆積し、前記第２のＣｕ層により前記開口部を充填する工程と、前記内壁面上に、前記Ｃｕ−Ｍｎ合金層中のＭｎ原子と前記絶縁膜との反応により、バリア層を形成する工程と、を含む半導体装置の製造方法であって、前記Ｃｕ−Ｍｎ合金層の形成工程の後、前記Ｃｕ−Ｍｎ合金層を大気に露出することなく真空環境に維持し、前記Ｃｕ−Ｍｎ合金層上に前記第1のＣｕ層を堆積する工程を含むことを特徴とする半導体装置の製造方法を提供する。
他の側面によれば本発明は、絶縁膜中に、内壁面で画成された開口部を形成する工程と、前記内壁面をＣｕ−Ｍｎ合金層により覆う工程と、前記Ｃｕ−Ｍｎ合金層上にＣｕ層を堆積し、前記Ｃｕ層により前記開口部を充填する工程と、前記内壁面上に、前記Ｃｕ−Ｍｎ合金層中のＭｎ原子と前記絶縁膜との反応により、バリア層を形成する工程と、を含む半導体装置の製造方法であって、前記Ｃｕ−Ｍｎ合金層形成工程の後で前記Ｃｕ層の堆積工程の前に、前記Ｃｕ−Ｍｎ合金層表面を水素終端する工程を含むことを特徴とする半導体装置の製造方法を提供する。
他の側面によれば本発明は、絶縁膜中に、内壁面で画成された開口部を形成する工程と、前記内壁面をＣｕ−Ｍｎ合金層により覆う工程と、前記Ｃｕ−Ｍｎ合金層上に第１のＣｕ層を堆積する工程と、前記第１のＣｕ層上に第２のＣｕ層を堆積し、前記第２のＣｕ層により前記開口部を充填する工程と、前記内壁面上に、前記Ｃｕ−Ｍｎ合金層中のＭｎ原子と前記絶縁膜との反応により、バリア層を形成する工程と、を含む半導体装置の製造方法であって、前記Ｃｕ−Ｍｎ合金層形成工程の後で前記第１のＣｕ層の堆積工程の前に、前記Ｃｕ−Ｍｎ合金層表面をリスパッタする工程を含むことを特徴とする半導体装置の製造方法を提供する。
他の側面によれば本発明は、絶縁膜中に、内壁面で画成された開口部を形成する工程と、前記内壁面をＣｕ−Ｍｎ合金層により覆う工程と、前記Ｃｕ−Ｍｎ合金層上にＣｕ層を堆積する工程と、前記内壁面上に、前記Ｃｕ−Ｍｎ合金層中のＭｎ原子と前記絶縁膜との反応により、バリア層を形成する工程と、を含む半導体装置の製造方法であって、前記Ｃｕ−Ｍｎ合金層形成工程の後で前記Ｃｕ層の堆積工程の前に、前記Ｃｕ−Ｍｎ合金層表面をＭｎ酸化物と反応して気相反応生成物を形成するガスに曝露する工程を含むことを特徴とする半導体装置の製造方法を提供する。
本発明によれば、前記Ｃｕ−Ｍｎ合金層形成の直後にその表面を第１のＣｕ層により覆うことにより、あるいは前記Ｃｕ−Ｍｎ合金層を形成された基板を真空環境中で搬送することにより、あるいは前記Ｃｕ−Ｍｎ合金層の表面を水素終端することにより、前記Ｃｕ−Ｍｎ合金層の表面におけるＭｎ酸化物の形成が抑制され、あるいは前記第１のＣｕ層の形成に先立ち、前記Ｃｕ−Ｍｎ合金表面に形成されたＭｎ酸化物をリスパッタあるいは反応性ガスへの曝露により除去することにより、前記第１のＣｕ層上に第２のＣｕ層を形成したビアホールあるいは配線パターンを充填する際に、過剰のＭｎ原子が前記第１および第２のＣｕ層を拡散して前記第２のＣｕ層表面から除去されるプロセスが促進され、低抵抗の配線パターンをダマシン法により形成することが可能となる。
［第1の実施形態］
図４（Ａ）〜６（Ｉ）は、本発明の第1の実施形態によるＣｕ配線構造を有する半導体装置の製造工程を示す。
図４（Ａ）を参照するに、本実施形態の半導体装置は４５ｎｍ世代の半導体装置であり、図示しない基板上に層間絶縁膜２１が形成されており、前記層間絶縁膜２１中にはＴａあるいはＴａＮなどの通常のバリアメタル膜２１Ｂを介して、幅が例えば６５ｎｍのＣｕ配線パターン２１Ａが埋設されている。
さらに前記層間絶縁膜２１上には、プラズマＣＶＤ法により１０〜５０ｎｍの膜厚に形成されたＳｉＣあるいはＳｉＮよりなるエッチングストッパ膜２２を介して、膜厚が１００〜３００ｎｍの層間絶縁膜２３および２５が、ＴＥＯＳを原料としたプラズマＣＶＤ法により、間にプラズマＣＶＤ法により１０〜１００ｎｍの膜厚に形成されたＳｉＣあるいはＳｉＮエッチングストッパ膜２４を介して、順次形成されている。
次に図４（Ｂ）の工程において、前記層間絶縁膜２５中には前記エッチングストッパ膜２４が露出するように、幅が例えば６５ｎｍの配線溝２５Ａが形成され、図４（Ｃ）の工程において前記配線溝２５Ａ中において、前記露出されたエッチングストッパ膜２４中に、形成したいビアホールに対応して径が６５ｎｍの開口部２４Ａが、その下の層間絶縁膜２３を露出するように形成される。
さらに図５（Ｄ）の工程において前記エッチングストッパ膜２４Ａをハードマスクに、前記層間絶縁膜２３中に、径が例えば６５ｎｍのビアホール２３Ａが、前記エッチングストッパ膜２２を露出するように形成され、さらに図５（Ｅ）の工程において、前記配線溝２５Ａ底部に露出しているエッチングストッパ膜２４およびビアホール２３Ａの底部に露出しているエッチングストッパ膜２２が、同時に除去され、前記配線パターン２１Ａが露出される。前記層間絶縁膜としてLow-k膜を用いた場合には、層間絶縁膜エッチングの後処理として、ＵＶキュアや１５０〜３５０℃で加熱処理を行うことにより、層間絶縁膜に吸着した水分を除去する工程を行うことが望ましい。またシランガスやメタンガスを供給してエッチングのダメージを回復させる工程を行ってもよい。
また以下に説明するＣｕ−Ｍｎ層形成工程の前処理として、水素アニールによる還元処理を行うのが望ましい。
次に図５（Ｆ）の工程において図５（Ｅ）の構造上に、Ｍｎを０．１〜１０原子％、例えば５原子％の濃度で含んだＣｕ−Ｍｎ合金層２６が、前記配線溝２５Ａの側壁面および底面、および前記ビアホール２３Ａの側壁面および底面を連続して、かつ直接に覆うように、１０〜１５０ｎｍ、例えば５０ｎｍの膜厚で、スパッタリング法により形成される。この際、前記配線溝２５Ａおよびビアホール２３Ａを含む開口部の内壁には、厚さが約５〜２０ｎｍのＣｕ−Ｍｎ合金層２６が形成される。なお、前記Ｃｕ−Ｍｎ合金層２６は、スパッタリング法以外にも、ＣＶＤ法やＡＬＤ（原子層気相堆積）法により形成することができる。
このようにして形成されたＣｕ−Ｍｎ合金層２６は、前記配線溝２５Ａおよびビアホール２３Ａの形状に整合した形状に形成される
さらに前記図５（Ｆ）の工程において、同一の成膜装置、例えば前記Ｃｕ−Ｍｎ合金層２６をスパッタリング法により形成した場合には同じスパッタ装置、ＣＶＤ法により形成した場合には同じＣＶＤ装置、ＡＬＤ法により形成した場合には同じＡＬＤ装置中において、前記Ｃｕ−Ｍｎ合金層２６の成膜に引き続き、真空を破ることなく、Ｃｕ層２７ａを、例えば５〜１００ｎｍの膜厚に形成する。これにより、前記開口部内壁Ｃｕ−Ｍｎ合金層２６上に厚さが約３〜１０ｎｍのＣｕ層が形成される。
このようにして形成されたＣｕ層２７ａは、前記Ｃｕ−Ｍｎ合金層２６上において前記配線溝２５Ａおよびビアホール２３Ａの形状に整合した形状に形成される。
さらに図６（Ｇ）の工程において前記Ｃｕ層２７ａをシード層に電解めっきを行うことにより、前記配線溝２５Ａおよびビアホール２３Ａを充填するように、Ｃｕ層２７が形成され、図６（Ｈ）の工程において前記図６（Ｇ）の構造を、流量が３００ＳＣＣＭのＡｒキャリアガスに蟻酸（ＨＣＯＯＨ）を１００ＳＣＣＭの割合で添加した雰囲気中に、１０〜１０００Ｐａ，例えば１００Ｐａのプロセス圧で保持し、熱処理を、１００℃以上、４００℃を超えない温度、例えば３００℃の温度において、１０〜３６００秒間、例えば３６０秒間実行する。
このような熱処理により、前記Ｃｕ−Ｍｎ層２６中のＭｎ原子は、前記配線溝２５Ａおよびビアホール２３Ａの側壁面および底面において露出した層間絶縁膜２３および２５のＳｉおよび酸素原子と反応し、その結果、前記配線溝２５Ａおよびビアホール２３Ａの表面には、ＭｎＳｉxＯy組成の拡散バリア膜２８Ｍが形成される。
図６（H）の工程では、このような熱処理の間、前記Ｃｕ−Ｍｎ合金層２６から放出されたＭｎ原子は前記Ｃｕ層２７中にも拡散し、その結果、前記Ｃｕ−Ｍｎ合金層２６とＣｕ層２７の区別は消失する。またこのようにＣｕ層２７中に拡散したＭｎ原子は、前記Ｃｕ層２７の表面に到達すると、雰囲気中の蟻酸（ＨＣＯＯＨ）との間で反応
ＨＣＯＯＨ＋Ｍｎ→Ｍｎ（ＨＣＯＯ）2＋Ｈ2 （１）
により、気相反応生成物Ｍｎ（ＨＣＯＯ）2およびＨ2を形成し、その結果、Ｍｎは前記Ｃｕ層２７から系外へと、連続的に除去される。なお、上記除去工程においては、蟻酸以外に、カルボン酸、ヘキサフルオロアセチルアセトネート、Ｈ2Ｏ、ＣＯ2などを使うことも可能である。
その際、本実施形態では前記図５（Ｆ）の工程において、前記Ｃｕ−Ｍｎ合金層２６を形成した後、同一の成膜装置中において前記Ｃｕ−Ｍｎ合金層２６を大気に触れさせることなくＣｕ層２７ａで覆っているため、前記Ｃｕ−Ｍｎ合金層２６の表面におけるＭｎ酸化物層の形成が抑制され、前記Ｃｕ−Ｍｎ合金層２６中の余計なＭｎ原子、すなわち上記反応（１）に関与しなかったＭｎ原子の、前記Ｃｕ層２７表面への拡散が阻害されることがない。
図７（Ａ），（Ｂ）は、図６（Ｇ）の構造における断面Ｂ−Ｂ'に沿ったＣｕ原子、Ｍｎ原子および酸素原子の分布を示すＳＩＭＳプロファイルである。ただし実際の測定は、図７（Ａ）に示したように、シリコン基板２０上に前記層間絶縁膜２５に対応するシリコン酸化膜を形成し、その上に前記Ｃｕ−Ｍｎ合金層２６に対応するＣｕ−Ｍｎ合金層を６０ｎｍの厚さに形成し、さらにその上にスパッタ法によりＣｕ膜２７ａを３００ｎｍの膜厚で順次形成した構造の試料について行っている。図７（Ａ）は熱処理前の状態を、図７（Ｂ）は、３５０℃で３０分間の熱処理を行った後の状態を示している。
図７（Ａ），（Ｂ）を参照するに、前記Ｃｕ―Ｍｎ合金層２６を形成した直後にＣｕ層２７ａを堆積し、前記Ｃｕ−Ｍｎ合金層２６を覆うことにより、先の図３（Ａ），（Ｂ）のＳＩＭＳプロファイルにおいて見られていた、Ｃｕ−Ｍｎ合金層とＣｕ層との界面における顕著なＭｎおよび酸素のスパイクが低減しており、この部分におけるＭｎ酸化物の形成が抑制されていることがわかる。
なお図６（Ｈ）の工程において、前記蟻酸雰囲気に酸素ガスを添加することも可能である。この場合は、前記Ｃｕ層表面において、Ｍｎ原子と酸素の反応によりマンガン酸化物（ＭｎＯ2）が形成されるが、前記マンガン酸化物はやはり蟻酸との反応
４ＨＣＯＯＨ＋２ＭｎＯ2→Ｍｎ（ＨＣＯＯ）2＋Ｈ2Ｏ＋Ｏ2 （２）
により、気相反応生成物Ｍｎ（ＨＣＯＯ）2、Ｈ2ＯおよびＯ2を形成し、その結果、Ｍｎは前記Ｃｕ層２７から系外へと、連続的に除去される。
図８（Ａ）〜（Ｃ）は、本発明のプロセスを、別の観点から要約して示す図である。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
図８（Ａ）を参照するに、前記図５（Ｆ）の第１工程において第１の成膜装置（Ｃｈａｍｂｅｒ１）において前記Ｃｕ−Ｍｎ合金層２６が形成された後、前記図５（Ｆ）の第２工程に対応する図８（Ｂ）の工程において、前記Ｃｕ−Ｍｎ合金層２６上に直ちにＣｕ層２７ａが、同じ第１の成膜装置（Ｃｈａｍｂｅｒ１）において、真空を破ることなく形成される。
さらにこのようにＣｕ−Ｍｎ合金層２６がＣｕ層２７ａで覆われた図８（Ｂ）の構造は、大気中をメッキ処理装置に搬送され、図８（Ｃ）の工程において前記Ｃｕ層１７が形成される。この場合、Ｃｕ−Ｍｎ合金層２６の表面はＣｕ層２７ａにより覆われているため、表面におけるＭｎ酸化膜の形成が、先にも述べたように、効果的に抑制され、前記図８（Ｃ）の構造に対して先の図６（Ｈ）の熱処理工程を行うことにより、前記Ｃｕ層２７の電気抵抗を効果的に低減させることが可能となる。
なお、図６（Ｈ）の工程では、蟻酸以外にも、酢酸（ＣＨ3ＣＯＯＨ），ヘキサフルオロアセチルアセトネートなど、カルボン酸を含む雰囲気を使うことができ、さらにカルボン酸以外にＨ2ＯやＣＯ2雰囲気を使うことも可能である。
最後に図６（Ｉ）の工程において、前記層間絶縁膜２５上の余剰のＣｕ層２７が化学機械研磨により除去され、前記層間絶縁膜２５が露出し、前記配線溝２５Ａ中にＣｕ配線パターン２７Ａが埋め込まれた配線構造が得られる。
このようにして得られたＣｕ配線パターン２７Ａの比抵抗を、試験片を作成して測定したところ、１．９μΩｃｍの値が得られた。この比抵抗値は、前記図３の実験で観測された比抵抗値の約半分である。
なお本実施例において前記層間絶縁膜２３，２５は前記ＣＶＤ−ＴＥＯＳ（ＳｉＯ2）膜に限定されるものではなく、無機ＳＯＤ（spin-on-dielectric）膜、有機ＳＯＧ（spin-on-glass）膜やＣＶＤ（chemical vapor deposition）により形成されるＳｉＣ膜、ＳｉＯＣ膜、ＳｉＯＣＨ膜、ＳｉＯＦ膜などの低誘電率膜や、これらの多孔質膜であってもよい。特に芳香族ポリエーテル膜のように組成上酸素を含まない低誘電率有機絶縁膜であっても、少量の、しかし前記極薄のＭｎ酸化膜を自己形成するに充分な量の酸素を含んでおれば、本願発明の方法による拡散バリア膜の形成技術を適用することが可能である。前記層間絶縁膜がＳｉを含まない場合には、前記拡散バリア膜１８Ｍは、ＭｎxＯy組成を有する膜となる。
なお、本実施形態においては、図６（Ｈ）の工程を複数回、繰り返し実行することも可能である。このようにＣｕ層２７をＭｎあるいはＭｎ酸化物と反応して気相反応生成物を生じる雰囲気に、繰り返し曝露することにより、前記Ｃｕ層２７中に含まれるＭｎの濃度をさらに低減することが可能となる。

［第２の実施形態］
次に本発明の第２の実施形態によるＣｕ配線構造の作製工程を、図９（Ａ）〜（Ｃ）を参照しながら説明する。ただし図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
本実施形態では、図５（Ｆ）の第１工程に対応する図９（Ａ）の工程において前記Ｃｕ−Ｍｎ合金層２６が、第１の成膜装置（Ｃｈａｍｂｅｒ１）中において形成され、次いで前記図９（Ａ）の構造は、これを担持する基板（図示せず）ごと、例えば真空搬送室を備えた枚葉処理装置を使い、圧力が例えば１×１０-7Ｐａ以下の高真空環境中を第２の成膜装置（Ｃｈａｍｂｅｒ２）に搬送され、前記第２の成膜装置中において前記図５（Ｆ）の第２工程が実行される。その結果、前記Ｃｕ−Ｍｎ合金層２６上にＣｕ膜２７ａが形成される。
さらに図９（Ｂ）の構造は大気中をメッキ処理装置に搬送され、図９（Ｃ）の工程において前記Ｃｕ層１７が形成される。
本実施形態では、図９（Ａ）の構造が高真空環境下を搬送されるため、Ｃｕ−Ｍｎ合金層２６の表面におけるＭｎ酸化膜の形成が抑制され、図９（Ｃ）の構造に対して先の図６（Ｈ）の熱処理工程を行うことにより、前記Ｃｕ層２７の電気抵抗を効果的に低減させることが可能となる。
図９（Ｃ）以後の工程は、先の図６（Ｈ），（Ｉ）の工程と同じであり、説明を省略する。

［第３の実施形態］
次に本発明の第３の実施形態によるＣｕ配線構造の作製工程を、図１０（Ａ）〜（Ｄ）を参照しながら説明する。ただし図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
本実施形態では、図５（Ｆ）の第１工程に対応する図１０（Ａ）の工程において前記Ｃｕ−Ｍｎ合金層２６が、第１の成膜装置（Ｃｈａｍｂｅｒ１）中において形成され、さらに、このようにして形成されたＣｕ−Ｍｎ合金層２６の表面が、図１０（Ｂ）の工程において、同じ前記第１の成膜装置中において水素ラジカルに曝露され、その表面が水素終端される。水素ラジカルは、例えば水素プラズマを形成することで発生させることができる。前記水素プラズマに処理は、１００〜１５０℃の加熱下で行ってもよい。
ところで、このような水素プラズマ処理を行った場合、層間絶縁膜であるlow-k膜にダメージが生じる場合がある。このため、さらにＵＶキュアや、１５０〜３５０℃での加熱処理、あるいはシランガスやメタンガスを供給するダメージ回復工程を追加して行ってもよい。
図１０（Ｂ）の構造は、さらに真空搬送室を備えた枚葉処理装置を使い、真空環境中を、前記第１の処理装置から第２の処理装置（Ｃｈａｍｂｅｒ２）に、これを担持する基板（図示せず）ごと搬送され、図１０（Ｃ）の工程において、前記図５（Ｆ）の第２工程が実行される。その結果、前記Ｃｕ−Ｍｎ合金層２６上にＣｕ膜２７ａが形成される。
さらに図１０（Ｃ）の構造は、さらに大気中をメッキ処理装置に搬送され、図１０（Ｄ）の工程において前記Ｃｕ層１７が形成される。
図１０（Ｄ）の構造に対して先の図６（Ｈ）の熱処理工程を行うことにより、前記Ｃｕ層２７の電気抵抗を効果的に低減させることが可能となる。
図１０（Ｄ）以後の工程は、先の図６（Ｈ），（Ｉ）の工程と同じであり、説明を省略する。
本実施形態では、図１０（Ｂ）の工程を行うことにより、Ｃｕ−Ｍｎ合金層２６の表面活性が低下し、前記基板を成膜装置１から成膜装置２に搬送するのに、通常の真空度の真空搬送室を使っても、前記Ｃｕ−Ｍｎ合金層２６表面におけるＭｎ酸化物層の形成が効果的に抑制される。また場合によっては、前記成膜装置１から成膜装置２への基板搬送を大気中で行うことも可能である。
また前記図１０（Ｃ）の工程を、図１０（Ａ），（Ｂ）と同じ成膜装置で行うことも可能で、この場合には前記Ｍｎ酸化物層の形成をさらに抑制することができる。
さらに、場合によっては、前記図１０（Ｂ）の工程を行うことにより前記図１０（Ｃ）の工程を省略し、被処理基板を、水素終端した状態で大気中をメッキ処理装置に搬送し、図１０（Ｄ）の工程において前記Ｃｕ層１７を形成する工程も可能である。

［第４の実施形態］
次に本発明の第４の実施形態によるＣｕ配線構造の作製工程を、図１１（Ａ）〜（Ｃ）を参照しながら説明する。ただし図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
本実施形態では、図５（Ｆ）の第１工程に対応する図１１（Ａ）の工程において前記Ｃｕ−Ｍｎ合金層２６が、第１の成膜装置（Ｃｈａｍｂｅｒ１）中において形成され、次いで前記図１１（Ａ）の構造は、これを担持する基板（図示せず）ごと、例えば真空搬送室を備えた枚葉処理装置を使い、真空環境中を第２の成膜装置（Ｃｈａｍｂｅｒ２）に搬送される。
本実施形態では図１１（Ｂ）の工程において、最初リスパッタ処理が前記第２の成膜装置中で行われ、前記Ｃｕ−Ｍｎ合金層２６表面に形成された酸化物膜が物理的に除去される。次いで前記図５（Ｆ）の第２の工程に対応して図１１（Ｃ）の工程が実行され、このように酸化膜が除去されたＣｕ−Ｍｎ合金層２６の表面に、Ｃｕ層２７ａが形成される。その結果、前記Ｃｕ−Ｍｎ合金層２６上にＣｕ膜２７ａが形成される。
さらに図１１（Ｃ）の構造は、図示を省略するが、大気中をメッキ処理装置に搬送され、先の図８（Ｃ）と同様な工程（図示せず）を実行することにより、Ｃｕ層１７が形成される。
本実施形態では、図１１（Ｂ）の工程において、前記Ｃｕ−Ｍｎ合金層１６上に形成された酸化物層が物理的に除去されるため、メッキ処理の後、先の図６（Ｈ）の熱処理工程を行うことにより、前記Ｃｕ層２７の電気抵抗を効果的に低減させることが可能となる。
図９（Ｃ）以後の工程は、先の図６（Ｈ），（Ｉ）の工程と同じであり、説明を省略する。
なお本実施形態では、前記図１１（Ａ）の工程から図１１（Ｂ）の工程への基板搬送を大気中で行うことも可能である。さらに図１１（Ａ）および図１１（Ｂ）の工程を同一の成膜装置、例えばスパッタ装置中において行うことも可能である。

［第５の実施形態］
次に本発明の第５の実施形態によるＣｕ配線構造の作製工程を、図１２（Ａ）〜（Ｃ）を参照しながら説明する。ただし図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
本実施形態では、図５（Ｆ）の第１工程に対応する図１２（Ａ）の工程において前記Ｃｕ−Ｍｎ合金層２６が、第１の成膜装置（Ｃｈａｍｂｅｒ１）中において形成され、次いで前記図１２（Ａ）の構造は、これを担持する基板（図示せず）ごと、例えば真空搬送室を備えた枚葉処理装置を使い、真空環境中を第２の成膜装置（Ｃｈａｍｂｅｒ２）に搬送される。
本実施形態では、前記第２の成膜装置において、最初に前記Ｃｕ−Ｍｎ合金層２６を、ＨＣＯＯＨガスなど、Ｍｎ酸化物と先の（１）あるいは（２）の反応を生じる反応性ガスに曝露する処理が図１２（Ｂ）の工程で行われ、前記Ｃｕ−Ｍｎ合金層２６表面に形成された酸化物膜が化学的に除去される。
このＨＣＯＯＨガスにより処理は、１００〜４００℃の温度に加熱して行うのが効果的である。また、ＨＣＯＯＨガス以外にも、カルボン酸、ヘキサフルオロアセチルアセトネート、Ｈ2Ｏ，ＣＯ2などを用いることも可能である。
次いで図１１（Ｃ）の工程で、このように酸化膜が除去されたＣｕ−Ｍｎ合金層２６の表面に、前記図５（Ｆ）の第２の工程が実行され、Ｃｕ層２７ａが形成される。その結果、前記Ｃｕ−Ｍｎ合金層２６上にＣｕ膜２７ａが形成される。
さらに図１２（Ｃ）の構造は大気中をメッキ処理装置に搬送され、先の図８（Ｃ）と同様なメッキ処理工程（図示せず）により、前記Ｃｕ層１７が形成される。
本実施形態では、図１２（Ｂ）の工程において、前記Ｃｕ−Ｍｎ合金層１６上に形成された酸化物層が化学的に除去されるため、メッキ処理の後、先の図６（Ｈ）の熱処理工程を行うことにより、前記Ｃｕ層２７の電気抵抗を効果的に低減させることが可能となる。
図１２（Ｃ）以後の工程は、先の図６（Ｈ），（Ｉ）の工程と同じであり、説明を省略する。
なお本実施形態では、前記図１２（Ａ）の工程から図１２（Ｂ）の工程への基板搬送を大気中で行うことも可能である。さらに図１２（Ａ）および図１２（Ｂ）の工程を同一の成膜装置、例えばＣＶＤ装置中において行うことも可能である。
本実施形態においては、ＨＣＯＯＨガスによる処理を行った後、前記Ｃｕ膜２７ａを形成せずに、前記Ｃｕ−Ｍｎ合金層２６をシード層として電解メッキを行い、前記Ｃｕ層２７を形成してもよい。

［第６の実施形態］
図１３は、本発明の方法により作製されたＣｕ多層配線構造を有する半導体装置４０の構成を示す。
図１３を参照するに、半導体装置４０はシリコン基板４１中に素子分離構造４１Ｂにより画成された素子領域４１Ａ上に形成されており、前記シリコン基板４１上に形成されたゲート絶縁膜４２を介して形成されたゲート電極４３と、前記ゲート電極４３の両側に形成された一対の拡散領域４１ａ，４１ｂとを含む。
前記ゲート電極４３は側壁面が側壁絶縁膜４３ａ，４３ｂにより覆われ、さらに前記シリコン基板４１上には、ＣＶＤ−ＳｉＯ2膜、あるいは組成がＳｉＯＣ，ＳｉＯＣＨで表される低誘電率有機層間絶縁膜４４が、前記ゲート電極４３および側壁絶縁膜４３ａ，４３ｂを覆うように形成される。また前記シリコン基板４１の素子領域４１Ａ中には、前記側壁絶縁膜４３ａ,４３ｂのそれぞれ外側に、ソースおよびドレイン拡散領域４１ｃ，４１ｄが形成されている。
前記層間絶縁膜４４上には同様な低誘電率有機層間絶縁膜４５が形成され、前記層間絶縁膜４５中にはＣｕ配線パターン４５Ａ，４５Ｂが形成される。前記Ｃｕ配線パターン４５Ａ，４５Ｂの各々は前記層間絶縁膜４５中に、先の実施形態のいずれかにより形成された、厚さが２〜３ｎｍで組成がＭｎＳｉxＯyあるいはＭｎxＯyの連続膜よりなる拡散バリア膜４５ａあるいは４５ｂを介して埋設されており、前記層間絶縁膜４４中に形成された、例えばタングステン（Ｗ）よりなるコンタクトプラグ４４Ｐ，４４Ｑを介して前記拡散領域４１ｃ，４１ｄに電気的に接続されている。
前記Ｃｕ配線パターン４５Ａ，４５Ｂは前記層間絶縁膜４５上に形成された別の低誘電率有機層間絶縁膜４６により覆われ、さらに前記層間絶縁膜４６上にはさらに別の低誘電率有機層間絶縁膜４７が形成されている。
図示の例では前記層間絶縁膜４６中にはＣｕ配線パターン４６Ａ〜４６Ｃが、また前記層間絶縁膜４７中にはＣｕ配線パターン４７Ａ，４７Ｂが、それぞれ同様な拡散バリア膜４６ａ〜４６ｃおよび４７ａ，４７ｂを介して埋設されており、前記配線パターン４６Ａ，４６Ｃは配線パターン４５Ａ，４５Ｂにそれぞれビアプラグ４６Ｐ，４６Ｑを介して接続され、また前記配線パターン４７Ａ，４７Ｂは前記配線パターン４６Ａ，４６Ｃにビアプラグ４７Ｐ，４７Ｑを介して接続されている。
図示の例では、前記ビアプラグ４６Ｐおよび４６Ｑは、デュアルダマシン法により、それぞれ前記Ｃｕ配線パターン４６Ａおよび４６Ｂと一体に形成されており、また前記ビアプラグ４７Ｐおよび４７Ｑも、デュアルダマシン法により、それぞれ前記Ｃｕ配線パターン４７Ａおよび４７Ｂと一体に形成されている。
本実施例によれば、各々のＣｕ配線パターンに、シード層の形成と同時に非常に薄い拡散バリア膜を、セルフリミティング効果を特徴とする自己形成ないし自己組織化反応により、連続的に形成することが可能で、配線パターンが微細化された場合でも低い配線抵抗およびコンタクト抵抗を確保できるのみならず、別工程でバリアメタル膜を形成する必要がなくなり、半導体装置の製造工程が簡素化される。
なお、以上の各実施形態において、前記Ｃｕ−Ｍｎ合金層１６，２６は、ＣｕとＭｎ以外に、一または複数の他の元素を含んでいてもよい。
以上、本発明を好ましい実施形態について説明したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
（付記１） 絶縁膜中に、内壁面で画成された開口部を形成する工程と、
前記内壁面をＣｕ−Ｍｎ合金層により覆う工程と、
前記Ｃｕ−Ｍｎ合金層上に第１のＣｕ層を堆積する工程と、
前記第１のＣｕ層上に第２のＣｕ層を堆積し、前記第２のＣｕ層により前記開口部を充填する工程と、
前記内壁面上に、前記Ｃｕ−Ｍｎ合金層中のＭｎ原子と前記絶縁膜との反応により、バリア層を形成する工程と、
を含む半導体装置の製造方法であって、
前記Ｃｕ−Ｍｎ合金層の形成工程の後、前記Ｃｕ−Ｍｎ合金層を大気に露出することなく真空環境に維持し、前記Ｃｕ−Ｍｎ合金層上に前記第1のＣｕ層を堆積する工程を含むことを特徴とする半導体装置の製造方法。
（付記２） 前記Ｃｕ−Ｍｎ合金層の形成工程の後、前記第１のＣｕ層の堆積工程の前に、前記Ｃｕ−Ｍｎ合金層表面をリスパッタする工程を含むことを特徴とする付記１記載の半導体装置の製造方法。
（付記３） 前記真空環境は、１０-7Ｐａ以下の真空度を有することを特徴とする付記１または２記載の半導体装置の製造方法。
（付記４） 前記Ｃｕ−Ｍｎ合金層はスパッタリング法を用いて形成され、前記第１のＣｕ層はスパッタリング法を用いて形成され、前記第２のＣｕ層は電解メッキ法を用いて形成されることを特徴とする付記１〜３のうち、いずれか一項記載の半導体装置の製造方法。
（付記５） 前記第１のＣｕ層は、前記開口部の内壁面において３〜１０ｎｍの厚さに形成されることを特徴とする付記１〜４のうち、いずれか一項記載の半導体装置の製造方法。
（付記６） 絶縁膜中に、内壁面で画成された開口部を形成する工程と、
前記内壁面をＣｕ−Ｍｎ合金層により覆う工程と、
前記Ｃｕ−Ｍｎ合金層上にＣｕ層を堆積し、前記Ｃｕ層により前記開口部を充填する工程と、
前記内壁面上に、前記Ｃｕ−Ｍｎ合金層中のＭｎ原子と前記絶縁膜との反応により、バリア層を形成する工程と、
を含む半導体装置の製造方法であって、
前記Ｃｕ−Ｍｎ合金層形成工程の後で前記Ｃｕ層の堆積工程の前に、前記Ｃｕ−Ｍｎ合金層表面を水素終端する工程を含むことを特徴とする半導体装置の製造方法。
（付記７） 前記水素終端工程は、水素プラズマ処理を行うことにより実行されることを特徴とする請求項６記載の半導体装置の製造方法。
（付記８） 前記水素プラズマ処理を行う工程は、１００〜１５０℃の温度への加熱下で実行されることを特徴とする付記７記載の半導体装置の製造方法。
（付記９） 絶縁膜中に、内壁面で画成された開口部を形成する工程と、
前記内壁面をＣｕ−Ｍｎ合金層により覆う工程と、
前記Ｃｕ−Ｍｎ合金層上に第１のＣｕ層を堆積する工程と、
前記第１のＣｕ層上に第２のＣｕ層を堆積し、前記第２のＣｕ層により前記開口部を充填する工程と、
前記内壁面上に、前記Ｃｕ−Ｍｎ合金層中のＭｎ原子と前記絶縁膜との反応により、バリア層を形成する工程と、
を含む半導体装置の製造方法であって、
前記Ｃｕ−Ｍｎ合金層形成工程の後で前記第１のＣｕ層の堆積工程の前に、前記Ｃｕ−Ｍｎ合金層表面をリスパッタする工程を含むことを特徴とする半導体装置の製造方法。
（付記１０） 絶縁膜中に、内壁面で画成された開口部を形成する工程と、
前記内壁面をＣｕ−Ｍｎ合金層により覆う工程と、
前記Ｃｕ−Ｍｎ合金層上にＣｕ層を堆積する工程と、
前記内壁面上に、前記Ｃｕ−Ｍｎ合金層中のＭｎ原子と前記絶縁膜との反応により、バリア層を形成する工程と、
を含む半導体装置の製造方法であって、
前記Ｃｕ−Ｍｎ合金層形成工程の後で前記Ｃｕ層の堆積工程の前に、前記Ｃｕ−Ｍｎ合金層表面をＭｎ酸化物と反応して気相反応生成物を形成するガスに曝露する工程を含むことを特徴とする半導体装置の製造方法。
（付記１１） 前記Ｍｎ酸化物と反応して前記気相反応生成物を形成する前記ガスに曝露する工程は、１００〜４００℃で行われることを特徴とする付記１０記載の半導体装置の製造方法。
（付記１２） 前記バリア層を形成する工程は、Ｍｎと反応して気相生成物を形成する雰囲気に曝露しながら実行されることを特徴とする付記１〜１１のうち、いずれか一項記載の半導体装置の製造方法。
（付記１３） 前記ＭｎまたはＭｎ酸化物と反応して前記気相反応生成物を形成する前記ガスは、蟻酸、カルボン酸、ヘキサフルオロアセチルアセトネート、Ｈ2Ｏ、ＣＯ2の少なくとも一つを含むガスであることを特徴とする請求項１１または１２記載の半導体装置の製造方法。
（Ａ）〜（Ｃ）は、本発明の関連技術によるＣｕ配線構造の形成工程を示す図（その１）である。 （Ｄ）〜（Ｅ）は、本発明の関連技術によるＣｕ配線構造の形成工程を示す図（その２）である。 （Ａ），（Ｂ）は、本発明の関連技術の課題を説明する図である。 （Ａ）〜（Ｃ）は、本発明の第１の実施形態による半導体装置の製造工程を示す図（その１）である。 （Ｄ）〜（Ｆ）は、本発明の第１の実施形態による半導体装置の製造工程を示す図（その２）である。 （Ｇ）〜（Ｈ）は、本発明の第１の実施形態による半導体装置の製造工程を示す図（その３）である。 （Ａ），（Ｂ）は、本発明の効果を示す図である。 （Ａ）〜（Ｃ）は、本発明の第１の実施形態による半導体装置の製造工程を示す別の図である。 （Ａ）〜（Ｃ）は、本発明の第２の実施形態による半導体装置の製造工程を示す図である。 （Ａ）〜（Ｄ）は、本発明の第３の実施形態による半導体装置の製造工程を示す図である。 （Ａ）〜（Ｃ）は、本発明の第４の実施形態による半導体装置の製造工程を示す図である。 （Ａ）〜（Ｃ）は、本発明の第５の実施形態による半導体装置の製造工程を示す図である。 本発明の第６の実施形態による半導体装置の構成を示す図である。
符号の説明
１１，１３，１５、２１，２３，２５ 層間絶縁膜
１２，１４，２２，２４ エッチングストッパ膜
１３Ａ，２３Ａ ビアホール
１５Ａ，２５Ａ 配線溝
１６，２６ Ｃｕ−Ｍｎ合金膜
１７，２７ Ｃｕ層
１８Ｍ，２８Ｍ 拡散バリア膜
１８，２８ 酸化マンガン膜
４０ 半導体装置
４１ シリコン基板
４１Ａ 素子領域
４１Ｂ 素子分離領域
４１ａ，４１ｂ，４１ｃ，４１ｄ 拡散領域
４２ ゲート絶縁膜
４３ ゲート電極
４３ａ,４３ｂ 側壁絶縁膜
４４〜４７ 層間絶縁膜
４４Ｐ，４４Ｑ，４６Ｐ，４６Ｗ，４７Ｐ，４７Ｑ コンタクトプラグ
４５Ａ，４５Ｂ，４６Ａ〜４６Ｃ，４７Ａ，４７Ｂ Ｃｕ配線パターン
４５ａ，４５ｂ，４６ａ〜４６ｃ，４７ａ，４７ｂ 拡散バリア膜

Claims (10)

  1. 絶縁膜中に、内壁面で画成された開口部を形成する工程と、
    前記内壁面をＣｕ−Ｍｎ合金層により覆う工程と、
    前記Ｃｕ−Ｍｎ合金層上に第１のＣｕ層を堆積する工程と、
    前記第１のＣｕ層上に第２のＣｕ層を堆積し、前記第２のＣｕ層により前記開口部を充填する工程と、
    前記内壁面上に、前記Ｃｕ−Ｍｎ合金層中のＭｎ原子と前記絶縁膜との反応により、バリア層を形成する工程と、
    を含む半導体装置の製造方法であって、
    前記Ｃｕ−Ｍｎ合金層の形成工程の後、前記Ｃｕ−Ｍｎ合金層を大気に露出することなく真空環境に維持し、前記Ｃｕ−Ｍｎ合金層上に前記第1のＣｕ層を堆積する工程を含むことを特徴とする半導体装置の製造方法。
  2. 前記真空環境は、１０-7Ｐａ以下の真空度を有することを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記Ｃｕ−Ｍｎ合金層はスパッタリング法を用いて形成され、前記第１のＣｕ層はスパッタリング法を用いて形成され、前記第２のＣｕ層は電解メッキ法を用いて形成されることを特徴とする請求項１または２記載の半導体装置の製造方法。
  4. 前記第１のＣｕ層は、前記開口部の内壁面において３〜１０ｎｍの膜厚に形成されることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置の製造方法。
  5. 絶縁膜中に、内壁面で画成された開口部を形成する工程と、
    前記内壁面をＣｕ−Ｍｎ合金層により覆う工程と、
    前記Ｃｕ−Ｍｎ合金層上にＣｕ層を堆積し、前記Ｃｕ層により前記開口部を充填する工程と、
    前記内壁面上に、前記Ｃｕ−Ｍｎ合金層中のＭｎ原子と前記絶縁膜との反応により、バリア層を形成する工程と、
    を含む半導体装置の製造方法であって、
    前記Ｃｕ−Ｍｎ合金層形成工程の後で前記Ｃｕ層の堆積工程の前に、前記Ｃｕ−Ｍｎ合金層表面を水素終端する工程を含むことを特徴とする半導体装置の製造方法。
  6. 絶縁膜中に、内壁面で画成された開口部を形成する工程と、
    前記内壁面をＣｕ−Ｍｎ合金層により覆う工程と、
    前記Ｃｕ−Ｍｎ合金層上に第１のＣｕ層を堆積する工程と、
    前記第１のＣｕ層上に第２のＣｕ層を堆積し、前記第２のＣｕ層により前記開口部を充填する工程と、
    前記内壁面上に、前記Ｃｕ−Ｍｎ合金層中のＭｎ原子と前記絶縁膜との反応により、バリア層を形成する工程と、
    を含む半導体装置の製造方法であって、
    前記Ｃｕ−Ｍｎ合金層形成工程の後で前記第１のＣｕ層の堆積工程の前に、前記Ｃｕ−Ｍｎ合金層表面をリスパッタする工程を含むことを特徴とする半導体装置の製造方法。
  7. 絶縁膜中に、内壁面で画成された開口部を形成する工程と、
    前記内壁面をＣｕ−Ｍｎ合金層により覆う工程と、
    前記Ｃｕ−Ｍｎ合金層上にＣｕ層を堆積する工程と、
    前記内壁面上に、前記Ｃｕ−Ｍｎ合金層中のＭｎ原子と前記絶縁膜との反応により、バリア層を形成する工程と、
    を含む半導体装置の製造方法であって、
    前記Ｃｕ−Ｍｎ合金層形成工程の後で前記Ｃｕ層の堆積工程の前に、前記Ｃｕ−Ｍｎ合金層表面をＭｎ酸化物と反応して気相反応生成物を形成するガスに曝露する工程を含むことを特徴とする半導体装置の製造方法。
  8. 前記Ｍｎ酸化物と反応して前記気相反応生成物を形成する前記ガスに曝露する工程は、１００〜４００℃で行われることを特徴とする請求項７記載の半導体装置の製造方法。
  9. 前記バリア層を形成する工程は、Ｍｎと反応して気相生成物を形成する雰囲気に曝露しながら実行されることを特徴とする請求項１〜８のうち、いずれか一項記載の半導体装置の製造方法。
  10. 前記ＭｎまたはＭｎ酸化物と反応して前記気相反応生成物を形成する前記ガスは、蟻酸、カルボン酸、ヘキサフルオロアセチルアセトネート、Ｈ2Ｏ、ＣＯ2の少なくとも一つを含むガスであることを特徴とする請求項８または９記載の半導体装置の製造方法。
JP2006307050A 2006-11-13 2006-11-13 半導体装置の製造方法 Expired - Fee Related JP5076452B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006307050A JP5076452B2 (ja) 2006-11-13 2006-11-13 半導体装置の製造方法
US11/939,064 US7507659B2 (en) 2006-11-13 2007-11-13 Fabrication process of a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006307050A JP5076452B2 (ja) 2006-11-13 2006-11-13 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008124275A true JP2008124275A (ja) 2008-05-29
JP5076452B2 JP5076452B2 (ja) 2012-11-21

Family

ID=39369701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006307050A Expired - Fee Related JP5076452B2 (ja) 2006-11-13 2006-11-13 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7507659B2 (ja)
JP (1) JP5076452B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010040772A (ja) * 2008-08-05 2010-02-18 Rohm Co Ltd 半導体装置の製造方法
JP2010040771A (ja) * 2008-08-05 2010-02-18 Rohm Co Ltd 半導体装置の製造方法
JP2010073736A (ja) * 2008-09-16 2010-04-02 Rohm Co Ltd 半導体装置の製造方法
JP2010098300A (ja) * 2008-09-16 2010-04-30 Tohoku Univ 銅配線、銅配線の形成方法および半導体装置
WO2012173067A1 (ja) * 2011-06-16 2012-12-20 東京エレクトロン株式会社 半導体装置の製造方法、半導体装置、半導体装置の製造装置及び記憶媒体
JP2013528928A (ja) * 2010-03-29 2013-07-11 東京エレクトロン株式会社 低誘電率絶縁体を統合するための方法
WO2014013941A1 (ja) * 2012-07-18 2014-01-23 東京エレクトロン株式会社 半導体装置の製造方法
JP2017135237A (ja) * 2016-01-27 2017-08-03 東京エレクトロン株式会社 Ｃｕ配線の製造方法およびＣｕ配線製造システム

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5196467B2 (ja) * 2007-05-30 2013-05-15 東京エレクトロン株式会社 半導体装置の製造方法、半導体製造装置及び記憶媒体
US8106512B2 (en) * 2008-02-29 2012-01-31 Taiwan Semiconductor Manufacturing Co., Ltd. Low resistance high reliability contact via and metal line structure for semiconductor device
US8013445B2 (en) * 2008-02-29 2011-09-06 Taiwan Semiconductor Manufacturing Co., Ltd. Low resistance high reliability contact via and metal line structure for semiconductor device
JP4441658B1 (ja) * 2008-12-19 2010-03-31 国立大学法人東北大学 銅配線形成方法、銅配線および半導体装置
JP2010171398A (ja) * 2008-12-26 2010-08-05 Toshiba Corp 半導体装置の製造方法
US8168528B2 (en) * 2009-06-18 2012-05-01 Kabushiki Kaisha Toshiba Restoration method using metal for better CD controllability and Cu filing
US8138084B2 (en) 2009-12-23 2012-03-20 Intel Corporation Electroless Cu plating for enhanced self-forming barrier layers
US8916469B2 (en) * 2013-03-12 2014-12-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating copper damascene
US9209134B2 (en) * 2013-03-14 2015-12-08 Intermolecular, Inc. Method to increase interconnect reliability
US9449874B1 (en) 2015-06-30 2016-09-20 International Business Machines Corporation Self-forming barrier for subtractive copper
US9761526B2 (en) * 2016-02-03 2017-09-12 Globalfoundries Inc. Interconnect structure having tungsten contact copper wiring
US9911651B1 (en) * 2016-10-26 2018-03-06 International Business Machines Corporation Skip-vias bypassing a metallization level at minimum pitch
US10760156B2 (en) 2017-10-13 2020-09-01 Honeywell International Inc. Copper manganese sputtering target
US11035036B2 (en) 2018-02-01 2021-06-15 Honeywell International Inc. Method of forming copper alloy sputtering targets with refined shape and microstructure

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277390A (ja) * 2004-02-27 2005-10-06 Handotai Rikougaku Kenkyu Center:Kk 半導体装置及びその製造方法
JP2007109687A (ja) * 2005-10-11 2007-04-26 Sony Corp 半導体装置の製造方法
JP2008013848A (ja) * 2006-06-08 2008-01-24 Tokyo Electron Ltd 成膜装置及び成膜方法
JP2008047719A (ja) * 2006-08-17 2008-02-28 Sony Corp 半導体装置の製造方法
JP2008091645A (ja) * 2006-10-02 2008-04-17 Tokyo Electron Ltd 半導体製造装置、半導体装置の製造方法及び記憶媒体

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0262035A (ja) 1988-08-29 1990-03-01 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JP3734447B2 (ja) 2002-01-18 2006-01-11 富士通株式会社 半導体装置の製造方法および半導体装置の製造装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277390A (ja) * 2004-02-27 2005-10-06 Handotai Rikougaku Kenkyu Center:Kk 半導体装置及びその製造方法
JP2007109687A (ja) * 2005-10-11 2007-04-26 Sony Corp 半導体装置の製造方法
JP2008013848A (ja) * 2006-06-08 2008-01-24 Tokyo Electron Ltd 成膜装置及び成膜方法
JP2008047719A (ja) * 2006-08-17 2008-02-28 Sony Corp 半導体装置の製造方法
JP2008091645A (ja) * 2006-10-02 2008-04-17 Tokyo Electron Ltd 半導体製造装置、半導体装置の製造方法及び記憶媒体

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010040772A (ja) * 2008-08-05 2010-02-18 Rohm Co Ltd 半導体装置の製造方法
JP2010040771A (ja) * 2008-08-05 2010-02-18 Rohm Co Ltd 半導体装置の製造方法
US8420535B2 (en) 2008-09-16 2013-04-16 Advanced Interconnect Materials, Llc Copper interconnection, method for forming copper interconnection structure, and semiconductor device
JP2010098300A (ja) * 2008-09-16 2010-04-30 Tohoku Univ 銅配線、銅配線の形成方法および半導体装置
US8258626B2 (en) 2008-09-16 2012-09-04 Advanced Interconnect Materials, Llc Copper interconnection, method for forming copper interconnection structure, and semiconductor device
JP2010073736A (ja) * 2008-09-16 2010-04-02 Rohm Co Ltd 半導体装置の製造方法
JP2013528928A (ja) * 2010-03-29 2013-07-11 東京エレクトロン株式会社 低誘電率絶縁体を統合するための方法
WO2012173067A1 (ja) * 2011-06-16 2012-12-20 東京エレクトロン株式会社 半導体装置の製造方法、半導体装置、半導体装置の製造装置及び記憶媒体
KR20140041745A (ko) * 2011-06-16 2014-04-04 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법, 반도체 장치, 반도체 장치의 제조 장치 및 기억 매체
TWI470679B (zh) * 2011-06-16 2015-01-21 Tokyo Electron Ltd Semiconductor device manufacturing method
JPWO2012173067A1 (ja) * 2011-06-16 2015-02-23 東京エレクトロン株式会社 半導体装置の製造方法、半導体装置、半導体装置の製造装置及び記憶媒体
KR101659469B1 (ko) 2011-06-16 2016-09-23 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법, 반도체 장치, 반도체 장치의 제조 장치 및 기억 매체
WO2014013941A1 (ja) * 2012-07-18 2014-01-23 東京エレクトロン株式会社 半導体装置の製造方法
JPWO2014013941A1 (ja) * 2012-07-18 2016-06-30 東京エレクトロン株式会社 半導体装置の製造方法
JP2017135237A (ja) * 2016-01-27 2017-08-03 東京エレクトロン株式会社 Ｃｕ配線の製造方法およびＣｕ配線製造システム

Also Published As

Publication number Publication date
US20080113506A1 (en) 2008-05-15
JP5076452B2 (ja) 2012-11-21
US7507659B2 (en) 2009-03-24

Similar Documents

Publication Publication Date Title
JP5076452B2 (ja) 半導体装置の製造方法
JP5076482B2 (ja) 半導体装置の製造方法
JP5103914B2 (ja) 半導体装置の製造方法及び半導体装置
JP5430946B2 (ja) 相互接続構造体形成方法
KR100623556B1 (ko) 상호 접속 구조 및 그 제조 방법
JP5343369B2 (ja) 半導体装置の製造方法、半導体製造装置及び記憶媒体
US8372739B2 (en) Diffusion barrier for integrated circuits formed from a layer of reactive metal and method of fabrication
US20060216932A1 (en) Plasma pre-treating surfaces for atomic layer deposition
JP5343417B2 (ja) 半導体装置およびその製造方法
CN107564888B (zh) 互连结构及其制造方法
JP2007251164A (ja) 相互接続構造体、半導体構造体および相互接続構造体の形成方法（相互接続用途のための耐酸化性シード層の形成）
TWI694501B (zh) 防止銅擴散的介電/金屬阻障集成
JP5309722B2 (ja) 半導体装置およびその製造方法
JP2009026864A (ja) 半導体装置の製造方法及び半導体装置
CN107680932B (zh) 互连结构及其制造方法
US20080318414A1 (en) Method of manufacturing semiconductor device
JP5217272B2 (ja) 配線の形成方法及び半導体装置の製造方法
JP2010153582A (ja) 半導体装置の製造方法
JP2007157959A (ja) 半導体装置の製造方法および半導体装置
KR100479016B1 (ko) 탄탈륨질화물 기판상의 화학기상증착 구리박막의 높은 밀착성을 획득하는 방법
JP2009094274A (ja) 半導体装置の製造方法
JP4457884B2 (ja) 半導体装置
KR100774642B1 (ko) 반도체 소자의 구리배선 형성방법
KR100935193B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법
US7407882B1 (en) Semiconductor component having a contact structure and method of manufacture

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080729

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090824

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120731

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120813

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5076452

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees