JPH0864591A - 半導体デバイスおよび相互接続構造の作製方法 - Google Patents
半導体デバイスおよび相互接続構造の作製方法Info
- Publication number
- JPH0864591A JPH0864591A JP7173771A JP17377195A JPH0864591A JP H0864591 A JPH0864591 A JP H0864591A JP 7173771 A JP7173771 A JP 7173771A JP 17377195 A JP17377195 A JP 17377195A JP H0864591 A JPH0864591 A JP H0864591A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- diamond
- carbon
- amorphous
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 50
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 115
- 239000003575 carbonaceous material Substances 0.000 claims abstract description 78
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 65
- 229910052751 metal Inorganic materials 0.000 claims abstract description 65
- 239000002184 metal Substances 0.000 claims abstract description 65
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 239000012212 insulator Substances 0.000 claims abstract description 32
- 239000004020 conductor Substances 0.000 claims abstract description 20
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 67
- 239000003610 charcoal Substances 0.000 claims description 51
- 229910003460 diamond Inorganic materials 0.000 claims description 49
- 239000010432 diamond Substances 0.000 claims description 49
- 238000000034 method Methods 0.000 claims description 47
- 238000005530 etching Methods 0.000 claims description 30
- 229910052710 silicon Inorganic materials 0.000 claims description 25
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 23
- 229910052732 germanium Inorganic materials 0.000 claims description 23
- 238000001020 plasma etching Methods 0.000 claims description 19
- 229910052721 tungsten Inorganic materials 0.000 claims description 13
- 229910052802 copper Inorganic materials 0.000 claims description 11
- 229910045601 alloy Inorganic materials 0.000 claims description 9
- 239000000956 alloy Substances 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- 229910052715 tantalum Inorganic materials 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- 229910052731 fluorine Inorganic materials 0.000 claims description 5
- 239000011737 fluorine Substances 0.000 claims description 5
- 238000011049 filling Methods 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 238000005498 polishing Methods 0.000 description 14
- 239000000463 material Substances 0.000 description 13
- 239000010949 copper Substances 0.000 description 12
- 238000000151 deposition Methods 0.000 description 11
- 239000011810 insulating material Substances 0.000 description 11
- 239000000126 substance Substances 0.000 description 8
- 150000002739 metals Chemical class 0.000 description 7
- 229920001721 polyimide Polymers 0.000 description 7
- 235000012239 silicon dioxide Nutrition 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 7
- 150000001875 compounds Chemical class 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 5
- 239000002002 slurry Substances 0.000 description 5
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000000576 coating method Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000012876 topography Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 125000004432 carbon atom Chemical group C* 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 125000001153 fluoro group Chemical group F* 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 241000208140 Acer Species 0.000 description 1
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910016570 AlCu Inorganic materials 0.000 description 1
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- XDTMQSROBMDMFD-UHFFFAOYSA-N Cyclohexane Chemical compound C1CCCCC1 XDTMQSROBMDMFD-UHFFFAOYSA-N 0.000 description 1
- 238000005299 abrasion Methods 0.000 description 1
- 229910002065 alloy metal Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 150000001721 carbon Chemical class 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 238000007737 ion beam deposition Methods 0.000 description 1
- 238000001659 ion-beam spectroscopy Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229920006254 polymer film Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/3146—Carbon layers, e.g. diamond-like layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
- H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 集積回路チップ上の１レベル以上の導体を分
離する絶縁体としてのダイヤモンド・ライク炭素を構造
の１つとして備える半導体デバイスを提供する。 【構成】 露出した金属の第１の層１６を上面１４に有
する基板１２と、基板１２の上面１４上に形成されたダ
イヤモンド・ライク炭素物質の絶縁体層２０と、絶縁体
層２０上に複数の導体を形成するようにパターニングさ
れた金属の第２の層２２とを備える。
離する絶縁体としてのダイヤモンド・ライク炭素を構造
の１つとして備える半導体デバイスを提供する。 【構成】 露出した金属の第１の層１６を上面１４に有
する基板１２と、基板１２の上面１４上に形成されたダ
イヤモンド・ライク炭素物質の絶縁体層２０と、絶縁体
層２０上に複数の導体を形成するようにパターニングさ
れた金属の第２の層２２とを備える。
Description
【０００１】
【産業上の利用分野】本発明は、電界効果トランジスタ
（ＦＥＴ）、相補型金属酸化物半導体（ＣＭＯＳ）また
はバイポーラ・デバイスのような集積回路チップ上に、
１つ以上のレベルの導体を分離する絶縁体を構成部品の
１つとして備える半導体デバイスに関する。種々の半導
体デバイスに用いられる本発明の絶縁体は、主に二酸化
シリコン膜から成る従来の絶縁体に比較して、より低い
誘電率を有する。さらに、本発明の絶縁体は、構造的に
等方性であり、その特性は、絶縁された半導体デバイス
の上部に配置された導体間の寄生容量とクロストークの
変動をさらに減少させる。
（ＦＥＴ）、相補型金属酸化物半導体（ＣＭＯＳ）また
はバイポーラ・デバイスのような集積回路チップ上に、
１つ以上のレベルの導体を分離する絶縁体を構成部品の
１つとして備える半導体デバイスに関する。種々の半導
体デバイスに用いられる本発明の絶縁体は、主に二酸化
シリコン膜から成る従来の絶縁体に比較して、より低い
誘電率を有する。さらに、本発明の絶縁体は、構造的に
等方性であり、その特性は、絶縁された半導体デバイス
の上部に配置された導体間の寄生容量とクロストークの
変動をさらに減少させる。
【０００２】本発明の低誘電率の絶縁体は、ＶＬＳＩ
（Ｖｅｒｙ Ｌａｒｇｅ ＳｃａｌｅＩｎｔｅｇｒａｔ
ｅｄ）またはＵＬＳＩ（Ｕｌｔｒａ−Ｌａｒｇｅ Ｓｃ
ａｌｅ Ｉｎｔｅｇｒａｔｅｄ）応用での使用に特に適
している。したがって、本発明はまた、相互接続構造を
形成する方法、およびこの方法によって作られた相互接
続構造に関する。
（Ｖｅｒｙ Ｌａｒｇｅ ＳｃａｌｅＩｎｔｅｇｒａｔ
ｅｄ）またはＵＬＳＩ（Ｕｌｔｒａ−Ｌａｒｇｅ Ｓｃ
ａｌｅ Ｉｎｔｅｇｒａｔｅｄ）応用での使用に特に適
している。したがって、本発明はまた、相互接続構造を
形成する方法、およびこの方法によって作られた相互接
続構造に関する。
【０００３】さらに本発明は、ダイヤモンド・ライク
（ｄｉａｍｏｎｄ−ｌｉｋｅ）炭素層を含む適切な基板
からダイヤモンド炭素層を選択的にイオン・エッチング
する方法に向けられている。この方法は、内部にパター
ンをも含む、平坦化され、マルチレベルのメタライズさ
れた半導体構造の製造に用いられる。
（ｄｉａｍｏｎｄ−ｌｉｋｅ）炭素層を含む適切な基板
からダイヤモンド炭素層を選択的にイオン・エッチング
する方法に向けられている。この方法は、内部にパター
ンをも含む、平坦化され、マルチレベルのメタライズさ
れた半導体構造の製造に用いられる。
【０００４】
【従来の技術】硬度のゆえにダイヤモンド・ライク炭素
（ＤＬＣ）膜とも呼ばれるアモルファス炭素（ａ−Ｃ）
膜は、半導体デバイスのコーティングとしての使用可能
性のために半導体製造の技術分野において多くの注目を
引いている。チップ・プロセス技術または熱的および機
械的に不良の環境で用いられるこれらタイプの膜にとっ
て、高温での高い熱安定性が必要とされる。
（ＤＬＣ）膜とも呼ばれるアモルファス炭素（ａ−Ｃ）
膜は、半導体デバイスのコーティングとしての使用可能
性のために半導体製造の技術分野において多くの注目を
引いている。チップ・プロセス技術または熱的および機
械的に不良の環境で用いられるこれらタイプの膜にとっ
て、高温での高い熱安定性が必要とされる。
【０００５】ダイヤモンド・ライク炭素膜は、微晶質相
を含むことができる準安定のアモルファス物質と定義さ
れる。ダイヤモンド・ライク炭素膜は、３．２以下の誘
電率を有し、さらに高い電気抵抗率と、高い耐摩耗性、
化学的不活性を有することを特徴としている。
を含むことができる準安定のアモルファス物質と定義さ
れる。ダイヤモンド・ライク炭素膜は、３．２以下の誘
電率を有し、さらに高い電気抵抗率と、高い耐摩耗性、
化学的不活性を有することを特徴としている。
【０００６】ダイヤモンド・ライク炭素層がアモルファ
ス・マトリクスに微晶質相を含むことができるのに対
し、ダイヤモンド層は数１０ミクロンまでの大きさの微
結晶を有する多結晶物質であるので、ダイヤモンド・ラ
イク炭素膜はダイヤモンド層と区別される。すなわち、
ダイヤモンド層は微晶質相を含まないが、ダイヤモンド
・ライク炭素膜は微晶質相を含んでいる。ダイヤモンド
・ライク炭素膜は、Ａｉｓｅｎｂｅｒｇらによって最初
に堆積された（Ｊ．Ａｐｐｌ．Ｐｈｙｓ．４２，２９５
３（１９７１））。ダイヤモンド・ライク炭素膜の堆積
のこの最初の研究以来、直流または高周波プラズマ支援
炭素蒸着（ｐｌａｓｍａ−ａｓｓｉｓｔｅｄ ｃａｒｂ
ｏｎ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）、スパッ
タ、イオン・ビーム・スパッタのような種々の異なる技
術が用いられてきた。さらにまた、種々の炭素ベアリン
グ（ｃａｒｂｏｎ−ｂｅａｒｉｎｇ）原物質、すなわ
ち、固体、液体または気体の物質が用いられ、ダイヤモ
ンド・ライク炭素膜の硬度と熱安定性を改良した。
ス・マトリクスに微晶質相を含むことができるのに対
し、ダイヤモンド層は数１０ミクロンまでの大きさの微
結晶を有する多結晶物質であるので、ダイヤモンド・ラ
イク炭素膜はダイヤモンド層と区別される。すなわち、
ダイヤモンド層は微晶質相を含まないが、ダイヤモンド
・ライク炭素膜は微晶質相を含んでいる。ダイヤモンド
・ライク炭素膜は、Ａｉｓｅｎｂｅｒｇらによって最初
に堆積された（Ｊ．Ａｐｐｌ．Ｐｈｙｓ．４２，２９５
３（１９７１））。ダイヤモンド・ライク炭素膜の堆積
のこの最初の研究以来、直流または高周波プラズマ支援
炭素蒸着（ｐｌａｓｍａ−ａｓｓｉｓｔｅｄ ｃａｒｂ
ｏｎ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）、スパッ
タ、イオン・ビーム・スパッタのような種々の異なる技
術が用いられてきた。さらにまた、種々の炭素ベアリン
グ（ｃａｒｂｏｎ−ｂｅａｒｉｎｇ）原物質、すなわ
ち、固体、液体または気体の物質が用いられ、ダイヤモ
ンド・ライク炭素膜の硬度と熱安定性を改良した。
【０００７】半導体チップは、トレースと呼ばれる金属
配線のパターンによってコンタクトが相互接続されるデ
バイスのアレイにより構成されている。ＶＬＳＩチップ
において、これらの金属パターンは、多層化されてお
り、絶縁物質の層によって分離されている。金属配線パ
ターン間のレベル間接続は、絶縁物質の層を貫いてエッ
チングされているスルー・ホールによって行われる。一
般的なチップ構造は、１つ以上の配線レベルにより構成
されている。絶縁物質は、配線レベル間に用いられ、レ
ベルを分離する。回路コストと特性改善の必要性が増大
するにつれて、製造プロセスに対して半導体デバイスの
チップ構造の改良が絶え間なく要求される。
配線のパターンによってコンタクトが相互接続されるデ
バイスのアレイにより構成されている。ＶＬＳＩチップ
において、これらの金属パターンは、多層化されてお
り、絶縁物質の層によって分離されている。金属配線パ
ターン間のレベル間接続は、絶縁物質の層を貫いてエッ
チングされているスルー・ホールによって行われる。一
般的なチップ構造は、１つ以上の配線レベルにより構成
されている。絶縁物質は、配線レベル間に用いられ、レ
ベルを分離する。回路コストと特性改善の必要性が増大
するにつれて、製造プロセスに対して半導体デバイスの
チップ構造の改良が絶え間なく要求される。
【０００８】ＶＬＳＩチップにおいて、絶縁物質は、一
般に約３．９〜約４．１の誘電率を有する二酸化シリコ
ンである。相互接続容量をさらに減少させるために、さ
らに低い誘電率（例えば、２．９〜３．４）を有するポ
リイミド膜が提案され、試された。しかしながら、幾つ
かのポリイミド膜は、誘電率の異方性に影響する構造的
異方性を有している。さらに、ポリイミド膜で構成され
た絶縁体は、アウト・オブ・プレーン（ｏｕｔ−ｏｆ−
ｐｌａｎｅ）誘電率とは異なる、プレーナ（ｐｌａｎａ
ｒ）誘電率をしばしば有する。すなわち、ポリイミド膜
は事実上異方性である。種々のポリイミド膜の異方性の
特性は、半導体チップの金属配線パターン間に大きな寄
生容量とクロストークを生じる。半導体チップの寄生容
量とクロストークを減少させるために、全方向に均一
な、すなわち等方性の低誘電率を有する改良された絶縁
物質が、現在開発されつつある。
般に約３．９〜約４．１の誘電率を有する二酸化シリコ
ンである。相互接続容量をさらに減少させるために、さ
らに低い誘電率（例えば、２．９〜３．４）を有するポ
リイミド膜が提案され、試された。しかしながら、幾つ
かのポリイミド膜は、誘電率の異方性に影響する構造的
異方性を有している。さらに、ポリイミド膜で構成され
た絶縁体は、アウト・オブ・プレーン（ｏｕｔ−ｏｆ−
ｐｌａｎｅ）誘電率とは異なる、プレーナ（ｐｌａｎａ
ｒ）誘電率をしばしば有する。すなわち、ポリイミド膜
は事実上異方性である。種々のポリイミド膜の異方性の
特性は、半導体チップの金属配線パターン間に大きな寄
生容量とクロストークを生じる。半導体チップの寄生容
量とクロストークを減少させるために、全方向に均一
な、すなわち等方性の低誘電率を有する改良された絶縁
物質が、現在開発されつつある。
【０００９】その技術分野で現在用いられ、半導体デバ
イスの配線レベルを分離する絶縁物質にもかかわらず、
硬度があり、全方向に均一な比較的に低い誘電率を有す
る半導体デバイス用の絶縁物質を提供することが依然と
して必要とされている。均一な低誘電率を有するそのよ
うな硬質の絶縁物質は、高い市場性があり、種々の半導
体デバイスの製造に格別に有用であろう。
イスの配線レベルを分離する絶縁物質にもかかわらず、
硬度があり、全方向に均一な比較的に低い誘電率を有す
る半導体デバイス用の絶縁物質を提供することが依然と
して必要とされている。均一な低誘電率を有するそのよ
うな硬質の絶縁物質は、高い市場性があり、種々の半導
体デバイスの製造に格別に有用であろう。
【００１０】半導体デバイス製造の技術分野では、シリ
コン・ウエハは、ＳｉＯ2 でコーティングされた、一般
にアルミニウム−銅合金の回路トレースおよびパッドで
メタライズされる。このプロセスは不規則なトポグラフ
ィを生じ、最終的に回路トレースおよびパッドまたは絶
縁に損傷を与える。それゆえ、複数の半導体デバイスを
正確にレベル対レベルに配置するために、回路トレース
またはパッドに損傷を与えることなく平らなトポグラフ
ィにする必要がある。
コン・ウエハは、ＳｉＯ2 でコーティングされた、一般
にアルミニウム−銅合金の回路トレースおよびパッドで
メタライズされる。このプロセスは不規則なトポグラフ
ィを生じ、最終的に回路トレースおよびパッドまたは絶
縁に損傷を与える。それゆえ、複数の半導体デバイスを
正確にレベル対レベルに配置するために、回路トレース
またはパッドに損傷を与えることなく平らなトポグラフ
ィにする必要がある。
【００１１】半導体デバイスを平らなトポグラフィにす
る１つの方法は、研磨スラリーと共にエッチング停止層
を用いて半導体デバイスの表面を平坦にすることであ
る。エッチング停止層および研磨スラリーは、よく知ら
れており、その技術分野において盛んに用いられてい
る。
る１つの方法は、研磨スラリーと共にエッチング停止層
を用いて半導体デバイスの表面を平坦にすることであ
る。エッチング停止層および研磨スラリーは、よく知ら
れており、その技術分野において盛んに用いられてい
る。
【００１２】例えば、Ｂｅｙｅｒらの米国特許第４６７
１８５２号明細書は、化学・機械的研磨と、ＬＰＣＶＤ
（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａ
ｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によって７００℃の温
度で堆積されたＳｉ3 Ｎ4 ブランケットとの組合せを用
いる、”ｂｉｒｄ’ｓ ｈｅａｄｓ”と呼ばれる不所望
のＳｉＯ2 突起の除去を開示している。Ｂｅｙｅｒらの
方法は、研磨パッドと研磨溶融化学の選択に依存してい
る。
１８５２号明細書は、化学・機械的研磨と、ＬＰＣＶＤ
（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａ
ｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によって７００℃の温
度で堆積されたＳｉ3 Ｎ4 ブランケットとの組合せを用
いる、”ｂｉｒｄ’ｓ ｈｅａｄｓ”と呼ばれる不所望
のＳｉＯ2 突起の除去を開示している。Ｂｅｙｅｒらの
方法は、研磨パッドと研磨溶融化学の選択に依存してい
る。
【００１３】Ｂｅｙｅｒらの米国特許第４９４４８３６
号明細書は、従来用いられていた水をベースとしたアル
ミナ・スラリーが、ＡｌＣｕ対ＳｉＯ2 のエッチング・
レート比に関して不足しているのが分かったので、Ｓｉ
3 Ｎ4 エッチング停止層と共に用いられる化学・機械的
研磨スラリーを開示している。
号明細書は、従来用いられていた水をベースとしたアル
ミナ・スラリーが、ＡｌＣｕ対ＳｉＯ2 のエッチング・
レート比に関して不足しているのが分かったので、Ｓｉ
3 Ｎ4 エッチング停止層と共に用いられる化学・機械的
研磨スラリーを開示している。
【００１４】全ての半導体構造は、７００℃のような高
温レベルでの処理とは両立しない。例えば、回路を有す
るウエハのマルチレベル相互接続システムにおいては、
下側デバイスへの金属の拡散を防ぐため、約４００℃以
下の温度に全ての処理工程を維持する必要がある。相互
接続の処理と両立する温度、すなわち約３２５℃の温度
で堆積された窒化シリコンは、”Ｂｌａｃｋ Ｅｎｄ
Ｏｆ ｔｈｅ Ｌｉｎｅ”（ＢＥＯＬ）相互接続処理に
おいてエッチング停止層として有効に機能するためには
硬度が不十分であることが分かった。ＳｉＯ2 より硬度
の大きい酸化アルミニウムＡｌ2 Ｏ3 は、おそらく研磨
を伴う化学反応のため、ＳｉＯ2 よりも速いレートで研
磨され、効果のないエッチング停止物質になることが分
かった。
温レベルでの処理とは両立しない。例えば、回路を有す
るウエハのマルチレベル相互接続システムにおいては、
下側デバイスへの金属の拡散を防ぐため、約４００℃以
下の温度に全ての処理工程を維持する必要がある。相互
接続の処理と両立する温度、すなわち約３２５℃の温度
で堆積された窒化シリコンは、”Ｂｌａｃｋ Ｅｎｄ
Ｏｆ ｔｈｅ Ｌｉｎｅ”（ＢＥＯＬ）相互接続処理に
おいてエッチング停止層として有効に機能するためには
硬度が不十分であることが分かった。ＳｉＯ2 より硬度
の大きい酸化アルミニウムＡｌ2 Ｏ3 は、おそらく研磨
を伴う化学反応のため、ＳｉＯ2 よりも速いレートで研
磨され、効果のないエッチング停止物質になることが分
かった。
【００１５】Ｊａｓｏらの米国特許第５２４６８８４号
明細書は、メタライズされた平坦化半導体チップを製造
するためのエッチング停止層として通常のダイヤモンド
とダイヤモンド・ライク炭素物質を用いている。特に、
この文献は、（ａ）トポグラフィ構造が配置された平坦
な基板を与える工程と、（ｂ）絶縁物質の第１の層で基
板とトポグラフィ構造を全体にコーティングする工程
と、（ｃ）コンフォーマルなダイヤモンドまたはダイヤ
モンド・ライク炭素物質より成る第２の層で第１の層を
コーティングする工程と（ダイヤモンドまたはダイヤモ
ンド・ライク炭素は、ＣＶＤまたはスパッタによって約
７５℃〜約３５０℃の温度範囲で堆積される）、（ｄ）
トポグラフィ構造上の物質の層が、平坦な基板上の物質
よりも速いレートで除去されるように、スラリー中の研
磨パッドで化学・機械的に研磨する工程と、（ｅ）全体
の平坦化がほぼ達成されたときに処理を停止する工程と
を含む半導体デバイスを平坦化する方法を開示してい
る。
明細書は、メタライズされた平坦化半導体チップを製造
するためのエッチング停止層として通常のダイヤモンド
とダイヤモンド・ライク炭素物質を用いている。特に、
この文献は、（ａ）トポグラフィ構造が配置された平坦
な基板を与える工程と、（ｂ）絶縁物質の第１の層で基
板とトポグラフィ構造を全体にコーティングする工程
と、（ｃ）コンフォーマルなダイヤモンドまたはダイヤ
モンド・ライク炭素物質より成る第２の層で第１の層を
コーティングする工程と（ダイヤモンドまたはダイヤモ
ンド・ライク炭素は、ＣＶＤまたはスパッタによって約
７５℃〜約３５０℃の温度範囲で堆積される）、（ｄ）
トポグラフィ構造上の物質の層が、平坦な基板上の物質
よりも速いレートで除去されるように、スラリー中の研
磨パッドで化学・機械的に研磨する工程と、（ｅ）全体
の平坦化がほぼ達成されたときに処理を停止する工程と
を含む半導体デバイスを平坦化する方法を開示してい
る。
【００１６】その技術の現状にもかかわらず、半導体デ
バイスに損傷を与える前にエッチング・プロセスを終了
させる適切なエッチング停止層を開発する必要性が続い
ている。
バイスに損傷を与える前にエッチング・プロセスを終了
させる適切なエッチング停止層を開発する必要性が続い
ている。
【００１７】
【発明が解決しようとする課題】本発明の１つの目的
は、集積回路チップ上のデバイスの１つ以上の導体レベ
ルを分離する絶縁体を含む改良された半導体デバイスを
提供することにある。
は、集積回路チップ上のデバイスの１つ以上の導体レベ
ルを分離する絶縁体を含む改良された半導体デバイスを
提供することにある。
【００１８】本発明のもう１つの目的は、本発明の１つ
以上のレベル間絶縁体を含む相互接続構造の製造方法を
提供することにある。
以上のレベル間絶縁体を含む相互接続構造の製造方法を
提供することにある。
【００１９】
【課題を解決するための手段】特に低誘電率を有するこ
とに関しては、従来技術の絶縁体よりも著しい改良を示
す本発明の絶縁体は、ＦＥＴおよびＣＭＯＳ応用のバッ
ク・エンド・コンタクト（ｂａｃｋ ｅｎｄ ｃｏｎｔ
ａｃｔ）のための低誘電率レベル間絶縁体として、二酸
化シリコンまたは高分子膜の代わりに用いられるダイヤ
モンド・ライク炭素物質を含んでいる。本発明で用いら
れているダイヤモンド・ライク炭素物質は、水素添加ア
モルファス炭素，アモルファス炭素，アモルファス・ダ
イヤモンド，フッ素化水素添加アモルファス炭素，フッ
素化アモルファス炭素，フッ素化アモルファス・ダイヤ
モンドより成るグループから選択される。
とに関しては、従来技術の絶縁体よりも著しい改良を示
す本発明の絶縁体は、ＦＥＴおよびＣＭＯＳ応用のバッ
ク・エンド・コンタクト（ｂａｃｋ ｅｎｄ ｃｏｎｔ
ａｃｔ）のための低誘電率レベル間絶縁体として、二酸
化シリコンまたは高分子膜の代わりに用いられるダイヤ
モンド・ライク炭素物質を含んでいる。本発明で用いら
れているダイヤモンド・ライク炭素物質は、水素添加ア
モルファス炭素，アモルファス炭素，アモルファス・ダ
イヤモンド，フッ素化水素添加アモルファス炭素，フッ
素化アモルファス炭素，フッ素化アモルファス・ダイヤ
モンドより成るグループから選択される。
【００２０】ダイヤモンド・ライク炭素物質より成る本
発明の絶縁体は、構造的異方性を有しておらず、高い電
気抵抗率と高い耐摩耗性を有し、化学的に不活性である
ことを特徴としている。さらに、本発明で用いられる堆
積条件しだいで、絶縁体は、二酸化シリコンまたはポリ
イミド膜より成る絶縁体に匹敵する電流電圧（ＩＶ）特
性を有する。それゆえ、上述した特性のために、ダイヤ
モンド・ライク炭素物質より成る本発明の絶縁体は、二
酸化シリコンまたはポリイミド膜より成る従来技術のレ
ベル間絶縁体と比較して、より少ない寄生容量と減少し
たクロストークを有する。
発明の絶縁体は、構造的異方性を有しておらず、高い電
気抵抗率と高い耐摩耗性を有し、化学的に不活性である
ことを特徴としている。さらに、本発明で用いられる堆
積条件しだいで、絶縁体は、二酸化シリコンまたはポリ
イミド膜より成る絶縁体に匹敵する電流電圧（ＩＶ）特
性を有する。それゆえ、上述した特性のために、ダイヤ
モンド・ライク炭素物質より成る本発明の絶縁体は、二
酸化シリコンまたはポリイミド膜より成る従来技術のレ
ベル間絶縁体と比較して、より少ない寄生容量と減少し
たクロストークを有する。
【００２１】さらに、本発明は、反応性イオン・エッチ
ング（ＲＩＥ）方法および／または化学・機械的（ｃｈ
ｅｍ−ｍｅｃｈ）方法によって、ＶＬＳＩまたはＵＬＳ
Ｉ半導体デバイスからアモルファス炭素またはダイヤモ
ンド層を選択的にエッチングし、応用に依存してパター
ンを有することのできる平坦化された相互接続構造を与
える方法に関する。本発明のこの態様によれば、Ｓｉを
ドープされたダイヤモンド・ライク炭素物質は、Ｏ2 Ｒ
ＩＥ停止層およびＣＦ4 ＲＩＥ停止層および／またはＶ
ＬＳＩまたはＵＬＳＩ配線システムに用いられる化学・
機械的停止層として機能し、特にＳｉＯ2 をベースとし
た、または高分子をベースとしたＢＥＯＬ応用におい
て、エッチング停止層または研磨停止層として機能す
る。
ング（ＲＩＥ）方法および／または化学・機械的（ｃｈ
ｅｍ−ｍｅｃｈ）方法によって、ＶＬＳＩまたはＵＬＳ
Ｉ半導体デバイスからアモルファス炭素またはダイヤモ
ンド層を選択的にエッチングし、応用に依存してパター
ンを有することのできる平坦化された相互接続構造を与
える方法に関する。本発明のこの態様によれば、Ｓｉを
ドープされたダイヤモンド・ライク炭素物質は、Ｏ2 Ｒ
ＩＥ停止層およびＣＦ4 ＲＩＥ停止層および／またはＶ
ＬＳＩまたはＵＬＳＩ配線システムに用いられる化学・
機械的停止層として機能し、特にＳｉＯ2 をベースとし
た、または高分子をベースとしたＢＥＯＬ応用におい
て、エッチング停止層または研磨停止層として機能す
る。
【００２２】前記Ｊａｓｏらの米国特許明細書は、ダイ
ヤモンド・ライク炭素物質にＳｉをドープすることを意
図していないので、本発明でエッチング停止層または研
磨層として用いられているダイヤモンド・ライク炭素物
質は、Ｊａｓｏらが用いているダイヤモンド・ライク炭
素物質と異なっていることに注意すべきである。Ｓｉで
ドープされたダイヤモンド・ライク炭素物質は、Ｊａｓ
ｏらにより開示されたダイヤモンド・ライク炭素物質と
比較すれば、酸素プラズマ中でより遅いレートでエッチ
ングされることが強調される。したがって、本発明のＳ
ｉドープ・ダイヤモンド・ライク炭素物質を用いること
によって、半導体デバイスに損傷を与える前にエッチン
グまたは研磨プロセスを効果的に終了することができ
る。
ヤモンド・ライク炭素物質にＳｉをドープすることを意
図していないので、本発明でエッチング停止層または研
磨層として用いられているダイヤモンド・ライク炭素物
質は、Ｊａｓｏらが用いているダイヤモンド・ライク炭
素物質と異なっていることに注意すべきである。Ｓｉで
ドープされたダイヤモンド・ライク炭素物質は、Ｊａｓ
ｏらにより開示されたダイヤモンド・ライク炭素物質と
比較すれば、酸素プラズマ中でより遅いレートでエッチ
ングされることが強調される。したがって、本発明のＳ
ｉドープ・ダイヤモンド・ライク炭素物質を用いること
によって、半導体デバイスに損傷を与える前にエッチン
グまたは研磨プロセスを効果的に終了することができ
る。
【００２３】
【実施例】本発明は、集積回路チップ上の１つ以上のレ
ベルの導体を分離する少なくとも１つの絶縁体層を構造
の一部として含む半導体デバイスに関する。さらに、本
発明は、前述の絶縁体の少なくとも１つを有する相互接
続構造と、適切な基板上に相互接続構造を形成する方法
とを与える。
ベルの導体を分離する少なくとも１つの絶縁体層を構造
の一部として含む半導体デバイスに関する。さらに、本
発明は、前述の絶縁体の少なくとも１つを有する相互接
続構造と、適切な基板上に相互接続構造を形成する方法
とを与える。
【００２４】本発明の最初の態様によれば、本発明の半
導体デバイスは、（ａ）露出した金属の第１の層を上面
に有する基板と、（ｂ）前記基板の上面上に形成された
ダイヤモンド・ライク炭素の絶縁体層と、（ｃ）前記絶
縁体層の上に複数の導体を形成するようにパターニング
された金属の第２の層とを備えている。
導体デバイスは、（ａ）露出した金属の第１の層を上面
に有する基板と、（ｂ）前記基板の上面上に形成された
ダイヤモンド・ライク炭素の絶縁体層と、（ｃ）前記絶
縁体層の上に複数の導体を形成するようにパターニング
された金属の第２の層とを備えている。
【００２５】本発明の他の態様によれば、集積された半
導体デバイスに用いられる相互接続構造は、（ａ）露出
した金属の第１の領域と、酸化シリコンとダイヤモンド
・ライク炭素より成るグループから選択された露出した
絶縁体の第２の領域とを上面に有する基板と、（ｂ）基
板の上面上に形成されたダイヤモンド・ライク炭素物質
の第１の層と、（ｃ）ダイヤモンド・ライク炭素物質の
上に複数の導体を形成するようにパターニングされた金
属の第２の層と、（ｄ）選択された第１の領域を１つ以
上の導体に電気的に接続する金属フィード・スルーとを
備えている。
導体デバイスに用いられる相互接続構造は、（ａ）露出
した金属の第１の領域と、酸化シリコンとダイヤモンド
・ライク炭素より成るグループから選択された露出した
絶縁体の第２の領域とを上面に有する基板と、（ｂ）基
板の上面上に形成されたダイヤモンド・ライク炭素物質
の第１の層と、（ｃ）ダイヤモンド・ライク炭素物質の
上に複数の導体を形成するようにパターニングされた金
属の第２の層と、（ｄ）選択された第１の領域を１つ以
上の導体に電気的に接続する金属フィード・スルーとを
備えている。
【００２６】以上に説明した集積半導体デバイスは、図
１に示されている。集積半導体デバイス１０は、露出し
た金属の第１領域１６と露出した絶縁体の第２の領域１
８より成る上面１４を有する基板１２を備えている。次
に、ダイヤモンド・ライク炭素物質の層２０が、基板の
上面１４上に堆積される。金属の第２の層２２が、露出
した第１の領域１６の上方に形成され、金属フィード・
スルー２４を用いて、露出した金属の第１の領域１６と
第２の金属層２２とが接続されている。
１に示されている。集積半導体デバイス１０は、露出し
た金属の第１領域１６と露出した絶縁体の第２の領域１
８より成る上面１４を有する基板１２を備えている。次
に、ダイヤモンド・ライク炭素物質の層２０が、基板の
上面１４上に堆積される。金属の第２の層２２が、露出
した第１の領域１６の上方に形成され、金属フィード・
スルー２４を用いて、露出した金属の第１の領域１６と
第２の金属層２２とが接続されている。
【００２７】本発明で用いられる適切な金属は、Ａｌ，
Ｃｕ，Ｗ，Ｔｉ，Ｔａを含んでいる。また、これらの金
属の合金も本発明において用いられる。基板の露出した
第１の領域と金属の第２の層とを形成する金属、すなわ
ち、Ａｌ，Ｃｕ，Ｗ，Ｔｉ，Ｔａまたはその合金は、そ
の技術分野においてよく知られた技術によって堆積され
る。例えば、金属は、スパッタまたは化学蒸着技術を用
いて堆積される。
Ｃｕ，Ｗ，Ｔｉ，Ｔａを含んでいる。また、これらの金
属の合金も本発明において用いられる。基板の露出した
第１の領域と金属の第２の層とを形成する金属、すなわ
ち、Ａｌ，Ｃｕ，Ｗ，Ｔｉ，Ｔａまたはその合金は、そ
の技術分野においてよく知られた技術によって堆積され
る。例えば、金属は、スパッタまたは化学蒸着技術を用
いて堆積される。
【００２８】本発明において絶縁物質として用いられる
ダイヤモンド・ライク炭素物質は、水素添加アモルファ
ス炭素，アモルファス・ダイヤモンド，フッ素化水素添
加アモルファス炭素，フッ素化アモルファス炭素，フッ
素化アモルファス・ダイヤモンドより成るグループから
選択される。
ダイヤモンド・ライク炭素物質は、水素添加アモルファ
ス炭素，アモルファス・ダイヤモンド，フッ素化水素添
加アモルファス炭素，フッ素化アモルファス炭素，フッ
素化アモルファス・ダイヤモンドより成るグループから
選択される。
【００２９】ダイヤモンド・ライク炭素物質は、その技
術分野においてよく知られた技術によって堆積される。
適切な堆積技術は、プラズマ支援化学蒸着（ＰＡＣＶ
Ｄ）、スパッタ、イオンビーム堆積、レーザ・アブレー
ション等を含んでいる。これらの堆積技術のうち、ダイ
ヤモンド・ライク炭素物質のＰＡＣＶＤが好適である。
術分野においてよく知られた技術によって堆積される。
適切な堆積技術は、プラズマ支援化学蒸着（ＰＡＣＶ
Ｄ）、スパッタ、イオンビーム堆積、レーザ・アブレー
ション等を含んでいる。これらの堆積技術のうち、ダイ
ヤモンド・ライク炭素物質のＰＡＣＶＤが好適である。
【００３０】ダイヤモンド・ライク炭素物質を堆積する
ために本発明で用いられる反応条件パラメータおよび装
置は、Ｇｒｉｌｌ等の“Ｄｉａｍｏｎｄ Ｌｉｋｅ Ｃ
ａｒｂｏｎ：Ｐｒｅｐａｒａｔｉｏｎ，Ｐｒｏｐｅｒｔ
ｉｅｓ ａｎｄ Ａｐｐｌｉｃａｔｉｏｎ”，ＩＢＭ
Ｊ．Ｒｅｓ．Ｄｅｖｅｌｏｐ．，３４（１９９０）８４
９、およびＧｒｉｌｌ等の“Ｄｉａｍｏｎｄ−Ｌｉｋｅ
Ｃａｒｂｏｎ Ｄｅｐｏｓｉｔｅｄ ｂｙ ＤＣ Ｐ
ＡＣＶＤ”，Ｄｉａｍｏｎｄ Ｆｉｌｍｓ ａｎｄＴｅ
ｃｈｎｏｌｏｇｙ，１（１９９２）２１９に述べられて
いる。
ために本発明で用いられる反応条件パラメータおよび装
置は、Ｇｒｉｌｌ等の“Ｄｉａｍｏｎｄ Ｌｉｋｅ Ｃ
ａｒｂｏｎ：Ｐｒｅｐａｒａｔｉｏｎ，Ｐｒｏｐｅｒｔ
ｉｅｓ ａｎｄ Ａｐｐｌｉｃａｔｉｏｎ”，ＩＢＭ
Ｊ．Ｒｅｓ．Ｄｅｖｅｌｏｐ．，３４（１９９０）８４
９、およびＧｒｉｌｌ等の“Ｄｉａｍｏｎｄ−Ｌｉｋｅ
Ｃａｒｂｏｎ Ｄｅｐｏｓｉｔｅｄ ｂｙ ＤＣ Ｐ
ＡＣＶＤ”，Ｄｉａｍｏｎｄ Ｆｉｌｍｓ ａｎｄＴｅ
ｃｈｎｏｌｏｇｙ，１（１９９２）２１９に述べられて
いる。
【００３１】フッ素化ダイヤモンド・ライク炭素物質が
用いられるときに、少なくとも１原子％のフッ素原子
が、ダイヤモンド・ライク炭素物質の炭素原子に共有結
合されるのが特に好適である。約１０〜約４０原子％の
フッ素原子が、ダイヤモンド・ライク炭素物質の炭素原
子に共有結合されるのがさらに好適である。
用いられるときに、少なくとも１原子％のフッ素原子
が、ダイヤモンド・ライク炭素物質の炭素原子に共有結
合されるのが特に好適である。約１０〜約４０原子％の
フッ素原子が、ダイヤモンド・ライク炭素物質の炭素原
子に共有結合されるのがさらに好適である。
【００３２】非フッ素化またはフッ素化ダイヤモンド・
ライク炭素物質が、シリコン（Ｓｉ）またはゲルマニウ
ム（Ｇｅ）でさらにドープできることに注意すべきであ
る。本発明のこの実施例によれば、非フッ素化またはフ
ッ素化ダイヤモンド・ライク炭素物質は、ｘが約０〜約
２５原子％の範囲にあるｘ原子パーセントのＳｉまたは
Ｇｅでドープされる。フッ素化ダイヤモンド・ライク炭
素物質が、約５〜約１５原子％のＳｉまたはＧｅでドー
プされるならば、特に好適である。
ライク炭素物質が、シリコン（Ｓｉ）またはゲルマニウ
ム（Ｇｅ）でさらにドープできることに注意すべきであ
る。本発明のこの実施例によれば、非フッ素化またはフ
ッ素化ダイヤモンド・ライク炭素物質は、ｘが約０〜約
２５原子％の範囲にあるｘ原子パーセントのＳｉまたは
Ｇｅでドープされる。フッ素化ダイヤモンド・ライク炭
素物質が、約５〜約１５原子％のＳｉまたはＧｅでドー
プされるならば、特に好適である。
【００３３】図２は、基板３２内の埋め込みドレインお
よびソース領域３５と、本発明において開示される配線
によって接続されるポリシリコン・ゲート３６とを有す
る一般的なＣＭＯＳ構造を示している。
よびソース領域３５と、本発明において開示される配線
によって接続されるポリシリコン・ゲート３６とを有す
る一般的なＣＭＯＳ構造を示している。
【００３４】図３は、本発明に従って作られた集積回路
チップ上の１つ以上のレベルの導体を分離する絶縁体を
含む電界効果トランジスタ（ＦＥＴ）の断面図であり、
図２のソース領域を接触させる例を示している。特に図
３は、埋め込みドレインおよびソース領域３４、多結晶
シリコン・ゲート領域３６、リセスされた酸化物領域３
８を有する基板３２を備えるＦＥＴデバイス３０であ
る。さらにＦＥＴデバイス３０は、ＣＶＤ Ｗトレンチ
充填材４０、二酸化シリコンまたは窒化シリコンのパッ
シベーション層４１、Ｃｕ，ＡｌまたはＷ相互接続部４
２，４３、Ｔｉ，Ｔａ，Ｗまたはこれらの化合物または
合金の金属ライナ４４、Ｗ，ＡｌまたはＣｕで充填され
たレベル間バイア４５、ダイヤモンド・ライク炭素物質
４６、ダイヤモンド・ライク炭素物質，二酸化シリコ
ン，窒化シリコン，窒化ボロンまたはこれらの化合物の
キャップ層４７を備えている。ＦＥＴデバイス３０のダ
イヤモンド・ライク炭素物質４６は、ＦＥＴデバイスの
コンタクト・レベル４２，４３を分離する絶縁体の働き
をする。
チップ上の１つ以上のレベルの導体を分離する絶縁体を
含む電界効果トランジスタ（ＦＥＴ）の断面図であり、
図２のソース領域を接触させる例を示している。特に図
３は、埋め込みドレインおよびソース領域３４、多結晶
シリコン・ゲート領域３６、リセスされた酸化物領域３
８を有する基板３２を備えるＦＥＴデバイス３０であ
る。さらにＦＥＴデバイス３０は、ＣＶＤ Ｗトレンチ
充填材４０、二酸化シリコンまたは窒化シリコンのパッ
シベーション層４１、Ｃｕ，ＡｌまたはＷ相互接続部４
２，４３、Ｔｉ，Ｔａ，Ｗまたはこれらの化合物または
合金の金属ライナ４４、Ｗ，ＡｌまたはＣｕで充填され
たレベル間バイア４５、ダイヤモンド・ライク炭素物質
４６、ダイヤモンド・ライク炭素物質，二酸化シリコ
ン，窒化シリコン，窒化ボロンまたはこれらの化合物の
キャップ層４７を備えている。ＦＥＴデバイス３０のダ
イヤモンド・ライク炭素物質４６は、ＦＥＴデバイスの
コンタクト・レベル４２，４３を分離する絶縁体の働き
をする。
【００３５】ダイヤモンド・ライク炭素物質より成る本
発明の絶縁体は、全方向に均一である低誘電率を有す
る。それゆえ、本発明の絶縁体は、従来技術の絶縁体よ
りも著しい改良を示している。
発明の絶縁体は、全方向に均一である低誘電率を有す
る。それゆえ、本発明の絶縁体は、従来技術の絶縁体よ
りも著しい改良を示している。
【００３６】本発明の他の態様によれば、上面に導電領
域を有する基板の表面に相互接続構造を作製する方法が
与えられる。本発明の方法によって作られるそのような
相互接続構造は、図３に示されている。
域を有する基板の表面に相互接続構造を作製する方法が
与えられる。本発明の方法によって作られるそのような
相互接続構造は、図３に示されている。
【００３７】上面に導電領域を有する基板の表面に相互
接続構造を作製する本発明の方法は、（ａ）水素添加ア
モルファス炭素，アモルファス炭素，アモルファス・ダ
イヤモンド，フッ素化ダイヤモンド・ライク炭素より成
るグループから選択され、ｖ原子パーセントのＳｉまた
はＧｅでドープされるダイヤモンド・ライク炭素物質の
第１の層を基板の上面上に形成する工程と、ｂ）水素添
加アモルファス炭素，アモルファス炭素，アモルファス
・ダイヤモンド，フッ素化ダイヤモンド・ライク炭素よ
り成るグループから選択され、ｗ原子パーセントのＳｉ
またはＧｅでドープされるダイヤモンド・ライク炭素物
質の第２の層を前記第１の層の上に形成する工程と、
（ｃ）水素添加アモルファス炭素，アモルファス炭素，
アモルファス・ダイヤモンド，フッ素化ダイヤモンド・
ライク炭素より成るグループから選択され、ｘ原子パー
セントのＳｉまたはＧｅでドープされるダイヤモンド・
ライク炭素物質の第３の層を前記第２の層の上に形成す
る工程と、（ｄ）水素添加アモルファス炭素，アモルフ
ァス炭素，アモルファス・ダイヤモンド，フッ素化ダイ
ヤモンド・ライク炭素より成るグループから選択され、
ｙ原子パーセントのＳｉまたはＧｅでドープされるダイ
ヤモンド・ライク炭素物質の第４の層を前記第３の層の
上に形成する工程と、（ｅ）水素添加アモルファス炭
素，アモルファス炭素，アモルファス・ダイヤモンド，
フッ素化ダイヤモンド・ライク炭素より成るグループか
ら選択され、ｚ原子パーセントのＳｉまたはＧｅでドー
プされるダイヤモンド・ライク炭素物質の第５の層を前
記第４の層の上に形成する工程と、（ｆ）前記導電領域
の内の選択されたものの上に開口部を有する第１のマス
クを前記第５の層の上に形成する工程と、（ｇ）前記第
１のマスクを介して前記第２〜第５の層をエッチングす
る工程と、（ｈ）前記第１のマスクを除去する工程と、
（ｉ）前記導電領域の内の選択されたものを相互接続す
るための相互接続パターンを有する第２のマスクを前記
第５の層の上に形成する工程と、（ｊ）前記第２のマス
クを介して前記第４および第５の層をエッチングする工
程と、（ｋ）前記第２〜第５の層と第４および第５の層
の前記開口部を金属で充填する工程とを含んでいる。。
本発明の上記方法によれば、ｖ，ｗ，ｘ，ｙ，ｚは、同
じかまたは異なっており、０よりも大きく２５以下の範
囲にある。ｖ，ｗ，ｘ，ｙ，ｚは、約５〜約１５の範囲
がさらに好適である。
接続構造を作製する本発明の方法は、（ａ）水素添加ア
モルファス炭素，アモルファス炭素，アモルファス・ダ
イヤモンド，フッ素化ダイヤモンド・ライク炭素より成
るグループから選択され、ｖ原子パーセントのＳｉまた
はＧｅでドープされるダイヤモンド・ライク炭素物質の
第１の層を基板の上面上に形成する工程と、ｂ）水素添
加アモルファス炭素，アモルファス炭素，アモルファス
・ダイヤモンド，フッ素化ダイヤモンド・ライク炭素よ
り成るグループから選択され、ｗ原子パーセントのＳｉ
またはＧｅでドープされるダイヤモンド・ライク炭素物
質の第２の層を前記第１の層の上に形成する工程と、
（ｃ）水素添加アモルファス炭素，アモルファス炭素，
アモルファス・ダイヤモンド，フッ素化ダイヤモンド・
ライク炭素より成るグループから選択され、ｘ原子パー
セントのＳｉまたはＧｅでドープされるダイヤモンド・
ライク炭素物質の第３の層を前記第２の層の上に形成す
る工程と、（ｄ）水素添加アモルファス炭素，アモルフ
ァス炭素，アモルファス・ダイヤモンド，フッ素化ダイ
ヤモンド・ライク炭素より成るグループから選択され、
ｙ原子パーセントのＳｉまたはＧｅでドープされるダイ
ヤモンド・ライク炭素物質の第４の層を前記第３の層の
上に形成する工程と、（ｅ）水素添加アモルファス炭
素，アモルファス炭素，アモルファス・ダイヤモンド，
フッ素化ダイヤモンド・ライク炭素より成るグループか
ら選択され、ｚ原子パーセントのＳｉまたはＧｅでドー
プされるダイヤモンド・ライク炭素物質の第５の層を前
記第４の層の上に形成する工程と、（ｆ）前記導電領域
の内の選択されたものの上に開口部を有する第１のマス
クを前記第５の層の上に形成する工程と、（ｇ）前記第
１のマスクを介して前記第２〜第５の層をエッチングす
る工程と、（ｈ）前記第１のマスクを除去する工程と、
（ｉ）前記導電領域の内の選択されたものを相互接続す
るための相互接続パターンを有する第２のマスクを前記
第５の層の上に形成する工程と、（ｊ）前記第２のマス
クを介して前記第４および第５の層をエッチングする工
程と、（ｋ）前記第２〜第５の層と第４および第５の層
の前記開口部を金属で充填する工程とを含んでいる。。
本発明の上記方法によれば、ｖ，ｗ，ｘ，ｙ，ｚは、同
じかまたは異なっており、０よりも大きく２５以下の範
囲にある。ｖ，ｗ，ｘ，ｙ，ｚは、約５〜約１５の範囲
がさらに好適である。
【００３８】また、本発明は、酸化シリコン，窒化シリ
コン，またはそのような応用において一般的に用いられ
る他の誘電体物質による、１つ以上ではあるが全部では
ない前述のダイヤモンド・ライク炭素層の置き換えを意
図していることに注意すべきである。
コン，またはそのような応用において一般的に用いられ
る他の誘電体物質による、１つ以上ではあるが全部では
ない前述のダイヤモンド・ライク炭素層の置き換えを意
図していることに注意すべきである。
【００３９】前述したダイヤモンド・ライク炭素物質よ
り成る第１〜第５の層は、前に述べた堆積技術によって
基板の表面に堆積される。ダイヤモンド・ライク炭素物
質より成る第１〜第５の層を堆積するための好適な手段
は、ＰＡＣＶＤである。
り成る第１〜第５の層は、前に述べた堆積技術によって
基板の表面に堆積される。ダイヤモンド・ライク炭素物
質より成る第１〜第５の層を堆積するための好適な手段
は、ＰＡＣＶＤである。
【００４０】これらの層のＰＡＣＶＤ堆積は、前述した
条件と同じ条件を用いて行われる。第１〜第５の層が、
シクロヘキサンを用いて堆積されるダイヤモンド・ライ
ク炭素により構成されるのが本発明の好適な実施例であ
る。そのような物質の使用は、それが３．２未満の誘電
率を持ち、事実上等方性の物質になるので特に重要であ
る。本発明の集積構造の第１〜第５の層の厚さは、応用
に従って変化する。
条件と同じ条件を用いて行われる。第１〜第５の層が、
シクロヘキサンを用いて堆積されるダイヤモンド・ライ
ク炭素により構成されるのが本発明の好適な実施例であ
る。そのような物質の使用は、それが３．２未満の誘電
率を持ち、事実上等方性の物質になるので特に重要であ
る。本発明の集積構造の第１〜第５の層の厚さは、応用
に従って変化する。
【００４１】本発明において用いられるマスクは、この
技術分野において一般的に用いられるフォトマスクを含
んでいる。本発明の方法によれば、第５の層の上に形成
される第１のマスクが、基板上に存在する、少なくとも
１つの導電領域上に開口部を有するのが、特に好適であ
る。さらに、第５の層の上に形成された第２のマスク
が、相互接続パターンを有するのが、この方法の他の好
適な実施例でる。この相互接続パターンは、本発明にお
いて用いられ、その構造の導電領域を互いに相互接続す
る。
技術分野において一般的に用いられるフォトマスクを含
んでいる。本発明の方法によれば、第５の層の上に形成
される第１のマスクが、基板上に存在する、少なくとも
１つの導電領域上に開口部を有するのが、特に好適であ
る。さらに、第５の層の上に形成された第２のマスク
が、相互接続パターンを有するのが、この方法の他の好
適な実施例でる。この相互接続パターンは、本発明にお
いて用いられ、その構造の導電領域を互いに相互接続す
る。
【００４２】マスクの露出領域と堆積層のエッチング
は、その技術分野でよく知られている反応性イオン・エ
ッチング・プロセスを用いて、Ｏ2 プラズマ処理によっ
て行われる。また、エッチングは、ＣＦ4 プラズマを用
いて行われる。このエッチング・プロセスは、本発明の
相互接続構造の第２〜第５の層と第４および第５の層に
開口部を形成する。
は、その技術分野でよく知られている反応性イオン・エ
ッチング・プロセスを用いて、Ｏ2 プラズマ処理によっ
て行われる。また、エッチングは、ＣＦ4 プラズマを用
いて行われる。このエッチング・プロセスは、本発明の
相互接続構造の第２〜第５の層と第４および第５の層に
開口部を形成する。
【００４３】本発明の相互接続構造に形成されているこ
れらの開口部は、Ａｌ，Ｃｕ，Ｔａ，Ｔｉ，Ｎｂ，Ｗ，
Ｃｒより成るグループから選択される金属で充填され
る。また、上述した金属の化合物または合金も、使用で
きる。これらの金属の内の１つの金属の化合物が用いら
れるならば、この化合物は、上述した金属の内の１つの
金属の窒化物またはケイ化物／窒化物であるのが好適で
ある。
れらの開口部は、Ａｌ，Ｃｕ，Ｔａ，Ｔｉ，Ｎｂ，Ｗ，
Ｃｒより成るグループから選択される金属で充填され
る。また、上述した金属の化合物または合金も、使用で
きる。これらの金属の内の１つの金属の化合物が用いら
れるならば、この化合物は、上述した金属の内の１つの
金属の窒化物またはケイ化物／窒化物であるのが好適で
ある。
【００４４】本発明の相互接続構造を作製する本方法
は、金属および第５の層の化学・機械的（ｃｈｅｍ−ｍ
ｅｃｈ）研磨の工程をさらに含むことに注意すべきであ
る。化学・機械的研磨は、半導体デバイスの表面を平坦
にするための技術分野においてよく知られた方法であ
る。そのような方法は、例えばＪａｓｏ等の米国特許第
５２４６８８４号明細書に開示されている。
は、金属および第５の層の化学・機械的（ｃｈｅｍ−ｍ
ｅｃｈ）研磨の工程をさらに含むことに注意すべきであ
る。化学・機械的研磨は、半導体デバイスの表面を平坦
にするための技術分野においてよく知られた方法であ
る。そのような方法は、例えばＪａｓｏ等の米国特許第
５２４６８８４号明細書に開示されている。
【００４５】本発明の他の態様によれば、集積回路チッ
プに用いられる相互接続構造が与えられる。特に本発明
の相互接続構造は、（ａ）第１の導電領域を上面に有す
る基板と、（ｂ）水素添加アモルファス炭素，アモルフ
ァス炭素，アモルファス・ダイヤモンド，フッ素化ダイ
ヤモンド・ライク炭素より成るグループから選択され、
ｖ原子パーセントのＳｉまたはＧｅでドープされるダイ
ヤモンド・ライク炭素物質の第１の層と、（ｃ）水素添
加アモルファス炭素，アモルファス炭素，アモルファス
・ダイヤモンド，フッ素化ダイヤモンド・ライク炭素よ
り成るグループから選択され、ｗ原子パーセントのＳｉ
またはＧｅでドープされるダイヤモンド・ライク炭素物
質の第２の層とを備えている。ｖおよびｗは、同一であ
るかまたは異なっており、０よりも大きく２５以下であ
り、より好適には、ｖは約５〜約１５であり、ｗは約２
〜約１５である。さらに、本発明の相互接続構造の第２
の層は、第２の層上に形成された第１の金属の第１の相
互接続パターンを有しており、第１および第２の層は、
第１の導電領域と第１の相互接続パターンの内の選択さ
れたものを相互接続する第２の金属のスタッドを有して
いる。
プに用いられる相互接続構造が与えられる。特に本発明
の相互接続構造は、（ａ）第１の導電領域を上面に有す
る基板と、（ｂ）水素添加アモルファス炭素，アモルフ
ァス炭素，アモルファス・ダイヤモンド，フッ素化ダイ
ヤモンド・ライク炭素より成るグループから選択され、
ｖ原子パーセントのＳｉまたはＧｅでドープされるダイ
ヤモンド・ライク炭素物質の第１の層と、（ｃ）水素添
加アモルファス炭素，アモルファス炭素，アモルファス
・ダイヤモンド，フッ素化ダイヤモンド・ライク炭素よ
り成るグループから選択され、ｗ原子パーセントのＳｉ
またはＧｅでドープされるダイヤモンド・ライク炭素物
質の第２の層とを備えている。ｖおよびｗは、同一であ
るかまたは異なっており、０よりも大きく２５以下であ
り、より好適には、ｖは約５〜約１５であり、ｗは約２
〜約１５である。さらに、本発明の相互接続構造の第２
の層は、第２の層上に形成された第１の金属の第１の相
互接続パターンを有しており、第１および第２の層は、
第１の導電領域と第１の相互接続パターンの内の選択さ
れたものを相互接続する第２の金属のスタッドを有して
いる。
【００４６】本発明の相互接続構造に存在する第１およ
び第２の金属層は、Ａｌ，Ｃｕ，Ｗより成るグループか
ら選択される金属である。前述した金属の合金もまた本
発明で使用できる。
び第２の金属層は、Ａｌ，Ｃｕ，Ｗより成るグループか
ら選択される金属である。前述した金属の合金もまた本
発明で使用できる。
【００４７】従って、本発明の相互接続構造は、第１の
相互接続パターンを有する第１の層の側壁と第１の金属
との間に配置される第３の金属層をさらに備えることが
できる。第３の金属層を形成する金属は、Ａｌ，Ｃｕ，
Ｗおよびこれらの合金より成るグループから選択され
る。
相互接続パターンを有する第１の層の側壁と第１の金属
との間に配置される第３の金属層をさらに備えることが
できる。第３の金属層を形成する金属は、Ａｌ，Ｃｕ，
Ｗおよびこれらの合金より成るグループから選択され
る。
【００４８】本発明の他の態様によれば、ダイヤモンド
・ライク炭素物質を選択的にエッチングする方法が与え
られる。特に本発明の方法は、（ａ）上面を有する基板
を選択する工程と、（ｂ）前記基板の前記上面にｖ原子
％のＳｉまたはＧｅでドープされたダイヤモンド・ライ
ク炭素物質の第１の層を形成する工程と、（ｃ）第１の
層の上にダイヤモンド・ライク炭素物質の第２の層を形
成する工程と、（ｄ）第２の層の上にパターン層を形成
する工程と、（ｅ）Ｏ2 を含むガスを導入する工程と、
（ｆ）パターン層を介して露出した第２の層を反応性イ
オン・エッチングする工程と、（ｇ）第１の層をエッチ
ングする前に反応性イオン・エッチング工程を終了する
工程とを含んでいる。本発明において、ｖは約０．１〜
約２５であり、より好適には、ｖは約５〜約１５であ
る。
・ライク炭素物質を選択的にエッチングする方法が与え
られる。特に本発明の方法は、（ａ）上面を有する基板
を選択する工程と、（ｂ）前記基板の前記上面にｖ原子
％のＳｉまたはＧｅでドープされたダイヤモンド・ライ
ク炭素物質の第１の層を形成する工程と、（ｃ）第１の
層の上にダイヤモンド・ライク炭素物質の第２の層を形
成する工程と、（ｄ）第２の層の上にパターン層を形成
する工程と、（ｅ）Ｏ2 を含むガスを導入する工程と、
（ｆ）パターン層を介して露出した第２の層を反応性イ
オン・エッチングする工程と、（ｇ）第１の層をエッチ
ングする前に反応性イオン・エッチング工程を終了する
工程とを含んでいる。本発明において、ｖは約０．１〜
約２５であり、より好適には、ｖは約５〜約１５であ
る。
【００４９】ダイヤモンド・ライク炭素物質を堆積する
ために用いられる装置，材料，条件は、前述されてい
る。
ために用いられる装置，材料，条件は、前述されてい
る。
【００５０】ＳｉまたはＧｅでドープされるこの第１の
ダイヤモンド・ライク炭素層が、そのような物質を用い
ない従来のエッチング停止層よりもさらに大きなエッチ
ング抵抗をＯ2 プラズマに与えることが強調される。さ
らに、従来技術で述べられたダイヤモンド・ライク炭素
膜は、いくつかの応用においては不満足である高エッチ
ング・レートを有している。エッチング・レートを低下
させ、それゆえエッチング停止層または研磨停止層とし
てのダイヤモンド・ライク炭素の特性を改善するため
に、本発明においてダイヤモンド・ライク炭素はＳｉで
ドープされる。
ダイヤモンド・ライク炭素層が、そのような物質を用い
ない従来のエッチング停止層よりもさらに大きなエッチ
ング抵抗をＯ2 プラズマに与えることが強調される。さ
らに、従来技術で述べられたダイヤモンド・ライク炭素
膜は、いくつかの応用においては不満足である高エッチ
ング・レートを有している。エッチング・レートを低下
させ、それゆえエッチング停止層または研磨停止層とし
てのダイヤモンド・ライク炭素の特性を改善するため
に、本発明においてダイヤモンド・ライク炭素はＳｉで
ドープされる。
【００５１】Ｏ2 を用いる反応性イオン・エッチング
は、その技術分野においてよく知られた技術を用いて行
われる。例えば、Ｏ2 アッシング（ａｓｈｉｎｇ）は、
約１〜約１０００ｍＴｏｒｒの圧力で、約０．１〜約２
Ｗ／ｃｍ2 の電力密度を用いて第２の水素添加炭素層を
除去するために用いられる。約５〜約１０００ｎｍ／分
の除去レートは、これらの条件を用いて得られる。
は、その技術分野においてよく知られた技術を用いて行
われる。例えば、Ｏ2 アッシング（ａｓｈｉｎｇ）は、
約１〜約１０００ｍＴｏｒｒの圧力で、約０．１〜約２
Ｗ／ｃｍ2 の電力密度を用いて第２の水素添加炭素層を
除去するために用いられる。約５〜約１０００ｎｍ／分
の除去レートは、これらの条件を用いて得られる。
【００５２】図４は、本発明の方法に従って作られたＵ
ＬＳＩ相互接続構造の断面図である。ＵＬＳＩ相互接続
構造５０は、基板５２と、Ｃｕ相互接続部またはスタッ
ド５４と、Ｔａライナ５６と、ダイヤモンド・ライク炭
素レベル間およびレベル内誘電体層５８と、Ｓｉドープ
・ダイヤモンド・ライク炭素ＲＩＥ停止および障壁層６
０とを備えている。
ＬＳＩ相互接続構造の断面図である。ＵＬＳＩ相互接続
構造５０は、基板５２と、Ｃｕ相互接続部またはスタッ
ド５４と、Ｔａライナ５６と、ダイヤモンド・ライク炭
素レベル間およびレベル内誘電体層５８と、Ｓｉドープ
・ダイヤモンド・ライク炭素ＲＩＥ停止および障壁層６
０とを備えている。
【００５３】また、本発明は、ＳｉＯ2 にパターンを形
成する方法を与え、その方法は、（ａ）上面を有する基
板を選択する工程と、（ｂ）前記基板上にダイヤモンド
・ライク炭素物質の層を形成する工程と、（ｃ）前記ダ
イヤモンド・ライク炭素物質の層の上にＳｉＯ2 層を形
成する工程と、（ｄ）ＳｉＯ2 層の上にパターン層を形
成する工程と、（ｅ）ＣＦ4 のようなフッ素を含むガス
を導入する工程と、（ｆ）パターン層を介して露出した
ＳｉＯ2 層を反応性イオン・エッチングする工程と、
（ｇ）前記物質の層、すなわちダイヤモンド・ライク炭
素層をエッチングする前に反応性イオン・エッチング工
程を終了する工程とを含んでいる。
成する方法を与え、その方法は、（ａ）上面を有する基
板を選択する工程と、（ｂ）前記基板上にダイヤモンド
・ライク炭素物質の層を形成する工程と、（ｃ）前記ダ
イヤモンド・ライク炭素物質の層の上にＳｉＯ2 層を形
成する工程と、（ｄ）ＳｉＯ2 層の上にパターン層を形
成する工程と、（ｅ）ＣＦ4 のようなフッ素を含むガス
を導入する工程と、（ｆ）パターン層を介して露出した
ＳｉＯ2 層を反応性イオン・エッチングする工程と、
（ｇ）前記物質の層、すなわちダイヤモンド・ライク炭
素層をエッチングする前に反応性イオン・エッチング工
程を終了する工程とを含んでいる。
【００５４】基板にダイヤモンド・ライク炭素膜を堆積
するために用いられる条件は、前述した。ＳｉＯ2 は、
その技術分野においてよく知られた方法を用いて堆積さ
れる。例えば、本発明においては、ＳｉＯ2 層は、ＣＶ
Ｄ法を用いて堆積される。ＣＦ4 のようなフッ素含有ガ
スを用いる反応性イオン・エッチングもまた、その技術
分野においてよく知られた方法を用いて行われる。
するために用いられる条件は、前述した。ＳｉＯ2 は、
その技術分野においてよく知られた方法を用いて堆積さ
れる。例えば、本発明においては、ＳｉＯ2 層は、ＣＶ
Ｄ法を用いて堆積される。ＣＦ4 のようなフッ素含有ガ
スを用いる反応性イオン・エッチングもまた、その技術
分野においてよく知られた方法を用いて行われる。
【００５５】図５は、ＵＬＳＩ配線システムの断面図で
あり、ＵＬＳＩ配線システム７０は、基板７２と、エッ
チング停止層としてのダイヤモンド層炭素膜７４と、Ｓ
ｉＯ2 または高分子層７６と、ＳｉＯ2 または高分子層
７６に埋め込まれたＡｌ，ＷまたはＣｕ相互接続部また
はスタッド７８とを備えている。また、このＵＬＳＩ配
線システムは、Ｃｕ相互接続部またはスタッド７８が用
いられるときには、ＴａまたはＴａＮライナ８０を有し
ている。以上に述べた本発明の方法を用いて、図５に示
される平坦化されたＵＬＳＩ配線システムが与えられ
る。
あり、ＵＬＳＩ配線システム７０は、基板７２と、エッ
チング停止層としてのダイヤモンド層炭素膜７４と、Ｓ
ｉＯ2 または高分子層７６と、ＳｉＯ2 または高分子層
７６に埋め込まれたＡｌ，ＷまたはＣｕ相互接続部また
はスタッド７８とを備えている。また、このＵＬＳＩ配
線システムは、Ｃｕ相互接続部またはスタッド７８が用
いられるときには、ＴａまたはＴａＮライナ８０を有し
ている。以上に述べた本発明の方法を用いて、図５に示
される平坦化されたＵＬＳＩ配線システムが与えられ
る。
【００５６】まとめとして、本発明の構成に関して以下
の事項を開示する。 （１）集積回路半導体デバイス上の１つ以上のレベルの
導体を分離する絶縁体を有する半導体デバイスであっ
て、露出した金属の第１の層を上面に有する基板と、前
記基板の前記上面上に形成されたダイヤモンド・ライク
炭素物質の絶縁体層と、前記絶縁体層上に複数の導体を
形成するようにパターニングされた金属の第２の層と、
を備える半導体デバイス。 （２）前記露出した第１の層の金属が、Ａｌ，Ｃｕ，
Ｗ，Ｔａ，Ｔｉおよびこれらの合金より成るグループか
ら選択される少なくとも１つの金属である上記（１）に
記載の半導体デバイス。 （３）前記ダイヤモンド・ライク炭素物質が、水素添加
アモルファス炭素，アモルファス炭素，アモルファス・
ダイヤモンド，フッ素化水素添加アモルファス炭素，フ
ッ素化アモルファス炭素，フッ素化アモルファス・ダイ
ヤモンドより成るグループから選択される上記（１）に
記載の半導体デバイス。 （４）集積半導体デバイスに用いられる相互接続構造で
あって、露出した金属の第１の領域と、ＳｉＯ2 および
ダイヤモンド・ライク炭素物質より成るグループから選
択される露出した絶縁体の第２の領域とを上面に有する
基板と、前記基板の前記上面上に形成されたダイヤモン
ド・ライク炭素物質の第１の層と、前記第１の層上に複
数の導体を形成するようにパターニングされた金属の第
２の層と、選択された前記第１の領域と前記複数の導体
の内の１つ以上の導体とを電気的に接続する金属フィー
ド・スルーと、を備える相互接続構造。 （５）前記露出した第１の領域の金属が、Ａｌ，Ｃｕ，
Ｗ，Ｔａ，Ｔｉおよびこれらの合金より成るグループか
ら選択される少なくとも１つの金属である上記（４）に
記載の相互接続構造。 （６）前記ダイヤモンド・ライク炭素物質が、水素添加
アモルファス炭素，アモルファス炭素，アモルファス・
ダイヤモンド，フッ素化水素添加アモルファス炭素，フ
ッ素化アモルファス炭素，フッ素化アモルファス・ダイ
ヤモンドより成るグループから選択される上記（４）に
記載の相互接続構造。 （７）集積回路チップに用いられる相互接続構造であっ
て、第１の導電領域を上面に有する基板と、水素添加ア
モルファス炭素，アモルファス炭素，アモルファス・ダ
イヤモンド，フッ素化ダイヤモンド・ライク炭素より成
るグループから選択され、ｖ原子パーセントのＳｉまた
はＧｅでドープされるダイヤモンド・ライク炭素物質の
第１の層と、水素添加アモルファス炭素，アモルファス
炭素，アモルファス・ダイヤモンド，フッ素化ダイヤモ
ンド・ライク炭素より成るグループから選択され、ｗ原
子パーセントのＳｉまたはＧｅでドープされるダイヤモ
ンド・ライク炭素物質の第２の層とを備え、前記ｖおよ
びｗは、同一かまたは異なっており、２５以下の範囲内
にあり、前記第２の層は、前記第２の層上に形成された
第１の金属の第１の相互接続パターンを有し、前記第１
および第２の層は、前記第１の導電領域および前記第１
の相互接続パターンの内の選択されたものを相互接続す
る第２の金属のスタッドを有する、相互接続構造。 （８）前記ｖが５〜１５であり、前記ｗが２〜１５であ
る上記（７）に記載の相互接続構造。 （９）上面に導電領域を有する基板上に相互接続構造を
作製する方法であって、水素添加アモルファス炭素，ア
モルファス炭素，アモルファス・ダイヤモンド，フッ素
化ダイヤモンド・ライク炭素より成るグループから選択
され、ｖ原子パーセントのＳｉまたはＧｅでドープされ
るダイヤモンド・ライク炭素物質の第１の層を前記基板
の上面に形成する工程と、水素添加アモルファス炭素，
アモルファス炭素，アモルファス・ダイヤモンド，フッ
素化ダイヤモンド・ライク炭素より成るグループから選
択され、ｗ原子パーセントのＳｉまたはＧｅでドープさ
れるダイヤモンド・ライク炭素物質の第２の層を前記第
１の層の上に形成する工程と、水素添加アモルファス炭
素，アモルファス炭素，アモルファス・ダイヤモンド，
フッ素化ダイヤモンド・ライク炭素より成るグループか
ら選択され、ｘ原子パーセントのＳｉまたはＧｅでドー
プされるダイヤモンド・ライク炭素物質の第３の層を前
記第２の層の上に形成する工程と、水素添加アモルファ
ス炭素，アモルファス炭素，アモルファス・ダイヤモン
ド，フッ素化ダイヤモンド・ライク炭素より成るグルー
プから選択され、ｙ原子パーセントのＳｉまたはＧｅで
ドープされるダイヤモンド・ライク炭素物質の第４の層
を前記第３の層の上に形成する工程と、水素添加アモル
ファス炭素，アモルファス炭素，アモルファス・ダイヤ
モンド，フッ素化ダイヤモンド・ライク炭素より成るグ
ループから選択され、ｚ原子パーセントのＳｉまたはＧ
ｅでドープされるダイヤモンド・ライク炭素物質の第５
の層を前記第４の層の上に形成する工程と、前記導電領
域の内の選択されたものの上に開口部を有する第１のマ
スクを前記第５の層の上に形成する工程と、前記第１の
マスクを介して前記第５〜第１の層をエッチングする工
程と、前記第１のマスクを除去する工程と、前記導電領
域の内の選択されたものを相互接続するための相互接続
パターンを有する第２のマスクを前記第５の層の上に形
成する工程と、前記第２のマスクを介して前記第５およ
び第４の層をエッチングする工程と、前記第１〜第５の
層と第４および第５の層の前記開口部を金属で充填する
工程とを含み、前記ｖ，ｗ，ｘ，ｙ，ｚは、同一かまた
は異なっており、２５以下の範囲にある、相互接続構造
の作製方法。 （１０）ダイヤモンド・ライク炭素を選択的にエッチン
グする方法であって、上面を有する基板を選択する工程
と、前記基板の前記上面にｖが約０．１〜約２５である
ｖ原子％のＳｉまたはＧｅでドープされたダイヤモンド
・ライク炭素の第１の層を形成する工程と、前記第１の
層の上にダイヤモンド・ライク炭素の第２の層を形成す
る工程と、前記第２の層の上にパターン層を形成する工
程と、Ｏ2 を含むガスを導入する工程と、前記パターン
層を介して露出した前記第２の層を反応性イオン・エッ
チングする工程と、前記第１の層をエッチングする前に
前記反応性イオン・エッチング工程を終了する工程と、
を含むエッチング方法。 （１１）前記ｖが約５〜約１５である上記（１０）に記
載のエッチング方法。 （１２）ＳｉＯ2 にパターンを形成する方法であって、
上面を有する基板を選択する工程と、前記基板の前記上
面にダイヤモンド・ライク炭素物質の層を形成する工程
と、前記ダイヤモンド・ライク炭素物質の層の上にＳｉ
Ｏ2 層を形成する工程と、前記ＳｉＯ2 層の上にパター
ン層を形成する工程と、フッ素を含むガスを導入する工
程と、前記パターン層を介して露出した前記ＳｉＯ2 層
を反応性イオン・エッチングする工程と、前記ダイヤモ
ンド・ライク炭素物質の層をエッチングする前に前記反
応性イオン・エッチング工程を終了する工程と、を含む
パターン形成方法。
の事項を開示する。 （１）集積回路半導体デバイス上の１つ以上のレベルの
導体を分離する絶縁体を有する半導体デバイスであっ
て、露出した金属の第１の層を上面に有する基板と、前
記基板の前記上面上に形成されたダイヤモンド・ライク
炭素物質の絶縁体層と、前記絶縁体層上に複数の導体を
形成するようにパターニングされた金属の第２の層と、
を備える半導体デバイス。 （２）前記露出した第１の層の金属が、Ａｌ，Ｃｕ，
Ｗ，Ｔａ，Ｔｉおよびこれらの合金より成るグループか
ら選択される少なくとも１つの金属である上記（１）に
記載の半導体デバイス。 （３）前記ダイヤモンド・ライク炭素物質が、水素添加
アモルファス炭素，アモルファス炭素，アモルファス・
ダイヤモンド，フッ素化水素添加アモルファス炭素，フ
ッ素化アモルファス炭素，フッ素化アモルファス・ダイ
ヤモンドより成るグループから選択される上記（１）に
記載の半導体デバイス。 （４）集積半導体デバイスに用いられる相互接続構造で
あって、露出した金属の第１の領域と、ＳｉＯ2 および
ダイヤモンド・ライク炭素物質より成るグループから選
択される露出した絶縁体の第２の領域とを上面に有する
基板と、前記基板の前記上面上に形成されたダイヤモン
ド・ライク炭素物質の第１の層と、前記第１の層上に複
数の導体を形成するようにパターニングされた金属の第
２の層と、選択された前記第１の領域と前記複数の導体
の内の１つ以上の導体とを電気的に接続する金属フィー
ド・スルーと、を備える相互接続構造。 （５）前記露出した第１の領域の金属が、Ａｌ，Ｃｕ，
Ｗ，Ｔａ，Ｔｉおよびこれらの合金より成るグループか
ら選択される少なくとも１つの金属である上記（４）に
記載の相互接続構造。 （６）前記ダイヤモンド・ライク炭素物質が、水素添加
アモルファス炭素，アモルファス炭素，アモルファス・
ダイヤモンド，フッ素化水素添加アモルファス炭素，フ
ッ素化アモルファス炭素，フッ素化アモルファス・ダイ
ヤモンドより成るグループから選択される上記（４）に
記載の相互接続構造。 （７）集積回路チップに用いられる相互接続構造であっ
て、第１の導電領域を上面に有する基板と、水素添加ア
モルファス炭素，アモルファス炭素，アモルファス・ダ
イヤモンド，フッ素化ダイヤモンド・ライク炭素より成
るグループから選択され、ｖ原子パーセントのＳｉまた
はＧｅでドープされるダイヤモンド・ライク炭素物質の
第１の層と、水素添加アモルファス炭素，アモルファス
炭素，アモルファス・ダイヤモンド，フッ素化ダイヤモ
ンド・ライク炭素より成るグループから選択され、ｗ原
子パーセントのＳｉまたはＧｅでドープされるダイヤモ
ンド・ライク炭素物質の第２の層とを備え、前記ｖおよ
びｗは、同一かまたは異なっており、２５以下の範囲内
にあり、前記第２の層は、前記第２の層上に形成された
第１の金属の第１の相互接続パターンを有し、前記第１
および第２の層は、前記第１の導電領域および前記第１
の相互接続パターンの内の選択されたものを相互接続す
る第２の金属のスタッドを有する、相互接続構造。 （８）前記ｖが５〜１５であり、前記ｗが２〜１５であ
る上記（７）に記載の相互接続構造。 （９）上面に導電領域を有する基板上に相互接続構造を
作製する方法であって、水素添加アモルファス炭素，ア
モルファス炭素，アモルファス・ダイヤモンド，フッ素
化ダイヤモンド・ライク炭素より成るグループから選択
され、ｖ原子パーセントのＳｉまたはＧｅでドープされ
るダイヤモンド・ライク炭素物質の第１の層を前記基板
の上面に形成する工程と、水素添加アモルファス炭素，
アモルファス炭素，アモルファス・ダイヤモンド，フッ
素化ダイヤモンド・ライク炭素より成るグループから選
択され、ｗ原子パーセントのＳｉまたはＧｅでドープさ
れるダイヤモンド・ライク炭素物質の第２の層を前記第
１の層の上に形成する工程と、水素添加アモルファス炭
素，アモルファス炭素，アモルファス・ダイヤモンド，
フッ素化ダイヤモンド・ライク炭素より成るグループか
ら選択され、ｘ原子パーセントのＳｉまたはＧｅでドー
プされるダイヤモンド・ライク炭素物質の第３の層を前
記第２の層の上に形成する工程と、水素添加アモルファ
ス炭素，アモルファス炭素，アモルファス・ダイヤモン
ド，フッ素化ダイヤモンド・ライク炭素より成るグルー
プから選択され、ｙ原子パーセントのＳｉまたはＧｅで
ドープされるダイヤモンド・ライク炭素物質の第４の層
を前記第３の層の上に形成する工程と、水素添加アモル
ファス炭素，アモルファス炭素，アモルファス・ダイヤ
モンド，フッ素化ダイヤモンド・ライク炭素より成るグ
ループから選択され、ｚ原子パーセントのＳｉまたはＧ
ｅでドープされるダイヤモンド・ライク炭素物質の第５
の層を前記第４の層の上に形成する工程と、前記導電領
域の内の選択されたものの上に開口部を有する第１のマ
スクを前記第５の層の上に形成する工程と、前記第１の
マスクを介して前記第５〜第１の層をエッチングする工
程と、前記第１のマスクを除去する工程と、前記導電領
域の内の選択されたものを相互接続するための相互接続
パターンを有する第２のマスクを前記第５の層の上に形
成する工程と、前記第２のマスクを介して前記第５およ
び第４の層をエッチングする工程と、前記第１〜第５の
層と第４および第５の層の前記開口部を金属で充填する
工程とを含み、前記ｖ，ｗ，ｘ，ｙ，ｚは、同一かまた
は異なっており、２５以下の範囲にある、相互接続構造
の作製方法。 （１０）ダイヤモンド・ライク炭素を選択的にエッチン
グする方法であって、上面を有する基板を選択する工程
と、前記基板の前記上面にｖが約０．１〜約２５である
ｖ原子％のＳｉまたはＧｅでドープされたダイヤモンド
・ライク炭素の第１の層を形成する工程と、前記第１の
層の上にダイヤモンド・ライク炭素の第２の層を形成す
る工程と、前記第２の層の上にパターン層を形成する工
程と、Ｏ2 を含むガスを導入する工程と、前記パターン
層を介して露出した前記第２の層を反応性イオン・エッ
チングする工程と、前記第１の層をエッチングする前に
前記反応性イオン・エッチング工程を終了する工程と、
を含むエッチング方法。 （１１）前記ｖが約５〜約１５である上記（１０）に記
載のエッチング方法。 （１２）ＳｉＯ2 にパターンを形成する方法であって、
上面を有する基板を選択する工程と、前記基板の前記上
面にダイヤモンド・ライク炭素物質の層を形成する工程
と、前記ダイヤモンド・ライク炭素物質の層の上にＳｉ
Ｏ2 層を形成する工程と、前記ＳｉＯ2 層の上にパター
ン層を形成する工程と、フッ素を含むガスを導入する工
程と、前記パターン層を介して露出した前記ＳｉＯ2 層
を反応性イオン・エッチングする工程と、前記ダイヤモ
ンド・ライク炭素物質の層をエッチングする前に前記反
応性イオン・エッチング工程を終了する工程と、を含む
パターン形成方法。
【００５７】
【発明の効果】以上述べたように、半導体デバイスにお
けるダイヤモンド・ライク炭素物質の使用は、そのよう
な物質がデバイスの寄生容量とクロストークを減少させ
るので、技術の進歩を促す。さらに、ダイヤモンド・ラ
イク炭素物質は、全方向において均一な低い誘電率を有
する。さらに、ダイヤモンド・ライク炭素が硬質物質で
あるので、Ｓｉでドープされたダイヤモンド・ライク炭
素を含む層は、平坦化された半導体デバイスを作るとき
に用いられる有効なエッチング停止層または研磨層とし
て用いることができる。
けるダイヤモンド・ライク炭素物質の使用は、そのよう
な物質がデバイスの寄生容量とクロストークを減少させ
るので、技術の進歩を促す。さらに、ダイヤモンド・ラ
イク炭素物質は、全方向において均一な低い誘電率を有
する。さらに、ダイヤモンド・ライク炭素が硬質物質で
あるので、Ｓｉでドープされたダイヤモンド・ライク炭
素を含む層は、平坦化された半導体デバイスを作るとき
に用いられる有効なエッチング停止層または研磨層とし
て用いることができる。
【図面の簡単な説明】
【図１】半導体デバイスの２つのレベルを分離する絶縁
物質としてダイヤモンド・ライク炭素層を含む半導体デ
バイスの断面図である。
物質としてダイヤモンド・ライク炭素層を含む半導体デ
バイスの断面図である。
【図２】ＣＭＯＳデバイスの一般的な例を示す図であ
る。ゲート領域，ドレイン領域，ソース領域は、本発明
で述べられている配線に電気的に接続されなければなら
ない。
る。ゲート領域，ドレイン領域，ソース領域は、本発明
で述べられている配線に電気的に接続されなければなら
ない。
【図３】第１および第２配線誘電体層としてダイヤモン
ド・ライク炭素膜を含む、図２に示されるＣＭＯＳ構造
の電界効果トランジスタの断面図である。これは、図２
に示される構造のどの部分が本発明の配線構造によって
接触されるかを示す一例である。
ド・ライク炭素膜を含む、図２に示されるＣＭＯＳ構造
の電界効果トランジスタの断面図である。これは、図２
に示される構造のどの部分が本発明の配線構造によって
接触されるかを示す一例である。
【図４】ダイヤモンド・ライク炭素レベル間およびレベ
ル内誘電体層を含む本発明のＵＬＳＩ相互接続システム
の断面図である。
ル内誘電体層を含む本発明のＵＬＳＩ相互接続システム
の断面図である。
【図５】ＣＦ4 またはＯ2 ＲＩＥ停止層としてプラズマ
堆積ダイヤモンド・ライク炭素膜を含むＵＬＳＩ配線シ
ステムの断面図である。
堆積ダイヤモンド・ライク炭素膜を含むＵＬＳＩ配線シ
ステムの断面図である。
１０ 半導体デバイス １２，３２，５２，７２ 基板 １４ 上面 １６ 第１の露出領域 １８ 第２の露出領域 ２０，４６ ダイヤモンド・ライク炭素物質層 ２２ 第２の金属層 ２４ 金属フィード・スルー ３０ ＦＥＴデバイス ３４，３５ ドレインおよびソース領域 ３６ ポリ・シリコンゲート ３８ 酸化物領域 ４０ トレンチ充填材 ４１ パッシベーション層 ４２，４３ 相互接続部 ４４ 金属ライナ ４５ レベル間バイア ４７ キャップ層 ５０ ＵＬＳＩ相互接続構造 ５４，７８ 相互接続部またはスタッド ５６，８０ ライナ ５８ 誘電体層 ６０ ＲＩＥ停止層および障壁層 ７０ ＵＬＳＩ配線システム ７４ ダイヤモンド層炭素膜 ７６ ＳｉＯ2 または高分子層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ダニエル・チャールズ・エデルステイン アメリカ合衆国 ニューヨーク州 ニュー ロシェル グラマーシー プレイス 15 (72)発明者 アルフレッド・グリル アメリカ合衆国 ニューヨーク州 ホワイ ト プレインズ オーバールック ロード 85 (72)発明者 ジュリジュ・ロスティスラブ・パラシュザ ック アメリカ合衆国 ニューヨーク州 プレザ ントヴィル メイプル ヒル 45 (72)発明者 ヴィシュヌバイ・ヴィッタルバイ・パテル アメリカ合衆国 ニューヨーク州 ヨーク タウン ウイロウェイ ストリート 2289
Claims (12)
- 【請求項１】集積回路半導体デバイス上の１つ以上のレ
ベルの導体を分離する絶縁体を有する半導体デバイスで
あって、 露出した金属の第１の層を上面に有する基板と、 前記基板の前記上面上に形成されたダイヤモンド・ライ
ク炭素物質の絶縁体層と、 前記絶縁体層上に複数の導体を形成するようにパターニ
ングされた金属の第２の層と、を備える半導体デバイ
ス。 - 【請求項２】前記露出した第１の層の金属が、Ａｌ，Ｃ
ｕ，Ｗ，Ｔａ，Ｔｉおよびこれらの合金より成るグルー
プから選択される少なくとも１つの金属である請求項１
記載の半導体デバイス。 - 【請求項３】前記ダイヤモンド・ライク炭素物質が、水
素添加アモルファス炭素，アモルファス炭素，アモルフ
ァス・ダイヤモンド，フッ素化水素添加アモルファス炭
素，フッ素化アモルファス炭素，フッ素化アモルファス
・ダイヤモンドより成るグループから選択される請求項
１記載の半導体デバイス。 - 【請求項４】集積半導体デバイスに用いられる相互接続
構造であって、 露出した金属の第１の領域と、ＳｉＯ2 およびダイヤモ
ンド・ライク炭素物質より成るグループから選択される
露出した絶縁体の第２の領域とを上面に有する基板と、 前記基板の前記上面上に形成されたダイヤモンド・ライ
ク炭素物質の第１の層と、 前記第１の層上に複数の導体を形成するようにパターニ
ングされた金属の第２の層と、 選択された前記第１の領域と前記複数の導体の内の１つ
以上の導体とを電気的に接続する金属フィード・スルー
と、を備える相互接続構造。 - 【請求項５】前記露出した第１の領域の金属が、Ａｌ，
Ｃｕ，Ｗ，Ｔａ，Ｔｉおよびこれらの合金より成るグル
ープから選択される少なくとも１つの金属である請求項
４記載の相互接続構造。 - 【請求項６】前記ダイヤモンド・ライク炭素物質が、水
素添加アモルファス炭素，アモルファス炭素，アモルフ
ァス・ダイヤモンド，フッ素化水素添加アモルファス炭
素，フッ素化アモルファス炭素，フッ素化アモルファス
・ダイヤモンドより成るグループから選択される請求項
４記載の相互接続構造。 - 【請求項７】集積回路チップに用いられる相互接続構造
であって、 第１の導電領域を上面に有する基板と、 水素添加アモルファス炭素，アモルファス炭素，アモル
ファス・ダイヤモンド，フッ素化ダイヤモンド・ライク
炭素より成るグループから選択され、ｖ原子パーセント
のＳｉまたはＧｅでドープされるダイヤモンド・ライク
炭素物質の第１の層と、 水素添加アモルファス炭素，アモルファス炭素，アモル
ファス・ダイヤモンド，フッ素化ダイヤモンド・ライク
炭素より成るグループから選択され、ｗ原子パーセント
のＳｉまたはＧｅでドープされるダイヤモンド・ライク
炭素物質の第２の層とを備え、 前記ｖおよびｗは、同一かまたは異なっており、２５以
下の範囲内にあり、 前記第２の層は、前記第２の層上に形成された第１の金
属の第１の相互接続パターンを有し、 前記第１および第２の層は、前記第１の導電領域および
前記第１の相互接続パターンの内の選択されたものを相
互接続する第２の金属のスタッドを有する、相互接続構
造。 - 【請求項８】前記ｖが５〜１５であり、前記ｗが２〜１
５である請求項７記載の相互接続構造。 - 【請求項９】上面に導電領域を有する基板上に相互接続
構造を作製する方法であって、 水素添加アモルファス炭素，アモルファス炭素，アモル
ファス・ダイヤモンド，フッ素化ダイヤモンド・ライク
炭素より成るグループから選択され、ｖ原子パーセント
のＳｉまたはＧｅでドープされるダイヤモンド・ライク
炭素物質の第１の層を前記基板の上面に形成する工程
と、 水素添加アモルファス炭素，アモルファス炭素，アモル
ファス・ダイヤモンド，フッ素化ダイヤモンド・ライク
炭素より成るグループから選択され、ｗ原子パーセント
のＳｉまたはＧｅでドープされるダイヤモンド・ライク
炭素物質の第２の層を前記第１の層の上に形成する工程
と、 水素添加アモルファス炭素，アモルファス炭素，アモル
ファス・ダイヤモンド，フッ素化ダイヤモンド・ライク
炭素より成るグループから選択され、ｘ原子パーセント
のＳｉまたはＧｅでドープされるダイヤモンド・ライク
炭素物質の第３の層を前記第２の層の上に形成する工程
と、 水素添加アモルファス炭素，アモルファス炭素，アモル
ファス・ダイヤモンド，フッ素化ダイヤモンド・ライク
炭素より成るグループから選択され、ｙ原子パーセント
のＳｉまたはＧｅでドープされるダイヤモンド・ライク
炭素物質の第４の層を前記第３の層の上に形成する工程
と、 水素添加アモルファス炭素，アモルファス炭素，アモル
ファス・ダイヤモンド，フッ素化ダイヤモンド・ライク
炭素より成るグループから選択され、ｚ原子パーセント
のＳｉまたはＧｅでドープされるダイヤモンド・ライク
炭素物質の第５の層を前記第４の層の上に形成する工程
と、 前記導電領域の内の選択されたものの上に開口部を有す
る第１のマスクを前記第５の層の上に形成する工程と、 前記第１のマスクを介して前記第５〜第１の層をエッチ
ングする工程と、 前記第１のマスクを除去する工程と、 前記導電領域の内の選択されたものを相互接続するため
の相互接続パターンを有する第２のマスクを前記第５の
層の上に形成する工程と、 前記第２のマスクを介して前記第５および第４の層をエ
ッチングする工程と、 前記第１〜第５の層と第４および第５の層の前記開口部
を金属で充填する工程とを含み、 前記ｖ，ｗ，ｘ，ｙ，ｚは、同一かまたは異なってお
り、２５以下の範囲にある、相互接続構造の作製方法。 - 【請求項１０】ダイヤモンド・ライク炭素を選択的にエ
ッチングする方法であって、 上面を有する基板を選択する工程と、 前記基板の前記上面にｖが約０．１〜約２５であるｖ原
子％のＳｉまたはＧｅでドープされたダイヤモンド・ラ
イク炭素の第１の層を形成する工程と、 前記第１の層の上にダイヤモンド・ライク炭素の第２の
層を形成する工程と、 前記第２の層の上にパターン層を形成する工程と、 Ｏ2 を含むガスを導入する工程と、 前記パターン層を介して露出した前記第２の層を反応性
イオン・エッチングする工程と、 前記第１の層をエッチングする前に前記反応性イオン・
エッチング工程を終了する工程と、を含むエッチング方
法。 - 【請求項１１】前記ｖが約５〜約１５である請求項１０
記載のエッチング方法。 - 【請求項１２】ＳｉＯ2 にパターンを形成する方法であ
って、 上面を有する基板を選択する工程と、 前記基板の前記上面にダイヤモンド・ライク炭素物質の
層を形成する工程と、 前記ダイヤモンド・ライク炭素物質の層の上にＳｉＯ2
層を形成する工程と、 前記ＳｉＯ2 層の上にパターン層を形成する工程と、 フッ素を含むガスを導入する工程と、 前記パターン層を介して露出した前記ＳｉＯ2 層を反応
性イオン・エッチングする工程と、 前記ダイヤモンド・ライク炭素物質の層をエッチングす
る前に前記反応性イオン・エッチング工程を終了する工
程と、を含むパターン形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US273689 | 1994-07-12 | ||
| US08/273,689 US5559367A (en) | 1994-07-12 | 1994-07-12 | Diamond-like carbon for use in VLSI and ULSI interconnect systems |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0864591A true JPH0864591A (ja) | 1996-03-08 |
| JP3184746B2 JP3184746B2 (ja) | 2001-07-09 |
Family
ID=23045003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17377195A Expired - Fee Related JP3184746B2 (ja) | 1994-07-12 | 1995-07-10 | 半導体デバイスおよび相互接続構造の作製方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (3) | US5559367A (ja) |
| EP (1) | EP0696819A1 (ja) |
| JP (1) | JP3184746B2 (ja) |
| KR (1) | KR960005853A (ja) |
| TW (1) | TW275136B (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08236517A (ja) * | 1995-02-23 | 1996-09-13 | Nec Corp | フッ素化非晶質炭素膜材料およびその製造方法および半導体装置 |
| WO1998021748A1 (fr) * | 1996-11-14 | 1998-05-22 | Tokyo Electron Limited | Dispositif a semi-conducteur et son procede de fabrication |
| WO1999023695A1 (fr) * | 1997-10-30 | 1999-05-14 | Tokyo Electron Limited | Procede de traitement au plasma |
| WO1999027574A1 (fr) * | 1997-11-20 | 1999-06-03 | Tokyo Electron Limited | Procede de traitement au plasma |
| WO1999027575A1 (fr) * | 1997-11-20 | 1999-06-03 | Tokyo Electron Limited | Procede de formation d'un film par plasma |
| WO1999034430A1 (fr) * | 1997-12-27 | 1999-07-08 | Tokyo Electron Limited | Film fluorocarbone et procede de fabrication |
| US6271594B1 (en) | 1997-05-29 | 2001-08-07 | Nec Corporation | Semiconductor device and method of manufacturing the same |
| US6337518B1 (en) | 1996-02-29 | 2002-01-08 | International Business Machines Corporation | Low dielectric constant amorphous fluorinated carbon and method of preparation |
| US6423566B1 (en) | 1998-07-24 | 2002-07-23 | International Business Machines Corporation | Moisture and ion barrier for protection of devices and interconnect structures |
| US6482741B1 (en) * | 1997-06-25 | 2002-11-19 | Nec Corporation | Copper wiring structure comprising a copper material buried in a hollow of an insulating film and a carbon layer between the hollow and the copper material in semiconductor device and method fabricating the same |
| JP2008182174A (ja) * | 2006-12-28 | 2008-08-07 | Tokyo Electron Ltd | 半導体装置およびその製造方法 |
Families Citing this family (133)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2157257C (en) * | 1994-09-12 | 1999-08-10 | Kazuhiko Endo | Semiconductor device with amorphous carbon layer and method of fabricating the same |
| US5798302A (en) * | 1996-02-28 | 1998-08-25 | Micron Technology, Inc. | Low friction polish-stop stratum for endpointing chemical-mechanical planarization processing of semiconductor wafers |
| JP2956571B2 (ja) * | 1996-03-07 | 1999-10-04 | 日本電気株式会社 | 半導体装置 |
| US6017814A (en) * | 1996-03-13 | 2000-01-25 | International Business Machines Corporation | Structure and fabrication method for stackable, air-gap-containing low epsilon dielectric layers |
| JPH09289250A (ja) * | 1996-04-24 | 1997-11-04 | Nec Corp | 半導体装置の製造方法 |
| US5840427A (en) * | 1996-05-21 | 1998-11-24 | Teledyne Industries Incorporated | Method for making corrosion resistant electrical components |
| US5858477A (en) | 1996-12-10 | 1999-01-12 | Akashic Memories Corporation | Method for producing recording media having protective overcoats of highly tetrahedral amorphous carbon |
| US5731624A (en) * | 1996-06-28 | 1998-03-24 | International Business Machines Corporation | Integrated pad and fuse structure for planar copper metallurgy |
| US5993680A (en) * | 1996-08-15 | 1999-11-30 | Citizen Watch Co., Ltd. | Method of removing hard carbon film formed on inner circumferential surface of guide bush |
| US5744865A (en) * | 1996-10-22 | 1998-04-28 | Texas Instruments Incorporated | Highly thermally conductive interconnect structure for intergrated circuits |
| KR100272260B1 (ko) * | 1996-11-27 | 2000-11-15 | 김영환 | 유사다이아몬드를 이용한 박막트랜지스터 및 그의 제조방법 |
| JP3228183B2 (ja) * | 1996-12-02 | 2001-11-12 | 日本電気株式会社 | 絶縁膜ならびにその絶縁膜を有する半導体装置とその製造方法 |
| GB2331846B (en) * | 1996-12-02 | 1999-11-10 | Nec Corp | A semiconductor device and method for its manufacture |
| JP2910713B2 (ja) * | 1996-12-25 | 1999-06-23 | 日本電気株式会社 | 半導体装置の製造方法 |
| EP0856825B1 (en) * | 1997-01-31 | 2004-11-17 | STMicroelectronics S.r.l. | Process for manufacturing integrated semiconductor devices comprising a chemoresistive gas microsensor |
| US6428894B1 (en) * | 1997-06-04 | 2002-08-06 | International Business Machines Corporation | Tunable and removable plasma deposited antireflective coatings |
| US5904565A (en) * | 1997-07-17 | 1999-05-18 | Sharp Microelectronics Technology, Inc. | Low resistance contact between integrated circuit metal levels and method for same |
| US6030904A (en) * | 1997-08-21 | 2000-02-29 | International Business Machines Corporation | Stabilization of low-k carbon-based dielectrics |
| US6071597A (en) * | 1997-08-28 | 2000-06-06 | 3M Innovative Properties Company | Flexible circuits and carriers and process for manufacture |
| US5981000A (en) * | 1997-10-14 | 1999-11-09 | International Business Machines Corporation | Method for fabricating a thermally stable diamond-like carbon film |
| KR100417725B1 (ko) * | 1997-12-16 | 2004-02-11 | 인피니언 테크놀로지스 아게 | 집적된 전기 회로 및 그 제조 방법 |
| US6291334B1 (en) * | 1997-12-19 | 2001-09-18 | Applied Materials, Inc. | Etch stop layer for dual damascene process |
| US6593247B1 (en) | 1998-02-11 | 2003-07-15 | Applied Materials, Inc. | Method of depositing low k films using an oxidizing plasma |
| US6287990B1 (en) | 1998-02-11 | 2001-09-11 | Applied Materials, Inc. | CVD plasma assisted low dielectric constant films |
| US6054379A (en) * | 1998-02-11 | 2000-04-25 | Applied Materials, Inc. | Method of depositing a low k dielectric with organo silane |
| US6303523B2 (en) | 1998-02-11 | 2001-10-16 | Applied Materials, Inc. | Plasma processes for depositing low dielectric constant films |
| US6627532B1 (en) * | 1998-02-11 | 2003-09-30 | Applied Materials, Inc. | Method of decreasing the K value in SiOC layer deposited by chemical vapor deposition |
| US6660656B2 (en) | 1998-02-11 | 2003-12-09 | Applied Materials Inc. | Plasma processes for depositing low dielectric constant films |
| US6312766B1 (en) | 1998-03-12 | 2001-11-06 | Agere Systems Guardian Corp. | Article comprising fluorinated diamond-like carbon and method for fabricating article |
| US6147407A (en) * | 1998-03-27 | 2000-11-14 | Lucent Technologies Inc. | Article comprising fluorinated amorphous carbon and process for fabricating article |
| US6097092A (en) * | 1998-04-22 | 2000-08-01 | International Business Machines Corporation | Freestanding multilayer IC wiring structure |
| US7211496B1 (en) | 1998-04-22 | 2007-05-01 | International Business Machines Corporation | Freestanding multiplayer IC wiring structure |
| US6448655B1 (en) | 1998-04-28 | 2002-09-10 | International Business Machines Corporation | Stabilization of fluorine-containing low-k dielectrics in a metal/insulator wiring structure by ultraviolet irradiation |
| JP4355039B2 (ja) * | 1998-05-07 | 2009-10-28 | 東京エレクトロン株式会社 | 半導体装置及び半導体装置の製造方法 |
| US6147009A (en) * | 1998-06-29 | 2000-11-14 | International Business Machines Corporation | Hydrogenated oxidized silicon carbon material |
| US6265779B1 (en) | 1998-08-11 | 2001-07-24 | International Business Machines Corporation | Method and material for integration of fuorine-containing low-k dielectrics |
| EP1122309A4 (en) * | 1998-10-15 | 2004-03-17 | Toyo Kohan Co Ltd | MEDIA USED TO IMMOBILIZE DNA OR THE LIKE |
| US6573538B2 (en) | 1998-11-12 | 2003-06-03 | International Business Machines Corporation | Semiconductor device with internal heat dissipation |
| US6331481B1 (en) | 1999-01-04 | 2001-12-18 | International Business Machines Corporation | Damascene etchback for low ε dielectric |
| US6524974B1 (en) | 1999-03-22 | 2003-02-25 | Lsi Logic Corporation | Formation of improved low dielectric constant carbon-containing silicon oxide dielectric material by reaction of carbon-containing silane with oxidizing agent in the presence of one or more reaction retardants |
| US6303047B1 (en) | 1999-03-22 | 2001-10-16 | Lsi Logic Corporation | Low dielectric constant multiple carbon-containing silicon oxide dielectric material for use in integrated circuit structures, and method of making same |
| US6475573B1 (en) | 1999-05-03 | 2002-11-05 | Guardian Industries Corp. | Method of depositing DLC inclusive coating on substrate |
| US6277480B1 (en) | 1999-05-03 | 2001-08-21 | Guardian Industries Corporation | Coated article including a DLC inclusive layer(s) and a layer(s) deposited using siloxane gas, and corresponding method |
| US6461731B1 (en) | 1999-05-03 | 2002-10-08 | Guardian Industries Corp. | Solar management coating system including protective DLC |
| US6368664B1 (en) | 1999-05-03 | 2002-04-09 | Guardian Industries Corp. | Method of ion beam milling substrate prior to depositing diamond like carbon layer thereon |
| US6312808B1 (en) | 1999-05-03 | 2001-11-06 | Guardian Industries Corporation | Hydrophobic coating with DLC & FAS on substrate |
| US6335086B1 (en) | 1999-05-03 | 2002-01-01 | Guardian Industries Corporation | Hydrophobic coating including DLC on substrate |
| US6491987B2 (en) | 1999-05-03 | 2002-12-10 | Guardian Indusries Corp. | Process for depositing DLC inclusive coating with surface roughness on substrate |
| US6338901B1 (en) | 1999-05-03 | 2002-01-15 | Guardian Industries Corporation | Hydrophobic coating including DLC on substrate |
| US6447891B1 (en) | 1999-05-03 | 2002-09-10 | Guardian Industries Corp. | Low-E coating system including protective DLC |
| US6284377B1 (en) | 1999-05-03 | 2001-09-04 | Guardian Industries Corporation | Hydrophobic coating including DLC on substrate |
| US6280834B1 (en) | 1999-05-03 | 2001-08-28 | Guardian Industries Corporation | Hydrophobic coating including DLC and/or FAS on substrate |
| US6261693B1 (en) | 1999-05-03 | 2001-07-17 | Guardian Industries Corporation | Highly tetrahedral amorphous carbon coating on glass |
| US6312793B1 (en) * | 1999-05-26 | 2001-11-06 | International Business Machines Corporation | Multiphase low dielectric constant material |
| US6465159B1 (en) | 1999-06-28 | 2002-10-15 | Lam Research Corporation | Method and apparatus for side wall passivation for organic etch |
| US6573565B2 (en) * | 1999-07-28 | 2003-06-03 | International Business Machines Corporation | Method and structure for providing improved thermal conduction for silicon semiconductor devices |
| US6391795B1 (en) | 1999-10-22 | 2002-05-21 | Lsi Logic Corporation | Low k dielectric composite layer for intergrated circuit structure which provides void-free low k dielectric material between metal lines while mitigating via poisoning |
| US6756674B1 (en) * | 1999-10-22 | 2004-06-29 | Lsi Logic Corporation | Low dielectric constant silicon oxide-based dielectric layer for integrated circuit structures having improved compatibility with via filler materials, and method of making same |
| US6423628B1 (en) | 1999-10-22 | 2002-07-23 | Lsi Logic Corporation | Method of forming integrated circuit structure having low dielectric constant material and having silicon oxynitride caps over closely spaced apart metal lines |
| US6316354B1 (en) | 1999-10-26 | 2001-11-13 | Lsi Logic Corporation | Process for removing resist mask of integrated circuit structure which mitigates damage to underlying low dielectric constant silicon oxide dielectric layer |
| KR20010061564A (ko) * | 1999-12-28 | 2001-07-07 | 박종섭 | 기상 초저유전체를 위한 메탈 라인 사이의 실링 산화물 |
| KR100356476B1 (ko) * | 1999-12-29 | 2002-10-18 | 주식회사 하이닉스반도체 | 반도체 소자의 다마신 공정에서 금속층간 절연막 형성 방법 |
| US6573030B1 (en) * | 2000-02-17 | 2003-06-03 | Applied Materials, Inc. | Method for depositing an amorphous carbon layer |
| US6316734B1 (en) | 2000-03-07 | 2001-11-13 | 3M Innovative Properties Company | Flexible circuits with static discharge protection and process for manufacture |
| US6346490B1 (en) | 2000-04-05 | 2002-02-12 | Lsi Logic Corporation | Process for treating damaged surfaces of low k carbon doped silicon oxide dielectric material after plasma etching and plasma cleaning steps |
| EP1284015A4 (en) * | 2000-04-28 | 2005-07-20 | Tokyo Electron Ltd | SEMICONDUCTOR COMPONENT WITH A LOW DIELECTRICITY FILM AND METHOD OF MANUFACTURING THEREOF |
| US6506678B1 (en) | 2000-05-19 | 2003-01-14 | Lsi Logic Corporation | Integrated circuit structures having low k porous aluminum oxide dielectric material separating aluminum lines, and method of making same |
| US6365528B1 (en) | 2000-06-07 | 2002-04-02 | Lsi Logic Corporation | Low temperature process for forming a low dielectric constant fluorine and carbon-containing silicon oxide dielectric-material characterized by improved resistance to oxidation and good gap-filling capabilities |
| US6348395B1 (en) * | 2000-06-07 | 2002-02-19 | International Business Machines Corporation | Diamond as a polish-stop layer for chemical-mechanical planarization in a damascene process flow |
| US6346488B1 (en) | 2000-06-27 | 2002-02-12 | Lsi Logic Corporation | Process to provide enhanced resistance to cracking and to further reduce the dielectric constant of a low dielectric constant dielectric film of an integrated circuit structure by implantation with hydrogen ions |
| US6492731B1 (en) | 2000-06-27 | 2002-12-10 | Lsi Logic Corporation | Composite low dielectric constant film for integrated circuit structure |
| US6350700B1 (en) | 2000-06-28 | 2002-02-26 | Lsi Logic Corporation | Process for forming trenches and vias in layers of low dielectric constant carbon-doped silicon oxide dielectric material of an integrated circuit structure |
| US6368979B1 (en) | 2000-06-28 | 2002-04-09 | Lsi Logic Corporation | Process for forming trenches and vias in layers of low dielectric constant carbon-doped silicon oxide dielectric material of an integrated circuit structure |
| WO2002011204A1 (en) * | 2000-08-02 | 2002-02-07 | International Business Machines Corporation | Multiphase low dielectric constant material and method of deposition |
| DE10042932C2 (de) | 2000-08-31 | 2002-08-29 | Infineon Technologies Ag | Verfahren zur Herstellung eines Metallkontaktes in einem Dielektrikum |
| US6489242B1 (en) | 2000-09-13 | 2002-12-03 | Lsi Logic Corporation | Process for planarization of integrated circuit structure which inhibits cracking of low dielectric constant dielectric material adjacent underlying raised structures |
| US6391768B1 (en) | 2000-10-30 | 2002-05-21 | Lsi Logic Corporation | Process for CMP removal of excess trench or via filler metal which inhibits formation of concave regions on oxide surface of integrated circuit structure |
| US6368924B1 (en) * | 2000-10-31 | 2002-04-09 | Motorola, Inc. | Amorphous carbon layer for improved adhesion of photoresist and method of fabrication |
| US6423630B1 (en) | 2000-10-31 | 2002-07-23 | Lsi Logic Corporation | Process for forming low K dielectric material between metal lines |
| US6537923B1 (en) | 2000-10-31 | 2003-03-25 | Lsi Logic Corporation | Process for forming integrated circuit structure with low dielectric constant material between closely spaced apart metal lines |
| US6420277B1 (en) | 2000-11-01 | 2002-07-16 | Lsi Logic Corporation | Process for inhibiting crack formation in low dielectric constant dielectric films of integrated circuit structure |
| US6406975B1 (en) * | 2000-11-27 | 2002-06-18 | Chartered Semiconductor Manufacturing Inc. | Method for fabricating an air gap shallow trench isolation (STI) structure |
| US6858195B2 (en) | 2001-02-23 | 2005-02-22 | Lsi Logic Corporation | Process for forming a low dielectric constant fluorine and carbon-containing silicon oxide dielectric material |
| US6572925B2 (en) | 2001-02-23 | 2003-06-03 | Lsi Logic Corporation | Process for forming a low dielectric constant fluorine and carbon containing silicon oxide dielectric material |
| US6649219B2 (en) | 2001-02-23 | 2003-11-18 | Lsi Logic Corporation | Process for forming a low dielectric constant fluorine and carbon-containing silicon oxide dielectric material characterized by improved resistance to oxidation |
| US6569580B2 (en) | 2001-03-13 | 2003-05-27 | Diverging Technologies, Inc. | Binary and phase-shift photomasks |
| US6664026B2 (en) * | 2001-03-22 | 2003-12-16 | International Business Machines Corporation | Method of manufacturing high aspect ratio photolithographic features |
| US6709721B2 (en) | 2001-03-28 | 2004-03-23 | Applied Materials Inc. | Purge heater design and process development for the improvement of low k film properties |
| US6815620B2 (en) * | 2001-03-29 | 2004-11-09 | 3M Innovative Properties Company | Flexible circuit with electrostatic damage limiting feature |
| US6459043B1 (en) | 2001-03-29 | 2002-10-01 | 3M Innovative Properties Company | Flexible circuit with electrostatic damage limiting feature and method of manufacture |
| US6503840B2 (en) | 2001-05-02 | 2003-01-07 | Lsi Logic Corporation | Process for forming metal-filled openings in low dielectric constant dielectric material while inhibiting via poisoning |
| US6736984B2 (en) | 2001-05-17 | 2004-05-18 | Honeywell International Inc. | Non-mechanical fabrication of carbon-containing work pieces |
| US6559048B1 (en) | 2001-05-30 | 2003-05-06 | Lsi Logic Corporation | Method of making a sloped sidewall via for integrated circuit structure to suppress via poisoning |
| US6583026B1 (en) | 2001-05-31 | 2003-06-24 | Lsi Logic Corporation | Process for forming a low k carbon-doped silicon oxide dielectric material on an integrated circuit structure |
| US6562700B1 (en) | 2001-05-31 | 2003-05-13 | Lsi Logic Corporation | Process for removal of resist mask over low k carbon-doped silicon oxide dielectric material of an integrated circuit structure, and removal of residues from via etch and resist mask removal |
| US6566171B1 (en) | 2001-06-12 | 2003-05-20 | Lsi Logic Corporation | Fuse construction for integrated circuit structure having low dielectric constant dielectric material |
| US6930056B1 (en) | 2001-06-19 | 2005-08-16 | Lsi Logic Corporation | Plasma treatment of low dielectric constant dielectric material to form structures useful in formation of metal interconnects and/or filled vias for integrated circuit structure |
| US6559033B1 (en) | 2001-06-27 | 2003-05-06 | Lsi Logic Corporation | Processing for forming integrated circuit structure with low dielectric constant material between closely spaced apart metal lines |
| US6673721B1 (en) | 2001-07-02 | 2004-01-06 | Lsi Logic Corporation | Process for removal of photoresist mask used for making vias in low k carbon-doped silicon oxide dielectric material, and for removal of etch residues from formation of vias and removal of photoresist mask |
| US6995954B1 (en) | 2001-07-13 | 2006-02-07 | Magnecomp Corporation | ESD protected suspension interconnect |
| US6723653B1 (en) | 2001-08-17 | 2004-04-20 | Lsi Logic Corporation | Process for reducing defects in copper-filled vias and/or trenches formed in porous low-k dielectric material |
| US6881664B2 (en) * | 2001-08-28 | 2005-04-19 | Lsi Logic Corporation | Process for planarizing upper surface of damascene wiring structure for integrated circuit structures |
| DE10144269A1 (de) * | 2001-09-08 | 2003-03-27 | Bosch Gmbh Robert | Sensorelement zur Erfassung einer physikalischen Messgröße zwischen tribologisch hoch beanspruchten Körpern |
| US6613665B1 (en) | 2001-10-26 | 2003-09-02 | Lsi Logic Corporation | Process for forming integrated circuit structure comprising layer of low k dielectric material having antireflective properties in an upper surface |
| US6528423B1 (en) | 2001-10-26 | 2003-03-04 | Lsi Logic Corporation | Process for forming composite of barrier layers of dielectric material to inhibit migration of copper from copper metal interconnect of integrated circuit structure into adjacent layer of low k dielectric material |
| US6541397B1 (en) * | 2002-03-29 | 2003-04-01 | Applied Materials, Inc. | Removable amorphous carbon CMP stop |
| US6740579B2 (en) * | 2002-06-18 | 2004-05-25 | Intel Corporation | Method of making a semiconductor device that includes a dual damascene interconnect |
| US6927178B2 (en) * | 2002-07-11 | 2005-08-09 | Applied Materials, Inc. | Nitrogen-free dielectric anti-reflective coating and hardmask |
| JP3779243B2 (ja) * | 2002-07-31 | 2006-05-24 | 富士通株式会社 | 半導体装置及びその製造方法 |
| US6989332B1 (en) * | 2002-08-13 | 2006-01-24 | Advanced Micro Devices, Inc. | Ion implantation to modulate amorphous carbon stress |
| US7501330B2 (en) * | 2002-12-05 | 2009-03-10 | Intel Corporation | Methods of forming a high conductivity diamond film and structures formed thereby |
| US6805431B2 (en) | 2002-12-30 | 2004-10-19 | Lexmark International, Inc. | Heater chip with doped diamond-like carbon layer and overlying cavitation layer |
| US7109087B2 (en) * | 2003-10-03 | 2006-09-19 | Applied Materials, Inc. | Absorber layer for DSA processing |
| KR101254107B1 (ko) * | 2003-10-03 | 2013-04-12 | 어플라이드 머티어리얼스, 인코포레이티드 | 다이나믹 표면 어닐링 프로세싱을 위한 흡수층 |
| US7489493B2 (en) * | 2003-12-01 | 2009-02-10 | Magnecomp Corporation | Method to form electrostatic discharge protection on flexible circuits using a diamond-like carbon material |
| US8193642B2 (en) * | 2005-06-20 | 2012-06-05 | Tohoku University | Interlayer insulating film, interconnection structure, and methods of manufacturing the same |
| US7572482B2 (en) | 2006-04-14 | 2009-08-11 | Bae Systems Information And Electronic Systems Integration Inc. | Photo-patterned carbon electronics |
| US20070269646A1 (en) * | 2006-05-18 | 2007-11-22 | Haverty Michael G | Bond termination of pores in a porous diamond dielectric material |
| DE102006032796B4 (de) * | 2006-07-14 | 2011-03-24 | Infineon Technologies Ag | Verfahren zum Herstellen eines Halbleiter-Bauelements |
| JP5200371B2 (ja) * | 2006-12-01 | 2013-06-05 | 東京エレクトロン株式会社 | 成膜方法、半導体装置及び記憶媒体 |
| US20080254233A1 (en) * | 2007-04-10 | 2008-10-16 | Kwangduk Douglas Lee | Plasma-induced charge damage control for plasma enhanced chemical vapor deposition processes |
| US7846767B1 (en) | 2007-09-06 | 2010-12-07 | Chien-Min Sung | Semiconductor-on-diamond devices and associated methods |
| US8008095B2 (en) * | 2007-10-03 | 2011-08-30 | International Business Machines Corporation | Methods for fabricating contacts to pillar structures in integrated circuits |
| US8013340B2 (en) * | 2008-09-30 | 2011-09-06 | Infineon Technologies Ag | Semiconductor device with semiconductor body and method for the production of a semiconductor device |
| US20100117725A1 (en) * | 2008-11-12 | 2010-05-13 | Infineon Technologies Austria Ag | Semiconductor diode |
| TWI380421B (en) * | 2009-03-13 | 2012-12-21 | Advanced Semiconductor Eng | Method for making silicon wafer having through via |
| US8841652B2 (en) | 2009-11-30 | 2014-09-23 | International Business Machines Corporation | Self aligned carbide source/drain FET |
| US20110127492A1 (en) | 2009-11-30 | 2011-06-02 | International Business Machines Corporation | Field Effect Transistor Having Nanostructure Channel |
| US8748297B2 (en) | 2012-04-20 | 2014-06-10 | Infineon Technologies Ag | Methods of forming semiconductor devices by singulating a substrate by removing a dummy fill material |
| US9406564B2 (en) | 2013-11-21 | 2016-08-02 | Infineon Technologies Ag | Singulation through a masking structure surrounding expitaxial regions |
| CN104498874B (zh) * | 2014-12-10 | 2017-12-05 | 上海大学 | 低气氛敏感性掺杂非晶碳基薄膜及其制备方法 |
| CN107887323B (zh) | 2016-09-30 | 2020-06-05 | 中芯国际集成电路制造(北京)有限公司 | 互连结构及其制造方法 |
| WO2021217056A1 (en) * | 2020-04-23 | 2021-10-28 | Akash Systems, Inc. | High-efficiency structures for improved wireless communications |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4617193A (en) * | 1983-06-16 | 1986-10-14 | Digital Equipment Corporation | Planar interconnect for integrated circuits |
| US4648938A (en) * | 1985-10-11 | 1987-03-10 | The United States Of America As Represented By The United States Department Of Energy | Composition/bandgap selective dry photochemical etching of semiconductor materials |
| US4944836A (en) * | 1985-10-28 | 1990-07-31 | International Business Machines Corporation | Chem-mech polishing method for producing coplanar metal/insulator films on a substrate |
| US4671852A (en) * | 1986-05-07 | 1987-06-09 | The Standard Oil Company | Method of forming suspended gate, chemically sensitive field-effect transistor |
| US5087959A (en) * | 1987-03-02 | 1992-02-11 | Microwave Technology, Inc. | Protective coating useful as a passivation layer for semiconductor devices |
| JP2569058B2 (ja) * | 1987-07-10 | 1997-01-08 | 株式会社日立製作所 | 半導体装置 |
| US4975144A (en) * | 1988-03-22 | 1990-12-04 | Semiconductor Energy Laboratory Co., Ltd. | Method of plasma etching amorphous carbon films |
| US4987007A (en) * | 1988-04-18 | 1991-01-22 | Board Of Regents, The University Of Texas System | Method and apparatus for producing a layer of material from a laser ion source |
| US5064809A (en) * | 1988-12-23 | 1991-11-12 | Troy Investments, Inc. | Method of making a Josephson junction with a diamond-like carbon insulating barrier |
| US5087434A (en) * | 1989-04-21 | 1992-02-11 | The Pennsylvania Research Corporation | Synthesis of diamond powders in the gas phase |
| US5266409A (en) * | 1989-04-28 | 1993-11-30 | Digital Equipment Corporation | Hydrogenated carbon compositions |
| JPH036814A (ja) * | 1989-06-02 | 1991-01-14 | Mitsubishi Electric Corp | 半導体装置のコンタクトホール形成方法 |
| US5082359A (en) * | 1989-11-28 | 1992-01-21 | Epion Corporation | Diamond films and method of growing diamond films on nondiamond substrates |
| JPH03181917A (ja) * | 1989-12-11 | 1991-08-07 | Ricoh Co Ltd | 液晶表示装置 |
| US5126206A (en) * | 1990-03-20 | 1992-06-30 | Diamonex, Incorporated | Diamond-on-a-substrate for electronic applications |
| US5082522A (en) * | 1990-08-14 | 1992-01-21 | Texas Instruments Incorporated | Method for forming patterned diamond thin films |
| US5186973A (en) * | 1990-09-13 | 1993-02-16 | Diamonex, Incorporated | HFCVD method for producing thick, adherent and coherent polycrystalline diamonds films |
| US5527596A (en) * | 1990-09-27 | 1996-06-18 | Diamonex, Incorporated | Abrasion wear resistant coated substrate product |
| JPH04240725A (ja) * | 1991-01-24 | 1992-08-28 | Sumitomo Electric Ind Ltd | エッチング方法 |
| DE69223534T2 (de) * | 1991-03-22 | 1998-07-09 | Shimadzu Corp | Trockenätzverfahren und Anwendung davon |
| JP3123127B2 (ja) * | 1991-07-22 | 2001-01-09 | 住友電気工業株式会社 | 電界効果型トランジスタ |
| US5221870A (en) * | 1991-09-30 | 1993-06-22 | Sumitomo Electric Industries, Ltd. | Surface acoustic wave device |
| US5246884A (en) * | 1991-10-30 | 1993-09-21 | International Business Machines Corporation | Cvd diamond or diamond-like carbon for chemical-mechanical polish etch stop |
| US5445712A (en) * | 1992-03-25 | 1995-08-29 | Sony Corporation | Dry etching method |
| JP3104433B2 (ja) * | 1992-10-16 | 2000-10-30 | 住友電気工業株式会社 | ダイヤモンドのエッチング方法 |
| US5474816A (en) * | 1993-04-16 | 1995-12-12 | The Regents Of The University Of California | Fabrication of amorphous diamond films |
| US5981000A (en) * | 1997-10-14 | 1999-11-09 | International Business Machines Corporation | Method for fabricating a thermally stable diamond-like carbon film |
-
1994
- 1994-07-12 US US08/273,689 patent/US5559367A/en not_active Expired - Lifetime
-
1995
- 1995-06-07 US US08/483,682 patent/US5674355A/en not_active Expired - Fee Related
- 1995-06-14 EP EP95109200A patent/EP0696819A1/en not_active Withdrawn
- 1995-07-10 JP JP17377195A patent/JP3184746B2/ja not_active Expired - Fee Related
- 1995-07-11 KR KR1019950020274A patent/KR960005853A/ko active Search and Examination
- 1995-08-10 TW TW084108335A patent/TW275136B/zh not_active IP Right Cessation
-
1996
- 1996-04-12 US US08/631,239 patent/US5679269A/en not_active Expired - Lifetime
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08236517A (ja) * | 1995-02-23 | 1996-09-13 | Nec Corp | フッ素化非晶質炭素膜材料およびその製造方法および半導体装置 |
| US6337518B1 (en) | 1996-02-29 | 2002-01-08 | International Business Machines Corporation | Low dielectric constant amorphous fluorinated carbon and method of preparation |
| WO1998021748A1 (fr) * | 1996-11-14 | 1998-05-22 | Tokyo Electron Limited | Dispositif a semi-conducteur et son procede de fabrication |
| KR100427508B1 (ko) * | 1996-11-14 | 2004-07-30 | 동경 엘렉트론 주식회사 | 반도체장치및그제조방법 |
| US6271594B1 (en) | 1997-05-29 | 2001-08-07 | Nec Corporation | Semiconductor device and method of manufacturing the same |
| US6274417B1 (en) | 1997-05-29 | 2001-08-14 | Nec Corporation | Method of forming a semiconductor device |
| US6482741B1 (en) * | 1997-06-25 | 2002-11-19 | Nec Corporation | Copper wiring structure comprising a copper material buried in a hollow of an insulating film and a carbon layer between the hollow and the copper material in semiconductor device and method fabricating the same |
| US6486559B1 (en) | 1997-06-25 | 2002-11-26 | Nec Corporation | Copper wiring structure comprising a copper material buried in a hollow of an insulating film and a carbon layer between the hollow and the copper material in semiconductor device and method of fabricating the same |
| WO1999023695A1 (fr) * | 1997-10-30 | 1999-05-14 | Tokyo Electron Limited | Procede de traitement au plasma |
| US6699531B1 (en) | 1997-10-30 | 2004-03-02 | Tokyo Electron Limited | Plasma treatment method |
| WO1999027575A1 (fr) * | 1997-11-20 | 1999-06-03 | Tokyo Electron Limited | Procede de formation d'un film par plasma |
| WO1999027574A1 (fr) * | 1997-11-20 | 1999-06-03 | Tokyo Electron Limited | Procede de traitement au plasma |
| US6770332B2 (en) | 1997-11-20 | 2004-08-03 | Tokyo Electron Limited | Method for forming film by plasma |
| US6773762B1 (en) | 1997-11-20 | 2004-08-10 | Tokyo Electron Limited | Plasma treatment method |
| KR100477402B1 (ko) * | 1997-11-20 | 2005-03-22 | 동경 엘렉트론 주식회사 | 플라즈마 박막 증착 방법 |
| US6531409B1 (en) | 1997-12-27 | 2003-03-11 | Tokyo Electron Limited | Fluorine containing carbon film and method for depositing same |
| WO1999034430A1 (fr) * | 1997-12-27 | 1999-07-08 | Tokyo Electron Limited | Film fluorocarbone et procede de fabrication |
| US6423566B1 (en) | 1998-07-24 | 2002-07-23 | International Business Machines Corporation | Moisture and ion barrier for protection of devices and interconnect structures |
| JP2008182174A (ja) * | 2006-12-28 | 2008-08-07 | Tokyo Electron Ltd | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5679269A (en) | 1997-10-21 |
| EP0696819A1 (en) | 1996-02-14 |
| KR960005853A (ko) | 1996-02-23 |
| US5674355A (en) | 1997-10-07 |
| JP3184746B2 (ja) | 2001-07-09 |
| US5559367A (en) | 1996-09-24 |
| TW275136B (ja) | 1996-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3184746B2 (ja) | 半導体デバイスおよび相互接続構造の作製方法 | |
| US6627539B1 (en) | Method of forming dual-damascene interconnect structures employing low-k dielectric materials | |
| US6150272A (en) | Method for making metal plug contacts and metal lines in an insulating layer by chemical/mechanical polishing that reduces polishing-induced damage | |
| US6051496A (en) | Use of stop layer for chemical mechanical polishing of CU damascene | |
| JP3201967B2 (ja) | 低誘電率非晶質フッ素化炭素層を含む絶縁体及び相互接続構造 | |
| US5854140A (en) | Method of making an aluminum contact | |
| US6730972B2 (en) | Amorphous carbon insulation and carbon nanotube wires | |
| US6040248A (en) | Chemistry for etching organic low-k materials | |
| TW441015B (en) | Dual-damascene interconnect structures and methods for fabricating same | |
| US5741741A (en) | Method for making planar metal interconnections and metal plugs on semiconductor substrates | |
| US6235633B1 (en) | Method for making tungsten metal plugs in a polymer low-K intermetal dielectric layer using an improved two-step chemical/mechanical polishing process | |
| US6187663B1 (en) | Method of optimizing device performance via use of copper damascene structures, and HSQ/FSG, hybrid low dielectric constant materials | |
| EP1333483A1 (en) | Method of etching dual damascene structure | |
| US8119519B2 (en) | Semiconductor device manufacturing method | |
| KR20010109281A (ko) | 마이크로일렉트로닉 구조 | |
| US6841466B1 (en) | Method of selectively making copper using plating technology | |
| US20070034517A1 (en) | Interconnect structure for semiconductor devices | |
| US6908863B2 (en) | Sacrificial dielectric planarization layer | |
| US20040171256A1 (en) | Mask layer and interconnect structure for dual damascene semiconductor manufacturing | |
| JP2003077920A (ja) | 金属配線の形成方法 | |
| US10177091B2 (en) | Interconnect structure and method of forming | |
| CN100378953C (zh) | 在层间介质互连中形成低电阻和可靠过孔的方法 | |
| US6383943B1 (en) | Process for improving copper fill integrity | |
| WO1991010261A1 (en) | Semiconductor interconnect structure utilizing a polyimide insulator | |
| US6184120B1 (en) | Method of forming a buried plug and an interconnection |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |