KR20200058688A - 기판 처리 장치의 내부재 처리 방법 - Google Patents

기판 처리 장치의 내부재 처리 방법 Download PDF

Info

Publication number
KR20200058688A
KR20200058688A KR1020180143093A KR20180143093A KR20200058688A KR 20200058688 A KR20200058688 A KR 20200058688A KR 1020180143093 A KR1020180143093 A KR 1020180143093A KR 20180143093 A KR20180143093 A KR 20180143093A KR 20200058688 A KR20200058688 A KR 20200058688A
Authority
KR
South Korea
Prior art keywords
substrate
coating layer
processing
chamber
processing apparatus
Prior art date
Application number
KR1020180143093A
Other languages
English (en)
Other versions
KR102490356B1 (ko
Inventor
신창학
Original Assignee
주식회사 원익아이피에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 원익아이피에스 filed Critical 주식회사 원익아이피에스
Priority to KR1020180143093A priority Critical patent/KR102490356B1/ko
Publication of KR20200058688A publication Critical patent/KR20200058688A/ko
Application granted granted Critical
Publication of KR102490356B1 publication Critical patent/KR102490356B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins

Abstract

본 기술의 일 실시예에 의한 기판 처리 장치의 내부재 처리 방법은 내부에 처리 공간이 형성된 챔버와, 챔버 내부에 구비되어 기판을 지지하기 위한 복수의 리프트 핀과, 챔버 내부에 구비되어 상면에 기판이 안착되는 기판 지지부와, 리프트 핀이 삽입되는 복수의 홀을 구비하는 기판 안착부와, 기판 안착부 상부에 구비되어 기판으로 가스를 공급하기 위한 가스 분사 장치를 포함하는 기판 처리 장치의 내부재 처리 방법으로서, 기판을 기판 지지부에 로딩/언로딩 하는 경우, 리프트 핀 들로 인하여 기판 하면이 손상되는 것을 방지하기 위해 이종의 물질을 순차적으로 처리하여 이종의 코팅층을 형성하는 내부재 처리 단계;를 포함하고, 내부재 처리 단계는, 기판과 접촉하는 리프트 핀의 접촉부 상에 리프트 핀과 후속 처리될 물질과의 접착력을 개선하기 위한 제 1 코팅층 형성 단계와, 제1 코팅층 상에 제1 코팅층과 다른 물질을 포함하는 제 2 코팅층을 형성하는 제2 코팅층 형성 단계를 포함하되, 제 1 코팅층과 제 2 코팅층을 포함하는 코팅층의 경도는 기판의 경도 범위일 수 있다.

Description

기판 처리 장치의 내부재 처리 방법{Method for Treatment for Element Established in Apparatus for Processing of Substrate}
본 기술은 반도체 장치 제조 장비에 관한 것으로, 보다 구체적으로는 기판 처리 장치의 내부재 처리 방법에 관한 것이다.
반도체 장치는 기판 상에 사진 공정, 식각 공정, 확산 공정, 이온주입 공정 및 박막 증착 공정 등의 과정을 통해 형성될 수 있다. 이를 위해 처리 대상 기판은 로드락 챔버에 보관되어 있다가 이송 모듈을 통해 공정 챔버로 전달되어 공정이 이루어진다.
이러한 일련의 과정을 진행하는 동안 기판의 후면(backside)에 대한 물리적 접촉에 의해 기판의 후면이 손상되어 결함이 발생할 수 있다.
도 1은 기판 후면의 손상으로 인한 결함 발생의 예를 설명하기 위한 도면이다.
포토리소그래피 공정을 진행하기 위해 기판(10)을 스테이지(20) 상에 지지할 수 있다.
이 때, 기판(10) 후면의 손상부(D)에 의해 기판(10)이 스테이지(20) 상에 평평하게 지지되지 못할 수 있다.
이러한 상태에서 광을 조사하면 기판(10) 표면의 굴곡지거나 평평하지 않은 부분(A)에 광이 고르게 조사되지 않고, 이는 공정 에러로 이어져 해당 기판(10)을 폐기해야 하는 결과를 초래할 수 있다.
본 기술의 실시예는 기판 후면에 대한 영향을 방지할 수 있는 기판 처리 장치의 내부재 처리 방법을 제공할 수 있다.
본 기술의 일 실시예에 의한 기판 처리 장치의 내부재 처리 방법은 내부에 처리 공간이 형성된 챔버와, 상기 챔버 내부에 구비되어 기판을 지지하기 위한 복수의 리프트 핀과, 상기 챔버 내부에 구비되어 상면에 기판이 안착되는 기판 지지부와, 상기 리프트 핀이 삽입되는 복수의 홀을 구비하는 기판 안착부와, 상기 기판 안착부 상부에 구비되어 상기 기판으로 가스를 공급하기 위한 가스 분사 장치를 포함하는 기판 처리 장치의 내부재 처리 방법으로서, 상기 기판을 상기 기판 지지부에 로딩/언로딩 하는 경우, 상기 리프트 핀 들로 인하여 상기 기판 하면이 손상되는 것을 방지하기 위해 이종의 물질을 순차적으로 처리하여 이종의 코팅층을 형성하는 내부재 처리 단계;를 포함하고, 상기 내부재 처리 단계는, 상기 기판과 접촉하는 상기 리프트 핀의 접촉부 상에 상기 리프트 핀과 후속 처리될 물질과의 접착력을 개선하기 위한 제 1 코팅층 형성 단계와, 상기 제1 코팅층 상에 상기 제1 코팅층과 다른 물질을 포함하는 제 2 코팅층을 형성하는 제2 코팅층 형성 단계를 포함하되, 상기 제 1 코팅층과 상기 제 2 코팅층을 포함하는 상기 코팅층의 경도는 상기 기판의 경도 범위일 수 있다.
본 기술에 의하면 공정 챔버 내에서 기판 후면이 손상되는 것을 방지할 수 있다. 따라서, 기판 전면에 대한 공정 에러를 감소시켜 제조 수율이 증대될 수 있다.
도 1은 기판 후면의 손상으로 인한 결함 발생의 예를 설명하기 위한 도면이다.
도 2a 및 도 2b는 기판 처리 장치의 내부재 처리 방법을 설명하기 위한 챔버의 구성도이다.
도 3은 일 실시예에 의한 기판 처리 장치의 내부재 처리 방법을 설명하기 위한 흐름도이다.
도 4는 일 실시예에 의한 코팅층 형성 방법을 설명하기 위한 도면이다.
도 5 내지 도 7은 실시예들에 의한 코팅층 형성 방법을 설명하기 위한 도면이다.
이하, 첨부된 도면을 참조하여 본 기술의 실시예를 보다 구체적으로 설명한다.
도 2a 및 도 2b는 기판 처리 장치의 내부재 처리 방법을 설명하기 위한 챔버의 구성도이고, 3은 일 실시예에 의한 기판 처리 장치의 내부재 처리 방법을 설명하기 위한 흐름도이다.
도 2a 및 도 2b를 참조하면, 챔버(100)는 기판(S)에 대한 처리 공간을 형성하는 본체(110) 및 본체(110)의 상단에 설치되는 가스 분사 장치(120)를 포함할 수 있다.
챔버(100) 내부 공간은 증착 공정 등 기판(미도시)에 대한 처리가 이루어지는 공간일 수 있다. 본체(110)의 저면에는 기판 지지부(130)의 지지축(132)이 삽입되는 관통공이 형성될 수 있다.
가스 분사 장치(120)는 기판 지지부(130)와 대향하도록 설치되어 외부로부터 공급되는 다양한 공정 가스를 본체(110) 내부로 분사할 수 있다.
기판 지지부(130)는 상면에 적어도 하나의 기판(S)이 안착되도록 전체적으로 평판 형상을 가지며, 본체(110) 내부에 다스 분사 장치(120)에 대하여 수평 방향으로 설치될 수 있다. 지지축(132)은 기판 안착부(131) 후면에 수직 결합되며, 본체(110) 저부의 관통공을 통해 외부의 구동부와 연결되어, 기판 안착부(131)를 승강 및/또는 회전시키도록 구성될 수 있다. 일 실시예에서, 기판 안착부(131)의 내부에는 히터(미도시)가 구비되어 상부에 안착된 기판(미도시)의 온도를 조절할 수 있다.
또한, 기판 지지부(130)는 기 설정된 위치에 복수의 홀(134)을 구비할 수 있다. 도 2b는 기판 지지부(130)의 기판 안착부(131)의 단면도를 나타낸다.
도 2a와 도 2b를 참조하면, 복수의 홀(134) 각각은 걸림부(1341) 및 연장부(1343)를 포함할 수 있다. 걸림부(1341)는 상부의 직경이 하부 직경보다 크게 형성될 수 있고, 리프트 핀(140)의 헤드부(141)와 대응하는 형상을 가질 수 있으며 헤드부(141)의 상단은 기판과 직접 접촉이 이루어지는 부분이 될 수 있다. 연장부(1343)는 걸림부(1341의 하부로부터 기판 안착부(131)를 관통하도록 연장될 수 있다.
리프트 핀(140)은 헤드부(141) 및 바디부(143)를 포함할 수 있다. 바디부(143)는 대응하는 위치의 홀(134)에 구비된 걸림부(1341) 및 연장부(1343)를 관통하여 기판 안착부(131)와 결합될 수 있다. 헤드부(141)는 홀(134)에 구비된 걸림부(1341)와 대응하는 형상을 가지며 기판 지지부(130)가 상승 또는 하강함에 따라 걸림부(1341) 내에 결합된 상태로 상승되거나 기판 안착부(131) 상부로 돌출되도록 구성될 수 있다.
구체적으로, 기판 지지부(130)가 하강함에 따라 리프트핀(140)은 리프트 핀 플레이트(150)에 안착되고, 기판 지지부(130)가 하강을 계속함에 따라 기판 안착부(131) 상부로부터 리프트 핀(140)의 헤드부(141) 및 바디부(143)의 적어도 일부가 돌출될 수 있다.
이러한 상태에서 기판 지지부(130)가 상승함에 따라, 리프트 핀(140)의 헤드부(141)가 홀(134)의 걸림부(1341)에 결합되며, 기판 지지부(130)가 계속 상승함에 따라 걸림부(1341) 내에 헤드부(141)가 결합된 상태를 유지하면서 기판 지지부(130)가 목적된 위치까지 상승할 수 있다.
세정 공정을 진행하기 위하여, 기판 지지부(130)를 본체(110) 상부 측으로 상승시켜, 리프트 핀(140)의 헤드부(141)가 걸림부(1341)에 결합되도록 한 상태로 기판 지지부(130)를 목적하는 위치까지 상승시킬 수 있다.
이러한 상태에서, 가스 분사 장치(120)를 통해 세정 가스를 공급하여 본체(110) 내부를 세정할 수 있다(S101). 일 실시예에서, 세정 공정은 할로겐 가스를 이용하여 수행할 수 있다.
그리고, 가스 분사 장치(120)를 통해 처리가스를 공급하여 챔버(100) 내부재를 코팅할 수 있다(S103).
챔버 내부재 코팅 과정(S103)에 대해 도 4 내지 도 7을 참조하여 보다 구체적으로 설명한다.
도 4는 일 실시예에 의한 코팅층 형성 방법을 설명하기 위한 도면이다.
코팅층(200)을 형성하기 위하여, 챔버(100) 내부를 기 설정된 온도 및 압력으로 설정하고, 제 1 전극으로서의 가스 분사 장치(120) 및 제 2 전극으로서의 기판 지지부(130)에 설정된 파워를 인가한다. 그리고, 가스 공급 장치를 통해 공정 가스를 공급하여 제 1 코팅층(210)을 형성할 수 있다.
일 실시에에서, 제 1 코팅층은 예를 들어 Al2O3 재질로 이루어지는 챔버 내부재와 접착력이 우수한 물질로 형성할 수 있다. 제 1 코팅층(210)은 산화막일 수 있으며, 바람직하게는 플라즈마를 인가하여 형성한 산화막(Plasma Enhanced Oxide; PEOX)일 수 있다.
제 1 코팅층(210)을 형성함에 의해 챔버(100) 내부의 부유 파티클을 흡착하여 챔버(100) 내부의 환경을 더욱 개선할 수 있다.
이어서, 제 2 코팅층(220)을 형성할 수 있다.
제 2 코팅층(220)은 챔버(100) 내부에 잔류하는 불소 성분을 제거할 수 있는 물질을 이용하여 형성할 수 있으며, 예를 들어 실리콘 질화막으로 형성할 수 있다.
일 실시예에서, 제 2 코팅층(220)으로서의 실리콘 질화막은 N: Si의 비율이 1:4~1:5이 되도록 공급하면서 형성하여, 질소에 비해 상대적으로 실리콘의 함유량이 높은 실리콘 질화막을 형성할 수 있다.
질소 성분과 실리콘 성분의 공급량을 조절하여 제 2 코팅층(220)의 경도를 목적하는 수준으로 조절할 수 있다. 즉, 기판과 유사한 수준의 경도를 갖도록 챔버 내부재에 코팅층(200)을 형성할 수 있다. 따라서, 코팅층(200) 형성 후 챔버 내부로 기판을 인입하고 공정을 진행할 때, 챔버 내부재, 특히 리프트 핀(140)과 접촉되는 기판 후면이 손상되는 것을 방지할 수 있다.
다시 도 3을 참조하면, 도 4와 같이 코팅층(200)을 형성한 후, 챔버(100) 내로 기판을 제공하여 기 설정된 공정, 예를 들어 증착 공정을 수행할 수 있다(S105).
기 설정된 매수(n매)의 기판에 대한 공정 완료 후에는 챔버(100) 내부를 세정하는 단계(S101)로 복귀할 수 있다.
본 기술에 의하면, n매의 기판을 처리하고 챔버(100) 내부를 처리한 다음 챔버 내부재에 코팅층(200)을 형성할 수 있다.
이에 따라, 챔버 내부재, 특히 리프트 핀(140)이 기판과 유사한 경도를 갖는 물질로 코팅되므로, 리프트 핀(140)에 의해 기판 후면이 긁히는 등의 손상을 방지하고, 이로 인한 파티클의 발생 또한 방지할 수 있다.
나아가 기판 후면의 평탄도가 보장되므로 후속되는 공정 중에 기판에 대한 공정 균일도가 보장될 수 있어 제조 수율을 향상시킬 수 있다.
특히, 제 2 코팅층(220)의 성장 속도, 물성(adhesion) 등은 제 1 코팅층(210)의 성장 계면의 특성에 따라 조절할 수 있다. 따라서, 제 1코팅층(210) 및 제 2 코팅층(220)을 순차적으로 형성함에 의해 코팅층(200)이 기판과 유사한 경도를 갖도록 제어할 수 있다.
나아가, 챔버 내부재와 접착력이 우수한 물질을 이용하여 제 1 코팅층(210)을 충분한 두께로 형성하게 되면 코팅층(200)이 챔버 내부재로부터 벗겨지는 현상을 최소화할 수 있다.
뿐만 아니라, 챔버 내부를 코팅층(200)에 의해 보호한 상태에서 공정을 진행하므로, 플라즈마에 의한 챔버 내부재의 마모 및 이로 인한 파티클 발생을 억제할 수 있다.
[표 1]은 코팅층의 구조에 따른 경도(Hardness)[Gpa] 및 인장률(modulus)을 나타낸다.
SiN PEOX SiN + PEOX PEOX + SiN
Hardness 10.4 6.8 7.5 11.7
Modulus 137.0 86.6 89.2 117.6
실리콘 기판의 경도는 11 정도이다. [표 1]에서 알 수 있는 바와 같이, 코팅층을 산화막(PEOX)으로 이루어진 제 1 코팅층(210) 및 실리콘 질화막으로 이루어진 제 2 코팅층(220)의 적층 구조로 형성한 경우 그 경도가 11.7로 기판과 유사한 것을 알 수 있다.
특히, 동일한 물질을 이용하지만 적층 순서가 다른 경우 즉, 실리콘 질화막 상에 산화막을 형성한 경우에는 경도가 7.5정도로 기판의 경도와 큰 차이를 갖는 것을 알 수 있다.
도 5 내지 도 7은 실시예들에 의한 코팅층 형성 방법을 설명하기 위한 도면이다.
도 5를 참조하면, 코팅층(200-1)은 기저 코팅층(230), 제 1 코팅층(210) 및 제 2 코팅층(220)의 적층 구조일 수 있다.
기저 코팅층(230)은 기판과의 경도를 맞춰 주기 위해 실리콘 질화물을 이용하여 형성할 수 있다.
도 6을 참조하면, 코팅층(200-2)은 제 1 코팅층(210), 제 2 코팅층(220) 및 치밀화층(240)을 포함할 수 있다.
치밀화층(240)은 제 1코팅층(210) 형성 후 제 1 코팅층(220)를 N2O 플라즈마 처리하여 제 1 코팅층(210) 상부를 치밀화함에 의해 형성할 수 있다.
도 7을 참조하면, 코팅층(200-3)은 기저 코팅층(230), 제 1 코팅층(210), 제 2 코팅층(220) 및 치밀화층(240)을 포함할 수 있다.
기저 코팅층(230)은 기판과의 경도를 맞춰 주기 위해 실리콘 질화물을 이용하여 형성할 수 있다.
제 1 코팅층(210) 은 챔버 내부재에 대한 접착력이 우수한 물질, 예를 들어 PEOX막을 이용하여 형성할 수 있다.
제 2 코팅층(220)은 기판과 경도가 유사한 물질, 예를 들어 실리콘 질화막을 이용하여 형성할 수 있다.
치밀화층(240)은 제 1 코팅층(210) 형성 후 제 1 코팅층(210)를 N2O 플라즈마 처리하여 제 1 코팅층(210) 상부를 치밀화함에 의해 형성할 수 있다.
도 7의 코팅층(200-3)은 다층 적층 구조를 가짐에 따라 챔버 내부재에 잔류하는 시간이 증가하여 챔버 내부재의 보호 효과 및 기판에 대한 손상 방지 효과가 증대될 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100 : 챔버
110 : 본체
120 : 가스 분사 장치
130 : 기판 지지부
140 : 리프트 핀
150 : 리프트 핀 플레이트
200, 200-X : 코팅층

Claims (11)

  1. 내부에 처리 공간이 형성된 챔버와, 상기 챔버 내부에 구비되어 기판을 지지하기 위한 복수의 리프트 핀과, 상기 챔버 내부에 구비되어 상면에 기판이 안착되는 기판 지지부와, 상기 리프트 핀이 삽입되는 복수의 홀을 구비하는 기판 안착부와, 상기 기판 안착부 상부에 구비되어 상기 기판으로 가스를 공급하기 위한 가스 분사 장치를 포함하는 기판 처리 장치의 내부재 처리 방법으로서,
    상기 기판을 상기 기판 지지부에 로딩/언로딩 하는 경우, 상기 리프트 핀 들로 인하여 상기 기판 하면이 손상되는 것을 방지하기 위해 이종의 물질을 순차적으로 처리하여 이종의 코팅층을 형성하는 내부재 처리 단계;를 포함하고,
    상기 내부재 처리 단계는,
    상기 기판과 접촉하는 상기 리프트 핀의 접촉부 상에 상기 리프트 핀과 후속 처리될 물질과의 접착력을 개선하기 위한 제 1 코팅층 형성 단계와,
    상기 제1 코팅층 상에 상기 제1 코팅층과 다른 물질을 포함하는 제 2 코팅층을 형성하는 제2 코팅층 형성 단계를 포함하되, 상기 제 1 코팅층과 상기 제 2 코팅층을 포함하는 상기 코팅층의 경도는 상기 기판의 경도 범위인 것을 특징으로 하는 기판 처리 장치의 내부재 처리 방법.
  2. 제 1 항에 있어서,
    상기 제1 코팅층 형성 단계 이전에 할로겐 가스를 이용하여 상기 챔버 내부를 세정하는 세정 단계를 더 포함하는 것을 특징으로 하는 기판 처리 장치의 내부재 처리 방법.
  3. 제 1 항에 있어서,
    상기 제 1 코팅층은 실리콘 함유 가스 및 산소 함유 가스를 이용하여 형성되는 실리콘 산화막인 것을 특징으로 하는 기판 처리 장치의 내부재 처리 방법.
  4. 제 1 항에 있어서,
    상기 제 2 코팅층은 실리콘 함유 가스 및 질소 함유 가스를 이용하여 형성되는 실리콘 질화막인 것을 특징으로 하는 기판 처리 장치의 내부재 처리 방법.
  5. 제 4 항에 있어서,
    상기 제 2 코팅층은 질소 함유 가스에 대한 실리콘 함유 가스의 함량이 4:1 내지 5:1인 것을 특징으로 하는 기판 처리 장치의 내부재 처리 방법.
  6. 제 1 항에 있어서,
    상기 제 1 코팅층을 형성하기 전, 상기 리프트 핀 상에 기저 코팅층을 형성하는 기저 코팅층 형성 단계를 더 포함하는 것을 특징으로 하는 기판 처리 장치의 내부재 처리 방법.
  7. 제 6 항에 있어서,
    상기 기저 코팅층은 실리콘 질화막이며, 상기 기저 코팅층은 실리콘 함유 가스의 함량보다 질소 함유 가스의 함량이 더 큰 것을 특징으로 하는 기판 처리 장치의 내부재 처리 방법.
  8. 제 1 항에 있어서,
    상기 제 1 코팅층 형성 단계 이후에 상기 제 1 코팅층을 치밀화 하기 위한 플라즈마 처리 단계를 더 포함하는 것을 특징으로 하는 기판 처리 장치의 내부재 처리 방법.
  9. 제 8 항에 있어서,
    상기 플라즈마 처리 단계는, 상기 제 1 코팅층 상에 질소 및 산소를 함유하는 가스를 이용하여 플라즈마 처리하는 것을 특징으로 하는 기판 처리 장치의 내부재 처리 방법.
  10. 제 1 항에 있어서,
    상기 코팅층의 경도는 11~12Gpa 인 것을 특징으로 하는 기판 처리 장치의 내부재 처리 방법.
  11. 제 1 항에 있어서,
    상기 코팅층은 질소에 대한 실리콘의 함량을 조정하여 경도가 조절되는 기판 처리 장치의 내부재 처리 방법.
KR1020180143093A 2018-11-20 2018-11-20 기판 처리 장치의 내부재 처리 방법 KR102490356B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180143093A KR102490356B1 (ko) 2018-11-20 2018-11-20 기판 처리 장치의 내부재 처리 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180143093A KR102490356B1 (ko) 2018-11-20 2018-11-20 기판 처리 장치의 내부재 처리 방법

Publications (2)

Publication Number Publication Date
KR20200058688A true KR20200058688A (ko) 2020-05-28
KR102490356B1 KR102490356B1 (ko) 2023-01-25

Family

ID=70920231

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180143093A KR102490356B1 (ko) 2018-11-20 2018-11-20 기판 처리 장치의 내부재 처리 방법

Country Status (1)

Country Link
KR (1) KR102490356B1 (ko)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030072243A (ko) * 2002-03-04 2003-09-13 에이에스엠 저펜 가부시기가이샤 낮은 유전율 및 높은 기계적 강도를 갖는 실리콘 함유절연막 형성 방법
KR20070061884A (ko) * 2004-10-13 2007-06-14 램 리써치 코포레이션 개선된 반도체 프로세싱 균일성을 위한 열 전송 시스템
KR20070097296A (ko) * 2004-02-24 2007-10-04 어플라이드 머티어리얼스, 인코포레이티드 오염물을 감소시키는 기판 이송 및 지지 시스템
KR20130041120A (ko) * 2010-07-21 2013-04-24 도쿄엘렉트론가부시키가이샤 층간 절연층 형성 방법 및 반도체 장치
KR20130059011A (ko) * 2011-11-28 2013-06-05 주식회사 테라세미콘 기판 지지용 지지핀
KR20130094442A (ko) * 2012-02-16 2013-08-26 한국과학기술연구원 반도체 소자의 금속배선 및 그 제조방법
KR20140026724A (ko) * 2012-08-23 2014-03-06 주식회사 원익아이피에스 박막 제조 방법 및 기판 처리 장치
KR20180049840A (ko) * 2016-11-03 2018-05-14 주식회사 원익아이피에스 하드 마스크 제조방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030072243A (ko) * 2002-03-04 2003-09-13 에이에스엠 저펜 가부시기가이샤 낮은 유전율 및 높은 기계적 강도를 갖는 실리콘 함유절연막 형성 방법
KR20070097296A (ko) * 2004-02-24 2007-10-04 어플라이드 머티어리얼스, 인코포레이티드 오염물을 감소시키는 기판 이송 및 지지 시스템
KR20070061884A (ko) * 2004-10-13 2007-06-14 램 리써치 코포레이션 개선된 반도체 프로세싱 균일성을 위한 열 전송 시스템
KR20130041120A (ko) * 2010-07-21 2013-04-24 도쿄엘렉트론가부시키가이샤 층간 절연층 형성 방법 및 반도체 장치
KR20130059011A (ko) * 2011-11-28 2013-06-05 주식회사 테라세미콘 기판 지지용 지지핀
KR20130094442A (ko) * 2012-02-16 2013-08-26 한국과학기술연구원 반도체 소자의 금속배선 및 그 제조방법
KR20140026724A (ko) * 2012-08-23 2014-03-06 주식회사 원익아이피에스 박막 제조 방법 및 기판 처리 장치
KR20180049840A (ko) * 2016-11-03 2018-05-14 주식회사 원익아이피에스 하드 마스크 제조방법

Also Published As

Publication number Publication date
KR102490356B1 (ko) 2023-01-25

Similar Documents

Publication Publication Date Title
CN107641797B (zh) 晶片在槽中居中以提高晶片边缘的方位角厚度均匀性
KR101135775B1 (ko) 캡슐화 필름의 투과율 향상 방법
US20140235068A1 (en) Method of manufacturing semiconductor device, apparatus for manufacturing semiconductor device, and non-transitory computer-readable recording medium
US9748093B2 (en) Pulsed nitride encapsulation
TWI742515B (zh) 半導體裝置之製造方法、真空處理裝置及基板處理裝置
US10529557B2 (en) Systems and methods for UV-based suppression of plasma instability
KR20180042767A (ko) 기판 처리 장치 및 기판 처리 방법
WO1997020340A1 (fr) Procede et dispositif pour traiter un semi-conducteur au moyen d'un gaz de traitement, pendant que le substrat est chauffe
KR102490356B1 (ko) 기판 처리 장치의 내부재 처리 방법
JP3604522B2 (ja) 熱処理方法及びその装置
JP2016151042A (ja) 基板処理装置及び基板処理方法並びに記憶媒体
CN109423626B (zh) 成膜装置、成膜用托盘、成膜方法、成膜用托盘的制造方法
KR101421645B1 (ko) 기판처리장치
KR20170055141A (ko) 기판 처리장치 및 기판 처리방법
KR100754007B1 (ko) 성막장치
US11107681B2 (en) Method of fabricating semiconductor device by removing material on back side of substrate
KR102414099B1 (ko) 기판 처리 시스템 및 이를 이용한 박막 증착 방법
KR100502420B1 (ko) 반도체 소자 제조에 사용되는 증착 장치
US6383949B1 (en) Method of depositing an ozone-TEOS oxide film to eliminate its base material dependence, and apparatus for forming such a film at several different temperatures
KR100317462B1 (ko) 기판 처리 장치
KR20080034725A (ko) 로드락 챔버 및 로드락 챔버에서의 웨이퍼의 로딩, 언로딩방법
KR20210057881A (ko) 반도체 제조 장치의 프로세싱 방법
KR200495161Y1 (ko) 기판지지부 및 이를 포함하는 기판처리장치
CN116804270B (zh) 二氧化硅薄膜的低温沉积方法及器件制备方法
KR102628653B1 (ko) 박막 형성 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant