CN107641797B - 晶片在槽中居中以提高晶片边缘的方位角厚度均匀性 - Google Patents

晶片在槽中居中以提高晶片边缘的方位角厚度均匀性 Download PDF

Info

Publication number
CN107641797B
CN107641797B CN201710604907.2A CN201710604907A CN107641797B CN 107641797 B CN107641797 B CN 107641797B CN 201710604907 A CN201710604907 A CN 201710604907A CN 107641797 B CN107641797 B CN 107641797B
Authority
CN
China
Prior art keywords
wafer
support
process chamber
carrier ring
chuckless
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710604907.2A
Other languages
English (en)
Other versions
CN107641797A (zh
Inventor
克洛伊·巴尔达赛罗尼
艾德蒙·B·明歇尔
弗兰克·L·帕斯夸里
尚卡·斯瓦米纳森
拉梅什·钱德拉赛卡兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Priority to CN202110895353.2A priority Critical patent/CN113832452A/zh
Publication of CN107641797A publication Critical patent/CN107641797A/zh
Application granted granted Critical
Publication of CN107641797B publication Critical patent/CN107641797B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4581—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber characterised by material of construction or surface finish of the means for supporting the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45548—Atomic layer deposition [ALD] characterized by the apparatus having arrangements for gas injection at different locations of the reactor for each ALD half-reaction
    • C23C16/45551—Atomic layer deposition [ALD] characterized by the apparatus having arrangements for gas injection at different locations of the reactor for each ALD half-reaction for relative movement of the substrate and the gas injectors or half-reaction reactor compartments
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4585—Devices at or outside the perimeter of the substrate support, e.g. clamping rings, shrouds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54—Apparatus specially adapted for continuous coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67748—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber horizontal transfer of a single workpiece
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68771—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting more than one semiconductor substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明涉及晶片在槽中居中以提高晶片边缘的方位角厚度均匀性。一种用于减少膜沉积期间晶片滑移的方法包括：当晶片被支撑在升降销或承载环上时抽空处理室，以及将晶片降低到被配置为在膜沉积期间最小化晶片滑移的支撑构件上。诸如用于原子层沉积的处理室之类的多站处理室可以包括在每个站处的无卡盘基座，该每个站具有被配置为防止晶片移动离开中心超过400微米的晶片支撑件。为了最小化晶片下方的气垫，晶片支撑件可以在晶片的背面和基座的面向晶片的表面之间提供至少2密耳的间隙。

Description

晶片在槽中居中以提高晶片边缘的方位角厚度均匀性
技术领域
本公开总体上涉及一种提高在被支撑在半导体处理工具中的无卡盘基座的晶片上沉积的膜的均匀性的方法。本公开的某些方面涉及在将膜沉积在晶片上期间防止晶片滑移。
背景技术
在处理室中沉积期间，膜可沉积在晶片的正面。例如，在原子层沉积(ALD)中，可以通过连续的给料(dosing)和激活步骤逐层沉积膜。在ALD处理室中，前体气体可以被引导到晶片，并且前体气体可以化学吸附到晶片的表面上以形成单层。可以引入与单层反应的附加的前体气体，随后可以引入吹扫气体以除去过量的前体和气态反应副产物。前体气体可以不重叠地交替地脉冲，并且循环可以根据需要重复多次以形成适当厚度的膜。
然而，当通过无卡盘方法保持晶片时，可能发生晶片滑移并导致在晶片边缘处沉积的膜的不均匀厚度。例如，在沉积工艺期间，晶片可以被支撑在晶片支撑件上，晶片支撑件在晶片和基座上表面之间提供间隙，并且间隙中的气垫可导致晶片移动(滑移)，使得晶片移动更靠近晶片所在的槽(pocket)的一个边缘。如果晶片在槽中不居中，则膜厚度在晶片边缘处可能不均匀。
因此，期望在膜沉积期间提供晶片滑移问题的解决方案，以改善晶片边缘处的方位角厚度均匀性。
发明内容
本文公开了一种用于处理半导体衬底(晶片)的方法，其中所述方法包括：将所述晶片支撑在处理室中的无卡盘基座的面向晶片的表面上方；将所述处理室抽空至有效地减少所述晶片当放置在从所述基座的所述面向晶片的表面延伸的晶片支撑件上时的滑移的减小的压强；当所述处理室处于所述减小的压强下时将所述晶片降低至所述晶片支撑件上，并且将所述晶片支撑在所述无卡盘基座的所述面向晶片的表面的上方足够的距离处以减少在所述晶片上沉积膜期间的滑移；以及在所述晶片支撑在所述晶片支撑件上时，在所述晶片上沉积膜，其中在沉积所述膜之后，偏离中心的所述晶片从其初始位置滑移小于400微米。
在一个实施方式中，所述处理室包括至少第一站、第二站、第三站和第四站，所述第一站具有第一无卡盘基座和在其外周处的支撑第一晶片的第一承载环，所述第二站具有第二无卡盘基座和在其外周处的支撑第二晶片的第二承载环，所述第三站具有第三无卡盘基座和在其外周处的第三承载环，并且所述第四站具有第四无卡盘基座和在其外周处的第四承载环，所述方法还包括：同时升高所述第一站、第二站、第三站和第四站处的所述第一承载环、第二承载环、第三承载环和第四承载环；对所述第一承载环、第二承载环、第三承载环和第四承载环进行转位(index)，使得所述第一承载环和第二承载环上的所述第一晶片和第二晶片移动到所述第三站和第四站；将所述处理室抽空至有效地减小所述第一晶片和第二晶片当放置在从所述第三无卡盘基座和第四无卡盘基座的面向晶片的表面延伸的晶片支撑件上时的滑移的压强；在所述处理室处于所述减小的压强下的同时，将所述第一晶片和第二晶片降低到所述第三无卡盘基座和所述第四无卡盘基座的所述晶片支撑件上。所述方法还可以包括：将第三晶片和第四晶片转移到所述第一站和第二站处的所述处理室中；将所述第三晶片和第四晶片支撑在所述第一站和第二站处的升高的升降销上；将所述处理室抽空至有效地减少所述第三晶片和第四晶片当放置在所述第一站和第二站处的所述晶片支撑件上时的滑移的压强；在所述处理室处于所述减小的压强下的同时，降低所述第一站和第二站处的所述升降销，以便将所述第三晶片和第四晶片支撑在所述第一无卡盘基座和第二无卡盘基座的所述晶片支撑件上。
在一些实现方式中，所述方法包括在所述处理室中的压强减小至所述减小的压强的同时使气体流动到所述晶片的正面上。优选地，所述晶片支撑件包括至少三个最小接触面积(MCA)支撑构件，所述MCA支撑构件在所述面向晶片的表面上方延伸至少2密耳、在所述面向晶片的表面上方延伸至少4密耳，或者在所述面向晶片的表面上方延伸至少6密耳。
在一些实现方式中，在所述处理室中的压强减小至所述减小的压强的同时将所述晶片支撑在升降销上，在将所述处理室保持在减小的压强下的同时通过降低所述升降销来将所述晶片降低到所述晶片支撑件上。
在一些实现方式中，在所述处理室中的压强减小至所述减小的压强的同时将所述晶片支撑在承载环上。
在一些实现方式中，所述减小的压强为0.5托或以下，0.2托或以下，或0.1托或以下。
在一些实现方式中，所述膜沉积包括在所述晶片的正面上的原子层沉积(ALD)。通过减少所述晶片的滑移，距所述晶片的外边缘1.8mm的距离处的膜厚度的不均匀度可以为约0.5％或更低，和/或距离所述晶片的外边缘1.5mm的距离处的膜厚度变化可以低于5埃。
在一些实现方式中，膜沉积可以在处理室的单个站中进行，或者可以在处理室的四个站中顺序地进行膜沉积。
具体而言，本发明的一些方面可以阐述如下：
1.一种在晶片上沉积膜期间减少晶片滑移的方法，所述方法包括：
将所述晶片支撑在升降销或承载环上，使得所述晶片位于处理室中的无卡盘基座的面向晶片的表面上的晶片支撑件上方，在所述晶片的外边缘和槽的壁之间具有间隙；
在将所述晶片支撑在所述升降销或承载环上、所述晶片在所述晶片支撑件上方的同时，将所述处理室抽空至减小的压强，以有效地减少所述晶片在放置在从所述基座的所述面向晶片的表面延伸的晶片支撑件上时的滑移；
降低所述升降销或承载环，使得所述晶片在所述处理室处于所述减小的压强下时降低到所述晶片支撑件上，并且将所述晶片支撑在所述无卡盘基座的所述面向晶片的表面的上方足够的距离处以减少在所述晶片上沉积膜期间在所述槽中的横向滑移；
在所述晶片支撑在所述晶片支撑件上时，在所述晶片上沉积膜，其中在沉积所述膜之后，偏离中心的所述晶片从其初始位置滑移小于400微米。
2.根据条款1所述的方法，其中，在沉积所述膜之后，偏离中心的所述晶片从其初始位置滑移小于200微米。
3.根据条款1所述的方法，其中所述减小的压强低于0.5托。
4.一种在晶片上沉积膜期间减少所述晶片滑移的方法，所述方法包括：
将所述晶片支撑在处理室中的无卡盘基座的面向晶片的表面上方；
将所述处理室抽空至减小的压强，以有效地减少所述晶片当放置在从所述基座的所述面向晶片的表面延伸的晶片支撑件上时的滑移；
在所述处理室处于所述减小的压强下时将所述晶片降低到所述晶片支撑件上，并且将所述晶片支撑在所述无卡盘基座的所述面向晶片的表面上方的足够的距离处以减少在所述晶片上沉积膜期间的滑移；
在所述晶片支撑在所述晶片支撑件上时在所述晶片上沉积膜，其中在沉积所述膜之后，偏离中心的所述晶片从其初始位置滑移小于400微米；
其中所述处理室包括至少第一站、第二站、第三站和第四站，所述第一站具有第一无卡盘基座和在其外周处的支撑第一晶片的第一承载环，所述第二站具有第二无卡盘基座和在其外周处的支撑第二晶片的第二承载环，所述第三站具有第三无卡盘基座和在其外周处的第三承载环，并且所述第四站具有第四无卡盘基座和在其外周处的第四承载环，所述方法还包括：同时升高所述第一站、第二站、第三站和第四站处的所述第一承载环、第二承载环、第三承载环和第四承载环；对所述第一承载环、第二承载环、第三承载环和第四承载环进行转位，使得所述第一承载环和第二承载环上的所述第一晶片和第二晶片移动到所述第三站和第四站；将所述处理室抽空至有效地减小所述第一晶片和第二晶片当放置在从所述第三无卡盘基座和第四无卡盘基座的面向晶片的表面延伸的晶片支撑件上时的滑移的压强；在所述处理室处于所述减小的压强下的同时，将所述第一晶片和第二晶片降低到所述第三无卡盘基座和第四无卡盘基座的所述晶片支撑件上。
5.根据条款4所述的方法，其还包括：将第三晶片和第四晶片转移到所述第一站和第二站处的所述处理室中；将所述第三晶片和第四晶片支撑在所述第一站和第二站处的升高的升降销上；将所述处理室抽空至有效地减少所述第三晶片和第四晶片当放置在所述第一站和第二站处的所述晶片支撑件上时的滑移的压强；在所述处理室处于所述减小的压强下的同时，降低所述第一站和第二站处的所述升降销，以便将所述第三晶片和第四晶片支撑在所述第一无卡盘基座和第二无卡盘基座的所述晶片支撑件上。
6.根据条款1所述的方法，其中所述晶片支撑件包括至少三个最小接触面积(MCA)支撑构件。
7.根据条款1所述的方法，其中所述晶片支撑件在所述面向晶片的表面上方延伸至少2密耳。
8.根据条款1所述的方法，其中所述晶片支撑件在所述面向晶片的表面上方延伸至少4密耳。
9.根据条款1所述的方法，其中所述晶片支撑件在所述面向晶片的表面上方延伸至少6密耳。
10.根据条款1所述的方法，其还包括在所述处理室中的压强减小至所述减小的压强的同时使气体流动到所述晶片的正面上。
11.根据条款1所述的方法，其中在所述处理室中的压强减小至所述减小的压强的同时将所述晶片支撑在升降销上。
12.根据条款11所述的方法，其中在将所述处理室保持在所述减小的压强下的同时通过降低所述升降销来将所述晶片降低到所述晶片支撑件上。
13.根据条款1所述的方法，其中在所述处理室中的压强减小至所述减小的压强的同时将所述晶片支撑在承载环上。
14.根据条款1所述的方法，其中所述减小的压强为0.2托或以下。
15.根据条款1所述的方法，其中所述减小的压强为0.05托或以下。
16.根据条款1所述的方法，其中所述膜沉积包括在所述晶片的正面上的原子层沉积(ALD)。
17.根据条款16所述的方法，其中距离所述晶片的外边缘1.5mm的距离处的膜厚度变化低于5埃。
18.根据条款16所述的方法，其中所述膜沉积在所述处理室的单个处理站中进行。
19.根据条款16所述的方法，其中所述膜沉积在所述处理室的四个站中顺序地进行。
附图说明
图1A示出了用于处理晶片的示例性装置的横截面示意图。
图1B示出了用于处理晶片的示例性装置的横截面示意图的放大视图。
图2示出了示例性多站处理工具的示意图的顶视图。
图3示出了具有多个晶片支撑件的示例基座的透视图，所述晶片支撑件被配置为从基座延伸，包括外晶片支撑件和内晶片支撑件。
图4示出了具有多个晶片支撑件的示例基座的透视图，所述晶片支撑件被配置为从基座延伸，包括内晶片支撑件。
图5示出了由具有承载环的示例基座的内晶片支撑件引起的晶片下垂(sag)的示意图的侧视图。
图6A示出了具有承载环的示例基座的一部分的透视剖视图。
图6B示出了具有图6A的承载环的示例基座的一部分的横截面视图。
图6C示出了具有图6A的承载环和晶片的示例性基座的外边缘的横截面视图。
图7示出了用于四站沉积室的站1和2的标准晶片转移过程的自动晶片定心(AWC)数据的描绘，其中晶片被放置在具有在基座的面向衬底的表面上方延伸2密耳的最小接触面积(MCA)支撑件的无卡盘基座上，并且在将晶片放置在晶片支撑件上期间，室压强为0.5托。
图8A-8B示出了比较四站沉积室的站1-4的两种晶片放置过程的AWC数据的描绘，其中图8A示出了用于标准晶片放置过程的数据，其中晶片被降低到高度为2密耳的MCA上，并且室压强为0.5托，并且图8B示出了用于低压晶片放置过程的数据，其中将晶片降低到高度为4密耳的MCA上，并且当将晶片放置在晶片支撑件上时抽排至基压(pump-to-base)的室压强为<0.01托。
图9示出了对于标准晶片放置的室压强(P)、气流(MFC)和节流阀位置(TV)的曲线图。
图10示出了对于低压晶片放置的室压强(P)、气流(MFC)和节流阀位置(TV)的曲线图。
具体实施方式
在下面的描述中，阐述了许多具体细节，以便提供对所呈现的构思的透彻理解。所呈现的构思可以在没有这些具体细节中的一些或全部的情况下被实践。在其他情况下，未详细描述公知的处理操作，以免不必要地模糊所述构思。虽然将结合具体实施方式描述一些概念，但是应当理解，这些实施方式不旨在是限制性的。
介绍
在本申请中，术语“半导体衬底”、“晶片”、“衬底”、“晶片衬底”和“部分制备的集成电路”可互换使用。本领域普通技术人员将理解，术语“部分制备的集成电路”可以指在其上的集成电路制造的许多阶段中的任何阶段期间的硅晶片。在半导体器件工业中使用的晶片或衬底通常具有200mm、或300mm或450mm的直径。以下详细描述假设本发明在晶片上实现。然而，本发明不限于此。工件可以具有各种形状、尺寸和材料。除了半导体晶片之外，可以利用本发明的其它工件包括诸如印刷电路板、磁记录介质、磁记录传感器、反射镜、光学元件、微机械装置等之类的各种制品。
图1A示出了用于处理晶片的示例性装置的横截面示意图。装置100可以用于处理晶片101。装置100可以包括具有上室部分102a和下室部分102b的处理室102。装置100还可以包括被配置为支撑晶片101的基座140。在一些实现方式中，基座140可以用作供电电极。在一些实现方式中，基座140可以经由匹配网络106电耦合到电源104。电源104可由控制器110控制，其中控制器110可配置有用于执行装置100的操作的各种指令。控制器110可配置有用于执行工艺输入和控制108的指令，工艺输入和控制108可以包括工艺配方，例如功率电平、定时参数、沉积参数、工艺气体、晶片101的移动等。
在一些实施方式中，装置100可以包括可由升降销控制122控制的升降销120。升降销120可用于将晶片101从基座140升高以使得晶片搬运系统(例如末端执行器)能够将晶片101往返基座140传输。
在一些实现方式中，装置100可以包括构造成接收工艺气体114的气体供应歧管112。在一些实施方式中，控制器110可以控制工艺气体114经由气体供应歧管112的输送。所选择的工艺气体114可以被输送到喷头150中，并且喷头150可以将所选择的工艺气体114朝向被支撑在基座140上的晶片101分配。应当理解，喷头150可以具有任何合适的形状，并且可以具有任何合适的数量和布置的用于将工艺气体114分配到晶片101的端口。
还示出了围绕基座140的外部区域的承载环200。承载环200可以被配置为在将晶片101往返基座140传送期间支撑晶片101。承载环200可以包括围绕基座140的外部区域定位的环形体。一个或多个接触结构180(例如，蜘蛛叉(spider forks))可以被构造成升高晶片101和承载环200。承载环200可以与晶片101一起升高，使得晶片101可以被传送到另一个站，例如多站处理工具中的另一个站。
在一些实现方式中，装置100的处理室102可以被配置成将膜沉积在晶片101上。在一些实现方式中，处理室102可以是电容耦合等离子体处理室。例如，处理室102可以被配置为通过PECVD或ALD沉积膜。
图1B示出了用于处理晶片的示例性装置的横截面示意图的放大视图。装置100可以被配置为通过ALD将膜沉积在晶片101上。该膜可以包括ALD氧化物。参考图1A描述装置100的类似部件。然而，在一些实现方式中，如图1B所示，电源140可被提供给喷头150。
在一些实现方式中，装置100还可以包括一个或多个晶片支撑件(未示出)，其被配置为从基座140延伸以将晶片101支撑在基座140的面向晶片的表面上方。参考下面的图3-5讨论所述一个或多个晶片支撑件。
图2示出了示例性多站处理工具的示意图的顶视图。多站处理工具可以包括四个处理站。该顶视图是下室部分102b的顶视图，上室部分102a被移除以便于图示。四个处理站可以由蜘蛛叉280访问。每个蜘蛛叉280包括第一臂和第二臂，每个臂位于基座140的每一侧的一部分周围。蜘蛛叉280使用接合和旋转机构220，接合和旋转机构220可以例如从承载环200的下表面升高和提升承载环200，其中每个承载环200可以支撑晶片。可以从处理站同时执行提升承载环200的该动作，然后机构220在将承载环200降低到至少一个或多个处理站中的下一个处理站之前旋转，从而在相应的晶片上进行进一步的处理。
图3示出了具有多个晶片支撑件的示例基座的透视图，所述多个晶片支撑件被配置为从基座延伸，包括外晶片支撑件和内晶片支撑件。如图3所示的基座300可以并入图1A和1B中的装置100中，其中基座300可被配置为接收用于诸如ALD之类的沉积工艺的晶片(未示出)。基座300包括从中心轴线320延伸到外边缘324的面向晶片的表面302。面向晶片的表面302可以是由直径322限定的圆形区域。面向晶片的表面302可以被称为基座300的台面或中心顶表面。
多个晶片支撑件304a、304b、304c、304d、304e和304f可以从基座300延伸并且被配置为在面向晶片的表面302上方的水平面处支撑晶片。晶片支撑件304a、304c和304e可以构成外晶片支撑件，并且晶片支撑件304b、304d和304f可以构成内晶片支撑件。当晶片被晶片支撑件304a、304b、304c、304d、304e和304f从面向晶片的表面302支撑时，可以通过晶片背面的竖直位置来限定在面向晶片的表面302上方的所述水平面。在图3中，多个晶片支撑件304a、304b、304c、304d、304e和304f包括六个晶片支撑件，但是可以分配任何数量的晶片支撑件(例如，约3至30个晶片支撑件之间的任何数量的晶片支撑件)来支撑晶片。
在一些实现方式中，基座300可以包括多个晶片支撑件304a、304b、304c、304d、304e和304f。晶片支撑件304a、304b、304c、304d、304e和304f可以被称为最小接触面积(MCA)支撑件，其用于在基座300和晶片背面之间保持小的间隙。当需要高精度或公差和/或期望最小的物理接触以减少缺陷风险时，可以使用MCA支撑件来改善表面之间的精密配合。晶片支撑件304a、304b、304c、304d、304e和304f可以是独立的部件，例如位于基座300的凹部内或者集成到基座300中的蓝宝石球或销。晶片支撑件304a、304b、304c、304d、304e和304f可以由任何合适的绝缘材料(例如介电材料)制成。晶片支撑件304a、304b、304c、304d、304e和304f的高度可以是可调节的，使得可以控制间隙尺寸以控制膜沉积期间晶片的滑移。在一些实现方式中，高度可以是在基座300的面向晶片的表面302上方的介于约0.002英寸(2密耳)和约0.010英寸(10密耳)之间、介于约2密耳和约7密耳之间、或约4密耳。
虽然在晶片和基座300之间可能需要小的间隙以使阻抗归一化，但是在将晶片放置在晶片支撑件上期间，晶片下面的气垫会导致晶片远离基座的中心移动(滑移)。然而，如果晶片支撑件304a、304b、304c、304d、304e和304f在晶片和基座300之间提供足够的间隙，则可以减小晶片下面的气垫的影响。为了进一步降低在放置晶片期间晶片滑移的可能性，可以在放置晶片之前减小室压强，从而最小化或消除当晶片放置在晶片支撑件上时晶片下方的气垫。通过提供具有足够高度的晶片支撑件，可以在晶片上膜沉积期间减少晶片滑移，从而在晶片的外边缘处提供较好的膜厚度均匀性。
基座300可以包括被构造成容纳升降销的多个凹部306a、306b和306c。如上所述，升降销可以用于从晶片支撑件304a、304b、304c、304d、304e和304f升高晶片，以允许通过晶片搬运系统(例如，末端执行器)接合。在放置晶片过程中，当室压强降低时，晶片可被支撑在升降销上，并且当室压强降低时，降低升降销以将晶片放置在晶片支撑件上。
与面向晶片的表面302的外边缘324相邻，基座300还可以包括围绕基座300的周边区域延伸的环形表面310。环形表面310可以限定基座300的周边区域并且围绕面向晶片的表面302，但在面向晶片的表面302向下的一个台阶处。也就是说，环形表面310的竖直位置可以低于面向晶片的表面302的竖直位置。
在一些实现方式中，多个承载环支撑结构312a、312b和312c可以定位在环形表面310的外边缘处。承载环支撑结构312a、312b和312c可以围绕环形表面310对称地布置。承载环支撑结构312a、312b和312c可以用作用于支撑承载环的MCA支撑件。在一些实现方式中，承载环支撑结构312a、312b和312c可以延伸超过环形表面310的外边缘。在一些实现方式中，承载环支撑结构312a、312b和312c的顶表面的高度可以高于环形表面310的高度，使得承载环可以在环形表面310上方预定距离处被支撑。每个承载环支撑结构312a、312b和312c可以包括凹部313，当承载环支撑在承载环支撑结构312a、312b和312c上时，从承载侧的下侧突出的延伸部穿过该凹部313。延伸部与承载环支撑结构312a、312b和312c中的凹部313的配合可以提供承载环的安全定位。虽然图3示出了三个承载环支撑结构312a、312b和312c，但是可以使用沿着环形表面310的外边缘和沿着环形表面310的外边缘的任何位置处的任何数量的承载环支撑结构。
通常，具有晶片支撑件的基座保持晶片，使得晶片基本上平行于基座，或者使得晶片支撑件最小化晶片偏转或下垂。图3中的晶片支撑件304a、304b、304c、304d、304e和304f被布置成将晶片支撑在保持在晶片和面向晶片的表面302之间的基本上均匀的间隙上方。图3中的晶片支撑件304a、304b、304c、304d、304e和304f被布置成支撑晶片，使得最小化晶片偏转和下垂。例如，图3中的基座300可以具有六个可调MCA支撑件304a、304b、304c、304d、304e和304f，其中三个MCA支撑件304b、304d和304f均匀地布置在5英寸螺栓圆上，并且三个MCA支撑件304a、304c和304e均匀地布置在10英寸螺栓圆上。MCA支撑件304b、304d和304f可以以60度布置成三角形图案，并且MCA支撑件304a、304c和304e可以以60度布置成三角形图案。
图4示出了具有多个晶片支撑件的示例基座的透视图，所述多个晶片支撑件被配置为从基座延伸，包括内晶片支撑件。如图4所示的基座400可以并入图1A和1B中的装置100中，其中基座400可以被配置为接收用于沉积工艺(例如ALD)的晶片。基座400包括从中心轴线420延伸到外边缘424的面向晶片的表面402。面向晶片的表面402可以是由直径422限定的圆形区域。
多个晶片支撑件404a、404b和404c可以从基座400延伸并且被配置为在面向晶片的表面402上方的水平面处支撑晶片。图4中的多个晶片支撑件404a、404b和404c可以并入图1A和1B中的装置100中。晶片支撑件404a、404b和404c可以围绕面向晶片的支撑件402的中心轴线420对称地布置。面向晶片的表面402上方的所述水平面可以由当晶片从面向晶片的表面402被晶片支撑件404a、404b和404c支撑时的晶片背面的竖直位置限定。在图4中，多个晶片支撑件404a、404b和404c包括三个晶片支撑件，但是可以分配任何数量的晶片支撑件(例如约3至30个晶片支撑件之间的任何数量的晶片支撑件)来支撑晶片。三个或更多个晶片支撑件404a、404b和404c可以构成内晶片支撑件。
在一些实现方式中，基座400可以包括多个晶片支撑件404a、404b和404c。晶片支撑件404a、404b和404c可以被称为MCA支撑件，其用于在基座400和晶片的背面之间保持小的间隙。当需要高精度或公差和/或期望最小的物理接触以减少缺陷风险时，可以使用MCA支撑件来改善表面之间的精密配合。晶片支撑件404a、404b和404c可以是独立的部件，例如位于基座400的凹部内或者集成到基座400中的蓝宝石球或销。晶片支撑件404a、404b和404c可以由任何合适的绝缘材料(例如介电材料)制成。晶片支撑件404a、404b和404c的高度可以是可调节的，从而可以控制间隙尺寸。在一些实现方式中，高度可以是在基座400的面向晶片的表面402上方的约2密耳和约10密耳之间、介于约2密耳和约7密耳之间、或者约4密耳。间隙设置在晶片的背面和基座400之间，其中间隙的尺寸被设计成最小化晶片在放置晶片期间以及在晶片上沉积膜期间的滑移。
另外，基座400可以包括被构造成容纳升降销的多个凹部406a、406b和406c。如上所述，升降销可用于从晶片支撑件404a、404b和404c升高晶片以允许通过晶片搬运系统(例如，末端执行器)接合。具有集成对准器的末端执行器的细节可以在共同转让的美国专利No.9,299,598中找到，其公开内容通过引用并入本文。
图5示出了用于具有承载环的示例基座的内晶片支撑件引起的晶片下垂的示意图的侧视图。在图5中，基座500a可以包括面向晶片501a的背面的台面或面向晶片的表面502a。基座500a还可以包括位于面向晶片的表面502a周围并且从面向晶片的表面502a向下一个台阶处的环形表面510a。晶片501a可以包括中心区域和外边缘，其中晶片501a能够在其外边缘处下垂/偏转。晶片501a的外边缘可以延伸超过面向晶片的表面502a并且在环形表面510a上延伸。承载环520a围绕面向晶片的表面502a的外边缘。承载环520a可以包括围绕基座500a的外部区域定位的环形体。
图6A示出了具有承载环的示例基座的一部分的透视剖视图。承载环630被示出为保持在环形表面610上方的承载环支撑件612的顶部。在一些实现方式中，承载环延伸部631位于承载环支撑件612的凹部613内。此外，晶片601被示出为搁置在基座600的面向晶片的表面602上，其中晶片601由晶片支撑件(未示出)支撑。承载环支撑件612的高度是可调节的，以便允许调整基座600的环形表面610上方的距离。在一些实现方式中，承载环支撑件612包括用于调节承载环支撑件612中的至少一个的高度的间隔件616(例如垫片)。也就是说，当承载环630搁置在承载环支撑件612上时，间隔件616可以被选择以在承载环630和环形表面610之间提供控制的距离。应当理解，可以存在零个、一个或多于一个的间隔件616，其被选择并定位在承载环支撑件612下方以在环形表面610和承载环630之间提供期望距离。
另外，承载环支撑件612和间隔件616可以通过紧固硬件614固定到基座600。在一些实现方式中，硬件614可以包括螺钉、螺栓、钉子、销或其它类型适用于将承载环支撑件612和间隔件616固定到基座600上的硬件。在其他实现方式中，可以使用用于将承载环支撑件612和间隔件616固定到基座600的其它技术/材料，例如合适的粘合剂。
图6B示出了具有图6A的承载环的示例基座的一部分的横截面视图。承载环支撑件612的总高度可以由间隔件616和承载环支撑件612的组合高度来限定。这还可以确定承载环支撑件612的顶表面比基座600的环形表面610高的程度。
图6C示出了具有图6A的承载环和晶片的示例基座的外边缘的横截面视图。一个或多个间隙可以将晶片601与承载环630分离，并且将承载环630与环形表面610分离。一个或多个间隙可以提供用于输送工艺气体(例如，前体、自由基物质等)到晶片601的背面的路径。如图6C所示，承载环630包括具有顶表面632和向下一个台阶的表面634的环形体。顶表面632和向下一个台阶的表面634可以通过过渡台阶结合在一起。应当理解的是，向下一个台阶的表面634被限定在承载环630的内径636附近并且从内径636向外延伸。顶表面632从向下一个台阶的表面634延伸到承载环630的外径637(如图6B中所示)。
在承载环630的底表面和基座600的环形表面610之间可以存在下间隙G1。另外，上间隙G2可以存在于承载环630的顶表面和晶片601背面之间。应当理解，下间隙G1和上间隙G2中的每一个为在沉积工艺期间将被输送到晶片601的背面的工艺气体提供路径。因此，控制这些间隙也可以最小化背面沉积。
当承载环630被承载环支撑件612支撑时，下间隙G1的尺寸可以由在环形表面610和承载环630的底表面之间的竖直间隔限定。
当晶片601由一个或多个晶片支撑件支撑在面向晶片的表面602上方，晶片601和承载环630之间的上间隙G2的尺寸可以通过向下一个台阶的表面634和晶片601的背面之间的竖直间隔来限定。应当理解，上间隙G2的尺寸可以由各种因素产生，各种因素包括下间隙G1的尺寸、承载环630在向下一个台阶的表面634的区域中的厚度、环形表面610和面向晶片的表面602之间的竖直位置的差异、以及晶片601由一个或多个晶片支撑件保持时在面向晶片的表面602上方的距离。
在一些实现方式中，下间隙G1可以小于约16密耳，例如在约0密耳至6密耳之间。在一些实现方式中，上间隙G2可以小于约10密耳，例如在约0密耳至5密耳之间。在一些实现方式中，上间隙G2可以小于约3密耳或小于约1密耳。在上间隙G2小于约1密耳甚至为0密耳的情况下，可以形成边缘密封以限制背面沉积。
返回到图1A和1B，系统控制器110可以配置有用于执行装置的一个或多个操作(包括用于控制一个或多个晶片支撑件的操作)的指令。一个或多个晶片支撑件的控制可以包括例如控制一个或多个晶片支撑件的空间布置和/或高度。系统控制器110还可以控制用于限制背面沉积的其他参数，例如承载环的底表面和基座之间的间隙的尺寸以及承载环的上表面与晶片之间的间隙的大小。
系统控制器110提供操作装置100所需的电子和接口控制。系统控制器110(其可以包括一个或多个物理或逻辑控制器)控制装置100的一些或所有属性。系统控制器110通常包括一个或多个存储器设备和一个或多个处理器。处理器可以包括中央处理单元(CPU)或计算机、模拟和/或数字输入/输出连接、步进电机控制器板以及其它相似的组件。可以在处理器上执行用于实现如本文所述的适当控制操作的指令。这些指令可以存储在与系统控制器110相关联的存储设备上，或者它们可以通过网络提供。在某些实现方式中，系统控制器110执行系统控制软件。
装置100中的系统控制软件可以包括用于控制处理室102中的条件的指令。这可以包括用于控制基座温度、升降销、晶片支撑件、气流、室压强、晶片位置、晶片旋转、定时、承载环位置和由装置100执行的其它参数的指令。系统控制软件可以以任何合适的方式配置。例如，可以写入各种处理工具组件子程序或控制对象以控制执行各种处理工具处理所必需的处理工具组件的操作。系统控制软件可以用任何合适的计算机可读编程语言进行编码。
在一些实现方式中，系统控制软件包括用于控制上述各种参数的输入/输出控制(IOC)排序指令。例如，通过定位一个或多个晶片支撑件来定位晶片的每个阶段可以包括用于由系统控制器110执行的一个或多个指令，控制晶片和基座之间以及晶片和承载环之间的间隙的每个阶段可以包括用于由系统控制器110执行的一个或多个指令，并且在晶片上沉积膜的每个阶段可以包括用于由系统控制器110执行的一个或多个指令。在一些实现方式中，定位衬底和沉积的阶段可以顺序地布置，使得用于处理阶段的所有指令与该处理阶段同时执行。
在一些实现方式中可以采用其他计算机软件和/或程序。用于此目的的程序或程序段的示例包括晶片定位程序、晶片支撑件定位程序、承载环定位程序、压强控制程序、加热器控制程序和电位/电流电源控制程序。用于此目的的程序或程序段的其他示例包括定时控制程序、升降销定位程序、基座定位程序、基座温度控制程序、喷头温度控制程序、工艺气体控制程序和吹扫气体控制程序。
在另一实施方式中，晶片被支撑在无卡盘基座上，使得在晶片边缘和槽边缘(例如，陶瓷聚焦环)之间保持均匀的间隙。减小间隙的变化可以更好地控制晶片边缘处的沉积膜厚均匀性。
在将膜沉积在保持在无卡盘基座中的晶片上时，晶片滑移可以以朝向室角落的向外方向发生。例如，在标准晶片放置在具有2密耳高度的晶片支撑件上并且在室压强为0.5托下期间，在膜沉积期间，晶片中心离开无卡盘基座的中心的滑移可以超过500微米。图7描绘了用于标准晶片放置的自动晶片定心(AWC)数据，其中示出了四站沉积室的站1和2，并且站1和2的AWC数据表明晶片滑移可以在500至1000微米的范围内。在氧化物沉积室中，气垫可以存在于晶片的下方，并且晶片滑移可能导致晶片在晶片边缘处与基座槽(pedestalpocket)的壁接触。晶片滑移可归因于由于晶片下方的气体引起的“曲棍球压缩”效应，导致摩擦力降低并使得晶片能够移动。大约500微米或更大的滑移可在晶片的一个边缘上导致小的间隙或没有间隙，并且在晶片的相对边缘上导致比期望间隙更大的间隙。间隙尺寸的变化可能导致等离子体鞘在晶片边缘处产生的方式的变化，从而导致沉积膜的厚度变化。例如，在距离晶片边缘1.5mm的外部区域中可以发生大约5埃的厚度变化。目前，希望将存储器和逻辑器件管芯制造到晶片的外斜面(outer bevel)，并且在外边缘处的膜厚度的变化会影响存储器和逻辑器件的产量和性能。虽然可以使用具有晶片卡盘的基座来解决这个问题，但卡盘的添加增加了处理室的成本，并且需要对基座进行显著的改变。
为了最小化晶片滑移，可以使用各种方法。在一个实现方式中，当在将晶片降至基座之前晶片处于锁定配置(pin-up configuration)时，可以将气体抽出。可选地，气体可以流过晶片的正面，以避免由于在抽空(pump down)期间快速的压强转变而导致的晶片正面的颗粒污染。在另一个实现方式中，晶片可以被支撑在晶片支撑件上，通过增加接触晶片背面的晶片支撑件的数量和/或材料，晶片支撑件提供足够的阻力/摩擦力来保持晶片。在另一个实现方式中，可以通过将晶片支撑件的高度增加至至少4密耳来增加晶片与基座的上表面之间的气体传导。
在一个实施方式中，在晶片上沉积膜期间减少晶片的滑移的方法包括：将晶片支撑在处理室中的无卡盘基座的面向晶片的表面上方；将处理室抽空至有效地减少晶片放置在从基座的面向晶片的表面延伸的晶片支撑件上时的滑移的压强；将晶片降至晶片支撑件上的初始位置，晶片的背面位于无卡盘基座的面向晶片的表面之上足够的距离处，以减少在晶片上沉积膜期间的滑移；在晶片上沉积膜；以及从晶片支撑件移除晶片，其中当晶片从晶片支撑件上移除时，晶片从其初始位置的滑移小于400微米。
与标准晶片放置操作(其中晶片下降到从基座的面向晶片的表面延伸2密耳的晶片支撑件上，并且当晶片下降到晶片支撑件上时，室压强为0.5托)相比，在低压晶片放置操作中，晶片支撑件可以从面向晶片的表面延伸4密耳，并且室压强可以小于0.5托，优选为0.1托或更低。下表提供了膜厚度均匀性和晶片滑移的比较，其中“MCA”表示最小接触面积销，NU％表示通过测量在距离晶片边缘达1.8mm的极性图案中收集的73个点处测得的最大膜厚度(Tmax)和最小膜厚度(Tmin)确定的％非均匀性，NU％＝(Tmax–Tmin)/2。
Figure BDA0001358056210000171
在膜沉积工艺期间，可以在将或不将晶片从站到站移动的情况下处理四个晶片。例如，在其中晶片从站到站移动并且膜在每个站处顺序地沉积的膜沉积工艺中，晶片放置可以如下在有具有四个承载环和两个加载端口的四个基座的四站室中进行：(1)从站1和2移除两个经处理的晶片，并且可以将两个晶片(晶片1和2)同时转移到室中并且加载到站1和2处的基座的升降销上，(2)两个晶片可以降低到站1和2处的基座的晶片支撑件上，(3)蜘蛛叉可以同时提升站1-4处的四个承载环，并将其旋转180°，以将晶片1和2移动到站3和4，(4)可以将两个附加的晶片(晶片3和4)同时转移到室中并且加载到站1和2处的基座的升降销上，(5)在将晶片1和2降低到站3和4处的基座的晶片支撑件上的同时，晶片3和4可以被降低到站1和2处的晶片支撑件上。可以通过在每个站上沉积膜的一部分来顺序地进行膜沉积。在沉积工艺结束时，经处理的晶片被转位以将晶片1和2返回到站1和2，使得它们可以以与插入室中时的顺序相同的顺序保持。新的晶片1和2与经处理的晶片1和2交换，新的晶片1和2被转位180°，新的晶片3和4与经处理的晶片3和4交换，并且通过在每个站进行一部分膜沉积，以四个步骤顺序地用新的晶片重复膜沉积工艺。在顺序沉积中，每次晶片被转位到下一个站时都进行低压转移。因此，与在晶片放置期间没有抽空的标准晶片放置相比，低压晶片放置工艺由于执行降压步骤所需的额外时间而降低了晶片产量。
图8A-8B示出了比较四站沉积室的站1-4的两种晶片放置过程的AWC数据的描绘。图8A示出了标准晶片放置过程的数据，其中将晶片下降到具有2密耳高度的MCA的无卡盘基座上，并且室压强为0.5托。图8A中的数据显示，在膜沉积期间，晶片径向向外滑移的各种距离平均超过500微米。图8B示出了低压晶片放置过程的数据，其中将晶片降低到具有4密耳高度MCA上，并且抽排到基压的室压强<0.01托。图8B中的AWC数据显示平均晶片滑移减小到低于200微米。然而，校准和过程之间的机械手误差和热膨胀可能导致距离0(中心)高达200微米的可能偏移。因此，低于200微米的AWC数据表明晶片可能居中而没有滑移。
图9示出了具有两个加载端口的四站室的标准晶片放置过程，其中在晶片1和2的转移期间初始室压强为0.5托，晶片1和2降低到站1和站2处的基座的晶片支撑件上，站1-4处的承载环被升高并旋转(主轴转位(spindle index))以将晶片1和2移动到站3和4，承载环降低到站1-4处的基座上，晶片3和4传送到室中并降低到站1和2处的升降销上，升降销被降低以将晶片1和2放置在站1和2处的晶片支撑件上，并进行膜沉积。
图10示出了具有两个加载端口的四站室的低压晶片放置过程，其中晶片1和2在初始室压强为0.5托时转移到室中，晶片1和2降低到站1和2处的基座的升降销上，室内的压强降低至0.1托或更低，晶片1和2下降到站1和2处的基座的晶片支撑件上，室内的压强升高至0.5托，站1-4处的承载环升高并旋转(主轴转位)以将晶片1和2移动到站3和4，承载环降低到站1-4处的基座上，将晶片3和4转移到室中，并降低到站1和2处的升降销上，室压强降低至0.1托或更低，升降销降低以将晶片3和4放置在站1和2处的晶片支撑件上，同时站3和4处的承载环将晶片1和2降低到站3和4处的晶片支撑件上，并进行膜沉积。
转移过程可以用空室进行，或者在膜沉积工艺之后进行晶片交换时进行。在膜沉积期间，晶片可以在整个沉积工艺保持在相同的站。或者，可以在每个站处执行部分膜沉积，这需要从站到站的晶片转移。为了最小化膜沉积工艺中的晶片滑移，使用上述低压过程将晶片放置在晶片支撑件上。
在其中晶片在四个站处顺序处理的膜沉积工艺期间，晶片可以一次两个进入和离开室。图10是示出在晶片放置期间发生的四个抽排到基压步骤的图。假设在站3处对晶片1发生膜沉积，并且晶片被转位四次，使得晶片1在站2处结束，转移过程如下。在步骤1中，4个经处理的晶片(PW1、PW2、PW3、PW4)布置成PW1在站2(S2)处、PW2在站3(S3)处、PW3在站4(S4)处、并且PW4在站1(S1)处，为了以期望的顺序保持晶片，主轴被转位以使PW1和PW2回到S1和S2，使得它们可以首先从室中移除。在步骤2中，执行第一抽排到基压(PB1)以将室压强降低到低于0.5托，优选低于0.1托，例如低于0.01托。在步骤3中，当室处于PB1时，主轴降低以使经处理的晶片(PW1、PW2、PW3、PW4)落在承载环(CR1、CR2、CR3、CR4)上，PW1下降到S1处的晶片支撑件上，PW2下降到S2处的晶片支撑件上，PW3下降到S3处的晶片支撑件上，PW4下降到S4处的晶片支撑件上。在步骤4中，S1和S2处的升降销升高以升高S1和S2处的经处理的晶片(PW1和PW2)。在步骤5中，末端执行器从S1和S2处的室中移除PW1和PW2。在步骤6中，S1和S2处的升降销降低。在步骤7中，末端执行器将新的晶片(W1和W2)传送到室中。在步骤8中，S1和S2处的升降销升高以从末端执行器移除W1和W2。在步骤9中，将末端执行器从室中取出。在步骤10中，执行第二抽排到基压(PB2)以将室的压强降低到低于0.5Torr，优选低于0.1Torr，例如0.01Torr或更低。在步骤11中，当室在PB2下时，S1和S2处的升降销降低以将W1和W2放置在S1和S2处的晶片支撑件上。在步骤12中，主轴升高以将承载环(CR1、CR2、CR3、CR4)与晶片(W1、W2、PW3、PW4)一起升高。在步骤13中，主轴被转位(旋转)以将承载环(CR3和CR4)上的经处理的晶片(PW3和PW4)从S3和S4移动到S1和S2，并将CR1/W1和CR2/W2移动到S3和S4。在步骤14中，当主轴向上运动时，执行第三抽排到基压(PB3)以将室的压强降低到低于0.5Torr，优选低于0.1Torr，如低于0.01Torr。在步骤15中，降低主轴以将晶片(W1、W2、PW3、PW4)放置在S3、S4、S1和S2处的晶片支撑件上。在步骤16中，S1和S2处的升降销升高PW3和PW4。在步骤17中，末端执行器在S1和S2从升降销上移除PW3和PW4，并将PW3和PW4从室中移出。在步骤18中，末端执行器将新的晶片(W3和W4)传送到室中。在步骤19中，升高S1和S2处的升降销以从末端执行器移除W3和W4。在步骤20中，从室中取出末端执行器。在步骤21中，当升降销在S1和S2处升高时，执行第四抽排到基压(PB4)以将室压降低至低于0.5托，优选低于0.1托，如低于0.01托。在步骤22中，在PB4下的室中，S1和S2处的升降销降低，以将W3和W4放置在S1和S2处的晶片支撑件上。随后，膜沉积通过当晶片保持在一个站中时沉积所有的膜来将膜材料沉积在晶片上或者通过在每个站处沉积膜的一部分来顺序地沉积膜来进行。顺序沉积具有增加整体膜均匀性的优点，因为在所有四个站处理每个晶片，在这种情况下，由于当晶片转移到每个连续的站时的低压强放置，晶片放置更精确。
在顺序膜沉积中，四个晶片(W1、W2、W3、W4)在四个站(S1，S2，S3，S4)中如下从站到站移动。在第一沉积步骤(其中将期望的膜厚度的一部分沉积在晶片上)之后，通过升高主轴以将四个承载环(CR1、CR2、CR3、CR4)与晶片(W1、W2、W3、W4)一起升高来将晶片转位，主轴旋转90°，室压强降低到0.5Torr以下，优选低于0.1Torr，如低于0.01Torr，在降低的室压强下，主轴下降以将晶片放置在四个站处的晶片支撑件上(W1在S2处，W2在S3处，W3在S4处，S4在S1处)，并且执行第二沉积步骤以沉积所需总厚度的一部分。在第二沉积步骤之后，当主轴升高四个承载环时四个晶片升高，主轴旋转90°，室压强降低到低于0.5托，优选低于0.1托，如低于0.01托，在降低的压强下，主轴下降以将晶片放置在四个站处的晶片支撑件上，其中W1在S3处，W2在S4处，W3在S1处并且W4在S2处，并且执行第三膜沉积步骤以沉积期望总厚度的一部分。在第三沉积步骤之后，当主轴升高四个承载环时四个晶片升高，主轴旋转90°，室压强降低至低于0.5Torr，优选低于0.1Torr，如低于0.01Torr，在降低的压强下，主轴下降以将晶片放置在四个站处的晶片支撑件上，其中W1在S3处，W2在S4处，W3在S1处并且W4在S2处，并且进行第四次膜沉积以将膜沉积到期望的厚度。在第四沉积步骤之后，将经处理的晶片从室中取出，并将新的晶片加载到室中，如上所述。
尽管出于清楚和理解的目的已经详细描述了上述内容，但是显而易见的是，可以在所附权利要求的范围内实施某些改变和修改。应该注意的是，有许多实现所描述的工艺、系统和装置的替代方式。因此，所描述的实施方式被认为是说明性的而不是限制性的。

Claims (19)

1.一种在晶片上沉积膜期间减少晶片滑移的方法，所述方法包括：
将所述晶片支撑在升降销或承载环上，使得所述晶片位于处理室中的无卡盘基座的面向晶片的表面上的晶片支撑件上方，在所述晶片的外边缘和槽的壁之间具有间隙；
在将所述晶片支撑在所述升降销或承载环上、所述晶片在所述晶片支撑件上方的同时，将所述处理室抽空至减小的压强，以有效地减少所述晶片在放置在从所述基座的所述面向晶片的表面延伸的晶片支撑件上时的滑移；
降低所述升降销或承载环，使得所述晶片在所述处理室处于所述减小的压强下时降低到所述晶片支撑件上，并且将所述晶片支撑在所述无卡盘基座的所述面向晶片的表面的上方足够的距离处以减少在所述晶片上沉积膜期间在所述槽中的横向滑移；
在所述晶片支撑在所述晶片支撑件上时，在所述晶片上沉积膜，其中在沉积所述膜之后，偏离中心的所述晶片从其初始位置滑移小于400微米。
2.根据权利要求1所述的方法，其中，在沉积所述膜之后，偏离中心的所述晶片从其初始位置滑移小于200微米。
3.根据权利要求1所述的方法，其中所述减小的压强低于0.5托。
4.根据权利要求1所述的方法，其中所述晶片支撑件包括至少三个最小接触面积(MCA)支撑构件。
5.根据权利要求1所述的方法，其中所述晶片支撑件在所述面向晶片的表面上方延伸至少2密耳。
6.根据权利要求1所述的方法，其中所述晶片支撑件在所述面向晶片的表面上方延伸至少4密耳。
7.根据权利要求1所述的方法，其中所述晶片支撑件在所述面向晶片的表面上方延伸至少6密耳。
8.根据权利要求1所述的方法，其还包括在所述处理室中的压强减小至所述减小的压强的同时使气体流动到所述晶片的正面上。
9.根据权利要求1所述的方法，其中在所述处理室中的压强减小至所述减小的压强的同时将所述晶片支撑在升降销上。
10.根据权利要求9所述的方法，其中在将所述处理室保持在所述减小的压强下的同时通过降低所述升降销来将所述晶片降低到所述晶片支撑件上。
11.根据权利要求1所述的方法，其中在所述处理室中的压强减小至所述减小的压强的同时将所述晶片支撑在承载环上。
12.根据权利要求1所述的方法，其中所述减小的压强为0.2托或以下。
13.根据权利要求1所述的方法，其中所述减小的压强为0.05托或以下。
14.根据权利要求1所述的方法，其中所述膜沉积包括在所述晶片的正面上的原子层沉积(ALD)。
15.根据权利要求14所述的方法，其中距离所述晶片的外边缘1.5mm的距离处的膜厚度变化低于5埃。
16.根据权利要求14所述的方法，其中所述膜沉积在所述处理室的单个处理站中进行。
17.根据权利要求14所述的方法，其中所述膜沉积在所述处理室的四个站中顺序地进行。
18.一种在晶片上沉积膜期间减少所述晶片滑移的方法，所述方法包括：
将所述晶片支撑在处理室中的无卡盘基座的面向晶片的表面上方；
将所述处理室抽空至减小的压强，以有效地减少所述晶片当放置在从所述基座的所述面向晶片的表面延伸的晶片支撑件上时的滑移；
在所述处理室处于所述减小的压强下时将所述晶片降低到所述晶片支撑件上，并且将所述晶片支撑在所述无卡盘基座的所述面向晶片的表面上方的足够的距离处以减少在所述晶片上沉积膜期间的滑移；
在所述晶片支撑在所述晶片支撑件上时在所述晶片上沉积膜，其中在沉积所述膜之后，偏离中心的所述晶片从其初始位置滑移小于400微米；
其中所述处理室包括至少第一站、第二站、第三站和第四站，所述第一站具有第一无卡盘基座和在其外周处的支撑第一晶片的第一承载环，所述第二站具有第二无卡盘基座和在其外周处的支撑第二晶片的第二承载环，所述第三站具有第三无卡盘基座和在其外周处的第三承载环，并且所述第四站具有第四无卡盘基座和在其外周处的第四承载环，所述方法还包括：同时升高所述第一站、第二站、第三站和第四站处的所述第一承载环、第二承载环、第三承载环和第四承载环；对所述第一承载环、第二承载环、第三承载环和第四承载环进行转位，使得所述第一承载环和第二承载环上的所述第一晶片和第二晶片移动到所述第三站和第四站；将所述处理室抽空至有效地减小所述第一晶片和第二晶片当放置在从所述第三无卡盘基座和第四无卡盘基座的面向晶片的表面延伸的晶片支撑件上时的滑移的压强；在所述处理室处于所述减小的压强下的同时，将所述第一晶片和第二晶片降低到所述第三无卡盘基座和第四无卡盘基座的所述晶片支撑件上。
19.根据权利要求18所述的方法，其还包括：将第三晶片和第四晶片转移到所述第一站和第二站处的所述处理室中；将所述第三晶片和第四晶片支撑在所述第一站和第二站处的升高的升降销上；将所述处理室抽空至有效地减少所述第三晶片和第四晶片当放置在所述第一站和第二站处的所述晶片支撑件上时的滑移的压强；在所述处理室处于所述减小的压强下的同时，降低所述第一站和第二站处的所述升降销，以便将所述第三晶片和第四晶片支撑在所述第一无卡盘基座和第二无卡盘基座的所述晶片支撑件上。
CN201710604907.2A 2016-07-22 2017-07-24 晶片在槽中居中以提高晶片边缘的方位角厚度均匀性 Active CN107641797B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110895353.2A CN113832452A (zh) 2016-07-22 2017-07-24 晶片在槽中居中以提高晶片边缘的方位角厚度均匀性

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/217,345 2016-07-22
US15/217,345 US9698042B1 (en) 2016-07-22 2016-07-22 Wafer centering in pocket to improve azimuthal thickness uniformity at wafer edge

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202110895353.2A Division CN113832452A (zh) 2016-07-22 2017-07-24 晶片在槽中居中以提高晶片边缘的方位角厚度均匀性

Publications (2)

Publication Number Publication Date
CN107641797A CN107641797A (zh) 2018-01-30
CN107641797B true CN107641797B (zh) 2021-08-27

Family

ID=59152467

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202110895353.2A Pending CN113832452A (zh) 2016-07-22 2017-07-24 晶片在槽中居中以提高晶片边缘的方位角厚度均匀性
CN201710604907.2A Active CN107641797B (zh) 2016-07-22 2017-07-24 晶片在槽中居中以提高晶片边缘的方位角厚度均匀性

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202110895353.2A Pending CN113832452A (zh) 2016-07-22 2017-07-24 晶片在槽中居中以提高晶片边缘的方位角厚度均匀性

Country Status (5)

Country Link
US (1) US9698042B1 (zh)
JP (2) JP7111449B2 (zh)
KR (1) KR102456252B1 (zh)
CN (2) CN113832452A (zh)
TW (1) TWI735620B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9698042B1 (en) 2016-07-22 2017-07-04 Lam Research Corporation Wafer centering in pocket to improve azimuthal thickness uniformity at wafer edge
US9892956B1 (en) * 2016-10-12 2018-02-13 Lam Research Corporation Wafer positioning pedestal for semiconductor processing
US10409295B2 (en) * 2016-12-31 2019-09-10 Applied Materials, Inc. Methods and apparatus for enhanced flow detection repeatability of thermal-based mass flow controllers (MFCS)
EP3852137A1 (en) * 2017-07-24 2021-07-21 LAM Research Corporation Moveable edge ring design
KR102465538B1 (ko) 2018-01-04 2022-11-11 삼성전자주식회사 기판 지지 유닛 및 이를 포함하는 증착 장치
TW202110587A (zh) * 2019-05-22 2021-03-16 荷蘭商Ａｓｍ Ｉｐ 控股公司 工件基座主體及用於沖洗工件基座的方法
JP6999614B2 (ja) * 2019-07-26 2022-01-18 株式会社バルカー 支持部材
CN110690134B (zh) * 2019-09-12 2022-07-01 长江存储科技有限责任公司 多站式沉积工艺的串气检测方法、设备及可读存储介质
CN113818003A (zh) * 2020-06-19 2021-12-21 拓荆科技股份有限公司 一种薄膜制备方法及设备
CN112216649B (zh) * 2020-10-14 2023-03-10 中国电子科技集团公司第二十四研究所 一种可固定任意异形晶圆的旋转清洗夹具
US11972935B2 (en) * 2021-08-27 2024-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for processing a semiconductor substrate
CN114351120A (zh) * 2021-12-27 2022-04-15 拓荆科技股份有限公司 晶圆支撑装置及沉积薄膜厚度控制的方法
CN114411114B (zh) * 2021-12-28 2023-09-01 江苏微导纳米科技股份有限公司 镀膜装置及载物机构
CN114293250B (zh) * 2021-12-29 2023-01-06 西安奕斯伟材料科技有限公司 对硅片位置进行调准的系统、方法及外延设备
WO2023147136A1 (en) * 2022-01-31 2023-08-03 Lam Research Corporation Thin film growth modulation using wafer bow

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1004688A1 (en) * 1994-10-20 2000-05-31 Applied Materials, Inc. Substrate processing reactors
CN1661647A (zh) * 2004-02-24 2005-08-31 爱德牌工程有限公司 制造平板显示器的装置
CN102246287A (zh) * 2008-12-11 2011-11-16 诺发系统有限公司 用于冷却晶片的装载锁和冷却所述晶片的方法

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3603646A (en) 1970-01-26 1971-09-07 Ibm Semiconductor wafer air slide with controlled wafer motion
US3930684A (en) 1971-06-22 1976-01-06 Lasch Jr Cecil A Automatic wafer feeding and pre-alignment apparatus and method
US4024944A (en) 1975-12-24 1977-05-24 Texas Instruments Incorporated Semiconductor slice prealignment system
US4618292A (en) 1977-02-28 1986-10-21 International Business Machines Corporation Controls for semiconductor wafer orientor
US4659094A (en) 1985-05-03 1987-04-21 Intel Corporation Centering/positioning apparatus for wafer and vacuum chuck
US4874273A (en) 1987-03-16 1989-10-17 Hitachi, Ltd. Apparatus for holding and/or conveying articles by fluid
DE3923405A1 (de) 1989-07-14 1991-01-24 Wacker Chemitronic Vorrichtung zum transportieren und positionieren von scheibenfoermigen werkstuecken, insbesondere halbleiterscheiben, und verfahren zur nasschemischen oberflaechenbehandlung derselben
US6075924A (en) 1995-01-13 2000-06-13 University Of Southern California Intelligent motion surface
JPH09205130A (ja) * 1996-01-17 1997-08-05 Applied Materials Inc ウェハ支持装置
DE19620234A1 (de) 1996-05-20 1997-11-27 Holtronic Technologies Ltd Verfahren und Vorrichtung zum Positionieren eines Substrats
US5920797A (en) * 1996-12-03 1999-07-06 Applied Materials, Inc. Method for gaseous substrate support
WO1999023691A2 (en) 1997-11-03 1999-05-14 Asm America, Inc. Improved low mass wafer support system
US6126382A (en) 1997-11-26 2000-10-03 Novellus Systems, Inc. Apparatus for aligning substrate to chuck in processing chamber
US6032512A (en) 1998-06-02 2000-03-07 Taiwan Semiconductor Manufacturing Co. Ltd. Wafer centering device and method of using
JP2000286328A (ja) * 1999-03-31 2000-10-13 Tokyo Electron Ltd ガス処理装置
JP4619594B2 (ja) 1999-06-21 2011-01-26 エスアールアイ インターナショナル 摩擦のない輸送装置および方法
JP4419237B2 (ja) * 1999-12-22 2010-02-24 東京エレクトロン株式会社 成膜装置及び被処理体の処理方法
KR100523113B1 (ko) * 2000-06-01 2005-10-19 동경 엘렉트론 주식회사 반도체 처리용의 단일기판식 처리 장치
JP2002057209A (ja) * 2000-06-01 2002-02-22 Tokyo Electron Ltd 枚葉式処理装置および枚葉式処理方法
US6427991B1 (en) 2000-08-04 2002-08-06 Tru-Si Technologies, Inc. Non-contact workpiece holder using vortex chuck with central gas flow
US6513540B2 (en) 2001-05-11 2003-02-04 Therma Corporation, Inc. System and method for using bent pipes in high-purity fluid handling systems
US6935830B2 (en) 2001-07-13 2005-08-30 Tru-Si Technologies, Inc. Alignment of semiconductor wafers and other articles
US6760976B1 (en) 2003-01-15 2004-07-13 Novellus Systems, Inc. Method for active wafer centering using a single sensor
US7070833B2 (en) 2003-03-05 2006-07-04 Restek Corporation Method for chemical vapor deposition of silicon on to substrates for use in corrosive and vacuum environments
US20050230350A1 (en) 2004-02-26 2005-10-20 Applied Materials, Inc. In-situ dry clean chamber for front end of line fabrication
US20060137609A1 (en) 2004-09-13 2006-06-29 Puchacz Jerzy P Multi-single wafer processing apparatus
WO2006055984A2 (en) 2004-11-22 2006-05-26 Applied Materials, Inc. Substrate processing apparatus using a batch processing chamber
KR20070092648A (ko) 2006-03-09 2007-09-13 세이코 엡슨 가부시키가이샤 워크 반송 장치 및 워크 반송 방법
KR100790824B1 (ko) * 2006-05-30 2008-01-02 삼성전자주식회사 반도체 디바이스 제조설비에서의 웨이퍼 로딩 및 언로딩방법
JP5417343B2 (ja) 2007-12-27 2014-02-12 ラム リサーチ コーポレーション 少なくとも１つの光源を使用してエンドエフェクタ・アラインメントを校正するためのシステムおよび方法
US9685320B2 (en) 2010-09-23 2017-06-20 Lam Research Corporation Methods for depositing silicon oxide
JP5542743B2 (ja) * 2010-10-07 2014-07-09 東京エレクトロン株式会社 熱処理装置および熱処理方法
JP2012089591A (ja) * 2010-10-18 2012-05-10 Hitachi High-Technologies Corp 真空処理装置及び真空処理方法
JP5869899B2 (ja) * 2011-04-01 2016-02-24 株式会社日立国際電気 基板処理装置、半導体装置の製造方法、基板処理方法及びサセプタカバー
US8371567B2 (en) 2011-04-13 2013-02-12 Novellus Systems, Inc. Pedestal covers
JP5712889B2 (ja) * 2011-10-07 2015-05-07 東京エレクトロン株式会社 成膜装置及び基板処理装置
US9082802B2 (en) 2011-11-28 2015-07-14 Macronix International Co., Ltd. Wafer centering hardware design and process
US9484233B2 (en) 2012-04-13 2016-11-01 Novellus Systems, Inc. Carousel reactor for multi-station, sequential processing systems
US8956704B2 (en) 2012-05-21 2015-02-17 Novellus Systems, Inc. Methods for modulating step coverage during conformal film deposition
US9214375B2 (en) 2012-07-10 2015-12-15 Lam Research Corporation End effector having multiple-position contact points
JP2013012776A (ja) * 2012-09-24 2013-01-17 Tokyo Electron Ltd プラズマ処理装置および基板載置台
KR20150009322A (ko) * 2013-07-16 2015-01-26 피에스케이 주식회사 지지 유닛 및 이를 포함하는 기판 처리 장치
US9275868B2 (en) 2013-07-19 2016-03-01 Globalfoundries Inc. Uniform roughness on backside of a wafer
JP5950892B2 (ja) * 2013-11-29 2016-07-13 株式会社日立国際電気 基板処理装置、半導体装置の製造方法及びプログラム
US9299598B2 (en) 2013-12-23 2016-03-29 Lam Research Corp. Robot with integrated aligner
JP6287240B2 (ja) * 2014-01-17 2018-03-07 東京エレクトロン株式会社 真空処理装置及び真空処理方法
US9184084B2 (en) 2014-01-28 2015-11-10 Lam Research Corporation Wafer handling traction control system
US9797042B2 (en) 2014-05-15 2017-10-24 Lam Research Corporation Single ALD cycle thickness control in multi-station substrate deposition systems
US10081869B2 (en) 2014-06-10 2018-09-25 Lam Research Corporation Defect control in RF plasma substrate processing systems using DC bias voltage during movement of substrates
US9617638B2 (en) 2014-07-30 2017-04-11 Lam Research Corporation Methods and apparatuses for showerhead backside parasitic plasma suppression in a secondary purge enabled ALD system
US10242848B2 (en) * 2014-12-12 2019-03-26 Lam Research Corporation Carrier ring structure and chamber systems including the same
US10100407B2 (en) 2014-12-19 2018-10-16 Lam Research Corporation Hardware and process for film uniformity improvement
US10648079B2 (en) * 2014-12-19 2020-05-12 Lam Research Corporation Reducing backside deposition at wafer edge
US9698042B1 (en) 2016-07-22 2017-07-04 Lam Research Corporation Wafer centering in pocket to improve azimuthal thickness uniformity at wafer edge

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1004688A1 (en) * 1994-10-20 2000-05-31 Applied Materials, Inc. Substrate processing reactors
CN1661647A (zh) * 2004-02-24 2005-08-31 爱德牌工程有限公司 制造平板显示器的装置
CN102246287A (zh) * 2008-12-11 2011-11-16 诺发系统有限公司 用于冷却晶片的装载锁和冷却所述晶片的方法

Also Published As

Publication number Publication date
KR20180010991A (ko) 2018-01-31
US9698042B1 (en) 2017-07-04
JP7111449B2 (ja) 2022-08-02
TWI735620B (zh) 2021-08-11
JP7457756B2 (ja) 2024-03-28
TW201812082A (zh) 2018-04-01
JP2018026547A (ja) 2018-02-15
JP2022137282A (ja) 2022-09-21
KR102456252B1 (ko) 2022-10-18
CN107641797A (zh) 2018-01-30
CN113832452A (zh) 2021-12-24

Similar Documents

Publication Publication Date Title
CN107641797B (zh) 晶片在槽中居中以提高晶片边缘的方位角厚度均匀性
KR102514303B1 (ko) 웨이퍼 에지에서의 후면 증착을 감소시키는 방법
KR102388750B1 (ko) 반도체 프로세싱을 위한 웨이퍼 포지셔닝 페데스탈
TWI791020B (zh) 用以消除在晶圓背側邊緣及凹口處之沉積的晶圓邊緣接觸硬體及方法
US11670535B2 (en) Carrier plate for use in plasma processing systems
TWI765922B (zh) 具有小間隙之銷升降器組件
TW201731014A (zh) 半導體製造中用以控制電漿不安定性之系統及方法
JP7356446B2 (ja) 封止表面を有する静電チャック
TW202224057A (zh) 用於低傾角溝槽蝕刻的薄遮蔽環

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant