KR20180010991A - 웨이퍼 에지에서 방위각 두께 균일도를 개선하도록 포켓 내에서 웨이퍼 센터링 - Google Patents

웨이퍼 에지에서 방위각 두께 균일도를 개선하도록 포켓 내에서 웨이퍼 센터링 Download PDF

Info

Publication number
KR20180010991A
KR20180010991A KR1020170089772A KR20170089772A KR20180010991A KR 20180010991 A KR20180010991 A KR 20180010991A KR 1020170089772 A KR1020170089772 A KR 1020170089772A KR 20170089772 A KR20170089772 A KR 20170089772A KR 20180010991 A KR20180010991 A KR 20180010991A
Authority
KR
South Korea
Prior art keywords
wafer
pedestal
station
carrier ring
supports
Prior art date
Application number
KR1020170089772A
Other languages
English (en)
Other versions
KR102456252B1 (ko
Inventor
끌로에 발다세로니
에드먼드 비 민셜
프랭크 엘. 파스콸레
샹카 스와미나단
라메시 찬드라세카란
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20180010991A publication Critical patent/KR20180010991A/ko
Application granted granted Critical
Publication of KR102456252B1 publication Critical patent/KR102456252B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4581—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber characterised by material of construction or surface finish of the means for supporting the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45548—Atomic layer deposition [ALD] characterized by the apparatus having arrangements for gas injection at different locations of the reactor for each ALD half-reaction
    • C23C16/45551—Atomic layer deposition [ALD] characterized by the apparatus having arrangements for gas injection at different locations of the reactor for each ALD half-reaction for relative movement of the substrate and the gas injectors or half-reaction reactor compartments
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4585—Devices at or outside the perimeter of the substrate support, e.g. clamping rings, shrouds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54—Apparatus specially adapted for continuous coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67748—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber horizontal transfer of a single workpiece
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68771—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting more than one semiconductor substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

막 증착 동안 웨이퍼의 미끄러짐 (slippage) 을 감소시키기 위한 방법은 웨이퍼가 리프트 핀들 또는 캐리어 링 상에 지지되는 동안 프로세싱 챔버를 펌핑 아웃하는 (pumping out) 단계 및 막의 증착 동안 웨이퍼 미끄러짐을 최소화하도록 구성된 지지 부재들 상으로 웨이퍼를 하강시키는 단계를 포함한다. ALD (atomic layer deposition) 를 위한 프로세싱 챔버와 같은, 멀티-스테이션 프로세싱 챔버는 웨이퍼가 400 ㎛ 초과만큼 중심에서 벗어나 이동하는 것을 방지하도록 구성된 웨이퍼 지지부들을 가진 스테이션 각각에서 척이 없는 (chuck-less) 페데스탈을 포함할 수 있다. 웨이퍼 아래의 가스 쿠션 (cushion) 을 최소화하도록, 웨이퍼 지지부들은 웨이퍼의 후면과 페데스탈의 웨이퍼-대면 표면 사이의 적어도 2 mil의 갭을 제공할 수 있다.

Description

웨이퍼 에지에서 방위각 두께 균일도를 개선하도록 포켓 내에서 웨이퍼 센터링{WAFER CENTERING IN POCKET TO IMPROVE AZIMUTHAL THICKNESS UNIFORMITY AT WAFER EDGE}
이 개시는 일반적으로 반도체 프로세싱 툴 내에서 척이 없는 페데스탈 상에 지지된 웨이퍼 상의 증착된 막의 균일도를 개선하는 방법에 관한 것이다. 이 개시의 특정한 양태들은 웨이퍼 상의 막의 증착 동안 웨이퍼 미끄러짐을 방지하는 것에 관한 것이다.
프로세싱 챔버 내에서 증착 동안, 막은 웨이퍼의 전면 상에 증착될 수 있다. 예를 들어, ALD (atomic layer deposition) 에서, 막은 연속적인 도징 및 활성화 단계들에 의해 층 단위로 (layer by layer) 증착될 수 있다. ALD 프로세싱 챔버들 내에서, 전구체 가스들이 웨이퍼로 지향될 수 있고 그리고 전구체 가스들은 모노레이어 (monolayer) 를 형성하도록 웨이퍼의 표면 상에 화학 흡착할 수 있다. 모노레이어와 반응하는 부가적인 전구체 가스들이 도입될 수 있고, 그리고 퍼지 가스가 그 후에 과잉의 전구체들 및 가스 반응 부산물들을 제거하도록 도입될 수 있다. 전구체 가스들은 오버랩 없이 교대로 펄싱될 수 있고, 그리고 사이클들은 적합한 두께의 막을 형성하도록 목표된 만큼 수 회 반복될 수 있다.
그러나, 웨이퍼가 척이 없는 방법에 의해 홀딩될 때, 웨이퍼 미끄러짐이 발생할 수 있고 그리고 웨이퍼 에지에서 증착된 막의 불균일한 두께를 야기할 수 있다. 예를 들어, 증착 프로세스 동안, 웨이퍼는 웨이퍼와 페데스탈 상부 표면 사이에 갭을 제공하는 웨이퍼 지지부들 상에 지지될 수 있고 그리고 웨이퍼가 위치되는 포켓의 일 에지로 웨이퍼가 보다 가까이 이동하도록 갭 내의 가스 쿠션은 웨이퍼 이동 (미끄러짐) 을 야기할 수 있다. 웨이퍼가 포켓 내에서 중심에 위치되지 않는다면, 막 두께는 웨이퍼 에지에서 불균일할 수 있다.
따라서, 웨이퍼 에지에서 방위각 두께 균일도를 개선하도록 막 증착 동안 웨이퍼 미끄러짐의 문제에 대한 해결책을 제공하는 것이 바람직할 것이다.
반도체 기판 (웨이퍼) 을 프로세싱하기 위한 방법이 본 명세서에 개시되고, 방법은 프로세싱 챔버 내에서 척이 없는 (chuck-less) 페데스탈의 웨이퍼-대면 표면 위에 웨이퍼를 지지하는 단계, 웨이퍼가 페데스탈의 웨이퍼-대면 표면으로부터 연장하는 웨이퍼 지지부들 상에 배치될 때 웨이퍼의 미끄러짐을 감소시키는데 효과적인 감소된 압력으로 프로세싱 챔버를 펌핑 아웃하는 (pumping out) 단계, 프로세싱 챔버가 감소된 압력에 있는 동안 웨이퍼 지지부들 상으로 웨이퍼를 하강시키는 단계 및 웨이퍼 상의 막 증착 동안 미끄러짐을 감소시키도록 척이 없는 페데스탈의 웨이퍼-대면 표면 위로 충분한 거리에 웨이퍼를 지지하는 단계, 및 웨이퍼가 웨이퍼 지지부들 상에 지지되는 동안 웨이퍼 상에 막을 증착하는 단계를 포함하고, 웨이퍼의 초기 위치로부터 중심이 벗어난 웨이퍼의 미끄러짐은 막이 증착된 후 400 ㎛ 미만이다.
일 실시예에서, 프로세싱 챔버는 적어도 제 1 스테이션, 제 2 스테이션, 제 3 스테이션 및 제 4 스테이션을 포함하고, 제 1 스테이션은 제 1 척이 없는 페데스탈 및 제 1 웨이퍼를 지지하는 제 1 척이 없는 페데스탈의 외측 주변부에서 제 1 캐리어 링을 갖고, 제 2 스테이션은 제 2 척이 없는 페데스탈 및 제 2 웨이퍼를 지지하는 제 2 척이 없는 페데스탈의 외측 주변부에서 제 2 캐리어 링을 갖고, 제 3 스테이션은 제 3 척이 없는 페데스탈 및 제 3 척이 없는 페데스탈의 외측 주변부에서 제 3 캐리어 링을 갖고, 그리고 제 4 스테이션은 제 4 척이 없는 페데스탈 및 제 4 척이 없는 페데스탈의 외측 주변부에서 제 4 캐리어 링을 갖고, 방법은, 제 1 스테이션, 제 2 스테이션, 제 3 스테이션 및 제 4 스테이션에서 제 1 캐리어 링, 제 2 캐리어 링, 제 3 캐리어 링 및 제 4 캐리어 링을 동시에 리프팅하는 단계, 제 1 캐리어 링 및 제 2 캐리어 링 상의 제 1 웨이퍼 및 제 2 웨이퍼가 제 3 스테이션 및 제 4 스테이션으로 이동되도록 제 1 캐리어 링, 제 2 캐리어 링, 제 3 캐리어 링 및 제 4 캐리어 링을 인덱싱하는 단계, 제 1 웨이퍼 및 제 2 웨이퍼가 제 3 척이 없는 페데스탈 및 제 4 척이 없는 페데스탈의 웨이퍼-대면 표면들로부터 연장하는 웨이퍼 지지부들 상에 배치될 때 제 1 웨이퍼 및 제 2 웨이퍼의 미끄러짐을 감소시키는데 효과적인 압력으로 프로세싱 챔버를 펌핑 아웃하는 단계, 프로세싱 챔버가 감소된 압력에 있는 동안 제 3 척이 없는 페데스탈 및 제 4 척이 없는 페데스탈의 웨이퍼 지지부들 상으로 제 1 웨이퍼 및 제 2 웨이퍼를 하강시키는 단계를 더 포함한다. 방법은 제 3 웨이퍼 및 제 4 웨이퍼를 제 1 스테이션 및 제 2 스테이션에서 프로세싱 챔버 내로 이송하는 단계, 제 1 스테이션 및 제 2 스테이션에서 상승된 리프트 핀들 상에 제 3 웨이퍼 및 제 4 웨이퍼를 지지하는 단계, 제 3 웨이퍼 및 제 4 웨이퍼가 제 1 스테이션 및 제 2 스테이션에서 웨이퍼 지지부들 상에 배치될 때 제 3 웨이퍼 및 제 4 웨이퍼의 미끄러짐을 감소시키는데 효과적인 압력으로 프로세싱 챔버를 펌핑 아웃하는 단계, 및 프로세싱 챔버가 감소된 압력에 있는 동안 제 1 척이 없는 페데스탈 및 제 2 척이 없는 페데스탈의 웨이퍼 지지부들 상에 제 3 웨이퍼 및 제 4 웨이퍼를 지지하도록 제 1 스테이션 및 제 2 스테이션에서 리프트 핀들을 하강시키는 단계를 더 포함할 수 있다.
일부 구현예들에서, 방법은 프로세싱 챔버 내의 압력이 감소된 압력으로 하강되는 동안 웨이퍼의 전면 상으로 가스를 흘리는 단계를 포함한다. 바람직하게, 웨이퍼 지지부들은 웨이퍼-대면 표면 위로 적어도 2 mil, 웨이퍼-대면 표면 위로 적어도 4 mil, 또는 웨이퍼-대면 표면 위로 적어도 6 mil 연장하는 적어도 3 개의 MCA (minimum contact area) 지지 부재들을 포함한다.
일부 구현예들에서, 프로세싱 챔버 내의 압력이 감소된 압력으로 하강되는 동안 웨이퍼는 리프트 핀들 상에 지지되고, 프로세싱 챔버를 감소된 압력으로 유지하는 동안 리프트 핀들을 하강시킴으로써 웨이퍼는 웨이퍼 지지부들 상으로 하강된다.
일부 구현예들에서, 프로세싱 챔버 내의 압력이 감소된 압력으로 하강되는 동안 웨이퍼는 캐리어 링 상에 지지된다.
일부 구현예들에서, 감소된 압력은 0.5 Torr 이하, 0.2 Torr 이하, 또는 0.1 Torr 이하이다.
일부 구현예들에서, 막 증착은 웨이퍼의 전면 상의 ALD (atomic layer deposition) 를 포함한다. 웨이퍼의 미끄러짐을 감소시킴으로써, 웨이퍼의 외측 에지로부터 1.8 ㎜의 거리에서 막 두께의 불균일도는 약 0.5 % 이하일 수 있고 그리고/또는 웨이퍼의 외측 에지로부터 1.5 ㎜의 거리에서 막 두께 변동은 5 Å 미만일 수 있다.
일부 구현예들에서, 막 증착은 프로세싱 챔버의 단일의 프로세싱 스테이션 내에서 실시될 수 있거나 막 증착은 프로세싱 챔버의 4 개의 스테이션들 내에서 순차적으로 실시될 수 있다.
도 1a는 웨이퍼를 프로세싱하기 위한 예시적인 장치의 단면 개략도를 도시한다.
도 1b는 웨이퍼를 프로세싱하기 위한 예시적인 장치의 단면 개략도의 확대도를 도시한다.
도 2는 예시적인 멀티-스테이션 프로세싱 툴의 개략도의 평면도를 도시한다.
도 3은 외측 및 내측 웨이퍼 지지부들을 포함하는, 페데스탈로부터 연장하도록 구성된 복수의 웨이퍼 지지부들을 가진 예시적인 페데스탈의 사시도를 도시한다.
도 4는 내측 웨이퍼 지지부들을 포함하는, 페데스탈로부터 연장하도록 구성된 복수의 웨이퍼 지지부들을 가진 예시적인 페데스탈의 사시도를 도시한다.
도 5는 캐리어 링을 가진 예시적인 페데스탈에 대한 내측 웨이퍼 지지부들에 의해 유도된 웨이퍼 새그 (sag) 의 개략도의 측면도를 도시한다.
도 6a는 캐리어 링을 가진 예시적인 페데스탈의 일부분의 절단된 (cutaway) 사시도를 도시한다.
도 6b는 도 6a의 캐리어 링을 가진 예시적인 페데스탈의 일부분의 단면도를 도시한다.
도 6c는 도 6a의 캐리어 링 및 웨이퍼를 가진 예시적인 페데스탈의 외측 에지의 단면도를 도시한다.
도 7은 4 스테이션 증착 챔버의 스테이션들 (1 및 2) 에 대한 표준 웨이퍼 이송 프로세스에 대한 AWC (automatic wafer centering) 데이터의 도시를 나타내고, 웨이퍼들은 페데스탈의 기판 대면 표면 위에서 2 mil 연장하는 MCA (minimum contact area) 지지부들을 가진 척이 없는 페데스탈들 상에 배치되고 그리고 챔버 압력은 웨이퍼 지지부들 상의 웨이퍼들의 배치 동안 0.5 Torr이다.
도 8a 및 도 8b는 4 스테이션 증착 챔버의 스테이션들 (1 내지 4) 에 대한 2 개의 웨이퍼 배치 프로세스들을 비교하는 AWC 데이터의 묘사들을 도시하고, 도 8a는 웨이퍼들이 2 mil의 높이들을 가진 MCA들 상으로 하강되고 챔버 압력이 0.5 Torr인 표준 웨이퍼 배치 프로세스에 대한 데이터를 도시하고, 그리고 도 8b는 웨이퍼들이 4 mil의 높이들을 가진 MCA들 상으로 하강되고 그리고 웨이퍼들이 웨이퍼 지지부들 상에 배치될 때 0.01 Torr 미만의 펌프-투-베이스 (pump-to-base) 챔버 압력인 저압 웨이퍼 배치 프로세스에 대한 데이터를 도시한다.
도 9는 표준 웨이퍼 배치에 대한 챔버 압력 (P), 가스 플로우 (MFC) 및 TV (throttle valve) 위치의 그래프를 도시한다.
도 10은 저압 웨이퍼 배치에 대한 챔버 압력 (P), 가스 플로우 (MFC) 및 TV (throttle valve) 위치의 그래프를 도시한다.
다음의 기술에서, 다수의 구체적인 상세들이 제시된 개념들의 완전한 이해를 제공하도록 언급된다. 제시된 개념들은 이들 구체적인 상세들의 일부 또는 전부 없이 실시될 수도 있다. 다른 예들에서, 공지의 프로세스 동작들은 기술된 개념들을 불필요하게 모호하게 하지 않도록 상세히 기술되지 않았다. 일부 개념들이 구체적인 실시예들과 함께 기술될 것이지만, 이들 실시예들은 제한하는 것으로 의도되지 않음이 이해될 것이다.
서론
본 출원에서, 용어들 "반도체 웨이퍼", "웨이퍼", "기판", "웨이퍼 기판", 및 "부분적으로 제조된 집적 회로"는 상호교환 가능하게 사용된다. 당업자는 용어 "부분적으로 제조된 집적 회로"가 그 위에서의 집적 회로 제조의 많은 스테이지들 중 임의의 스테이지 동안 실리콘 웨이퍼를 지칭할 수 있다는 것을 이해할 것이다. 반도체 디바이스 산업에서 사용된 웨이퍼 또는 기판은 통상적으로 200 ㎜, 또는 300 ㎜, 또는 450 ㎜의 직경을 갖는다. 이하의 상세한 기술은 본 발명이 웨이퍼 상에서 구현된다는 것을 가정한다. 그러나, 본 발명은 이렇게 제한되지 않는다. 워크피스는 다양한 형상들, 사이즈들, 및 재료들일 수도 있다. 반도체 웨이퍼들에 더하여, 본 발명의 장점을 취할 수도 있는 다른 워크피스들은 인쇄 회로 기판들, 자기 기록 매체, 자기 기록 센서들, 미러들, 광학 엘리먼트들 (element), 마이크로-기계 디바이스들 등과 같은 다양한 물품들을 포함한다.
도 1a는 웨이퍼를 프로세싱하기 위한 예시적인 장치의 단면 개략도를 도시한다. 장치 (100) 는 웨이퍼 (101) 를 프로세싱하도록 사용될 수 있다. 장치 (100) 는 상부 챔버 부분 (102a) 및 하부 챔버 부분 (102b) 을 가진 프로세싱 챔버 (102) 를 포함할 수 있다. 장치 (100) 는 또한 웨이퍼 (101) 를 지지하도록 구성된 페데스탈 (140) 을 포함할 수 있다. 일부 구현예들에서, 페데스탈 (140) 은 전력 공급된 전극으로서 기능할 수 있다. 일부 구현예들에서, 페데스탈 (140) 은 매칭 네트워크 (106) 를 통해 전력 공급부 (104) 에 전기적으로 커플링될 수 있다. 전력 공급부 (104) 는 제어기 (110) 에 의해 제어될 수 있고, 제어기 (110) 는 장치 (100) 를 위한 동작들을 실행하기 위한 다양한 인스트럭션들로 구성될 수 있다. 제어기 (110) 는 전력 레벨들, 타이밍 파라미터들, 증착 파라미터들, 프로세스 가스들, 웨이퍼 (101) 의 이동, 등과 같은 프로세스 레시피들을 포함할 수 있는 프로세스 입력 및 제어부 (108) 를 실행하기 위한 인스트럭션들로 구성될 수 있다.
일부 구현예들에서, 장치 (100) 는 리프트 핀 제어부 (122) 에 의해 제어될 수 있는 리프트 핀들 (120) 을 포함할 수 있다. 리프트 핀들 (120) 은 웨이퍼 핸들링 시스템 (예를 들어, 엔드 이펙터) 으로 하여금 페데스탈 (140) 로 그리고 페데스탈 (140) 로부터 웨이퍼 (101) 를 이송하게 하도록 페데스탈 (140) 로부터 웨이퍼 (101) 를 상승시키게 사용될 수 있다.
일부 구현예들에서, 장치 (100) 는 프로세스 가스들 (114) 을 수용하도록 구성된 가스 공급 매니폴드 (112) 를 포함할 수 있다. 일부 구현예들에서, 제어기 (110) 는 가스 공급 매니폴드 (112) 를 통한 프로세스 가스들 (114) 의 전달을 제어할 수 있다. 선택된 프로세스 가스들 (114) 은 샤워헤드 (150) 내로 전달될 수 있고, 그리고 샤워헤드 (150) 는 페데스탈 (140) 위에 지지될 웨이퍼 (101) 를 향하여 선택된 프로세스 가스들 (114) 을 분배할 수 있다. 샤워헤드 (150) 는 임의의 적합한 형상을 가질 수도 있고, 그리고 웨이퍼 (101) 로 프로세스 가스들 (114) 을 분배하기 위해 임의의 적합한 수 및 배치의 포트들을 가질 수도 있다는 것이 이해될 것이다.
페데스탈 (140) 의 외측 구역을 둘러싸는 캐리어 링 (200) 이 또한 도시된다. 캐리어 링 (200) 은 페데스탈 (140) 로 그리고 페데스탈 (140) 로부터의 웨이퍼 (101) 의 이송 동안 웨이퍼 (101) 를 지지하도록 구성될 수 있다. 캐리어 링 (200) 은 페데스탈 (140) 의 외측 구역 주위에 위치된 환형 바디를 포함할 수 있다. 하나 이상의 콘택트 구조체들 (180) (예를 들어, 스파이더 포크들) 은 캐리어 링 (200) 을 사용하여 웨이퍼 (101) 를 리프팅하도록 구성될 수 있다. 웨이퍼 (101) 가 또 다른 스테이션, 예컨대, 멀티-스테이션 프로세싱 툴 내의 또 다른 스테이션으로 수송될 수 있도록 캐리어 링 (200) 은 웨이퍼 (101) 와 함께 리프팅될 수 있다.
일부 구현예들에서, 장치 (100) 의 프로세싱 챔버 (102) 는 웨이퍼 (101) 상에 막을 증착하도록 구성될 수 있다. 일부 구현예들에서, 프로세싱 챔버 (102) 는 CCP (capacitively coupled plasma) 프로세싱 챔버일 수 있다. 예를 들어, 프로세싱 챔버 (102) 는 PECVD 또는 ALD에 의해 막을 증착하도록 구성될 수 있다.
도 1b는 웨이퍼를 프로세싱하기 위한 예시적인 장치의 단면 개략도의 확대도를 도시한다. 장치 (100) 는 ALD에 의해 웨이퍼 (101) 상에 막을 증착하도록 구성될 수 있다. 막은 ALD 옥사이드를 포함할 수 있다. 유사하게 장치 (100) 의 컴포넌트들 (components) 은 도 1a를 참조하여 기술된다. 그러나, 일부 구현예들에서, 전력 공급부 (104) 는 도 1b에 도시된 바와 같이 샤워헤드 (150) 에 공급될 수 있다.
일부 구현예들에서, 장치 (100) 는 페데스탈 (140) 의 웨이퍼-대면 표면 위에 웨이퍼 (101) 를 지지하기 위해 페데스탈 (140) 로부터 연장하도록 구성된 하나 이상의 웨이퍼 지지부들 (미도시) 을 더 포함할 수 있다. 하나 이상의 웨이퍼 지지부들은 이하의 도 3 내지 도 5를 참조하여 논의된다.
도 2는 예시적인 멀티-스테이션 프로세싱 툴의 개략도의 평면도를 도시한다. 멀티-스테이션 프로세싱 툴은 4 개의 프로세싱 스테이션들을 포함할 수 있다. 평면도는 예시를 위해 상단 챔버 부분 (102a) 이 제거된 하부 챔버 부분 (102b) 의 도면이다. 4 개의 프로세싱 스테이션들은 스파이더 포크들 (280) 에 의해 액세스될 수 있다. 스파이더 포크 (280) 각각은 제 1 암 및 제 2 암을 포함하고, 제 1 암 및 제 2 암 각각은 페데스탈 (140) 의 측면 각각의 일부분 주위에 위치된다. 스파이더 포크들 (280) 은 예컨대 캐리어 링들 (200) 의 하부 표면으로부터, 캐리어 링들 (200) 을 상승 및 리프팅할 수 있는 인게이지먼트 및 로테이션 메커니즘 (220) 을 사용하고, 캐리어 링들 (200) 각각은 웨이퍼를 지지할 수 있다. 캐리어 링들 (200) 을 상승시키는 이 작용은 프로세싱 스테이션들로부터 동시에 수행될 수 있고, 그리고 이어서 추가의 프로세싱이 각각의 웨이퍼들 상에서 발생할 수 있도록 메커니즘 (220) 은 적어도 하나 이상의 프로세싱 스테이션들 중 다음의 스테이션으로 캐리어 링들 (200) 을 하강시키기 전에 로테이션된다.
도 3은 외측 및 내측 웨이퍼 지지부들을 포함하는, 페데스탈로부터 연장하도록 구성된 복수의 웨이퍼 지지부들을 가진 예시적인 페데스탈의 사시도를 도시한다. 도 3에 도시된 바와 같은 페데스탈 (300) 은 도 1a 및 도 1b의 장치 (100) 에 포함될 수 있고, 여기서 페데스탈 (300) 은 ALD와 같은 증착 프로세스를 위해 웨이퍼 (미도시) 를 수용하도록 구성될 수 있다. 페데스탈 (300) 은 중심 축 (320) 으로부터 외측 에지 (324) 로 연장하는 웨이퍼-대면 표면 (302) 을 포함한다. 웨이퍼-대면 표면 (302) 은 직경 (322) 으로 규정된 원형 영역일 수 있다. 웨이퍼-대면 표면 (302) 은 페데스탈 (300) 의 메사 (mesa) 또는 중심 상단 표면을 지칭할 수 있다.
복수의 웨이퍼 지지부들 (304a, 304b, 304c, 304d, 304e, 및 304f) 은 페데스탈 (300) 로부터 연장할 수 있고 그리고 웨이퍼-대면 표면 (302) 위 레벨에서 웨이퍼를 지지하도록 구성될 수 있다. 웨이퍼 지지부들 (304a, 304c, 및 304e) 은 외측 웨이퍼 지지부들을 구성할 수 있고 그리고 웨이퍼 지지부들 (304b, 304d, 및 304f) 은 내측 웨이퍼 지지부들을 구성할 수 있다. 웨이퍼-대면 표면 (302) 위 레벨은 웨이퍼가 웨이퍼 지지부들 (304a, 304b, 304c, 304d, 304e, 및 304f) 에 의해 지지될 때 웨이퍼-대면 표면 (302) 으로부터 웨이퍼의 후면의 수직 위치로 규정될 수 있다. 도 3에서, 복수의 웨이퍼 지지부들 (304a, 304b, 304c, 304d, 304e, 및 304f) 은 6 개의 웨이퍼 지지부들을 포함하지만, 약 3 내지 30의 임의의 수의 웨이퍼 지지부들과 같은, 임의의 수의 웨이퍼 지지부들이 웨이퍼를 지지하기 위해 분포될 수도 있다.
일부 구현예들에서, 페데스탈 (300) 은 복수의 웨이퍼 지지부들 (304a, 304b, 304c, 304d, 304e, 및 304f) 을 포함할 수 있다. 웨이퍼 지지부들 (304a, 304b, 304c, 304d, 304e, 및 304f) 은 페데스탈 (300) 과 웨이퍼의 후면 사이에 작은 갭을 유지하기 위한 MCA (minimum contact area) 지지부들로서 지칭될 수 있다. MCA 지지부들은 고 정밀 또는 허용오차들이 요구되고, 그리고/또는 최소 물리적 콘택트가 디펙트 위험을 감소시키도록 목표될 때 표면들 사이의 정밀 정합 (mating) 을 개선하도록 사용될 수도 있다. 웨이퍼 지지부들 (304a, 304b, 304c, 304d, 304e, 및 304f) 은 페데스탈 (300) 의 리세스들 내에 위치되거나, 페데스탈 (300) 과 통합된 사파이어 볼들 또는 핀들과 같은 단독형 컴포넌트들일 수도 있다. 웨이퍼 지지부들 (304a, 304b, 304c, 304d, 304e, 및 304f) 은 유전체 재료와 같은 임의의 적합한 절연 재료로 이루어질 수 있다. 웨이퍼 지지부들 (304a, 304b, 304c, 304d, 304e, 및 304f) 의 높이는 막 증착 동안 웨이퍼의 미끄러짐을 제어하기 위해 갭 사이즈가 제어될 수도 있도록 조정 가능할 수도 있다. 일부 구현예들에서, 높이는 페데스탈 (300) 의 웨이퍼-대면 표면 (302) 위로 약 0.002 인치 (2 mil) 내지 약 0.010 인치 (10 mil), 약 2 mil 내지 약 7 mil, 또는 약 4 mil일 수 있다.
웨이퍼 지지부들 상의 웨이퍼 배치 동안, 임피던스를 정규화하기 위해 웨이퍼와 페데스탈 (300) 사이에 작은 갭이 목표될 수도 있는 동안, 웨이퍼 아래의 가스 쿠션 (cushion) 은 페데스탈의 중심에서 벗어나 웨이퍼의 이동 (미끄러짐) 을 야기할 수 있다. 그러나, 웨이퍼 지지부들 (304a, 304b, 304c, 304d, 304e, 및 304f) 이 웨이퍼와 페데스탈 (300) 사이에 충분한 갭을 제공한다면, 웨이퍼 아래의 가스 쿠션의 효과는 감소될 수 있다. 웨이퍼 배치 동안 웨이퍼 미끄러짐의 가능성을 더 감소시키도록, 챔버 압력은 웨이퍼 배치 전에 감소될 수 있어서 웨이퍼가 웨이퍼 지지부들 상에 배치될 때 웨이퍼 아래의 가스 쿠션을 최소화하거나 제거한다. 웨이퍼 지지부들을 충분한 높이로 제공함으로써, 웨이퍼 미끄러짐은 웨이퍼 상의 막의 증착 동안 감소될 수 있어서 웨이퍼의 외측 에지에서 막 두께의 보다 우수한 균일도를 제공한다.
페데스탈 (300) 은 리프트 핀들을 하우징하도록 구성되는 복수의 리세스들 (306a, 306b, 및 306c) 을 포함할 수 있다. 상기에 주지된 바와 같이, 리프트 핀들은 웨이퍼 핸들링 시스템 (예를 들어, 엔드 이펙터) 에 의한 인게이지먼트를 허용하도록 웨이퍼 지지부들 (304a, 304b, 304c, 304d, 304e, 및 304f) 로부터 웨이퍼를 상승시키게 활용될 수 있다. 웨이퍼 배치 프로세스 동안, 챔버 압력이 감소되는 동안 웨이퍼는 리프트 핀들 상에 지지될 수 있고 그리고 챔버 압력이 감소되는 동안 리프트 핀들은 웨이퍼 지지부들 상에 웨이퍼를 배치하도록 하강된다.
웨이퍼-대면 표면 (302) 의 외측 에지 (324) 에 인접하게, 페데스탈 (300) 은 페데스탈 (300) 의 주변 구역 주위에서 연장하는 환형 표면 (310) 을 더 포함할 수 있다. 환형 표면 (310) 은 페데스탈 (300) 의 주변 구역을 규정할 수 있고 그리고 웨이퍼-대면 표면 (302) 을 둘러싸지만, 웨이퍼-대면 표면 (302) 으로부터 스텝 다운된다. 즉, 환형 표면 (310) 의 수직 위치는 웨이퍼-대면 표면 (302) 의 수직 위치보다 낮을 수 있다.
일부 구현예들에서, 복수의 캐리어 링 지지 구조체들 (312a, 312b, 및 312c) 은 환형 표면 (310) 의 외측 에지에 위치될 수 있다. 캐리어 링 지지 구조체들 (312a, 312b, 및 312c) 은 환형 표면 (310) 주위에 대칭으로 배치될 수 있다. 캐리어 링 지지 구조체들 (312a, 312b, 및 312c) 은 캐리어 링을 지지하기 위한 MCA 지지부들로서 기능할 수 있다. 일부 구현예들에서, 캐리어 링 지지 구조체들 (312a, 312b, 및 312c) 은 환형 표면 (310) 의 외측 에지를 넘어 연장할 수 있다. 일부 구현예들에서, 캐리어 링이 환형 표면 (310) 위 미리 규정된 거리에서 지지될 수 있도록, 캐리어 링 지지 구조체들 (312a, 312b, 및 312c) 의 상단 표면들은 환형 표면 (310) 의 높이보다 높은 높이를 가질 수 있다. 캐리어 링 지지 구조체 (312a, 312b, 및 312c) 각각은 캐리어 링이 캐리어 링 지지 구조체들 (312a, 312b, 및 312c) 상에 지지될 때 캐리어 측면의 하부측으로부터 연장부가 돌출하는 리세스 (313) 를 포함할 수 있다. 캐리어 링 지지 구조체들 (312a, 312b, 및 312c) 내의 리세스들 (313) 과 연장부들의 정합은 캐리어 링의 단단한 포지셔닝 (positioning) 을 제공할 수 있다. 도 3이 3 개의 캐리어 링 지지 구조체들 (312a, 312b, 및 312c) 을 예시하지만, 환형 표면 (310) 의 외측 에지를 따라 그리고 환형 표면 (310) 의 외측 에지를 따라 임의의 위치들에서 임의의 수의 캐리어 링 지지 구조체들이 사용될 수도 있다.
통상적으로, 웨이퍼 지지부들을 가진 페데스탈은 웨이퍼가 페데스탈과 실질적으로 평행하도록, 또는 웨이퍼 지지부들이 웨이퍼 편향 또는 새그를 최소화하도록 웨이퍼를 홀딩한다. 도 3의 웨이퍼 지지부들 (304a, 304b, 304c, 304d, 304e, 및 304f) 은 웨이퍼와 웨이퍼-대면 표면 (302) 사이에 유지된 실질적으로 균일한 갭 위로 웨이퍼를 지지하도록 배치된다. 도 3의 웨이퍼 지지부들 (304a, 304b, 304c, 304d, 304e, 및 304f) 은 웨이퍼 편향 및 새그가 최소화되도록 웨이퍼를 지지하게 배치된다. 예로서, 도 3의 페데스탈 (300) 은 6 개의 조정 가능한 MCA 지지부들 (304a, 304b, 304c, 304d, 304e, 및 304f) 을 가질 수 있고, 3 개의 MCA 지지부들 (304b, 304d, 및 304f) 은 5-인치 볼트 원 (bolt circle) 상에 균일하게 배치되고 그리고 3 개의 MCA 지지부들 (304a, 304c, 및 304e) 은 10-인치 볼트 원 상에 균일하게 배치된다. MCA 지지부들 (304b, 304d, 및 304f) 은 60 도로 삼각형 패턴으로 배치될 수 있고, 그리고 MCA 지지부들 (304a, 304c, 및 304e) 은 60 도로 삼각형 패턴으로 배치될 수 있다.
도 4는 내측 웨이퍼 지지부들을 포함하는, 페데스탈로부터 연장하도록 구성된 복수의 웨이퍼 지지부들을 가진 예시적인 페데스탈의 사시도를 도시한다. 도 4에 도시된 바와 같은 페데스탈 (400) 은 도 1a 및 도 1b의 장치 (100) 에 포함될 수 있고, 여기서 페데스탈 (400) 은 ALD와 같은 증착 프로세스를 위해 웨이퍼를 수용하도록 구성될 수 있다. 페데스탈 (400) 은 중심 축 (420) 으로부터 외측 에지 (424) 로 연장하는 웨이퍼-대면 표면 (402) 을 포함한다. 웨이퍼-대면 표면 (402) 은 직경 (422) 으로 규정된 원형 영역일 수 있다.
복수의 웨이퍼 지지부들 (404a, 404b, 및 404c) 은 페데스탈 (400) 로부터 연장할 수 있고 그리고 웨이퍼-대면 표면 (402) 위 레벨에서 웨이퍼를 지지하도록 구성될 수 있다. 도 4의 복수의 웨이퍼 지지부들 (404a, 404b, 및 404c) 은 도 1a 및 도 1b의 장치 (100) 에 포함될 수 있다. 웨이퍼 지지부들 (404a, 404b, 및 404c) 은 웨이퍼-대면 표면 (402) 의 중심 축 (420) 을 중심으로 대칭으로 배치될 수 있다. 웨이퍼-대면 표면 (402) 위 레벨은 웨이퍼가 웨이퍼-대면 표면 (402) 으로부터 웨이퍼 지지부들 (404a, 404b, 및 404c) 에 의해 지지될 때 웨이퍼의 후면의 수직 위치로 규정될 수 있다. 도 4에서, 복수의 웨이퍼 지지부들 (404a, 404b, 및 404c) 은 3 개의 웨이퍼 지지부들을 포함하지만, 약 3 내지 30의 임의의 수의 웨이퍼 지지부들과 같은, 임의의 수의 웨이퍼 지지부들이 웨이퍼를 지지하기 위해 분포될 수도 있다. 3 개 이상의 웨이퍼 지지부들 (404a, 404b, 및 404c) 이 내측 웨이퍼 지지부들을 구성할 수 있다.
일부 구현예들에서, 페데스탈 (400) 은 복수의 웨이퍼 지지부들 (404a, 404b, 및 404c) 을 포함할 수 있다. 웨이퍼 지지부들 (404a, 404b, 및 404c) 은 페데스탈 (400) 과 웨이퍼의 후면 사이에 작은 갭을 유지하기 위한 MCA 지지부들로서 지칭될 수 있다. MCA 지지부들은 고 정밀 또는 허용오차들이 요구되고, 그리고/또는 최소 물리적 콘택트가 디펙트 위험을 감소시키도록 목표될 때 표면들 사이의 정밀 정합을 개선하도록 사용될 수도 있다. 웨이퍼 지지부들 (404a, 404b, 및 404c) 은 페데스탈 (400) 의 리세스들 내에 위치되거나, 페데스탈 (400) 과 통합된 사파이어 볼들 또는 핀들과 같은 단독형 컴포넌트들일 수도 있다. 웨이퍼 지지부들 (404a, 404b, 및 404c) 은 유전체 재료와 같은 임의의 적합한 절연 재료로 이루어질 수 있다. 웨이퍼 지지부들 (404a, 404b, 및 404c) 의 높이는 갭 사이즈가 제어될 수도 있도록 조정 가능할 수도 있다. 일부 구현예들에서, 높이는 페데스탈 (400) 의 웨이퍼-대면 표면 (402) 위에서 약 2 mil 내지 약 10 mil, 약 2 mils 내지 약 7 mil, 또는 약 4 mil일 수 있다. 갭은 웨이퍼의 후면과 페데스탈 (400) 사이에 제공되고, 여기서 갭은 웨이퍼 배치 동안 그리고 웨이퍼 상의 막 증착 동안 웨이퍼의 미끄러짐을 최소화하도록 사이징된다.
부가적으로, 페데스탈 (400) 은 리프트 핀들을 하우징하도록 구성되는 복수의 리세스들 (406a, 406b, 및 406c) 을 포함할 수 있다. 상기에 주지된 바와 같이, 리프트 핀들은 웨이퍼 핸들링 시스템 (예를 들어, 엔드 이펙터) 에 의한 인게이지먼트를 허용하도록 웨이퍼 지지부들 (404a, 404b, 및 404c) 로부터 웨이퍼를 상승시키게 활용될 수 있다. 통합된 얼라이너와 엔드 이펙터의 상세들은 공동으로 양도된 미국 특허 번호 제 9,299,598 호에서 찾을 수 있고, 이 개시는 참조로서 본 명세서에 인용된다.
도 5는 캐리어 링을 가진 예시적인 페데스탈에 대한 내측 웨이퍼 지지부들에 의해 유도된 웨이퍼 새그의 개략도의 측면도를 도시한다. 도 5에서, 페데스탈 (500a) 은 웨이퍼 (501a) 의 후면과 대면하는 메사 또는 웨이퍼-대면 표면 (502a) 을 포함할 수 있다. 페데스탈 (500a) 은 또한 웨이퍼-대면 표면 (502a) 주위에 위치되고 웨이퍼-대면 표면 (502a) 으로부터 스텝 다운된 환형 표면 (510a) 을 포함할 수 있다. 웨이퍼 (501a) 는 중심 구역 및 외측 에지를 포함할 수 있고, 여기서 웨이퍼 (501a) 는 웨이퍼의 외측 에지에서 새그/편향할 수 있다. 웨이퍼 (501a) 의 외측 에지는 웨이퍼-대면 표면 (502a) 을 넘어 그리고 환형 표면 (510a) 위로 연장할 수 있다. 캐리어 링 (520a) 은 웨이퍼-대면 표면 (502a) 의 외측 에지를 둘러싼다. 캐리어 링 (520a) 은 페데스탈 (500a) 의 외측 구역 주위에 위치된 환형 바디를 포함할 수 있다.
도 6a는 캐리어 링을 가진 예시적인 페데스탈의 일부분의 절단된 (cutaway) 사시도를 도시한다. 캐리어 링 (630) 은 환형 표면 (610) 위에서 캐리어 링 지지부 (612) 최상단에 놓이게 도시된다. 일부 구현예들에서, 캐리어 링 연장부 (631) 가 캐리어 링 지지부 (612) 의 리세스 (613) 내에 놓인다. 또한, 웨이퍼 (601) 는 페데스탈 (600) 의 웨이퍼-대면 표면 (602) 위에 놓이게 도시되고, 여기서 웨이퍼 (601) 는 웨이퍼 지지부들 (미도시) 에 의해 지지된다. 캐리어 링 지지부 (612) 의 높이는 페데스탈 (600) 의 환형 표면 (610) 위 거리가 조정되게 하도록 조정 가능하다. 일부 구현예들에서, 캐리어 링 지지부 (612) 는 캐리어 링 지지부들 (612) 중 적어도 하나의 캐리어 링 지지부의 높이를 조정하기 위한 스페이서 (616) (예를 들어, 심) 를 포함한다. 즉, 캐리어 링 (630) 이 캐리어 링 지지부 (612) 상에 놓일 때 스페이서 (616) 는 캐리어 링 (630) 과 환형 표면 (610) 사이에 제어된 거리를 제공하도록 선택될 수 있다. 환형 표면 (610) 과 캐리어 링 (630) 사이에 목표된 거리를 제공하도록 캐리어 링 지지부 (612) 아래에 선택되고 위치된 0, 1, 또는 2 이상의 스페이서들 (616) 이 있을 수도 있다는 것이 이해될 것이다.
부가적으로, 캐리어 링 지지부 (612) 및 스페이서(들) (616) 는 패스닝 하드웨어 (614) 에 의해 페데스탈 (600) 에 고정될 수 있다. 일부 구현예들에서, 하드웨어 (614) 는 캐리어 링 지지부 (612) 및 스페이서(들) (616) 를 페데스탈 (600) 에 고정하기에 적합한 나사, 볼트, 네일, 핀, 또는 다른 타입의 하드웨어를 포함할 수 있다. 다른 구현예들에서, 캐리어 링 지지부 (612) 및 스페이서(들) (616) 를 페데스탈 (600) 에 고정하기 위한 다른 기법들/재료들은 적합한 접착제와 같이 활용될 수 있다.
도 6b는 도 6a의 캐리어 링을 가진 예시적인 페데스탈의 일부분의 단면도를 도시한다. 캐리어 링 지지부 (612) 의 총 높이는 스페이서 (616) 및 캐리어 링 지지부 (612) 의 결합된 높이에 의해 규정될 수 있다. 이는 또한 캐리어 링 지지부 (612) 의 상단 표면이 페데스탈 (600) 의 환형 표면 (610) 보다 높은 정도를 결정할 수 있다.
도 6c는 도 6a의 캐리어 링 및 웨이퍼를 가진 예시적인 페데스탈의 외측 에지의 단면도를 도시한다. 하나 이상의 갭들은 캐리어 링 (630) 으로부터 웨이퍼 (601) 를, 그리고 환형 표면 (610) 으로부터 캐리어 링 (630) 을 분리할 수 있다. 하나 이상의 갭들은 웨이퍼 (601) 의 후면으로 프로세스 가스들 (예를 들어, 전구체들, 라디칼 종, 등) 의 수송을 위한 경로들을 제공할 수 있다. 도 6c에 예시된 바와 같이, 캐리어 링 (630) 은 상단 표면 (632) 및 스텝 다운 표면 (634) 을 가진 환형 바디를 포함한다. 상단 표면 (632) 및 스텝 다운 표면 (634) 은 과도 스텝에 의해 연결될 수 있다. 스텝 다운 표면 (634) 이 캐리어 링 (630) 의 내경 (636) 에 가장 가깝게 규정되고 그리고 내경 (636) 으로부터 외향으로 연장한다는 것이 이해될 것이다. 상단 표면 (632) 은 스텝 다운 표면 (634) 으로부터 캐리어 링 (630) 의 외경 (637) (도 6b에 도시됨) 으로 연장한다.
하부 갭 (G1) 은 캐리어 링 (630) 의 하단 표면과 페데스탈 (600) 의 환형 표면 (610) 사이에 존재할 수 있다. 부가적으로, 상부 갭 (G2) 은 캐리어 링 (630) 의 상단 표면과 웨이퍼 (601) 의 후면 사이에 존재할 수 있다. 하부 갭 (G1) 및 상부 갭 (G2) 각각은 증착 프로세스 동안 웨이퍼 (601) 의 후면으로 수송될 프로세스 가스들을 위한 경로들을 제공한다는 것이 이해될 것이다. 따라서, 이들 갭들을 제어하는 것은 또한 후면 증착을 최소화할 수 있다.
캐리어 링 (630) 이 캐리어 링 지지부 (612) 에 의해 지지될 때 하부 갭 (G1) 의 사이즈는 환형 표면 (610) 과 캐리어 링 (630) 의 하단 표면 사이의 수직 분리에 의해 규정될 수 있다.
웨이퍼 (601) 가 웨이퍼-대면 표면 (602) 위에 하나 이상의 웨이퍼 지지부들에 의해 지지될 때 웨이퍼 (601) 와 캐리어 링 (630) 사이의 상부 갭 (G2) 의 사이즈는 스텝 다운 표면 (634) 과 웨이퍼 (601) 의 후면 사이의 수직 분리에 의해 규정될 수 있다. 상부 갭 (G2) 의 사이즈가 하부 갭 (G1) 의 사이즈, 스텝 다운 표면 (634) 의 구역 내 캐리어 링 (630) 의 두께, 환형 표면 (610) 과 웨이퍼-대면 표면 (602) 사이의 수직 위치의 차, 및 웨이퍼 (601) 가 하나 이상의 웨이퍼 지지부들에 의해 유지되는 웨이퍼-대면 표면 (602) 위의 거리를 포함하는, 다양한 인자들로부터 발생할 수 있다는 것이 이해될 것이다.
일부 구현예들에서, 하부 갭 (G1) 은 약 16 mil 미만, 예컨대, 약 0 mil 내지 6 mil 사이일 수 있다. 일부 구현예들에서, 상부 갭 (G2) 은 약 10 mil 미만, 예컨대, 약 0 mil 내지 5 mil일 수 있다. 일부 구현예들에서, 상부 갭 (G2) 은 약 3 mil 미만, 또는 약 1 mil 미만일 수 있다. 상부 갭 (G2) 이 약 1 mil 그리고 심지어 0 mil 미만인 경우에, 에지 시일이 후면 증착을 제한하도록 형성될 수 있다.
도 1a 및 도 1b를 다시 참조하면, 시스템 제어기 (110) 는 하나 이상의 웨이퍼 지지부들을 제어하기 위한 동작들을 포함하는, 장치의 하나 이상의 동작들을 수행하기 위한 인스트럭션들로 구성될 수 있다. 하나 이상의 웨이퍼 지지부들의 제어는 예를 들어 하나 이상의 웨이퍼 지지부들의 공간적 배치 및/또는 높이의 제어를 포함할 수 있다. 시스템 제어기 (110) 는 또한 캐리어 링의 하단 표면과 페데스탈 사이의 갭의 사이즈 및 캐리어 링의 상부 표면과 웨이퍼 사이의 갭의 사이즈와 같은, 후면 증착을 제한하기 위한 다른 파라미터들을 제어할 수도 있다.
시스템 제어기 (110) 는 장치 (100) 를 동작시키도록 요구되는 전자 제어 및 인터페이스 제어를 제공한다. 시스템 제어기 (110) (하나 이상의 물리적 또는 논리 제어기들을 포함할 수도 있음) 는 장치 (100) 의 특성들 중 일부 또는 전부를 제어한다. 시스템 제어기 (110) 는 통상적으로 하나 이상의 메모리 디바이스들 및 하나 이상의 프로세서들을 포함한다. 프로세서는 CPU (central processing unit) 또는 컴퓨터, 아날로그 입력/출력 접속부 및/또는 디지털 입력/출력 접속부, 스텝퍼 모터 제어기 보드들, 등의 컴포넌트들을 포함할 수도 있다. 본 명세서에 기술된 바와 같은 적절한 제어 동작들을 구현하기 위한 인스트럭션들은 프로세서 상에서 실행될 수도 있다. 이들 인스트럭션들은 시스템 제어기 (110) 와 연관된 메모리 디바이스들 상에 저장될 수도 있거나 이들 인스트럭션들은 네트워크를 통해 제공될 수도 있다. 특정한 구현예들에서, 시스템 제어기 (110) 는 시스템 제어 소프트웨어를 실행한다.
장치 (100) 내의 시스템 제어 소프트웨어는 프로세싱 챔버 (102) 내의 조건들을 제어하기 위한 인스트럭션들을 포함할 수도 있다. 이는 페데스탈 온도, 리프트 핀들, 웨이퍼 지지부들, 가스 플로우들, 챔버 압력, 웨이퍼 위치, 웨이퍼 로테이션, 타이밍, 캐리어 링 위치, 및 장치 (100) 에 의해 수행된 다른 파라미터들을 제어하기 위한 인스트럭션들을 포함할 수 있다. 시스템 제어 소프트웨어는 임의의 적합한 방식으로 구성될 수도 있다. 예를 들어, 다양한 프로세스 툴 컴포넌트 서브-루틴들 또는 제어 객체들은 다양한 프로세스 툴 프로세스들을 실시하기 위해 필수적인 프로세스 툴 컴포넌트들의 동작을 제어하도록 작성될 수도 있다. 시스템 제어 소프트웨어는 임의의 적합한 컴퓨터 판독가능 프로그래밍 언어로 코딩될 수도 있다.
일부 구현예들에서, 시스템 제어 소프트웨어는 상기에 기술된 다양한 파라미터들을 제어하기 위한 IOC (input/output control) 시퀀싱 인스트럭션들을 포함한다. 예를 들어, 하나 이상의 웨이퍼 지지부들을 포지셔닝함으로써 웨이퍼를 포지셔닝하는 페이즈 각각은 시스템 제어기 (110) 에 의한 실행을 위한 하나 이상의 인스트럭션들을 포함할 수도 있고, 웨이퍼와 페데스탈 사이뿐만 아니라 웨이퍼와 캐리어 링 사이의 갭들을 제어하는 페이즈 각각은 시스템 제어기 (110) 에 의한 실행을 위한 하나 이상의 인스트럭션들을 포함할 수도 있고, 그리고 웨이퍼 상의 막의 증착의 페이즈 각각은 시스템 제어기 (110) 에 의한 실행을 위한 하나 이상의 인스트럭션들을 포함할 수도 있다. 일부 구현예들에서, 프로세스 페이즈를 위한 모든 인스트럭션들이 프로세스 페이즈와 동시에 실행되도록, 기판을 포지셔닝하는 페이즈 및 증착의 페이즈는 순차적으로 배치될 수도 있다.
다른 컴퓨터 소프트웨어 및/또는 프로그램들이 일부 구현예들에서 채용될 수도 있다. 이 목적을 위한 프로그램들 또는 프로그램들의 섹션들의 예들은 웨이퍼 포지셔닝 프로그램, 웨이퍼 지지부 포지셔닝 프로그램, 캐리어 링 포지셔닝 프로그램, 압력 제어 프로그램, 가열기 제어 프로그램, 및 전위/전류 전력 공급부 제어 프로그램을 포함한다. 이 목적을 위한 프로그램들 또는 이 프로그램의 섹션들의 다른 예들은 타이밍 제어 프로그램, 리프트 핀들 포지셔닝 프로그램, 페데스탈 포지셔닝 프로그램, 페데스탈 온도 제어 프로그램, 샤워헤드 온도 제어 프로그램, 프로세스 가스 제어 프로그램, 및 퍼지 가스 제어 프로그램을 포함한다.
추가의 실시예에서, 균일한 갭들이 웨이퍼 에지와 포켓 에지 (예를 들어, 세라믹 포커스 링) 사이에 유지되도록 웨이퍼는 척이 없는 페데스탈 상에 지지된다. 갭들의 변화를 감소시키는 것은 웨이퍼 에지에서 증착된 막 두께 균일도의 보다 우수한 제어를 제공한다.
척이 없는 페데스탈 내에 홀딩된 웨이퍼 상의 막의 증착 동안, 웨이퍼 미끄러짐은 챔버 코너를 향하여 외향 방향으로 발생할 수 있다. 예를 들어, 0.5 Torr의 챔버 압력에서 그리고 2 mil의 높이들을 가진 웨이퍼 지지부들 상의 표준 웨이퍼 배치 동안, 막 증착 동안 척이 없는 페데스탈의 중심에서 벗어난 웨이퍼 중심의 미끄러짐은 500 ㎛를 초과할 수 있다. 도 7은 표준 웨이퍼 배치에 대한 AWC (automatic wafer centering) 데이터를 도시하고 4 스테이션 증착 챔버의 스테이션 1 및 스테이션 2가 도시되고 스테이션 1 및 스테이션 2에 대한 AWC 데이터는 웨이퍼 미끄러짐이 500 내지 1000 ㎛ 범위일 수 있다는 것을 나타낸다. 옥사이드 증착 챔버 내에서, 가스 쿠션은 웨이퍼 아래에 존재할 수 있고 그리고 웨이퍼 미끄러짐은 웨이퍼 에지에서 페데스탈 포켓의 벽과 웨이퍼 콘택트를 발생시킬 수 있다. 웨이퍼 미끄러짐은 마찰의 감소를 유발하고 그리고 웨이퍼의 이동을 허용하는 웨이퍼 아래의 가스에 기인한 "하키 퍽킹 (hockey pucking)" 효과에 기여할 수 있다. 대략 500 ㎛ 이상의 미끄러짐은 웨이퍼의 일 에지 상에 작은 갭을 발생시키거나 갭을 발생시키지 않고 그리고 웨이퍼의 반대편의 에지 상에 목표된 갭보다 큰 갭을 발생시킬 수 있다. 갭 사이즈의 변동은 증착된 막의 두께의 결과적인 변동과 함께 플라즈마 시스가 웨이퍼 에지에서 발현되는 방식으로 변동들을 생성할 수 있다. 예를 들어, 대략 5 Å의 두께의 변동은 웨이퍼 에지로부터 외측 존 1.5 ㎜에서 발생할 수 있다. 현재, 웨이퍼의 외측 베벨에 메모리 및 논리 디바이스를 제작하는 것이 목표되고 그리고 외측 에지에서 막 두께의 변동은 메모리 및 논리 디바이스들의 수율 및 성능에 영향을 준다. 웨이퍼 척들을 가진 페데스탈들이 이 이슈를 해결하도록 사용될 수 있지만, 척들의 부가는 프로세싱 챔버들의 비용을 증가시키고 그리고 페데스탈들에 대한 상당한 변화들을 요구한다.
웨이퍼 미끄러짐을 최소화하도록, 다양한 방식들이 사용될 수 있다. 일 구현예에서, 페데스탈 상으로 웨이퍼를 하강시키기 전에 웨이퍼가 핀-업 구성으로 있는 동안 가스가 펌핑 아웃될 수 있다. 선택 가능하게, 가스는 펌프 다운 동안 신속한 압력 전이에 기인하여 웨이퍼의 전면의 입자 오염을 방지하도록 웨이퍼의 전면 위로 흐를 수 있다. 또 다른 구현예에서, 웨이퍼는 웨이퍼의 후면과 콘택트하는 재료 및/또는 웨이퍼 지지부들의 수를 증가시킴으로써 웨이퍼를 홀딩하기 충분한 저항/마찰을 제공하는 웨이퍼 지지부들 상에 지지될 수 있다. 또 다른 구현예에서, 웨이퍼와 페데스탈의 상부 표면 사이의 가스 컨덕턴스는 웨이퍼 지지부들의 높이를 적어도 4 mil로 증가시킴으로써 증가될 수 있다.
일 실시예에서, 웨이퍼 상의 막 증착 동안 웨이퍼의 미끄러짐을 감소시키는 방법은 프로세싱 챔버 내에서 척이 없는 페데스탈의 웨이퍼-대면 표면 위에 웨이퍼를 지지하는 단계, 웨이퍼가 페데스탈의 웨이퍼-대면 표면으로부터 연장하는 웨이퍼 지지부들 상에 배치될 때 웨이퍼의 미끄러짐을 감소시키는데 효과적인 압력으로 프로세싱 챔버를 펌핑 아웃하는 단계, 웨이퍼 상의 막 증착 동안 미끄러짐을 감소시키도록 척이 없는 페데스탈의 웨이퍼-대면 표면 위의 충분한 거리에 위치된 웨이퍼의 후면 표면을 가진 웨이퍼 지지부들 상의 초기 위치로 웨이퍼를 하강시키는 단계, 및 웨이퍼 상에 막을 증착하는 단계, 및 웨이퍼 지지부들로부터 웨이퍼를 제거하는 단계를 포함하고, 웨이퍼가 웨이퍼 지지부들로부터 제거될 때, 웨이퍼의 초기 위치로부터 웨이퍼의 미끄러짐은 400 ㎛ 미만이다.
웨이퍼가 페데스탈의 웨이퍼-대면 표면으로부터 2 mil 연장한 웨이퍼 지지부들 상으로 하강되고 그리고 웨이퍼가 웨이퍼 지지부들 상으로 하강되는 동안 챔버 압력이 0.5 Torr인 표준 웨이퍼 배치 동작과 비교하여, 저압 웨이퍼 배치 동작에서, 웨이퍼 지지부들은 웨이퍼-대면 표면으로부터 4 mil 연장할 수 있고 그리고 챔버 압력은 0.5 Torr 미만, 바람직하게 0.1 Torr 이하일 수 있다. 다음의 표는 막 두께 균일도 및 웨이퍼 미끄러짐의 비교를 제공하고 "MCA들"은 MCA 핀들을 나타내고, NU%는 웨이퍼의 에지로부터 1.8 ㎜까지 폴라 패턴 (polar pattern) 으로 수집된 73 개의 지점들에 대해 측정된 최대 막 두께 (Tmax) 및 최소 막 두께 (Tmin) 를 측정함으로써 결정된 불균일도 %를 나타내고 NU% = (Tmax - Tmin)/2이다.
이송 모드 MCA들 NU% 웨이퍼 미끄러짐
표준 압력 2 mil 0,9 > 500 ㎛ (3 개 또는 4 개의 스테이션들)
저압 4 mil 0.5 (4 스테이션 평균) < 200㎛ (4 개의 스테이션들)
막 증착 프로세스 동안, 4 개의 웨이퍼들은 웨이퍼들을 스테이션으로부터 스테이션으로 이동시키거나 이동시키지 않고 프로세싱될 수 있다. 예를 들어, 웨이퍼들이 스테이션으로부터 스테이션으로 이동되고 그리고 막들이 스테이션 각각에서 순차적으로 증착되는 막 증착 프로세스에서, 웨이퍼 배치는 4 개의 캐리어 링들을 가진 4 개의 페데스탈들 및 2 개의 로딩 포트들을 가진 4 스테이션 챔버 내에서 다음과 같이 발생할 수 있다: (1) 2 개의 프로세싱된 웨이퍼들이 스테이션들 (1 및 2) 로부터 제거되고 그리고 2 개의 웨이퍼들 (웨이퍼들 (1 및 2)) 이 챔버 내로 동시에 이송될 수 있고 그리고 스테이션들 (1 및 2) 에서 페데스탈들의 리프트 핀들 상으로 로딩될 수 있고, (2) 2 개의 웨이퍼들이 스테이션들 (1 및 2) 에서 페데스탈들의 웨이퍼 지지부들 상으로 하강될 수 있고, (3) 스파이더 포크들이 스테이션들 (1 내지 4) 에서 4 개의 캐리어 링들을 동시에 리프팅할 수 있고 그리고 스테이션들 (3 및 4) 로 웨이퍼들 (1 및 2) 을 이동시키도록 4 개의 캐리어 링들을 180° 로테이션할 수 있고, (4) 2 개의 부가적인 웨이퍼들 (웨이퍼들 (3 및 4)) 이 챔버 내로 동시에 이송될 수 있고 그리고 스테이션들 (1 및 2) 에서 페데스탈들의 리프트 핀들 상으로 로딩될 수 있고, (5) 웨이퍼들 (1 및 2) 이 스테이션들 (3 및 4) 에서 페데스탈들의 웨이퍼 지지부들 상으로 하강되는 동안 웨이퍼들 (3 및 4) 은 스테이션들 (1 및 2) 에서 웨이퍼 지지부들 상으로 하강될 수 있다. 막 증착은 스테이션 각각에서 막의 일부분을 증착함으로써 순차적으로 실시될 수 있다. 증착 프로세스의 끝에, 프로세싱된 웨이퍼들은, 웨이퍼들이 챔버 내로 삽입될 때와 동일한 순서로 웨이퍼들이 남아 있을 수 있도록 웨이퍼들 (1 및 2) 을 스테이션들 (1 및 2) 로 리턴하도록 인덱싱된다. 새로운 웨이퍼들 (1 및 2) 이 프로세싱된 웨이퍼들 (1 및 2) 과 교환되고, 새로운 웨이퍼들 (1 및 2) 이 180° 인덱싱되고, 새로운 웨이퍼들 (3 및 4) 이 프로세싱된 웨이퍼들 (3 및 4) 로 교환되고, 그리고 막 증착 프로세스가 스테이션 각각에서 막 증착의 일부를 실시함으로써 순차적으로 4 개의 단계들로 새로운 웨이퍼들에 대해 반복된다. 순차적인 증착에서, 저압 이송은 웨이퍼들이 다음의 스테이션으로 인덱싱될 때마다 실시된다. 그러므로, 웨이퍼 배치 동안 펌프 다운 없는 표준 웨이퍼 배치와 비교하여, 저압 웨이퍼 배치 프로세스는 펌핑 다운 단계를 실시하도록 필요한 추가의 시간에 기인하여 웨이퍼 쓰루풋을 감소시킨다.
도 8a 및 도 8b는 4 스테이션 증착 챔버의 스테이션들 (1 내지 4) 에 대한 2 개의 웨이퍼 배치 프로세스들을 비교하는 AWC 데이터의 묘사들을 도시한다. 도 8a는 웨이퍼들이 2 mil의 높이들의 MCA들을 가진 척이 없는 페데스탈 상으로 하강되고 챔버 압력이 0.5 Torr인 표준 웨이퍼 배치 프로세스에 대한 데이터를 도시한다. 도 8a의 데이터는 웨이퍼들이 막 증착 동안 500 ㎛에 걸쳐 평균을 낸 다양한 거리들로 신속하게 외향으로 미끄러진다는 것을 나타낸다. 도 8b는 웨이퍼들이 4 mil의 높이들의 MCA들 상으로 하강되고 그리고 0.01 Torr 미만의 펌프-투-베이스 챔버 압력인 저압 웨이퍼 배치 프로세스에 대한 데이터를 도시한다. 도 8b의 AWC 데이터는 평균 웨이퍼 미끄러짐이 200 ㎛ 미만으로 감소된다는 것을 나타낸다. 그러나, 캘리브레이션 (calibration) 과 프로세스 사이의 열 팽창 및 로봇 에러는 0 (중심) 으로부터 200 ㎛ 까지의 가능한 오프셋들을 발생시킨다. 그러므로, 200 ㎛ 미만의 AWC 데이터는 웨이퍼가 미끄러짐 없이 아마도 중심에 있을 것임을 나타낸다.
도 9는 웨이퍼들 (1 및 2) 의 이송 동안 초기 챔버 압력이 0.5 Torr이고, 웨이퍼들 (1 및 2) 이 스테이션들 (1 및 2) 에서 페데스탈들의 웨이퍼 지지부들 상으로 하강되고, 스테이션들 (1 내지 4) 에서 캐리어 링들이 웨이퍼들 (1 및 2) 을 스테이션들 (3 및 4) 로 이동시키도록 상승 및 로테이션되고 (스핀들 인덱스), 캐리어 링들이 스테이션들 (1 내지 4) 에서 페데스탈들 상으로 하강되고, 웨이퍼들 (3 및 4) 이 챔버 내로 이송되고 그리고 스테이션들 (1 및 2) 에서 리프트 핀들 상으로 하강되고, 리프트 핀들이 스테이션들 (1 및 2) 에서 웨이퍼 지지부들 상으로 웨이퍼들 (1 및 2) 을 배치하도록 하강되고, 그리고 막 증착이 실시되는, 2 개의 로딩 포트들을 가진 4 스테이션 챔버에 대한 표준 웨이퍼 배치 프로세스를 예시한다.
도 10은 초기 챔버 압력이 0.5 Torr인 동안 웨이퍼들 (1 및 2) 이 챔버 내로 이송되고, 웨이퍼들 (1 및 2) 이 스테이션들 (1 및 2) 에서 페데스탈들의 리프트 핀들 상으로 하강되고, 챔버 내의 압력이 0.1 Torr 이하로 하강되고, 웨이퍼들 (1 및 2) 이 스테이션들 (1 및 2) 에서 페데스탈들의 웨이퍼 지지부들 상으로 하강되고, 챔버 내의 압력이 0.5 Torr로 상승되고, 스테이션들 (1 내지 4) 에서 캐리어 링들이 웨이퍼들 (1 및 2) 을 스테이션들 (3 및 4) 로 이동시키도록 상승 및 로테이션되고 (스핀들 인덱스), 캐리어 링들이 스테이션들 (1 내지 4) 에서 페데스탈들 상으로 하강되고, 웨이퍼들 (3 및 4) 이 챔버 내로 이송되고 그리고 스테이션들 (1 및 2) 에서 리프트 핀들 상으로 하강되고, 챔버 압력이 0.1 Torr 이하로 감소되고, 스테이션들 (3 및 4) 에서 캐리어 링들이 웨이퍼들 (1 및 2) 을 스테이션들 (3 및 4) 의 웨이퍼 지지부들 상으로 하강시키는 동안 리프트 핀들이 스테이션들 (1 및 2) 에서 웨이퍼 지지부들 상으로 웨이퍼들 (3 및 4) 을 배치하도록 하강되고, 그리고 막 증착이 실시되는, 2 개의 로딩 포트들을 가진 4 스테이션 챔버에 대한 저압 웨이퍼 배치 프로세스를 예시한다.
이송 프로세스는 빈 챔버를 사용하거나 막 증착 프로세스 후 웨이퍼들이 교환될 때 실시될 수 있다. 막 증착 동안, 웨이퍼들은 전체 증착 프로세스에 대해 동일한 스테이션에 남아 있을 수 있다. 대안적으로, 막 증착의 일부는 스테이션으로부터 스테이션으로 웨이퍼 이송을 요구하는 스테이션 각각에서 실시될 수 있다. 막 증착 프로세스 동안 웨이퍼 미끄러짐을 최소화하도록, 웨이퍼들은 상기에 기술된 저압 프로세스를 사용하여 웨이퍼 지지부들 상에 배치된다.
웨이퍼들이 4 개의 스테이션들에서 순차적으로 프로세싱되는 막 증착 프로세스 동안, 웨이퍼들은 챔버 내외로 한 번에 2 개씩 교환될 수 있다. 도 10은 웨이퍼 배치 동안 발생하는 4 번의 펌프-투-베이스 단계들을 도시한 그래프이다. 막 증착이 스테이션 3에서 웨이퍼 1에 대해 발생하고 그리고 웨이퍼 1이 스테이션 2에서 종료되도록 웨이퍼들이 4 번 인덱싱된다고 가정하면, 이송 프로세스는 다음과 같다. 단계 1에서, 스테이션 2 (S2) 에 PW1, 스테이션 3 (S3) 에 PW2, 스테이션 4 (S4) 에 PW3 그리고 스테이션 1 (S1) 에 PW4이 배치되는 4 개의 프로세싱된 웨이퍼들 (PW1, PW2, PW3, PW4) 에 대해, 웨이퍼들을 목표된 순서로 유지하기 위해, PW1 및 PW2가 챔버로부터 먼저 제거될 수 있도록 스핀들은 PW1 및 PW2를 S1 및 S2로 다시 이동시키게 인덱싱된다. 단계 2에서, 제 1 펌프-투-베이스 (PB1) 가 챔버 압력을 0.5 Torr 미만으로, 바람직하게 0.1 Torr 미만으로 예컨대, 0.01 Torr 미만으로 하강시키도록 실시된다. 단계 3에서, 챔버가 PB1인 동안, PW1이 S1에서 웨이퍼 지지부들 상으로 하강되고, PW2가 S2에서 웨이퍼 지지부들 상으로 하강되고, PW3이 S3에서 웨이퍼 지지부들 상으로 하강되고, 그리고 PW4가 S4에서 웨이퍼 지지부들 상으로 하강되도록 스핀들은 캐리어 링들 (CR1, CR2, CR3, CR4) 상으로 프로세싱된 웨이퍼들 (PW1, PW2, PW3, PW4) 을 드롭핑하게 하강된다. 단계 4에서, S1 및 S2에서 리프트 핀들은 S1 및 S2에서 프로세싱된 웨이퍼들 (PW1 및 PW2) 을 리프팅하도록 상승된다. 단계 5에서, 엔드 이펙터들은 S1 및 S2에서 챔버로부터 PW1 및 PW2를 제거한다. 단계 6에서, S1 및 S2에서 리프트 핀들은 하강된다. 단계 7에서, 엔드 이펙터들은 새로운 웨이퍼들 (W1 및 W2) 을 챔버 내로 이송한다. 단계 8에서, S1 및 S2의 리프트 핀들은 엔드 이펙터들로부터 W1 및 W2를 제거하도록 상승된다. 단계 9에서, 엔드 이펙터들은 챔버로부터 제거된다. 단계 10에서, 제 2 펌프-투-베이스 (PB2) 가 챔버 압력을 0.5 Torr 미만, 바람직하게 0.1 Torr 미만, 예컨대, 0.01 Torr 이하로 하강시키도록 실시된다. 단계 11에서, 챔버가 PB2인 동안, S1 및 S2에서 리프트 핀들은 S1 및 S2에서 웨이퍼 지지부들 상에 W1 및 W2를 배치하도록 하강된다. 단계 12에서, 스핀들은 웨이퍼들 (W1, W2, PW3, PW4) 과 함께 캐리어 링들 (CR1, CR2, CR3, CR4) 을 리프팅하도록 상승된다. 단계 13에서, 스핀들은 캐리어 링들 (CR3 및 CR4) 상의 프로세싱된 웨이퍼들 (PW3 및 PW4) 을 S3 및 S4로부터 S1 및 S2로 이동시키도록 그리고 CR1/W1 및 CR2/W2를 S3 및 S4로 이동시키도록 인덱싱된다 (로테이션된다). 단계 14에서, 스핀들을 상승시켜, 제 3 펌프-투-베이스 (PB3) 가 챔버 압력을 0.5 Torr 미만, 바람직하게 0.1 Torr 미만, 예컨대, 0.01 Torr 미만으로 하강시키도록 실시된다. 단계 15에서, 스핀들은 S3, S4, S1 및 S2에서 웨이퍼 지지부들 상에 웨이퍼들 (W1, W2, PW3, PW4) 을 배치하도록 하강된다. 단계 16에서, S1 및 S2의 리프트 핀들은 PW3 및 PW4를 리프팅한다. 단계 17에서, 엔드 이펙터들은 S1 및 S2의 리프트 핀들로부터 PW3 및 PW4를 제거하고 그리고 PW3 및 PW4를 챔버로부터 이송한다. 단계 18에서, 엔드 이펙터들은 새로운 웨이퍼들 (W3 및 W4) 을 챔버 내로 이송한다. 단계 19에서, S1 및 S2의 리프트 핀들은 W3 및 W4를 엔드 이펙터들로부터 제거하도록 상승된다. 단계 20에서, 엔드 이펙터들은 챔버로부터 철수된다. 단계 21에서, S1 및 S2의 리프트 핀들을 상승시켜, 제 4 펌프-투-베이스 (PB4) 가 챔버 압력을 0.5 Torr 미만, 바람직하게 0.1 Torr 미만, 예컨대 0.01 Torr 미만으로 하강시키도록 실시된다. 단계 22에서, PB4인 챔버에 대해, S1 및 S2의 리프트 핀들은 S1 및 S2의 웨이퍼 지지부들 상에 W3 및 W4를 배치하도록 하강된다. 그 후에, 막 증착은 웨이퍼들이 일 스테이션 내에 남아 있는 동안 모든 막이 증착되게 웨이퍼들 상에 막 재료를 증착함으로써 또는 스테이션 각각에서 막의 일부를 증착하여 막을 순차적으로 증착함으로써 실시된다. 순차적인 증착은 웨이퍼들이 연속적인 스테이션 각각으로 이송되기 때문에 웨이퍼 배치가 저압 배치에 기인하여 보다 정밀한 경우에 모든 4 개의 스테이션들에서 웨이퍼 각각이 프로세싱되는 효과에 기인하여 증가된 전체 막 균일도의 이점을 갖는다.
순차적인 막 증착에서, 4 개의 웨이퍼들 (W1, W2, W3, W4) 은 다음과 같이 4 개의 스테이션들 (S1, S2, S3, S4) 에서 스테이션으로부터 스테이션으로 이동된다. 목표된 막 두께의 일부가 웨이퍼들 상에 증착되는 제 1 증착 단계 후에, 웨이퍼들이 웨이퍼들 (W1, W2, W3, W4) 과 함께 4 개의 캐리어 링들 (CR1, CR2, CR3, CR4) 을 리프팅하도록 스핀들을 상승시킴으로써 인덱싱되고, 스핀들이 90°로 회전하고, 챔버 압력이 0.5 Torr 미만으로, 바람직하게 0.1 Torr 미만으로, 예컨대, 0.01 Torr 미만으로 하강되고, 하강된 챔버 압력에서 스핀들이 S2에 W1, S3에 W2, S4에 W3 그리고 S1에 W4를 두게 4 개의 스테이션들의 웨이퍼 지지부들 상에 웨이퍼들을 배치하도록 하강되고, 그리고 제 2 증착 단계가 목표된 전체 두께의 일부를 증착하도록 실시된다. 제 2 증착 단계 후에, 스핀들이 4 개의 캐리어 링들을 리프팅할 때 4 개의 웨이퍼들이 상승되고, 스핀들이 90°로 회전하고, 챔버 압력이 0.5 Torr 미만으로, 바람직하게 0.1 Torr 미만으로, 예컨대, 0.01 Torr 미만으로 하강되고, 하강된 압력에서 스핀들이 S3에 W1, S4에 W2, S1에 W3 그리고 S2에 W4를 두게 4 개의 스테이션들의 웨이퍼 지지부들 상에 웨이퍼들을 배치하도록 하강되고, 그리고 제 3 증착 단계가 목표된 전체 두께의 일부를 증착하도록 실시된다. 제 3 증착 단계 후에, 스핀들이 4 개의 캐리어 링들을 리프팅할 때 4 개의 웨이퍼들이 상승되고, 스핀들이 90°로 회전하고, 챔버 압력이 0.5 Torr 미만으로, 바람직하게 0.1 Torr 미만으로, 예컨대, 0.01 Torr 미만으로 하강되고, 하강된 압력에서 스핀들이 S3에 W1, S4에 W2, S1에 W3 그리고 S2에 W4를 두게 4 개의 스테이션들의 웨이퍼 지지부들 상에 웨이퍼들을 배치하도록 하강되고, 그리고 제 4 증착 단계가 목표된 두께로 막을 증착하도록 실시된다. 제 4 증착 단계 후에, 프로세싱된 웨이퍼들이 챔버로부터 제거되고 그리고 상기에 논의된 바와 같이 새로운 웨이퍼들이 챔버 내로 로딩된다.
전술한 내용은 명료성 및 이해의 목적들을 위해 일부 상세히 기술되지만, 특정한 변화들 및 수정들이 첨부된 청구항들의 범위 내에서 실시될 수도 있다는 것이 분명할 것이다. 기술된 프로세스들, 시스템들, 및 장치를 구현하는 많은 대안적인 방식들이 있다는 것이 주의되어야 한다. 따라서, 기술된 실시예들은 제한적인 것이 아닌 예시적인 것으로서 고려된다.

Claims (19)

  1. 웨이퍼 상의 막의 증착 동안 웨이퍼 미끄러짐 (slippage) 을 감소시키는 방법에 있어서,
    상기 웨이퍼가 상기 웨이퍼의 외측 에지와 포켓의 벽 사이에 갭을 갖고 프로세싱 챔버 내에서 척이 없는 (chuck-less) 페데스탈의 웨이퍼-대면 표면 상의 웨이퍼 지지부들 위에 있도록 리프트 핀들 상에 또는 캐리어 링 상에 상기 웨이퍼를 지지하는 단계;
    상기 웨이퍼 지지부들 위에 상기 웨이퍼를 두면서 상기 리프트 핀들 또는 상기 캐리어 링 상에 상기 웨이퍼를 지지하는 동안, 상기 웨이퍼가 상기 페데스탈의 상기 웨이퍼-대면 표면으로부터 연장하는 웨이퍼 지지부들 상에 배치될 때 상기 웨이퍼의 미끄러짐을 감소시키는데 효과적인 감소된 압력으로 상기 프로세싱 챔버를 펌핑 아웃하는 (pumping out) 단계;
    상기 프로세싱 챔버가 상기 감소된 압력에 있는 동안 상기 웨이퍼가 상기 웨이퍼 지지부들 상으로 하강되도록 상기 리프트 핀들 또는 상기 캐리어 링을 하강시키는 단계 및 상기 웨이퍼 상의 막 증착 동안 상기 포켓 내의 측방향 미끄러짐을 감소시키도록 상기 척이 없는 페데스탈의 상기 웨이퍼-대면 표면 위로 충분한 거리에 웨이퍼를 지지하는 단계;
    상기 웨이퍼가 상기 웨이퍼 지지부들 상에 지지되는 동안 상기 웨이퍼 상에 막을 증착하는 단계를 포함하고,
    상기 웨이퍼의 초기 위치로부터 중심이 벗어난 상기 웨이퍼의 미끄러짐은 상기 막이 증착된 후 400 ㎛ 미만인, 웨이퍼 상의 막의 증착 동안 웨이퍼 미끄러짐을 감소시키는 방법.
  2. 제 1 항에 있어서,
    상기 웨이퍼의 초기 위치로부터 중심이 벗어난 상기 웨이퍼의 미끄러짐은 상기 막이 증착된 후 200 ㎛ 미만인, 웨이퍼 상의 막의 증착 동안 웨이퍼 미끄러짐을 감소시키는 방법.
  3. 제 1 항에 있어서,
    상기 감소된 압력은 0.5 Torr 미만인, 웨이퍼 상의 막의 증착 동안 웨이퍼 미끄러짐을 감소시키는 방법.
  4. 웨이퍼 상의 막의 증착 동안 웨이퍼 미끄러짐을 감소시키는 방법에 있어서,
    프로세싱 챔버 내에서 척이 없는 페데스탈의 웨이퍼-대면 표면 위에 상기 웨이퍼를 지지하는 단계;
    상기 웨이퍼가 상기 페데스탈의 상기 웨이퍼-대면 표면으로부터 연장하는 웨이퍼 지지부들 상에 배치될 때 상기 웨이퍼의 미끄러짐을 감소시키는데 효과적인 감소된 압력으로 상기 프로세싱 챔버를 펌핑 아웃하는 단계;
    상기 프로세싱 챔버가 상기 감소된 압력에 있는 동안 상기 웨이퍼 지지부들 상으로 상기 웨이퍼를 하강시키는 단계 및 상기 웨이퍼 상의 막 증착 동안 미끄러짐을 감소시키도록 상기 척이 없는 페데스탈의 상기 웨이퍼-대면 표면 위로 충분한 거리에 상기 웨이퍼를 지지하는 단계; 및
    상기 웨이퍼가 상기 웨이퍼 지지부들 상에 지지되는 동안 상기 웨이퍼 상에 막을 증착하는 단계를 포함하고,
    상기 웨이퍼의 초기 위치로부터 중심이 벗어난 상기 웨이퍼의 미끄러짐은 상기 막이 증착된 후 400 ㎛ 미만이고,
    상기 프로세싱 챔버는 적어도 제 1 스테이션, 제 2 스테이션, 제 3 스테이션 및 제 4 스테이션을 포함하고, 상기 제 1 스테이션은 제 1 척이 없는 페데스탈 및 제 1 웨이퍼를 지지하는 상기 제 1 척이 없는 페데스탈의 외측 주변부에서 제 1 캐리어 링을 갖고, 상기 제 2 스테이션은 제 2 척이 없는 페데스탈 및 제 2 웨이퍼를 지지하는 상기 제 2 척이 없는 페데스탈의 외측 주변부에서 제 2 캐리어 링을 갖고, 상기 제 3 스테이션은 제 3 척이 없는 페데스탈 및 상기 제 3 척이 없는 페데스탈의 외측 주변부에서 제 3 캐리어 링을 갖고, 그리고 상기 제 4 스테이션은 제 4 척이 없는 페데스탈 및 상기 제 4 척이 없는 페데스탈의 외측 주변부에서 제 4 캐리어 링을 갖고, 상기 방법은, 상기 제 1 스테이션, 상기 제 2 스테이션, 상기 제 3 스테이션 및 상기 제 4 스테이션에서 상기 제 1 캐리어 링, 상기 제 2 캐리어 링, 상기 제 3 캐리어 링 및 상기 제 4 캐리어 링을 동시에 리프팅하는 단계, 상기 제 1 캐리어 링 및 상기 제 2 캐리어 링 상의 상기 제 1 웨이퍼 및 상기 제 2 웨이퍼가 상기 제 3 스테이션 및 상기 제 4 스테이션으로 이동되도록 상기 제 1 캐리어 링, 상기 제 2 캐리어 링, 상기 제 3 캐리어 링 및 상기 제 4 캐리어 링을 인덱싱하는 단계, 상기 제 1 웨이퍼 및 상기 제 2 웨이퍼가 상기 제 3 척이 없는 페데스탈 및 상기 제 4 척이 없는 페데스탈의 웨이퍼-대면 표면들로부터 연장하는 웨이퍼 지지부들 상에 배치될 때 상기 제 1 웨이퍼 및 상기 제 2 웨이퍼의 미끄러짐을 감소시키는데 효과적인 압력으로 상기 프로세싱 챔버를 펌핑 아웃하는 단계, 상기 프로세싱 챔버가 상기 감소된 압력에 있는 동안 상기 제 3 척이 없는 페데스탈 및 상기 제 4 척이 없는 페데스탈의 상기 웨이퍼 지지부들 상으로 상기 제 1 웨이퍼 및 상기 제 2 웨이퍼를 하강시키는 단계를 더 포함하는, 웨이퍼 상의 막의 증착 동안 웨이퍼 미끄러짐을 감소시키는 방법.
  5. 제 4 항에 있어서,
    제 3 웨이퍼 및 제 4 웨이퍼를 상기 제 1 스테이션 및 상기 제 2 스테이션에서 상기 프로세싱 챔버 내로 이송하는 단계, 상기 제 1 스테이션 및 상기 제 2 스테이션에서 상승된 리프트 핀들 상에 상기 제 3 웨이퍼 및 상기 제 4 웨이퍼를 지지하는 단계, 상기 제 3 웨이퍼 및 상기 제 4 웨이퍼가 상기 제 1 스테이션 및 상기 제 2 스테이션에서 상기 웨이퍼 지지부들 상에 배치될 때 상기 제 3 웨이퍼 및 상기 제 4 웨이퍼의 미끄러짐을 감소시키는데 효과적인 압력으로 상기 프로세싱 챔버를 펌핑 아웃하는 단계, 및 상기 프로세싱 챔버가 상기 감소된 압력에 있는 동안 상기 제 1 척이 없는 페데스탈 및 상기 제 2 척이 없는 페데스탈의 상기 웨이퍼 지지부들 상에 상기 제 3 웨이퍼 및 상기 제 4 웨이퍼를 지지하도록 상기 제 1 스테이션 및 상기 제 2 스테이션에서 상기 리프트 핀들을 하강시키는 단계를 더 포함하는, 웨이퍼 상의 막의 증착 동안 웨이퍼 미끄러짐을 감소시키는 방법.
  6. 제 1 항에 있어서,
    상기 웨이퍼 지지부들은 적어도 3 개의 MCA (minimum contact area) 지지 부재들을 포함하는, 웨이퍼 상의 막의 증착 동안 웨이퍼 미끄러짐을 감소시키는 방법.
  7. 제 1 항에 있어서,
    상기 웨이퍼 지지부들은 상기 웨이퍼-대면 표면 위로 적어도 2 mil 연장하는, 웨이퍼 상의 막의 증착 동안 웨이퍼 미끄러짐을 감소시키는 방법.
  8. 제 1 항에 있어서,
    상기 웨이퍼 지지부들은 상기 웨이퍼-대면 표면 위로 적어도 4 mil 연장하는, 웨이퍼 상의 막의 증착 동안 웨이퍼 미끄러짐을 감소시키는 방법.
  9. 제 1 항에 있어서,
    상기 웨이퍼 지지부들은 상기 웨이퍼-대면 표면 위로 적어도 6 mil 연장하는, 웨이퍼 상의 막의 증착 동안 웨이퍼 미끄러짐을 감소시키는 방법.
  10. 제 1 항에 있어서,
    상기 프로세싱 챔버 내의 압력이 상기 감소된 압력으로 하강되는 동안 상기 웨이퍼의 전면 상으로 가스를 흘리는 단계를 더 포함하는, 웨이퍼 상의 막의 증착 동안 웨이퍼 미끄러짐을 감소시키는 방법.
  11. 제 1 항에 있어서,
    상기 프로세싱 챔버 내의 압력이 상기 감소된 압력으로 하강되는 동안 상기 웨이퍼는 리프트 핀들 상에 지지되는, 웨이퍼 상의 막의 증착 동안 웨이퍼 미끄러짐을 감소시키는 방법.
  12. 제 11 항에 있어서,
    상기 프로세싱 챔버를 상기 감소된 압력으로 유지하는 동안 상기 리프트 핀들을 하강시킴으로써 상기 웨이퍼는 상기 웨이퍼 지지부들 상으로 하강되는, 웨이퍼 상의 막의 증착 동안 웨이퍼 미끄러짐을 감소시키는 방법.
  13. 제 1 항에 있어서,
    상기 프로세싱 챔버 내의 압력이 상기 감소된 압력으로 하강되는 동안 상기 웨이퍼는 캐리어 링 상에 지지되는, 웨이퍼 상의 막의 증착 동안 웨이퍼 미끄러짐을 감소시키는 방법.
  14. 제 1 항에 있어서,
    상기 감소된 압력은 0.2 Torr 이하인, 웨이퍼 상의 막의 증착 동안 웨이퍼 미끄러짐을 감소시키는 방법.
  15. 제 1 항에 있어서,
    상기 감소된 압력은 0.05 Torr 이하인, 웨이퍼 상의 막의 증착 동안 웨이퍼 미끄러짐을 감소시키는 방법.
  16. 제 1 항에 있어서,
    상기 막 증착은 상기 웨이퍼의 전면 상의 ALD (atomic layer deposition) 를 포함하는, 웨이퍼 상의 막의 증착 동안 웨이퍼 미끄러짐을 감소시키는 방법.
  17. 제 16 항에 있어서,
    상기 웨이퍼의 외측 에지로부터 1.5 ㎜의 거리에서 막 두께 변동은 5 Å 미만인, 웨이퍼 상의 막의 증착 동안 웨이퍼 미끄러짐을 감소시키는 방법.
  18. 제 16 항에 있어서,
    상기 막 증착은 상기 프로세싱 챔버의 단일의 프로세싱 스테이션 내에서 실시되는, 웨이퍼 상의 막의 증착 동안 웨이퍼 미끄러짐을 감소시키는 방법.
  19. 제 16 항에 있어서,
    상기 막 증착은 상기 프로세싱 챔버의 4 개의 스테이션들 내에서 순차적으로 실시되는, 웨이퍼 상의 막의 증착 동안 웨이퍼 미끄러짐을 감소시키는 방법.
KR1020170089772A 2016-07-22 2017-07-14 웨이퍼 에지에서 방위각 두께 균일도를 개선하도록 포켓 내에서 웨이퍼 센터링 KR102456252B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/217,345 2016-07-22
US15/217,345 US9698042B1 (en) 2016-07-22 2016-07-22 Wafer centering in pocket to improve azimuthal thickness uniformity at wafer edge

Publications (2)

Publication Number Publication Date
KR20180010991A true KR20180010991A (ko) 2018-01-31
KR102456252B1 KR102456252B1 (ko) 2022-10-18

Family

ID=59152467

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170089772A KR102456252B1 (ko) 2016-07-22 2017-07-14 웨이퍼 에지에서 방위각 두께 균일도를 개선하도록 포켓 내에서 웨이퍼 센터링

Country Status (5)

Country Link
US (1) US9698042B1 (ko)
JP (2) JP7111449B2 (ko)
KR (1) KR102456252B1 (ko)
CN (2) CN113832452A (ko)
TW (1) TWI735620B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9698042B1 (en) 2016-07-22 2017-07-04 Lam Research Corporation Wafer centering in pocket to improve azimuthal thickness uniformity at wafer edge
US9892956B1 (en) * 2016-10-12 2018-02-13 Lam Research Corporation Wafer positioning pedestal for semiconductor processing
US10409295B2 (en) * 2016-12-31 2019-09-10 Applied Materials, Inc. Methods and apparatus for enhanced flow detection repeatability of thermal-based mass flow controllers (MFCS)
KR102401704B1 (ko) * 2017-07-24 2022-05-24 램 리써치 코포레이션 이동가능한 에지 링 설계들
KR102465538B1 (ko) 2018-01-04 2022-11-11 삼성전자주식회사 기판 지지 유닛 및 이를 포함하는 증착 장치
TW202110587A (zh) * 2019-05-22 2021-03-16 荷蘭商Ａｓｍ Ｉｐ 控股公司 工件基座主體及用於沖洗工件基座的方法
JP6999614B2 (ja) * 2019-07-26 2022-01-18 株式会社バルカー 支持部材
CN110690134B (zh) * 2019-09-12 2022-07-01 长江存储科技有限责任公司 多站式沉积工艺的串气检测方法、设备及可读存储介质
CN113818003A (zh) * 2020-06-19 2021-12-21 拓荆科技股份有限公司 一种薄膜制备方法及设备
CN112216649B (zh) * 2020-10-14 2023-03-10 中国电子科技集团公司第二十四研究所 一种可固定任意异形晶圆的旋转清洗夹具
US11972935B2 (en) * 2021-08-27 2024-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for processing a semiconductor substrate
CN114351120A (zh) * 2021-12-27 2022-04-15 拓荆科技股份有限公司 晶圆支撑装置及沉积薄膜厚度控制的方法
CN114411114B (zh) * 2021-12-28 2023-09-01 江苏微导纳米科技股份有限公司 镀膜装置及载物机构
CN114293250B (zh) * 2021-12-29 2023-01-06 西安奕斯伟材料科技有限公司 对硅片位置进行调准的系统、方法及外延设备
WO2023147136A1 (en) * 2022-01-31 2023-08-03 Lam Research Corporation Thin film growth modulation using wafer bow

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070115063A (ko) * 2006-05-30 2007-12-05 삼성전자주식회사 반도체 디바이스 제조설비에서의 웨이퍼 로딩 및 언로딩방법
JP2012216774A (ja) * 2011-04-01 2012-11-08 Hitachi Kokusai Electric Inc 基板処理装置、半導体装置の製造方法、基板処理方法及びサセプタカバー
KR20150009322A (ko) * 2013-07-16 2015-01-26 피에스케이 주식회사 지지 유닛 및 이를 포함하는 기판 처리 장치
JP2016122837A (ja) * 2014-12-12 2016-07-07 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ キャリアリング構造及びこれを含むチャンバシステム

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3603646A (en) 1970-01-26 1971-09-07 Ibm Semiconductor wafer air slide with controlled wafer motion
US3930684A (en) 1971-06-22 1976-01-06 Lasch Jr Cecil A Automatic wafer feeding and pre-alignment apparatus and method
US4024944A (en) 1975-12-24 1977-05-24 Texas Instruments Incorporated Semiconductor slice prealignment system
US4618292A (en) 1977-02-28 1986-10-21 International Business Machines Corporation Controls for semiconductor wafer orientor
US4659094A (en) 1985-05-03 1987-04-21 Intel Corporation Centering/positioning apparatus for wafer and vacuum chuck
US4874273A (en) 1987-03-16 1989-10-17 Hitachi, Ltd. Apparatus for holding and/or conveying articles by fluid
DE3923405A1 (de) 1989-07-14 1991-01-24 Wacker Chemitronic Vorrichtung zum transportieren und positionieren von scheibenfoermigen werkstuecken, insbesondere halbleiterscheiben, und verfahren zur nasschemischen oberflaechenbehandlung derselben
US5855687A (en) * 1990-12-05 1999-01-05 Applied Materials, Inc. Substrate support shield in wafer processing reactors
US6075924A (en) 1995-01-13 2000-06-13 University Of Southern California Intelligent motion surface
JPH09205130A (ja) * 1996-01-17 1997-08-05 Applied Materials Inc ウェハ支持装置
DE19620234A1 (de) 1996-05-20 1997-11-27 Holtronic Technologies Ltd Verfahren und Vorrichtung zum Positionieren eines Substrats
US5920797A (en) * 1996-12-03 1999-07-06 Applied Materials, Inc. Method for gaseous substrate support
KR100660416B1 (ko) 1997-11-03 2006-12-22 에이에스엠 아메리카, 인코포레이티드 개량된 저질량 웨이퍼 지지 시스템
US6126382A (en) 1997-11-26 2000-10-03 Novellus Systems, Inc. Apparatus for aligning substrate to chuck in processing chamber
US6032512A (en) 1998-06-02 2000-03-07 Taiwan Semiconductor Manufacturing Co. Ltd. Wafer centering device and method of using
JP2000286328A (ja) * 1999-03-31 2000-10-13 Tokyo Electron Ltd ガス処理装置
WO2000078651A1 (en) 1999-06-21 2000-12-28 Sri International Frictionless transport apparatus and method
JP4419237B2 (ja) * 1999-12-22 2010-02-24 東京エレクトロン株式会社 成膜装置及び被処理体の処理方法
KR100523113B1 (ko) * 2000-06-01 2005-10-19 동경 엘렉트론 주식회사 반도체 처리용의 단일기판식 처리 장치
JP2002057209A (ja) * 2000-06-01 2002-02-22 Tokyo Electron Ltd 枚葉式処理装置および枚葉式処理方法
US6427991B1 (en) 2000-08-04 2002-08-06 Tru-Si Technologies, Inc. Non-contact workpiece holder using vortex chuck with central gas flow
US6513540B2 (en) 2001-05-11 2003-02-04 Therma Corporation, Inc. System and method for using bent pipes in high-purity fluid handling systems
US6935830B2 (en) 2001-07-13 2005-08-30 Tru-Si Technologies, Inc. Alignment of semiconductor wafers and other articles
US6760976B1 (en) 2003-01-15 2004-07-13 Novellus Systems, Inc. Method for active wafer centering using a single sensor
US7070833B2 (en) 2003-03-05 2006-07-04 Restek Corporation Method for chemical vapor deposition of silicon on to substrates for use in corrosive and vacuum environments
TWI267917B (en) * 2004-02-24 2006-12-01 Advanced Display Proc Eng Co Apparatus for manufacturing flat-panel display
US20050230350A1 (en) 2004-02-26 2005-10-20 Applied Materials, Inc. In-situ dry clean chamber for front end of line fabrication
US20060137609A1 (en) 2004-09-13 2006-06-29 Puchacz Jerzy P Multi-single wafer processing apparatus
US20060156979A1 (en) 2004-11-22 2006-07-20 Applied Materials, Inc. Substrate processing apparatus using a batch processing chamber
KR20070092648A (ko) 2006-03-09 2007-09-13 세이코 엡슨 가부시키가이샤 워크 반송 장치 및 워크 반송 방법
US8954287B2 (en) 2007-12-27 2015-02-10 Lam Research Corporation Systems and methods for calibrating end effector alignment using at least a light source
US8033771B1 (en) * 2008-12-11 2011-10-11 Novellus Systems, Inc. Minimum contact area wafer clamping with gas flow for rapid wafer cooling
US9685320B2 (en) 2010-09-23 2017-06-20 Lam Research Corporation Methods for depositing silicon oxide
JP5542743B2 (ja) * 2010-10-07 2014-07-09 東京エレクトロン株式会社 熱処理装置および熱処理方法
JP2012089591A (ja) * 2010-10-18 2012-05-10 Hitachi High-Technologies Corp 真空処理装置及び真空処理方法
US8371567B2 (en) 2011-04-13 2013-02-12 Novellus Systems, Inc. Pedestal covers
JP5712889B2 (ja) * 2011-10-07 2015-05-07 東京エレクトロン株式会社 成膜装置及び基板処理装置
US9082802B2 (en) 2011-11-28 2015-07-14 Macronix International Co., Ltd. Wafer centering hardware design and process
US9484233B2 (en) 2012-04-13 2016-11-01 Novellus Systems, Inc. Carousel reactor for multi-station, sequential processing systems
US8956704B2 (en) 2012-05-21 2015-02-17 Novellus Systems, Inc. Methods for modulating step coverage during conformal film deposition
US9214375B2 (en) 2012-07-10 2015-12-15 Lam Research Corporation End effector having multiple-position contact points
JP2013012776A (ja) * 2012-09-24 2013-01-17 Tokyo Electron Ltd プラズマ処理装置および基板載置台
US9275868B2 (en) 2013-07-19 2016-03-01 Globalfoundries Inc. Uniform roughness on backside of a wafer
JP5950892B2 (ja) * 2013-11-29 2016-07-13 株式会社日立国際電気 基板処理装置、半導体装置の製造方法及びプログラム
US9299598B2 (en) 2013-12-23 2016-03-29 Lam Research Corp. Robot with integrated aligner
JP6287240B2 (ja) * 2014-01-17 2018-03-07 東京エレクトロン株式会社 真空処理装置及び真空処理方法
US9184084B2 (en) 2014-01-28 2015-11-10 Lam Research Corporation Wafer handling traction control system
US9797042B2 (en) 2014-05-15 2017-10-24 Lam Research Corporation Single ALD cycle thickness control in multi-station substrate deposition systems
US10081869B2 (en) 2014-06-10 2018-09-25 Lam Research Corporation Defect control in RF plasma substrate processing systems using DC bias voltage during movement of substrates
US9617638B2 (en) 2014-07-30 2017-04-11 Lam Research Corporation Methods and apparatuses for showerhead backside parasitic plasma suppression in a secondary purge enabled ALD system
US10648079B2 (en) * 2014-12-19 2020-05-12 Lam Research Corporation Reducing backside deposition at wafer edge
US10100407B2 (en) 2014-12-19 2018-10-16 Lam Research Corporation Hardware and process for film uniformity improvement
US9698042B1 (en) 2016-07-22 2017-07-04 Lam Research Corporation Wafer centering in pocket to improve azimuthal thickness uniformity at wafer edge

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070115063A (ko) * 2006-05-30 2007-12-05 삼성전자주식회사 반도체 디바이스 제조설비에서의 웨이퍼 로딩 및 언로딩방법
JP2012216774A (ja) * 2011-04-01 2012-11-08 Hitachi Kokusai Electric Inc 基板処理装置、半導体装置の製造方法、基板処理方法及びサセプタカバー
KR20150009322A (ko) * 2013-07-16 2015-01-26 피에스케이 주식회사 지지 유닛 및 이를 포함하는 기판 처리 장치
JP2016122837A (ja) * 2014-12-12 2016-07-07 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ キャリアリング構造及びこれを含むチャンバシステム

Also Published As

Publication number Publication date
US9698042B1 (en) 2017-07-04
JP7457756B2 (ja) 2024-03-28
CN113832452A (zh) 2021-12-24
JP7111449B2 (ja) 2022-08-02
TW201812082A (zh) 2018-04-01
KR102456252B1 (ko) 2022-10-18
TWI735620B (zh) 2021-08-11
JP2018026547A (ja) 2018-02-15
CN107641797B (zh) 2021-08-27
JP2022137282A (ja) 2022-09-21
CN107641797A (zh) 2018-01-30

Similar Documents

Publication Publication Date Title
KR102456252B1 (ko) 웨이퍼 에지에서 방위각 두께 균일도를 개선하도록 포켓 내에서 웨이퍼 센터링
KR102514303B1 (ko) 웨이퍼 에지에서의 후면 증착을 감소시키는 방법
KR102650384B1 (ko) 에지 시일링을 달성하도록 웨이퍼 지지부의 제어에 의한 배면 디포지션 감소를 위한 방법 및 장치
KR102427180B1 (ko) 반도체 프로세싱을 위한 웨이퍼 포지셔닝 페데스탈
TWI791020B (zh) 用以消除在晶圓背側邊緣及凹口處之沉積的晶圓邊緣接觸硬體及方法
KR20200116161A (ko) 세라믹 베이스플레이트들을 갖는 멀티-플레이트 정전 척들
TWI764803B (zh) 用於電漿處理系統中的載體板
TW201731014A (zh) 半導體製造中用以控制電漿不安定性之系統及方法
TWI765922B (zh) 具有小間隙之銷升降器組件
KR102401704B1 (ko) 이동가능한 에지 링 설계들
KR20160072056A (ko) 캐리어 링 구조체 및 이를 포함하는 챔버 시스템들
JP7356446B2 (ja) 封止表面を有する静電チャック
US20200168442A1 (en) Focus ring height adjusting device and wafer etching apparatus including the same
US20220106683A1 (en) Apparatus and methods to transfer substrates into and out of a spatial multi-substrate processing tool
CN114846596A (zh) 在晶片外周附近具有凹入区域以减轻边缘/中心不均匀性的半导体处理卡盘
WO2024030386A1 (en) Conductive backside layer for bow mitigation
CN115004352A (zh) 具有自动化转动式预对准的边缘环传送

Legal Events

Date Code Title Description
AMND Amendment
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant