KR20180049840A - 하드 마스크 제조방법 - Google Patents

하드 마스크 제조방법 Download PDF

Info

Publication number
KR20180049840A
KR20180049840A KR1020160145752A KR20160145752A KR20180049840A KR 20180049840 A KR20180049840 A KR 20180049840A KR 1020160145752 A KR1020160145752 A KR 1020160145752A KR 20160145752 A KR20160145752 A KR 20160145752A KR 20180049840 A KR20180049840 A KR 20180049840A
Authority
KR
South Korea
Prior art keywords
film
hard mask
oxide film
layer
depositing
Prior art date
Application number
KR1020160145752A
Other languages
English (en)
Other versions
KR102228412B1 (ko
Inventor
이인환
조병철
진광선
Original Assignee
주식회사 원익아이피에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 원익아이피에스 filed Critical 주식회사 원익아이피에스
Priority to KR1020160145752A priority Critical patent/KR102228412B1/ko
Priority to TW106133208A priority patent/TWI661076B/zh
Priority to JP2019519314A priority patent/JP6920427B2/ja
Priority to PCT/KR2017/010779 priority patent/WO2018066884A1/ko
Priority to CN201780061187.8A priority patent/CN109791875B/zh
Priority to US16/339,794 priority patent/US10985015B2/en
Publication of KR20180049840A publication Critical patent/KR20180049840A/ko
Application granted granted Critical
Publication of KR102228412B1 publication Critical patent/KR102228412B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

하드 마스크막 제조방법에 관한 기술이다. 본 발명의 일 실시예에 따른 하드 마스크 제조방법은 다음과 같다. 먼저, 피 식각층을 포함하는 반도체 기판을 제공하는 단계; 및 상기 피식각층 상부에 실리콘, 티타늄 및 산소 성분을 포함하는 하드 마스크막을 형성하는 단계를 포함할 수 있다. 이때, 상기 하드 마스크막을 형성하는 단계는, 다층의 원자층으로 구성된 실리콘 산화막을 증착하는 단계; 및 상기 실리콘 산화막 상부에 다층의 원자층으로 구성된 티타늄 산화막을 형성하는 단계를 포함하며, 상기 실리콘 산화막을 증착하는 단계 및 상기 티타늄 산화막을 증착하는 단계를 1 사이클로 설정하고, 상기 사이클을 복수 회 진행하여 상기 하드 마스크를 형성한다.

Description

하드 마스크 제조방법{Method of Manufacturing Hard Mask}
본 발명은 반도체 소자의 제조방법에 관한 것으로, 반도체 소자의 절연막 제조방법 및 이를 이용한 하드 마스크 제조방법에 관한 것이다.
집적화된 반도체 소자를 제조하는 데 있어서 패턴의 미세화가 필수적이다. 좁은 면적에 많은 소자를 집적시키기 위하여 개별 소자의 크기를 가능한 한 작게 형성하여야 하며, 이를 위하여 형성하고자 하는 패턴들 각각의 폭과 상기 패턴들 사이의 간격과의 합인 피치(pitch)를 작게 설정하여야 한다. 반도체 소자의 디자인 룰 (design rule)이 급격하게 감소됨에 따라 포토 리소그래피 공정에서의 해상 한계로 인하여 미세 피치를 가지는 패턴을 형성하는 데 한계가 있다. 이에 따라 기존의 포토 리소그래피 공정에서의 해상 한계 내에서 상기 미세 패턴을 형성할 수 있는 다양한 기술들이 요구되고 있다.
현재, 반도체 집적 회로 장치는 해상 한계 이하의 피치를 갖는 패턴을 제작하기 위하여 DPT(Double patterning technology) 또는 QPT(Quadruple patterning technology)와 같은 패터닝 방식이 제안되고 있다.
그런데, 상기와 같은 다중 패터닝 방식은 하드 마스크의 성능이 매우 중요하다. 특히, 현재 반도체 집적 회로 장치는 피식각층이 옴스트롱(Å) 단위로 식각될 수 있으므로, 하드 마스크는 피식각층과의 선택비는 물론 평탄도(roughness) 및 경도(hardness)가 동시에 만족되어야 한다.
본 발명의 해결하고자 하는 과제는 피식각층에 대한 선택비, 표면 거칠기(roughness) 특성 및 경도 특성이 우수한 하드 마스크 제조방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 하드 마스크 제조방법은, 먼저, 피 식각층을 포함하는 반도체 기판을 제공하는 단계; 및 상기 피식각층 상부에 실리콘, 티타늄 및 산소 성분을 포함하는 하드 마스크막을 형성하는 단계를 포함할 수 있다. 이때, 상기 하드 마스크막을 형성하는 단계는, 다층의 원자층으로 구성된 실리콘 산화막을 증착하는 단계; 및 상기 실리콘 산화막 상부에 다층의 원자층으로 구성된 티타늄 산화막을 형성하는 단계를 포함하며, 상기 실리콘 산화막을 증착하는 단계 및 상기 티타늄 산화막을 증착하는 단계를 1 사이클로 설정하고, 상기 사이클을 복수 회 진행하여 상기 하드 마스크를 형성한다.
상호 특성을 보완할 수 있는 3원계 절연막을 하드 마스크로 이용하므로써, 경도 특성 및 표면 거칠기 특성을 모두 만족시킬 수 있다. 이에 따라, 미세 패턴 제작이 용이하다.
도 1은 본 발명의 일 실시예에 따른 제 1 물질막 제조방법을 설명하기 위한 반도체 소자의 단면도이다.
도 2a 및 도 2b는 도 1의 제 1 물질막을 제조 방법을 설명하기 위한 가스 공급 타이밍도이다.
도 3은 본 발명의 일 실시예에 따른 제 2 물질막 제조방법을 설명하기 위한 반도체 소자의 단면도이다.
도 4a 및 도 4b는 도 3의 제 2 물질막을 제조하는 단계를 설명하기 위한 가스 공급 타이밍도이다.
도 5는 본 발명의 다른 실시예에 따라 다층의 물질막을 이용하여 하드 마스크막을 형성하는 방법을 설명하기 위한 단면도이다.
도 6 내지 도 8은 본 발명의 다른 실시예에 따른 하드 마스크막 제조방법을 설명하기 위한 각 공정별 단면도이다.
도 9는 본 발명의 실시예에 따라 다양한 성분비를 갖도록 형성된 실리콘 산화막 및 티타늄 산화막의 적층 절연막에 대한 경도 특성을 검사한 결과 그래프이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도 1을 참조하면, 반도체 기판(100) 상부에 피식각층(105)을 증착한다. 피식각층(105) 상부에 하드 마스크층으로서 제 1 물질막(110)을 형성할 수 있다. 본 실시예의 제 1 물질막(110)은 2원계 물질로 구성된 절연막, 예컨대, 실리콘 산화막(SiO2)이 이용될 수 있다. 상기 제 1 물질막(110)은 복수의 원자층(110a~110n)들이 적층되어 구성될 수 있다. 상기 복수의 원자층은 예를 들어, ALD(atomic layer deposition) 방식 또는 PEALD(plasma enhanced atomic layer deposition)에 의해 형성될 수 있다.
상기 제 1 물질막(110)을 구성하는 원자층(110a)은 도 2a에 도시된 바와 같이, 실리콘 소스를 공급하는 단계, 하부 레이어(예컨대, 피식각층:105)의 표면과 흡착되지 않은 실리콘 원자들을 퍼지 공정을 통해 제거하는 단계, 산소(O2) 소스를 공급하여 하부 레이어에 흡착된 실리콘과 반응시키는 단계, 및 반응되지 않은 산소 원자들을 제거하는 단계를 통하여 얻어질 수 있다. 이때, 산소 소스와 같은 리액턴스(reactance) 제공시, 플라즈마(plasma)가 인가될 수 있다.
한편, 도 2b에 도시된 바와 같이, 상기 원자층(110a~110n) 제조 공정시, 산소 소스는 지속적으로 제공될 수도 있으며, 플라즈마는 실질적으로 실리콘 원자와 산소 원자의 반응시 제공될 수 있다.
상기 제 1 물질막(110)은 상기한 원자층(110a) 형성 공정을 복수 회 반복 실시하여, 라미네이트(laminate) 구조로 형성될 수 있다.
한편, 도 3에 도시된 바와 같이, 제 1 물질막(110) 상부에 상기 제 1 물질막(110)의 경도 특성을 보상하기 위한 제 2 물질막(120)을 형성한다. 제 2 물질막(120) 역시 2원계 물질로 구성되되, 상기 제 1 물질막(110)과는 상이한 물질로 형성될 수 있다. 본 실시예의 제 2 물질막(120)은 예를 들어, 티타늄 산화막(TiO2)이 이용될 수 있다. 본 실시예의 제 2 물질막(120)은 상기 제 1 물질막(110)과 마찬가지로, 복수의 원자층(120a~120n)으로 구성될 수 있다. 제 2 물질층(120)을 구성하는 복수의 원자층은 예를 들어, ALD 방식 또는 PEALD 방식으로 형성될 수 있다.
제 2 물질층(120)이 티타늄 산화막으로 구성되는 경우, 상기 제 2 물질층(120)을 구성하는 원자층(120a~120n)을 형성하는 단계는, 도 4a를 참조하면, 티타늄 소스를 공급하는 단계, 반응되지 않은 티타늄 원자들을 퍼지 단계를 통해 제거하는 단계, 산소 소스를 공급하여 하부의 레이어와 흡착되어 있는 티타늄 원자와 산소 원자를 반응시키는 단계, 및 반응되지 않은 산소 원자를 제거하는 단계로 형성될 수 있다. 이때, 플라즈마는 상기 산소 가스 공급시 제공될 수 있다.
한편, 도 4b에 도시된 바와 같이, 상기 제 2 원자층(120a~120n) 제조 공정시, 산소 소스는 지속적으로 제공될 수도 있으며, 플라즈마는 실질적으로 티타늄 원자와 산소 원자의 반응시 제공될 수 있다.
또한, 제 2 물질층(120)은 상기한 원자층을 형성하는 공정을 반복 실시하므로써, 라미네이트 형태로 구성될 수 있다.
이때, 상기 제 1 물질막(110) 및 제 2 물질막(120)은 예를 들어, 50 내지 250 ℃ 온도에서 증착될 수 있다.
또한, 도 5에 도시된 바와 같이, 복수의 원자층들로 구성된 제 1 물질막(110) 및 제 2 물질막(120)은 교대로 복수 회 적층될 수 있다. 이와 같이, 제 1 및 제 2 물질막(110,120)이 교대로 복수 회 적층되어, 피식각층(105)을 패터닝하기 위한 하드 마스크막(HM)이 형성될 수 있다.
이와 같은 제 1 및 제 2 물질막(110,120)의 적층막은 반도체 집적 회로 장치에서 하드 마스크막 혹은 질화막 하드 마스크를 패터닝하기 위한 추가의 하드 마스크로 이용될 수 있다. 이하, 본 발명의 실시예에 따른 하드 마스크막을 이용하여 게이트 전극을 형성하는 방법에 대해, 도 6 내지 도 8을 참조하여 설명하도록 한다.
먼저, 도 6을 참조하면, 반도체 기판(200) 상부에 게이트 절연막(205)을 증착한다. 게이트 절연막(205) 상부에 게이트 도전층(210)을 형성한다. 게이트 도전층(210) 상부에 제 1 하드 마스크막으로서 실리콘 질화막(215)을 증착한다. 실리콘 질화막(215) 상부에 제 2 하드 마스크막으로서, 적층 절연막(220)을 형성한다. 경우에 따라, 제 1 하드 마스크막인 실리콘 질화막(215)을 생략할 수도 있다.
상기 적층 절연막(220)은 상술한 바와 같이, 실리콘 산화막(220a) 및 티타늄 산화막(220b)을 교대로 증착하여 얻어질 수 있다. 상기 실리콘 산화막(220a) 및 티타늄 산화막(220b) 각각은 원자층 단위로, 복수 개가 라미네이트되어 형성될 수 있다. 또한, 상기 실리콘 산화막(220a)과 티타늄 산화막(220b)은 예를 들어, 50 내지 250℃ 온도 범위에서 ALD 방식 또는 PEALD 방식으로 형성할 수 있다.
도 7에 도시된 바와 같이, 하드 마스크 역할을 하는 적층 절연막(220)을 형성한 후, 고온의 후속 공정, 예를 들면 열처리 공정이 진행될 수 있다. 열처리 공정은 200 내지 450℃온도 범위 및 2torr 압력 범위에서, 30분간 아르곤 가스(Ar) 분위기 또는 질소(N2) 분위기에서 진행될 수 있다. 상기 열처리 공정이 진행되더라도 상기 적층 절연막 구조체(220')의 특성은 크게 변화하지 않기 때문에, 안정한 제2 하드 마스크를 제작할 수 있다. 또한, 고온의 후속 공정이 진행되는 경우, 예를 들면, 300℃ 이상의 고온 후속 공정이 진행되더라도. 상기 적층 절연막의 특성은 크게 변화되지 않는다.
도 8을 참조하면, 제 2 하드 마스크 형태를 갖는 적층 절연막 구조체(220')를 이용하여, 제 1 하드 마스크막에 해당하는 실리콘 질화막(215)을 식각하여, 제 1 하드 마스크를 한정한다. 이에 따라, 게이트 전극을 한정하기 위한 실리콘 질화막 및 적층 절연막 구조체로 된 복층 하드 마스크를 완성한다.
이와 같은 실리콘-티타늄-산소 성분을 포함하는 적층 절연막 구조체는 실리콘 및 티타늄의 성분비에 의해 막의 경도 및 표면 거칠기(roughness) 특성을 조절할 수 있다.
도 9는 본 발명의 실시예에 따라 다양한 성분비를 갖도록 형성된 3원계 절연막의 경도 특성을 검사한 결과 그래프이다. 본 검사는 평가하고자 하는 물질막에 아르곤(Ar) 스퍼터를 진행하여, 시간에 따른 원자 방출량을 통해 물질막의 물리적 경도를 확인하는 방법이다.
도 9에 따르면, 일정 시간 광 에너지를 조사한 경우, 실리콘 산화막 단일막보다 3원계 실리콘-티타늄 산화막의 원자 방출이 더 늦게 발생됨을 확인할 수 있다. 실리콘 산화막과 티타늄 산화막의 성분비가 70%:30%~20%:80%의 범위일 때, 특히, 실리콘 산화막과 티타늄 산화막의 성분비가 20%:80%의 성분비를 갖는 적층막(3원계 실리콘-티타늄 산화막)은 티타늄 산화막 단일막에 준하는, 다시 말해, 강한 경도 특성을 나타냄을 확인할 수 있다. 이에 따라, 실리콘 산화막과 티타늄 산화막을 혼합하므로써, 막의 경도 특성을 개선할 수 있다.
하기 표 1은 동일 조건하에서 실리콘, 티타늄 및 산소 성분비 조절하며 증착하였을 때, 3원계 절연막의 성분비에 따른 표면 거칠기 특성을 보여준다.
SiO2 SiO2 : TiO2 SiO2 : TiO2 SiO2:TiO2
 SiO2:TiO2
 SiO2:TiO2
 TiO2
성분비 100% 70%:30% 50%:50% 40%:60% 30%:70% 20%:80% 100%
두께(Å) 200.02 195.68 194.66 195.75 200.29 197.33 201.7
굴절율
(R.I.)		 1.46 1.77 1.91 2.03 2.12 2.23 2.41
표면 거칠기
(roughness)
As Depo.		 0.136 0.133 0.134 0.122 0.178 0.191 0.269
표면 거칠기
(후속공정 후)		 0.133 0.133 0.134 0.122 0.129 0.159 0.260
상기 표 1 및 도 9에서와 같이, 실리콘 산화막 단일로 증착되는 경우, 표면 거칠기 특성은 우수하지만 경도 특성이 다소 떨어지는 반면, 티타늄 산화막 단일로 증착되는 경우, 경도 특성은 우수하지만 표면 거칠기 특성이 열악함을 확인할 수 있다.
한편, 본 발명의 실시예와 같이, 실리콘 산화막과 티타늄 산화막을 혼합하는 경우, 예컨대, 실리콘 산화막과 티타늄 산화막의 성분비가 70%:30%~20%:80%의 범위일 때(특히, 티타늄 성분이 실리콘 성분보다 높은 경우), 경도 특성 및 표면 거칠기 특성이 모두 안정적임을 확인할 수 있다.
가급적 실리콘 신화막과 티타늄 산화막의 적층막으로 구성되는 하드 마스크막의 경우, 표면 거칠기, 다시 말해, 하드 마스크 표면의 최저 높이 및 최고 높이의 차가 0 내지 2Å 이내가 되도록 실리콘과 티타늄의 성분비를 조절하여 하드 마스크막을 증착할 수 있다.
이상에서 자세히 설명한 바와 같이, 본 발명에 의하면, 실리콘 및 티타늄을 포함하는 적층 복합 절연막을 하드 마스크로 이용하므로써, 경도 특성 및 표면 거칠기(roughness) 특성을 모두 만족시킬 수 있다. 이에 따라, 미세 패턴 제작이 용이하다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.
110 : 제 1 물질막 110a : 제 1 물질막을 구성하는 원자층
120 : 제 2 물질막 120a : 제 2 물질막을 구성하는 원자층

Claims (8)

  1. 피식각층을 포함하는 반도체 기판을 제공하는 단계; 및
    상기 피식각층 상부에 제 1 원자, 제 2 원자 및 산소 성분을 포함하는 하드 마스크막을 형성하는 단계를 포함하며,
    상기 하드 마스크막을 형성하는 단계는,
    다층의 원자층으로 구성된 제 1 물질막을 증착하는 단계; 및
    상기 실리콘 산화막 상부에 다층의 원자층으로 구성된 제 2 물질막을 형성하는 단계를 포함하며,
    상기 제 1 물질막을 증착하는 단계 및 상기 제 2 물질막을 증착하는 단계를 1 사이클로 설정하고, 상기 사이클을 복수 회 진행하는 하드 마스크 제조방법.
  2. 제 1 항에 있어서,
    상기 제 1 물질막을 구성하는 상기 원자층들은 실리콘을 포함하는 하드 마스크 제조방법.
  3. 제 1 항에 있어서,
    상기 제 2 물질막을 구성하는 상기 원자층들은 티타늄을 포함하는 하드 마스크 제조방법.
  4. 제 1 항에 있어서,
    상기 실리콘 산화막 및 상기 티타늄 산화막을 증착하는 단계는,
    ALD(atomic layer deposition) 또는 PEALD(plasma enhanced atomic layer deposition) 방식 중 적어도 어느 하나의 방식으로 수행되는 것을 특징으로 하는 하드 마스크 제조 방법.
  5. 제 1 항에 있어서,
    상기 실리콘 산화막 및 상기 티타늄 산화막을 증착하는 단계는, 50 내지 250℃ 온도 범위에 각각 진행하는 하드 마스크 제조방법.
  6. 제 5 항에 있어서,
    상기 하드 마스크막의 표면 거칠기(roughness)는 0 내지 2Å인 하드 마스크 제조방법.
  7. 제 5 항에 있어서,
    상기 하드 마스크막의 실리콘 산화막과 티타늄 산화막의 성분비가 70%:30%~20%:80%의 범위인 하드 마스크 제조방법.
  8. 제 1 항에 있어서,
    상기 하드 마스크의 경도는 상기 실리콘 및 티타늄의 성분비에 의해 조절되도록 구성된 하드 마스크 제조 방법.
KR1020160145752A 2016-10-06 2016-11-03 하드 마스크 제조방법 KR102228412B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020160145752A KR102228412B1 (ko) 2016-11-03 2016-11-03 하드 마스크 제조방법
TW106133208A TWI661076B (zh) 2016-10-06 2017-09-27 複合膜製造方法
JP2019519314A JP6920427B2 (ja) 2016-10-06 2017-09-28 複合膜の製造方法
PCT/KR2017/010779 WO2018066884A1 (ko) 2016-10-06 2017-09-28 복합막 제조방법
CN201780061187.8A CN109791875B (zh) 2016-10-06 2017-09-28 复合膜制造方法
US16/339,794 US10985015B2 (en) 2016-10-06 2017-09-28 Method for preparing composite membrane

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160145752A KR102228412B1 (ko) 2016-11-03 2016-11-03 하드 마스크 제조방법

Publications (2)

Publication Number Publication Date
KR20180049840A true KR20180049840A (ko) 2018-05-14
KR102228412B1 KR102228412B1 (ko) 2021-03-17

Family

ID=62187712

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160145752A KR102228412B1 (ko) 2016-10-06 2016-11-03 하드 마스크 제조방법

Country Status (1)

Country Link
KR (1) KR102228412B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200058688A (ko) * 2018-11-20 2020-05-28 주식회사 원익아이피에스 기판 처리 장치의 내부재 처리 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010082118A (ko) * 2000-02-11 2001-08-29 마찌다 가쯔히꼬 다층 유전체 스택 및 그의 제조방법
KR20050062132A (ko) * 2003-12-19 2005-06-23 주식회사 하이닉스반도체 혼합유전막을 구비한 캐패시터 형성방법
KR20060041963A (ko) * 2004-02-17 2006-05-12 한국전자통신연구원 유기물 소자의 보호막 형성방법
KR100640654B1 (ko) * 2005-07-16 2006-11-01 삼성전자주식회사 ＺｒＯ2 박막 형성 방법 및 이를 포함하는 반도체 메모리소자의 커패시터 제조 방법
KR20120001778A (ko) * 2009-03-24 2012-01-04 오스람 옵토 세미컨덕터스 게엠베하 광전 소자를 위한 박막 봉지부와 그 제조 방법 및 광전 소자
JP2012142367A (ja) * 2010-12-28 2012-07-26 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法および基板処理装置
JP2016119343A (ja) * 2014-12-18 2016-06-30 株式会社日立国際電気 クリーニング方法、半導体装置の製造方法、基板処理装置およびプログラム

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010082118A (ko) * 2000-02-11 2001-08-29 마찌다 가쯔히꼬 다층 유전체 스택 및 그의 제조방법
JP2001267566A (ja) * 2000-02-11 2001-09-28 Sharp Corp 多層誘電体スタックおよびその方法
KR20050062132A (ko) * 2003-12-19 2005-06-23 주식회사 하이닉스반도체 혼합유전막을 구비한 캐패시터 형성방법
KR20060041963A (ko) * 2004-02-17 2006-05-12 한국전자통신연구원 유기물 소자의 보호막 형성방법
KR100640654B1 (ko) * 2005-07-16 2006-11-01 삼성전자주식회사 ＺｒＯ2 박막 형성 방법 및 이를 포함하는 반도체 메모리소자의 커패시터 제조 방법
KR20120001778A (ko) * 2009-03-24 2012-01-04 오스람 옵토 세미컨덕터스 게엠베하 광전 소자를 위한 박막 봉지부와 그 제조 방법 및 광전 소자
JP2012142367A (ja) * 2010-12-28 2012-07-26 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法および基板処理装置
JP2016119343A (ja) * 2014-12-18 2016-06-30 株式会社日立国際電気 クリーニング方法、半導体装置の製造方法、基板処理装置およびプログラム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200058688A (ko) * 2018-11-20 2020-05-28 주식회사 원익아이피에스 기판 처리 장치의 내부재 처리 방법

Also Published As

Publication number Publication date
KR102228412B1 (ko) 2021-03-17

Similar Documents

Publication Publication Date Title
KR100724566B1 (ko) 다층구조의 게이트 층간 유전막을 갖는 플래시 메모리 소자및 그 제조방법들
KR100716652B1 (ko) 나노컴포지트 유전막을 갖는 캐패시터 및 그의 제조 방법
US10985015B2 (en) Method for preparing composite membrane
TW588415B (en) Method of manufacturing semiconductor device having minute gate electrodes
CN110931466A (zh) 集成电路器件及其制造方法
KR20070024939A (ko) 박막 제조 방법 및 이를 이용한 커패시터의 제조 방법
KR102228408B1 (ko) 하드 마스크 제조방법
US9012330B2 (en) Method for semiconductor cross pitch doubled patterning process
KR102228412B1 (ko) 하드 마스크 제조방법
KR101818610B1 (ko) 탄소, 산소, 및 금속을 포함하는 금속탄화산화물 박막 및 그의 제조방법
US8900665B2 (en) Method of forming hardmask layer with alternating nanolayers
KR102268492B1 (ko) 복합막 제조방법
TWI600150B (zh) 記憶體結構及其製造方法
KR20080030295A (ko) 반도체 소자의 제조 방법
JP2008515215A (ja) ＳｉＧｅＲＦ−ＢｉＣＭＯＳ技術用の集積型ＳｉＣｒ金属薄膜抵抗
KR100532960B1 (ko) 반도체소자의 캐패시터 형성방법
KR100368792B1 (ko) 다층박막법을 이용한 적외선감지층 제조방법
US20100167489A1 (en) Mim capacitor and method of fabricating the same
KR100653690B1 (ko) 플래시 메모리 소자 및 그의 제조 방법
KR20220082981A (ko) 반도체 소자 제조 방법
KR20210152863A (ko) 박막 증착 방법 및 이를 이용한 반도체 소자의 제조방법
KR100801200B1 (ko) 반도체 장치와 그 제조 방법, 및 박막 장치
CN105336586B (zh) 一种氧含量递增的硬掩模
KR20090045678A (ko) 니오븀산화막과 알루미늄산화막을 포함하는 유전막을구비한 반도체소자 및 그의 제조 방법
KR100537715B1 (ko) 반도체소자 제조방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant