CN105336586B - 一种氧含量递增的硬掩模 - Google Patents

一种氧含量递增的硬掩模 Download PDF

Info

Publication number
CN105336586B
CN105336586B CN201410307262.2A CN201410307262A CN105336586B CN 105336586 B CN105336586 B CN 105336586B CN 201410307262 A CN201410307262 A CN 201410307262A CN 105336586 B CN105336586 B CN 105336586B
Authority
CN
China
Prior art keywords
oxygen
film layer
process gas
content
hard mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410307262.2A
Other languages
English (en)
Other versions
CN105336586A (zh
Inventor
周鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410307262.2A priority Critical patent/CN105336586B/zh
Publication of CN105336586A publication Critical patent/CN105336586A/zh
Application granted granted Critical
Publication of CN105336586B publication Critical patent/CN105336586B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明公开一种氧含量递增的硬掩模。根据本发明的一种制造硬掩模的方法,包括:a)在半导体基片上用含有八甲基环四硅氧烷OMCTS的工艺气体沉积致密薄膜层;以及b)用含有OMCTS和O2的工艺气体沉积含氧薄膜层,其中所述含氧薄膜层的氧含量随厚度而增加。本发明可以有效改善蚀刻剖面中的倒凹现象。

Description

一种氧含量递增的硬掩模
技术领域
本发明涉及半导体制造工艺中的掩模工艺,更具体的,本发明涉及一种氧含量递增的硬掩模及其制造方法,这种硬掩模可有效改善蚀刻剖面中的倒凹现象。
背景技术
在半导体工艺范畴中,掩膜化(masking)工艺是在基片上图形化的重要环节。通常,掩模可分为软掩模(soft mask)和硬掩模(hard mask)。软掩模通常是指光阻材料,即光刻胶。硬掩模则是对介质材料层刻蚀后得到的掩模结构。在形成硬掩模后,后续工艺是对硬掩模底层的结构进行刻蚀,形成沟槽、通孔、间隙等结构。
在半导体工艺的范畴中,低k(low-k)材料通常是指介电常数比氧化硅的介电常数(3.9-4.1)更低的材料。典型的低k介电薄膜可具有小于3.5的介电常数。一种类型的低k材料是多孔材料(例如多孔氧化硅)。由于材料中的孔洞具有低至1的介电常数,因此多孔材料整体的介电常数低于其基材的介电常数。孔洞越多,则介电常数被拉低越多。
图1A示出一种加工过程中的半导体结构,其包括SiCN层101、多孔低k薄膜102、以及上方的硬掩模薄膜结构HM、HM上方的屏蔽氧化层106。其中硬掩模薄膜结构HM自下而上包括BD层(BlackDiamond,一种业内用于制作硬掩模的高硬度材料)103、TEOS(正硅酸乙酯,Ethylsilicate)层104、和TiN层105。
发明人在实践中发现,图1A中所例示的基于TEOS的硬掩模面临的一项问题在于:在后续湿法蚀刻工艺中,会发现多孔低k薄膜102和TEOS薄膜104之间存在较为严重的倒凹(undercut)现象。例如,在例如采用(300:1)的DHF(HF、H2O2、H2O的混合液)溶液进行湿法刻蚀时,发明人发现,如图1B的刻蚀剖面示意图所示,刻蚀剖面不是理想的“竖直”状态,而是在沟道某段(对应TEOS层104的位置)出现了较为明显的倒凹区(左右两侧)。进一步的研究发现,TEOS薄膜的湿法刻蚀比率(其反映选择性刻蚀的各向异性程度)要低于HMBD层。因此,湿法刻蚀过程在TEOS薄膜层的选择性较差,产生了较多的横向刻蚀,形成蚀刻剖面上的倒凹区。
上述倒凹现象导致很多不利结果。由于倒凹区的存在,后续的PVD(物理气相沉积)和ECP(电镀)工艺可能无法将材料良好施加于倒凹区,导致在相关区域留下空隙。可预见的不利结果还包括:硬掩模易于剥落、阻挡层/籽晶层覆盖率不佳。因此,需要一种新的硬掩模结构和相应制造工艺来克服上述问题。
发明内容
本发明关注到现有技术中的上述问题,并提出一种解决方案。具体来说,本发明提出一种改进的硬掩模及其制造方法。本发明的硬掩模基于八甲基环四硅氧烷(OMCTS),且包括用于保护下层多孔薄膜免受等离子体损伤的致密薄膜层,以及氧含量随厚度而增加的含氧薄膜层。含氧薄膜层的湿法刻蚀比率随氧含量的增加而逐渐增加。通过使用具有上述特征的硬掩模,掩模结构的总体蚀刻比率得以提高,即横向刻蚀程度减轻。发明人所进行的具体实践也表明,这种硬掩模的湿法刻蚀剖面中倒凹现象得到了明显改善。
根据本发明的一个方面,提出一种制造硬掩模的方法,包括:a)在半导体基片上用含有八甲基环四硅氧烷OMCTS的工艺气体沉积致密薄膜层;以及b)用含有OMCTS和O2的工艺气体沉积含氧薄膜层,其中所述含氧薄膜层的氧含量随厚度而增加。
根据本发明的一个方面,前述方法的步骤b)包括:所述工艺气体中的O2的含量随时间逐渐增加。
根据本发明的一个方面,前述方法的步骤b)包括:依次沉积多个含氧薄膜子层,其中,沉积每个含氧薄膜子层时所用工艺气体中的O2的含量比前次增加。
根据本发明的一个方面,前述方法的步骤步骤b)中,工艺气体中的初始O2含量为100sccm,工艺气体中的最终O2含量为1000sccm。
根据本发明的一个方面,前述方法的步骤b)中,进行三次沉积,其中第一次沉积时工艺气体中O2含量为100sccm、第二次沉积时工艺气体中O2含量为500sccm、第三次沉积时工艺气体中O2含量为1000sccm。
根据本发明的一个方面,前述方法中,在基本无O2的工艺气体氛围中沉积所述致密薄膜层。
根据本发明的一个方面,前述方法中,在等离子体气氛中沉积所述致密薄膜层和所述含氧薄膜层。
根据本发明的一个方面,前述方法中,所述半导体基片包括多孔低k介质薄膜;所述致密薄膜层是低k薄膜层;以及所述含氧薄膜层是低k薄膜层。
根据本发明的一个方面,前述方法中,在步骤b)后,继续形成TiN薄膜层和氧化层。
根据本发明的一个方面,前述方法的步骤a)中,采取以下工艺条件中的一项或多项:OMCTS处理量0.1-3mg/min;工艺气体中作为载气的氦气量100-3000sccm;工艺压力0.1-10托;以及等离子体功率:50-2000w。
根据本发明的一个方面,前述方法的步骤b)中,采取以下工艺条件中的一项或多项:OMCTS处理量0.1-3mg/min;工艺气体中作为载气的氦气量100-3000sccm;工艺压力0.1-10托;以及等离子体功率:50-2000w。
根据本发明的一个方面,提出一种硬掩模结构,包括:含有八甲基环四硅氧烷OMCTS的致密薄膜层;以及位于所述致密低k薄膜层上的含氧薄膜层,其中所述含氧薄膜层的氧含量随厚度而增加。
根据本发明的一个方面,前述硬掩模结构中,所述含氧薄膜层的氧含量随厚度而逐渐增加。
根据本发明的一个方面,前述硬掩模结构中,所述含氧薄膜层包括多个含氧薄膜子层,其中,每个含氧薄膜子层的氧含量比下方层的氧含量多。
根据本发明的一个方面,前述硬掩模结构中,所述含氧薄膜层的湿法刻蚀比率随氧含量的增加而逐渐增加。
根据本发明的一个方面,提出一种半导体结构,包括:根据前述的任一项方法制造而得的硬掩模。
本发明的有益技术效果至少包括:本发明提出的硬掩模可有效改善蚀刻剖面中的倒凹现象。
附图说明
为了进一步阐明本发明的各实施例的以上和其他优点和特征,将参考附图来呈现本发明的各实施例的更具体的描述。在附图中,相同的附图标记用于指代若干视图中的相同或类似的元件或功能,并且附图中元件并不一定彼此按比例绘制,个别元件可被放大或缩小以便在本描述的上下文中更容易理解这些元件。可以理解,这些附图只描绘本发明的典型实施例,因此将不被认为是对其范围的限制。
图1A示出根据现有技术的一种形成于半导体基片上的硬掩模结构。
图1B示出图1A的硬掩模结构在湿法刻蚀后的刻蚀剖面,从该刻蚀剖面图中可看到明显的倒凹现象。
图2示出根据本发明的实施例的一种氧含量递增的硬掩模的示意图。
图3示出根据本发明的实施例的制造图2所示硬掩模的方法的流程图。
图4示出根据本发明的实施例的另一种氧含量递增的硬掩模的示意图。
图5示出根据本发明的实施例的制造图4所示硬掩模的方法的流程图。
具体实施方式
下面的详细描述参照附图,附图以例示方式示出可实践所要求保护的主题的特定实施例。充分详细地描述这些实施例,以使本领域技术人员将该主题投入实践。要理解,各实施例尽管是不同的,但不一定是相互排斥的。例如,这里结合一个实施例描述的特定特征、结构或特性可在其它实施例中实现而不脱离所要求保护的主题的精神和范围。类似地,为了解释的目的,阐述了特定数量、材料和配置,以便提供对本发明的实施例的全面理解。然而,本发明可在没有特定细节的情况下实施。另外应理解,可修改各公开实施例中的各个要素的位置或配置而不脱离所要求。
图2示出根据本发明的实施例的一种氧含量递增的硬掩模的示意图。该半导体结构中,和图1A对应的部分包括SiCN层201、多孔低k薄膜202、TiN层205、屏蔽氧化层206。图2的实施例不同于图1A之处在于其具有独特的基于八甲基环四硅氧烷(OMCTS)的薄膜层203。
本发明所采用的八甲基环四硅氧烷(OMCTS)的示例化学表达式如下:
根据本发明的实施例,薄膜层203通过在等离子体氛围下沉积OMCTS而制得。更具体地,本发明的基于OMCTS的薄膜层203中,氧含量随厚度而递增。在图2所示薄膜层203中,这种氧含量递增可具体表征为四个子层:致密薄膜层203a、含氧薄膜层203b1、203b1、203b3。致密薄膜层203a是在无O2的工艺气体氛围下沉积的,其作用是防止后续的等离子体处理对下层的多孔低k薄膜202造成损伤。自下而上先后沉积的三个(该数量为示例,可为任何其他数量)含氧薄膜层203b1、203b1、203b3的氧含量依次增加。采用这种结构的意义在于,含氧薄膜层203b1、203b1、203b3的湿法刻蚀比率随氧含量的增加而逐渐增加。发明人的实践表明这种结构可以改善湿法蚀刻中的倒凹现象。
图3示出根据本发明的实施例的制造图2所示硬掩模的方法的流程图。该方法开始于301,制备包括SiCN层201、多孔低k薄膜202的半导体基片。需说明图2和图3中,对于SiCN层201、多孔低k薄膜202的说明仅为示例。本发明的硬掩模及其制作技术适用于在各种类型的半导体基片。此外该制备步骤301并不是实施本发明所必需的。
接下去,在步骤302,用含有OMCTS的工艺气体在半导体基片上沉积基于OMCTS的致密薄膜层203a。此处和后续步骤中的“沉积”可采用本领域的任何沉积工艺,出于示例的目的,本实施例采取等离子体沉积方法,该沉积方法本身是本领域已知的。为了沉积致密的薄膜,通常步骤302在基本不含O2的工艺气体氛围下进行。还需说明,本发明并不排除出于其他工艺目的而在工艺其他中含有一定量的O2,但应以不影响薄膜203a的“致密性”为前提。
作为示例而非限制,步骤302的工艺条件可为:
OMCTS处理量0.1-3mg/min;
工艺气体中作为载气的氦气量100-3000sccm;
工艺压力0.1-10托;
等离子体功率:50-2000w。
继续至步骤303,用含有OMCTS的工艺气体自下而上依次沉积多个含氧薄膜子层203b1、203b1、203b3…。为了使这些薄膜子层的氧含量依次增加,本实施例采取相应的多个沉积子步骤,在沉积完首个含氧薄膜子层后,判定是否需另一薄膜子层(304),如果需要,则增加工艺气体中的O2含量(305),然后沉积下一薄膜子层。作为示例而非限制,工艺气体中首次供给的O2含量为100sccm,逐渐升高到1000sccm。可将O2含量从初始含量多次阶升到最终含量。例如,可进行三次沉积,其中第一次沉积时工艺气体中O2含量为100sccm、第二次沉积时工艺气体中O2含量为500sccm、第三次沉积时工艺气体中O2含量为1000sccm。
作为示例而非限制,步骤303的其他工艺条件可为:
OMCTS处理量0.1-3mg/min;
工艺气体中作为载气的氦气量100-3000sccm;
工艺压力0.1-10托;
等离子体功率:50-2000w。
多个含氧薄膜子层203b1、203b1、203b3…沉积完毕后,即得到氧含量递增的硬掩模结构。作为可选项,可在后续工艺中继续沉积TiN层、氧化层等(306)。然而,步骤306不是实施本发明的必要步骤。
还需说明,尽管图3中步骤302和步骤303被示为独立的步骤,某些情况下它们的工艺是无缝衔接的,因为步骤303相比步骤302在工艺条件上的主要区别是开始在工艺气体中提供O2,这可通过调整工艺气体源同时维持其他加工条件不变来实现。
图4示出根据本发明的实施例的另一种氧含量递增的硬掩模的示意图。该半导体结构中,SiCN层401、多孔低k薄膜402、TiN层405、屏蔽氧化层406和图2中的各层对应。图4的实施例不同于图2之处在于其基于OMCTS的薄膜层403。
根据图4的实施例,薄膜层403包括致密薄膜层403a和含氧薄膜层403b。致密薄膜层403a是在无O2的工艺气体氛围下沉积的,其作用是防止后续的等离子体处理对下层的多孔低k薄膜402造成损伤。含氧薄膜层403b的氧含量自下而上随厚度逐渐增加。此处的“逐渐增加”旨在表示其氧含量递增方式遵循平滑的曲线(可为线性或非线性),有别于图2中的阶升式递增。发明人的实践表明这种结构同样可以改善湿法蚀刻中的倒凹现象。
图5示出根据本发明的实施例的制造图4所示硬掩模的方法的流程图。该方法开始于501,制备包括SiCN层401、多孔低k薄膜402的半导体基片。类似的,该制备步骤501并不是实施本发明所必需的。
接下去,在步骤502,用含有OMCTS的工艺气体在半导体基片上沉积基于OMCTS的致密薄膜层403a。前文中针对图3的步骤302的各项描述可适用于图5的步骤502。作为示例而非限制,步骤502的工艺条件可为:OMCTS处理量0.1-3mg/min;工艺气体中作为载气的氦气量100-3000sccm;工艺压力0.1-10托;以及等离子体功率:50-2000w。
继续至步骤503,用含有OMCTS的工艺气体沉积含氧薄膜层,沉积过程中工艺气体中的O2含量逐渐增加。作为示例而非限制,工艺气体中首次供给的O2含量为100sccm,最终O2含量为100sccm,通过控制工艺气体成分,使O2含量逐渐地升高到最终含量。作为示例而非限制,步骤503的其他工艺条件可为:OMCTS处理量0.1-3mg/min;工艺气体中作为载气的氦气量100-3000sccm;工艺压力0.1-10托;以及等离子体功率:50-2000w。
含氧薄膜层403b沉积完毕后,即得到氧含量递增的硬掩模结构。作为可选项,可在后续工艺中继续沉积TiN层、氧化层等(504)。然而,步骤504不是实施本发明的必要步骤。
还需说明,尽管图5中步骤502和步骤503被示为独立的步骤,某些情况下它们的工艺是无缝衔接的,因为步骤503相比步骤502在工艺条件上的主要区别是开始在工艺气体中提供O2,这可通过调整工艺气体源同时维持其他加工条件不变来实现。
尽管在这里已使用各种方法和系统描述和示出了某些示例性技术,然而本领域技术人员应当理解,可作出多种其它的修改并可替换以等效物而不脱离所要求的主题或其精神。另外,可作出许多修改以适应所要求主题的教导的特殊情况而不脱离本文描述的核心理念。因此,旨在使所要求保护的主题不仅限于所公开的特定示例,但这些要求保护的主题也可包括落在所附权利要求书及其等效物范围内的所有实现。

Claims (17)

1.一种制造硬掩模的方法,包括:
a)在半导体基片上用含有八甲基环四硅氧烷OMCTS的工艺气体沉积致密薄膜层;以及
b)用含有OMCTS和O2的工艺气体沉积含氧薄膜层,其中所述含氧薄膜层的氧含量随厚度而增加。
2.如权利要求1所述的方法,其特征在于,所述步骤b)包括:
所述工艺气体中的O2的含量随时间逐渐增加。
3.如权利要求1所述的方法,其特征在于,所述步骤b)包括:
依次沉积多个含氧薄膜子层,其中,沉积每个含氧薄膜子层时所用工艺气体中的O2的含量比前次增加。
4.如权利要求1-3中任一项所述的方法,其特征在于,所述步骤b)中,工艺气体中的初始O2含量为100sccm,工艺气体中的最终O2含量为1000sccm。
5.如权利要求3所述的方法,其特征在于,所述步骤b)中,进行三次沉积,其中第一次沉积时工艺气体中O2含量为100sccm、第二次沉积时工艺气体中O2含量为500sccm、第三次沉积时工艺气体中O2含量为1000sccm。
6.如权利要求1所述的方法,其特征在于,在无O2的工艺气体氛围中沉积所述致密薄膜层。
7.如权利要求1所述的方法,其特征在于,在等离子体气氛中沉积所述致密薄膜层和所述含氧薄膜层。
8.如权利要求1所述的方法,其特征在于:
所述半导体基片包括多孔低k介质薄膜;
所述致密薄膜层是低k薄膜层;以及
所述含氧薄膜层是低k薄膜层。
9.如权利要求1所述的方法,其特征在于,在步骤b)后,继续形成TiN薄膜层和氧化层。
10.如权利要求1所述的方法,其特征在于,所述步骤a)中,采取以下工艺条件中的一项或多项:
OMCTS处理量0.1-3mg/min;
工艺气体中作为载气的氦气量100-3000sccm;
工艺压力0.1-10托;以及
等离子体功率:50-2000w。
11.如权利要求1-3、5中任一项所述的方法,其特征在于,所述步骤b)中,采取以下工艺条件中的一项或多项:
OMCTS处理量0.1-3mg/min;
工艺气体中作为载气的氦气量100-3000sccm;
工艺压力0.1-10托;以及
等离子体功率:50-2000w。
12.如权利要求4所述的方法,其特征在于,所述步骤b)中,采取以下工艺条件中的一项或多项:
OMCTS处理量0.1-3mg/min;
工艺气体中作为载气的氦气量100-3000sccm;
工艺压力0.1-10托;以及
等离子体功率:50-2000w。
13.一种硬掩模结构,包括:
含有八甲基环四硅氧烷OMCTS的致密薄膜层;以及
位于所述致密薄膜层上的含氧薄膜层,其中所述含氧薄膜层的氧含量随厚度而增加。
14.如权利要求13所述的硬掩模结构,其特征在于,所述含氧薄膜层的氧含量随厚度而逐渐增加。
15.如权利要求13所述的硬掩模结构,其特征在于,所述含氧薄膜层包括多个含氧薄膜子层,其中,每个含氧薄膜子层的氧含量比下方层的氧含量多。
16.如权利要求13所述的硬掩模结构,其特征在于,所述含氧薄膜层的湿法刻蚀比率随氧含量的增加而逐渐增加。
17.一种半导体结构,包括:根据权利要求1-12中任一项所述方法制造而得的硬掩模。
CN201410307262.2A 2014-06-30 2014-06-30 一种氧含量递增的硬掩模 Active CN105336586B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410307262.2A CN105336586B (zh) 2014-06-30 2014-06-30 一种氧含量递增的硬掩模

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410307262.2A CN105336586B (zh) 2014-06-30 2014-06-30 一种氧含量递增的硬掩模

Publications (2)

Publication Number Publication Date
CN105336586A CN105336586A (zh) 2016-02-17
CN105336586B true CN105336586B (zh) 2018-01-23

Family

ID=55287033

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410307262.2A Active CN105336586B (zh) 2014-06-30 2014-06-30 一种氧含量递增的硬掩模

Country Status (1)

Country Link
CN (1) CN105336586B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6287962B1 (en) * 2000-11-30 2001-09-11 Taiwan Semiconductor Manufacturing Company Method for making a novel graded silicon nitride/silicon oxide (SNO) hard mask for improved deep sub-micrometer semiconductor processing
EP1148539A2 (en) * 2000-04-19 2001-10-24 Applied Materials, Inc. Method of depositing low K films using an oxidizing plasma
US7901783B2 (en) * 1998-04-28 2011-03-08 Applied Materials, Inc. Low κ dielectric inorganic/organic hybrid films and method of making
CN101996878A (zh) * 2009-08-11 2011-03-30 中芯国际集成电路制造(上海)有限公司 沉积低介电常数绝缘材料层的方法
CN102998894A (zh) * 2011-09-07 2013-03-27 信越化学工业株式会社 光掩模坯料、光掩模和制造方法
CN103377886A (zh) * 2012-04-13 2013-10-30 中芯国际集成电路制造(上海)有限公司 硬掩膜层结构及其制造方法和半导体器件制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7497959B2 (en) * 2004-05-11 2009-03-03 International Business Machines Corporation Methods and structures for protecting one area while processing another area on a chip
US7166544B2 (en) * 2004-09-01 2007-01-23 Applied Materials, Inc. Method to deposit functionally graded dielectric films via chemical vapor deposition using viscous precursors
US7189658B2 (en) * 2005-05-04 2007-03-13 Applied Materials, Inc. Strengthening the interface between dielectric layers and barrier layers with an oxide layer of varying composition profile

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7901783B2 (en) * 1998-04-28 2011-03-08 Applied Materials, Inc. Low κ dielectric inorganic/organic hybrid films and method of making
EP1148539A2 (en) * 2000-04-19 2001-10-24 Applied Materials, Inc. Method of depositing low K films using an oxidizing plasma
US6287962B1 (en) * 2000-11-30 2001-09-11 Taiwan Semiconductor Manufacturing Company Method for making a novel graded silicon nitride/silicon oxide (SNO) hard mask for improved deep sub-micrometer semiconductor processing
CN101996878A (zh) * 2009-08-11 2011-03-30 中芯国际集成电路制造(上海)有限公司 沉积低介电常数绝缘材料层的方法
CN102998894A (zh) * 2011-09-07 2013-03-27 信越化学工业株式会社 光掩模坯料、光掩模和制造方法
CN103377886A (zh) * 2012-04-13 2013-10-30 中芯国际集成电路制造(上海)有限公司 硬掩膜层结构及其制造方法和半导体器件制造方法

Also Published As

Publication number Publication date
CN105336586A (zh) 2016-02-17

Similar Documents

Publication Publication Date Title
JP6734973B2 (ja) プラズマ処理方法
CN109119330B (zh) 一种半导体器件的形成方法
TW588415B (en) Method of manufacturing semiconductor device having minute gate electrodes
US8986921B2 (en) Lithographic material stack including a metal-compound hard mask
KR101164897B1 (ko) 마스크 패턴의 형성 방법 및 반도체 장치의 제조 방법
TWI703227B (zh) 低應力氮摻雜鎢膜之物理氣相沉積
TW201703116A (zh) 在自對準圖案化架構中不使用硬遮罩而增加圖案密度之方法
US20170062469A1 (en) Vnand tensile thick teos oxide
KR20200018897A (ko) 플라즈마 식각 방법
US20220037146A1 (en) Low-k ald gap-fill methods and material
US9564342B2 (en) Method for controlling etching in pitch doubling
CN110223956A (zh) 多孔结构及其制作方法
CN102437101B (zh) 一种改进的硬质掩膜与多孔低介电常数值材料的集成方法
CN105336586B (zh) 一种氧含量递增的硬掩模
US9012330B2 (en) Method for semiconductor cross pitch doubled patterning process
JP2011119426A (ja) 半導体装置の製造方法
CN104733373B (zh) 一种半导体器件的制造方法
CN109494149A (zh) 半导体结构的制作方法
KR101263666B1 (ko) 반도체 장치의 콘택홀 형성방법
KR102228412B1 (ko) 하드 마스크 제조방법
CN105845563B (zh) 一种控制氧化硅沟槽底部平坦化的刻蚀方法
CN105990105B (zh) 硬掩膜层的制作方法、层间介质层的制作方法及半导体器件
KR100567892B1 (ko) 반도체 소자 제조시 금속배선층간 저유전율 절연막 형성방법
JPH0265256A (ja) 半導体装置の製造方法
CN105742227A (zh) 改善介质层中通孔和沟槽形貌的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant