KR102414099B1 - 기판 처리 시스템 및 이를 이용한 박막 증착 방법 - Google Patents

기판 처리 시스템 및 이를 이용한 박막 증착 방법 Download PDF

Info

Publication number
KR102414099B1
KR102414099B1 KR1020180126934A KR20180126934A KR102414099B1 KR 102414099 B1 KR102414099 B1 KR 102414099B1 KR 1020180126934 A KR1020180126934 A KR 1020180126934A KR 20180126934 A KR20180126934 A KR 20180126934A KR 102414099 B1 KR102414099 B1 KR 102414099B1
Authority
KR
South Korea
Prior art keywords
thin film
chamber
gas
seasoning
depositing
Prior art date
Application number
KR1020180126934A
Other languages
English (en)
Other versions
KR20200045872A (ko
Inventor
최영철
Original Assignee
주식회사 원익아이피에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 원익아이피에스 filed Critical 주식회사 원익아이피에스
Priority to KR1020180126934A priority Critical patent/KR102414099B1/ko
Publication of KR20200045872A publication Critical patent/KR20200045872A/ko
Application granted granted Critical
Publication of KR102414099B1 publication Critical patent/KR102414099B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring

Abstract

기판 처리 시스템 및 이를 이용한 박막 증착 방법에 관한 기술로서, 챔버를 구비하는 프로세스 모듈, 상기 프로세스 모듈과 진공을 유지하는 트랜스퍼 모듈, 및 상기 챔버내에 제 1 박막을 증착하기 위한 가스들, 제 2 박막을 증착하기 위한 가스들 및 시즈닝 가스를 공급하는 가스 공급 블록을 포함하는 기판 처리 시스템을 이용하여 박막을 증착하는 방법으로서, 기판을 상기 프로세스 모듈의 챔버내에 로딩하는 단계, 상기 챔버 내부에 상기 제 1 박막을 증착하기 위한 가스들을 공급하여, 상기 기판 상부에 제 1 박막을 증착하는 단계, 상기 기판을 상기 프로세스 모듈 외부로 반출하는 단계, 상기 챔버 내부에 상기 시즈닝 가스를 공급하여, 상기 챔버 내부를 시즈닝 처리하는 단계, 상기 챔버 내부로 상기 기판을 로딩하는 단계, 및 상기 기판의 상기 제 1 박막 상부에 제 2 박막을 증착하는 단계를 포함한다.

Description

기판 처리 시스템 및 이를 이용한 박막 증착 방법{System For Processing Semiconductor substrate and Method of Depositing Thin Film Using The Same}
본 발명은 기판 처리 시스템 및 이를 이용한 박막 증착 방법에 관한 것으로, 보다 구체적으로는, 이종(異種)의 박막들을 하나의 챔버에서 증착할 수 있는 기판 처리 시스템 및 이를 이용한 박막 증착 방법에 관한 것이다.
고집적화된 반도체 소자를 제조하는데 있어서, 패턴의 미세화는 필수적이다. 좁은 면적에 더 많은 소자를 집적하기 위하여, 소자를 구성하는 각각의 패턴 및 패턴간의 피치를 축소시킬 필요가 있다. 최근, 반도체 소자의 디자인 룰(design rule)이 급격하게 감소됨에 따라, 현재 포토리소그라피 공정의 노광 한계로 인하여, 미세 선폭 및 피치를 가지는 패턴을 형성하는 데 한계가 있다.
현재, 노광 한계 이하의 미세 패턴을 한정하기 위하여, 다양한 식각 방식이 제안되고 있으며, 그 중 하나의 방법이 하드 마스크막을 이용하는 방법이다.
하드 마스크막은 피식각층과 내식각성을 가질 것이 요구되며, 일반적인 하드 마스크막으로는 실리콘 질화막 및 비정질 실리콘막 적층막이 이용되고 있다. 이와 같은 실리콘 질화막과 비정질 실리콘막은 증착 가스의 종류 및 증착 온도가 상이하기 때문에 서로 다른 챔버에서 형성되는 것이 일반적이다.
그런데, 실리콘 질화막 및 비정질 실리콘이 개별적으로 형성됨에 따라, 쓰루풋(throughput)이 저하되는 문제점이 있다.
본 발명은 막질 특성 및 생산성을 개선할 수 있는 기판 처리 시스템 및 이를 이용한 박막 증착 방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 기판 처리 시스템은, 챔버를 포함하는 프로세스 모듈; 상기 프로세스 모듈과 상호 진공을 유지하는 상태로 연결되는 트랜스퍼 모듈; 상기 프로세스 모듈의 챔버 내부로 성막에 필요한 가스들을 공급하는 가스 공급부; 및 상기 가스 공급부의 상기 가스 공급을 제어하는 제어부를 포함하고, 상기 가스 공급부는 기판상에 제 1 박막을 증착하기 위한 가스들을 공급하는 제 1 가스 공급 블록, 상기 제 1 박막 상부에 제 2 박막을 증착하기 위한 가스들을 공급하는 제 2 가스 공급 블록, 및 상기 제 1 박막 증착을 위한 가스 공급과, 상기 제 2 박막 증착을 위한 가스 공급 사이에, 상기 제 1 박막과 상기 제 2 박막의 접착 특성을 개선하기 위하여, 상기 챔버 내부에 시즈닝 가스를 공급하는 시즈닝 가스 공급부를 포함한다.
또한, 본 발명의 일 실시예에 따른 박막 증착 방법은, 챔버를 구비하는 프로세스 모듈, 상기 프로세스 모듈과 진공을 유지하는 트랜스퍼 모듈, 및 상기 챔버내에 제 1 박막을 증착하기 위한 가스들, 제 2 박막을 증착하기 위한 가스들 및 시즈닝 가스를 공급하는 가스 공급 블록을 포함하는 기판 처리 시스템을 이용하여 박막을 증착하는 방법으로서, 기판을 상기 프로세스 모듈의 챔버내에 로딩하는 단계; 상기 챔버 내부에 상기 제 1 박막을 증착하기 위한 가스들을 공급하여, 상기 기판 상부에 제 1 박막을 증착하는 단계; 상기 기판을 상기 프로세스 모듈 외부로 반출하는 단계; 상기 챔버 내부에 상기 시즈닝 가스를 공급하여, 상기 챔버 내부를 시즈닝 처리하는 단계; 상기 챔버 내부로 상기 기판을 로딩하는 단계; 및 상기 기판의 상기 제 1 박막 상부에 제 2 박막을 증착하는 단계를 포함한다.
본 발명에 따르면, 제 1 박막 형성공정과 제 2 박막 형성 공정 사이, 및/또는 제 2 박막 형성 공정과 제 1 박막 형성 공정 사이에, 반도체 기판을 챔버 외부로 반출시킨 상태에서 챔버 내부를 시즈닝 처리한다. 이에 따라, 챔버 내벽에 흡착되는 제 1 박막과 제 2 박막 사이에 보호막이 형성된다. 이에 따라, 챔버 내벽에 흡착된 제 1 박막과 제 2 박막 사이의 접착력이 개선되어, 기판 처리 공정시, 제 1 박막 또는 제 2 박막이 낙하되는 문제점을 줄일 수 있다.
또한, 반도체 기판상에 이종의 제 1 박막 및 제 2 박막을 실질적인 인-시튜(in-situ) 방식으로 형성하므로써, 제 1 박막과 제 2 박막 사이의 자연 산화막이 발생되지 않는다. 이에 따라, 제 1 박막과 제 2 박막으로 하드 마스크막을 구현할 때, 패턴 불량을 방지할 수 있을 뿐만 아니라, 생산성이 개선된다.
도 1은 본 발명의 일 실시예에 따른 다중 박막 처리 장치의 평면도이다.
도 2는 본 발명의 일 실시예에 따른 다중 박막을 증착하기 위한 프로세스 모듈의 단면도이다.
도 3은 본 발명의 일 실시예에 따른 박막 증착 방법을 설명하기 위한 플로우 챠트이다.
도 4 및 도 5는 본 발명의 일 실시예에 따른 박막 증착 방법을 설명하기 위한 각 공정별 단면도이다.
도 6a 및 도 6b는 본 발명의 일 실시예에 따른 각 증착 단계별 온도 분포를 보여주는 그래프이다.
도 7은 일반적인 이종 박막 증착 과정을 설명하기 위한 기판 처리 시스템을 나타낸 도면이다.
도 8은 본 발명의 일 실시예에 따른 하나의 프로세스 모듈에서 이종 박막을 증착하는 과정을 설명하기 위한 기판 처리 시스템을 나타낸 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도 1은 본 발명의 일 실시예에 따른 기판 처리 시스템의 평면도이다.
도 1을 참조하면, 박막 처리 장치(100)는 로드 포트(110), 기판 이송 모듈(120), 로드락 챔버(130), 트랜스퍼 모듈(140) 및 복수의 프로세스 모듈(150)을 포함할 수 있다.
로드 포트(110)는 일명 풉(FOUP: Front open unified pod)이라 불리는 수납 챔버(110a,110b,110c)로서, 복수 개가 구비될 수 있다. 로드 포트(110)는 기판 이송 모듈(120)에 연결될 수 있다. 기판 이송 모듈(120)은 상기 수납 챔버(110a,110b,110c)에 로딩된 기판을 상기 트랜스퍼 모듈(140)으로 반출하거나, 공정이 완료된 기판을 수납 챔버(110a,110b,110c)로 회송시킬 수 있다.
로드락 챔버(130)는 기판 이송 모듈(120)과 트랜스퍼 모듈(140) 사이에 접속될 수 있다. 로드락 챔버(130)는 진공 상태 및 대기압 상태를 선택적으로 유지할 수 있다. 예를 들어, 로드락 챔버(130)와 트랜스퍼 모듈(140)이 교류되는 경우, 로드락 챔버(130)는 트랜스퍼 모듈(140)과 동일한 진공 분위기를 유지할 수 있다. 또한, 로드락 챔버(130)와 기판 이송 모듈(120)이 교류되는 경우, 로드락 챔버(130)는 대기압을 유지할 수 있다. 여기서, 두 부재 사이의 교류라 함은 두 부재 간의 기판 이동을 의미할 수 있다. 이와 같은 로드락 챔버(130)는 처리될 혹은 처리된 기판을 보관하는 캐리어(도시되지 않음)를 포함할 수 있다.
트랜스퍼 모듈(140)은 로드락 챔버(130)으로 부터 제공된 기판을 상기 프로세스 모듈(150a,150b,150c)으로 전달하거나, 상기 프로세스 모듈(150a,150b,150c)으로부터 공정이 완료된 기판을 로드락 챔버(130)로 전달하기 위한 이송 로봇(145)을 포함할 수 있다.
프로세스 모듈(150)은 트랜스퍼 모듈(140)과 연결되도록 배치된다. 트랜스퍼 모듈(140)은 복수의 측면을 포함할 수 있다. 트랜스퍼 모듈(140)의 일측면에 상기 로드락 챔버(130)가 연결되고, 나머지 측면들에 상기 프로세스 모듈(150a,150b,150c)들이 각각 연결될 수 있다. 프로세스 모듈(150)과 트랜스퍼 모듈(140) 사이에 게이트(도시되지 않음)가 위치되어 서로간이 연결될 수 있다. 예를 들어, 트랜스퍼 모듈(140)의 평면 구조가 사각 형태인 경우, 일측면에 기판 이송 모듈(120) 및 로드락 챔버(130)가 연결되고, 나머지 3면에 프로세스 모듈(150a,150b,150c)이 각각 위치될 수 있다.
본 실시예의 프로세스 모듈(150a,150b,150c)은 서로 다른 증착 온도에서 증착되는 이종의 박막을 증착하도록 구성된다. 본 실시예의 프로세스 모듈(150a,150b,150c)은 예를 들어, PECVD(plasma enhanced chemical vapor deposition) 장치일 수 있다.
도 2는 본 발명의 일 실시예에 따른 다중 박막을 증착하기 위한 프로세스 모듈의 단면도이다.
도 2를 참조하면, 각각의 프로세스 모듈(150)은 챔버(200), 컨트롤러(201), 샤워헤드(230), 기판 지지부(240), 구동부(250), 플라즈마 전원 공급부(260), 매칭 네트워크(270) 및 히터 전원 공급부(290)를 포함할 수 있다.
챔버(200)는 상부가 개방된 본체(210) 및 본체(210)의 상단 외주에 설치되는 탑 리드(220)를 포함할 수 있다. 탑 리드(220)의 내부 공간은 샤워 헤드(230)에 의해 폐쇄될 수 있다. 샤워 헤드(230)와 탑 리드(220) 사이에는 절연 링(r)이 설치되어, 챔버(200)와 샤워 헤드(230)를 전기적으로 절연시킬 수 있다.
챔버(200) 내부 공간에서 복수 박막의 증착 공정 및 시즈닝(seasoning) 공정이 이루어질 수 있다. 본체(210) 측면의 지정된 위치에 기판(W)이 반입 및 반출될 게이트(G)가 마련될 수 있다.
챔버(200) 내부를 진공화하기 위하여, 챔버(200) 하부에 위치된 배기구(212)에 펌프(213)가 연결될 수 있다.
샤워 헤드(230)는 탑 리드(215) 내측에 기판 지지부(240)와 대향되도록 설치될 수 있다. 샤워 헤드(230)는 외부로부터 공급되는 다양한 공정 가스를 가스 공급 라인(L)을 통해 전달 받아 챔버(200) 내부로 분사할 수 있다. 본 실시예에서 샤워 헤드(230)는 플라즈마를 발생시키기 위한 제 1 전극으로 작용할 수 있다.
본 실시예의 샤워 헤드(230)의 가스 공급 라인(L)에, 제 1 공정 소스 공급부(240a), 제 2 공정 소스 공급부(240b), 제 1 반응 소스 공급부(245a), 제 2 반응 소스 공급부(245b), 제 1 불활성 가스 공급부(250a), 제 2 불활성 가스 공급부(250b) 및 시즈닝 가스 공급부(255)가 연결될 수 있다. 상기 가스 공급 라인(L)은 제 1 공정 소스 공급부(240a), 제 2 공정 소스 공급부(240b), 제 1 반응 소스 공급부(245a), 제 2 반응 소스 공급부(245b), 제 1 불활성 가스 공급부(250a), 제 2 불활성 가스 공급부(250b) 및 시즈닝 가스 공급부(255) 각각과 연결될 수 있도록 분기부를 가질 수 있다. 또한, 가스 공급의 제어를 위하여, 상기 제 1 공정 소스 공급부(240a), 제 2 공정 소스 공급부(240b), 제 1 반응 소스 공급부(245a), 제 2 반응 소스 공급부(245b), 제 1 불활성 가스 공급부(250a), 제 2 불활성 가스 공급부(250b) 및 시즈닝 가스 공급부(255)와 가스 공급 라인(L)의 분기부 사이에 공급 제어 밸브(V1~V6)가 설치될 수 있다.
예를 들어, 제 1 박막이 증착될 때, 제 1 공정 소스, 제 1 반응 소스 및 제 1 불활성 가스가 선택적으로 제공될 수 있다. 또한, 제 2 박막이 증착될 때, 제 2 공정 소스, 제 2 반응 소스 및 제 2 불활성 가스가 제공될 수 있다. 제 1 박막 형성 공정과 제 2 박막 형성 공정 사이에, 챔버(200) 내부의 시즈닝(seasoning) 처리를 위하여, 시즈닝 가스가 제공될 수 있다.
제 1 공정 소스 공급부(240a), 제 2 공정 소스 공급부(240b), 제 1 반응 소스 공급부(245a), 제 2 반응 소스 공급부(245b), 제 1 불활성 가스 공급부(250a), 제 2 불활성 가스 공급부(250b) 및 시즈닝 가스 공급부(255) 및 가스 공급 라인(L)은 본 실시예의 구조에 한정되지 않고, 다양한 형태로 변경 가능하다.
기판 지지부(240)는 기판 안착부(서셉터, 242) 및 지지축(244)을 포함할 수 있다. 기판 안착부(242)는 상면에 적어도 하나의 기판(W)이 안착되도록 전체적으로 평판 형상을 가질 수 있다. 지지축(244)은 기판 안착부(242) 후면에 수직 결합되며, 챔버(200) 저부의 관통공을 통해 외부의 구동부(250)와 연결되어, 기판 안착부(242)를 승강 및/또는 회전시킬 수 있다. 본 실시예에서, 기판 안착부(242)는 플라즈마를 발생시키기 위한 제 2 전극으로 작용할 수 있다.
또한, 기판 안착부(242)의 내부에 히터(246)가 구비되어 상부에 안착된 기판(100)의 온도, 나아가 챔버(200) 내부의 온도를 조절할 수 있다. 히터 전원 공급부(290)는 상기 히터(246)와 연결되어, 전원을 제공할 수 있다.
컨트롤러(201)는 프로세스 모듈(150)의 전반적인 동작을 제어하도록 구성된다. 일 실시예에서 컨트롤러(201)는 프로세스 모듈(150)의 각 구성 요소(200~290, V1~V6)의 동작을 제어하며, 제 1 박막 증착 공정, 제 2 박막 증착 공정 및 시즈닝 공정을 위한 제어 파라미터를 설정할 수 있다. 도시하지 않았지만, 컨트롤러(201)는 중앙처리장치, 메모리, 입출력 인터페이스 등을 포함할 수 있다.
플라즈마 전원 공급부(260)는 제 1 전원 공급부(261) 및 제 2 전원 공급부(263)를 포함할 수 있다. 제 1 전원 공급부(261)는 중심 주파수 대역이 10MHz~40MHz, 예컨대, 13.56MHz 를 갖는 HF(High frequency) RF(radio frequency) 전원을 플라즈마 전원 소스로 제공할 수 있다. 제 2 전원 공급부(263)는 중심 주파수 대역이 300kHz~500kHz, 예컨대, 370KHz를 갖는 LF(low frequency) RF 전원을 플라즈마 전원 소스로 제공할 수 있다. 컨트롤러(201)는 제어 파라미터에 따라 제 1 전원 공급부(261) 및/또는 제 2 전원 공급부(263)로부터 공급되는 전원 소스를 제어할 수 있다.
매칭 네트워크(270)는 제 1 전원 공급부(261)와 접속되는 제 1 매칭부(271) 및 제 2 전원 공급부(263)와 접속되는 제 2 매칭부(273)를 포함할 수 있다. 매칭 네트워크(270)의 제 1 및 제 2 매칭부(271, 273)는 각각 제 1 및 제 2 전원 공급부(261, 263)의 출력 임피던스와 챔버(200) 내의 부하 임피던스를 상호 매칭시켜 RF 전원이 챔버(200)로부터 반사됨에 따른 반사 손실을 제거하도록 구성될 수 있다.
본 실시예에서는 듀얼 플라즈마 파워를 이용하는 경우에 대해 예시하고 있으나, 단일 플라즈마 파워를 이용하는 경우 역시 여기에 해당할 수 있다.
도 3은 본 발명의 일 실시예에 따른 박막 증착 방법을 설명하기 위한 플로우 챠트이다. 도 4 및 도 5는 본 발명의 일 실시예에 따른 박막 증착 방법을 설명하기 위한 각 공정별 단면도이다. 도 6a 및 도 6b는 본 발명의 일 실시예에 따른 각 증착 단계별 온도 분포를 보여주는 그래프이다.
도 1 내지 도 6b를 참조하면, 적어도 하나의 반도체 기판(W)은 제 1 박막을 증착하기 위하여 제 1 온도를 유지하는 챔버(200)내에 로딩된다. 예를 들어, 제 1 박막이 하드 마스크막을 구성하기 위한 실리콘 질화막인 경우, 상기 제 1 온도는 400 내지 500℃, 바람직하게는 480℃일 수 있다. 로딩된 반도체 기판(W)은 챔버(200) 내부의 기판 지지대(240) 상에 안착된다.
밸브들(V1~V3)의 선택적 구동에 의해, 제 1 공정 소스 공급부(240a), 제 1 반응 소스 공급부(245a) 및 제 1 불활성 가스 공급부(250a)가 선택적으로 샤워 헤드(230)의 가스 공급 라인(L)에 연결된다. 이에 따라, 제 1 공정 소스, 제 1 반응 소스 및 제 1 불활성 가스는 샤워 헤드(230)를 통해 반도체 기판(w)상에 선택적으로 공급된다.
상기 제 1 불활성 가스에 의해 상기 챔버(200) 내부에 플라즈마 분위기가 조성될 수 있고, 제 1 공정 소스 및 제 1 반응 소스의 화학적 반응에 의해 제 1 반도체 기판(w)상에 제 1 박막(310: 도 5 참조)이 형성될 수 있다(S1: 도 3 참조). 예를 들어, 제 1 박막(310)이 하드 마스크로 이용되는 경우, 제 1 박막(310)은 실리콘 질화막일 수 있다.
상기 실리콘 질화막을 제 1 박막(310)으로서 형성하는 경우, 제 1 공정 소스는 실리콘 포함 소스, 예컨대, SiH4 가스를 포함할 수 있다. 제 1 반응 소스는 질소 포함 소스, 예컨대, NH3 가스를 포함할 수 있다. 제 1 불활성 가스는 예를 들어, N2 가스 또는 N2/He가스를 포함할 수 있다.
반도체 기판(W) 상부에 제 1 박막(310)을 형성하는 공정 시, 도 6에 도시된 바와 같이, 챔버(220)의 내벽에도 제 1 박막 물질이 피복될 수 있다.
제 1 박막(310)이 증착된 반도체 기판(W)은 챔버(200) 내부의 클리닝 및 시즈닝 처리를 위해, 이송 로봇(145)를 통해 트랜스퍼 모듈(140)로 반출된다(S2: 도 3 참조). 이때, 반도체 기판(W)은 상호 진공을 유지하는 프로세스 모듈(150)에서 트랜스퍼 모듈(140)로 이동되기 때문에, 산소(O2)에 노출되지 않으므로, 제 1 박막(310) 표면에 자연 산화막이 발생되지 않는다.
기판(W)을 반출시킨 상태에서, 후속의 공정, 예컨대, 제 2 박막 증착 공정을 진행하기 위해, 챔버(200) 내부를 제 1 시즈닝 처리한다(S3, 도 3 참조). 알려진 바와 같이, 시즈닝 처리는 후속의 공정을 용이하게 진행하기 위한 전처리 공정이다. 본 실시예에서는, 제 1 시즈닝 처리 공정 동안, 챔버(200)내에 시즈닝 가스를 공급할 수 있다. 본 실시예의 시즈닝 가스는 실리콘 포함 가스, 및/또는 산소 포함 가스가 이용될 수 있다. 이에 따라, 제 1 시즈닝 처리 과정 중, 챔버(200) 내벽에 보호막이 피복될 수 있다. 상기 보호막은 상기 피복된 실리콘 질화막 성분의 제 1 박막 물질과 접착 특성이 우수한 특성을 갖는다.
한편, 상기 제 1 시즈닝 처리는 도 6a에 도시된 바와 같이, 제 1 온도와 동일한 온도에서 진행될 수 있다. 또한, 후속의 제 2 박막 증착 공정이 상기 제 1 온도와 다른 제 2 온도 대역에서 진행되는 경우, 도 6b에 도시된 바와 같이, 상기 제 1 시즈닝 처리 구간 동안 제 1 온도에서 제 2 온도로 챔버 온도를 가변시킬 수 있다. 예를 들어, 후속으로, 비정질 실리콘으로 된 제 2 박막을 형성하는 경우, 챔버(200) 내부의 온도는 상기 제 1 시즈닝 처리 구간(S3) 동안 350 내지 450℃로 가변될 수 있다.
경우에 따라, 기판 반출 단계(S2)와 제 1 시즈닝 처리 단계(S3) 사이에 챔버 클리닝 단계를 추가할 수 있다.
제 1 시즈닝 처리가 완료된 챔버(200) 내부에, 트랜스퍼 모듈(140)에서 대기하던 반도체 기판(W)을 로딩한다(S4: 도 3 참조).
다음, 밸브들(V4~V6)의 선택적 구동에 의해, 제 2 공정 소스 공급부(240b), 제 2 반응 소스 공급부(245b) 및 제 2 불활성 가스 공급부(250b)가 선택적으로 샤워 헤드(230)에 연결된다. 이에 따라, 제 2 공정 소스, 제 2 반응 소스 및 제 2 불활성 가스가 샤워 헤드(230)를 통해 기판(W)상에 선택적으로 공급된다.
이때, 제 2 불활성 가스는 제 2 박막 증착시, 챔버(200) 내부를 플라즈마 분위기로 조성할 수 있다. 그 후, 제 2 공정 소스 및 제 2 반응 소스의 화학적 반응에 의해 제 1 반도체 기판(W)의 제 1 박막(310) 상부에 제 2 박막(320)을 형성한다(S5: 도 3 참조).
비정질 실리콘을 포함하는 제 2 박막(320)을 형성하기 위하여, 제 2 공정 소스로는 실리콘 포함 소스, 예컨대, SiH4 가스를 이용할 수 있다. 제 2 반응 소스로는 상기 실리콘 포함소스를 분해할 수 있는 소스가 이용될 수 있고, 경우에 따라, 제 2 반응 소스의 공급은 생략될 수도 있다. 제 2 불활성 가스로는 He 또는 Ar 소스를 이용할 수 있다.
적층되는 박막의 종류에 따라, 제 1 공정 소스 공급부(240a)와 제 2 공정 소스 공급부(240b)는 하나의 공정 소스 공급부로 통합될 수 있다. 마찬가지로, 제 1 불활성 가스 공급부(250a) 및 제 2 불활성 가스 공급부(250b) 역시 동일한 종류일 경우, 하나로 통합될 수 있다.
이에 따라, 반도체 기판(W) 상부에는 이종의 제 1 박막(310) 및 제 2 박막(320)의 적층막이 형성된다.
이때, 제 2 박막(320)의 증착 공정 동안, 챔버(200)의 내벽에 제 2 박막 물질이 피복될 수 있다. 실질적으로, 제 2 박막 물질은 챔버(200) 내벽에 피복된 보호막(315) 상부에 피복된다. 산화막 성분인 보호막(315)은 제 1 박막 물질 뿐만 아니라 비정질 실리콘 성분인 제 2 박막 물질과도 접착 특성이 우수하다. 그렇기 때문에, 챔버(200) 내벽에 제 1 박막 물질과 제 2 박막 물질의 접착 불량으로 인해, 박막 물질들이 챔버 내부, 예컨대, 기판 안착부(242)쪽으로 낙하하는 것을 방지할 수 있다.
종래, 이종의 물질막, 예컨대, 실리콘 질화막 및 비정질 실리콘막으로 된 하드 마스크막을 단일의 챔버에서 증착하지 못하였던 이유는, 실리콘 질화막과 비정질 실리콘막의 접착력이 좋지 않았기 때문이다. 즉, 실리콘 질화막과 비정질 실리콘막을 연속 증착하는 경우, 실리콘 질화막과 비정질 실리콘막 사이의 접착력이 열악하기 때문에, 증착 과정에서 챔버 내벽에 피복된 비정질 실리콘막이 실리콘 질화막에 접착되지 않고 반도체 기판(w) 쪽으로 낙하되어, 디펙트(defect)로서 작용되었기 때문이다.
이와 같은 문제점을 해결하고자, 실리콘 질화막 증착 및 비정질 실리콘막의 증착을 개별 장비에서 진행하는 방식이 제안되었지만, 챔버 간의 이동 과정에서, 자연 산화막이 발생되어, 하드 마스크의 성능을 열화시키는 문제점이 있었으며, 나아가, 쓰루풋(throughput)이 저하되는 문제점이 있었다.
하지만, 본 발명의 실시예와 같이, 제 1 박막 증착 공정과 제 2 증착 공정 사이에, 시즈닝 가스를 이용하여 시즈닝 처리를 진행하는 경우, 챔버(200) 내벽의 제 1 박막 물질과 제 2 박막 물질(예컨대, 비정질 실리콘막) 사이에 접착제의 역할을 하는 보호막을 형성할 수 있다. 이에 따라, 챔버 내벽에 피복되는 제 1 박막 물질(예컨대, 실리콘 질화막)과 제 2 박막 물질(예컨대, 비정질 실리콘막) 사이의 접착력이 개선되어, 제 2 박막 물질 및/또는 제 1 박막 물질이 챔버 내부 낙하되는 문제를 해결할 수 있다.
한편, 반도체 기판(W)은 진공을 유지하는 트랜스퍼 모듈(140)로 반출된 상태에서 시즈닝 처리가 진행되므로, 반도체 기판(W)의 제 1 박막(310)과 제 2 박막(320) 사이에 보호막(315)은 물론 자연 산화막이 형성되지 않는다.
다음, 제 2 박막(320)이 형성된 반도체 기판(w)은 다시 트랜스퍼 모듈(140)로 반출된다(S6: 도 3 참조).
그후, 제 2 박막(320) 상부에 제 1 박막(310)을 재차 증착하여야 하는 경우, 챔버(200)는 상기 제 1 시즈닝 처리와 실질적으로 동일한 조건으로 제 2 시즈닝 처리가 진행된다(S7: 도 3 참조).
예를 들어, 제 1 박막(310)과 제 2 박막(320)이 동일 온도에서 증착되는 경우, 도 6a에 도시된 바와 같이, 제 2 시즈닝 처리(S7) 역시 제 2 박막 증착 단계(S7) 및 제 1 박막 증착 단계(S1)과 동일한 온도 대역에서 진행될 수 있다.
한편, 제 1 박막(310)과 제 2 박막(320)이 서로 다른 온도에서 증착되는 경우, 도 6b에 도시된 바와 같이, 제 2 시즈닝 처리(S7)시, 제 2 온도에서 제 1 온도로 챔버 온도를 가변시킬 수 있다.
또한, 기판(W)의 반출 단계(S6)와 제 2 시즈닝 처리 단계(S7) 사이에 클리닝 공정을 더 진행할 수 있다.
그 후, 도 3에 도시된 바와 같이, 다시 상기 제 1 박막 증착 단계(S1)로 피드백되어, 후속 공정을 진행할 수 있다.
이와 같은 이종 박막 증착 공정은 상호 진공을 유지하는 기판 처리 시스템의 트랜스퍼 모듈(140)과 프로세스 모듈(150) 사이에서 진행되기 때문에, 본 실시예의 이종 박막 증착 공정은 실질적인 인-시튜(in-situ) 방식으로 진행될 수 있다. 이에 따라, 이종 박막 사이에 자연 산화막이 발생되지 않는다.
제 1 박막 증착 공정과 제 2 박막 증착 공정 사이에, 반도체 기판(W)을 반출시킨 상태에서, 챔버(200) 내부를 시즈닝 처리한다. 시즈닝 처리에 의해, 챔버(200) 내벽에 흡착되는 제 1 박막 물질(310a)과 제 2 박막 물질(320a) 사이에 접착제 역할을 하는 보호막(315)을 형성할 수 있다. 이에 따라, 챔버(200) 내벽에 흡착된 제 1 박막 물질(310)과 제 2 박막 물질(320)간의 접착력을 개선시킬 수 있어, 챔버(200) 내벽의 제 1 박막 물질(310) 또는 제 2 박막 물질(320)이 챔버 내부로 분리, 낙하하는 문제점을 줄일 수 있다.
도 7은 일반적인 이종 박막 증착 과정을 설명하기 위한 기판 처리 시스템을 나타낸 도면이고, 도 8은 본 발명의 일 실시예에 따른 하나의 프로세스 모듈에서 이종 박막을 증착하는 과정을 설명하기 위한 기판 처리 시스템을 나타낸 도면이다.
먼저, 도 7에 도시된 바와 같이, 일반적인 기판 처리 시스템(10)은 제 1 박막을 증착하기 위한 제 1 프로세스 모듈(400) 및 제 2 박막을 증착하기 위한 복수의 프로세스 모듈(410a,410b)을 포함할 수 있다. 예를 들어, 실리콘 질화막 및 비정질 실리콘막으로 된 이종 박막을 증착하여야 하는 경우, 기판 처리 시스템(10)은 증착 시간을 고려하여, 1개의 제 1 프로세스 모듈(400) 및 2개의 제 2 프로세스 모듈 (410a,410b)을 트랜스퍼 모듈(140)의 측면에 구비할 수 있다.
이하, 제 1 프로세스 모듈(400)과 제 2 프로세스 모듈(410a,410b)이 별도로 구비된 경우 이종 박막 증착 방법에 대해 설명하도록 한다.
먼저, 도 7의 (a)에 도시된 바와 같이, 1번 웨이퍼와 2번 웨이퍼가 제 1 프로세스 모듈(400)에 로딩되면, 3번 웨이퍼와 4번 웨이퍼가 로드락 챔버(130)에서 대기된다. 그 후, 제 1 프로세스 모듈(400)에서, 1번 웨이퍼와 2번 웨이퍼 상에 제 1 박막이 형성된다.
다음, 도 7의 (b)에 도시된 바와 같이, 제 1 박막이 형성된 1번 웨이퍼 및 2번 웨이퍼는 제 2 프로세스 모듈(410a,410b) 중 어느 하나에 로딩된다. 제 2 프로세스 모듈(410a,410b)내에서, 상기 1번 웨이퍼 및 2번 웨이퍼의 제 1 박막 상부에 제 2 박막이 형성된다. 상기 1번 웨이퍼 및 2번 웨이퍼 상에 제 2 박막이 형성되는 동안, 로드락 챔버(130)에서 대기하던 3번 웨이퍼 및 4번 웨이퍼는 상기 제 1 프로세스 모듈(400)내로 로딩되어, 제 3 및 제4 웨이퍼상에 제 1 박막이 형성된다. 이때, 로드락 챔버(130)에 5번 웨이퍼와 6번 웨이퍼가 대기된다.
다음, 도 7의 (c)에 도시된 바와 같이, 제 2 박막이 증착된 1번 웨이퍼 및 2번 웨이퍼는 로드락 챔버(130)를 통해 외부로 언로딩된다. 그 후, 제 1 박막이 증착된 3번 웨이퍼 및 4번 웨이퍼는 제 2 프로세스 모듈(410a, 410b) 중 다른 하나에 로딩된다. 제 2 프로세스 모듈(410a, 410b)에서, 3번 웨이퍼 및 4번 웨이퍼의 제 1 박막 상부에 제 2 박막이 형성된다. 한편, 대기 중이던 5번 웨이퍼 및 6번 웨이퍼는 제 1 프로세스 모듈(400)에 로딩되어 제 1 박막 처리 공정이 진행될 수 있다. 이때, 로드락 챔버(130)에 7번 웨이퍼 및 8번 웨이퍼가 대기할 수 있다.
이와 같이, 하나의 프로세스 모듈에서, 하나의 박막이 증착되는 경우, 반도체 시스템(10)의 프로세스 모듈들(400,410a,410b)이 최대 6매의 웨이퍼를 수용할 수 있다고 하더라도, 실질적인 이종 박막 증착 공정은 최대 4매의 웨이퍼에 대해 진행된다. 그러므로, 실질적으로 제 2 프로세스 모듈의 일부는 실질적으로 아이들(idle) 상태가 되므로, 장비 효율이 낮은 단점이 있다.
한편, 도 8에 도시된 바와 같이, 본 발명의 실시예에 따른 기판 처리 시스템(100)은 제 1 박막 및 제 2 박막을 동시에 처리할 수 있는 프로세스 모듈(150a,150b,150c)을 복수 개 포함할 수 있다. 도 10의 기판 처리 시스템(10)과 동일한 조건으로 비교할 수 있도록, 본 실시예의 기판 처리 시스템(100)은 2장의 웨이퍼를 동시 처리할 수 있는 프로세스 모듈(150a,150b,150c)을 3개 구비한다. 3개의 프로세스 모듈(150a,150b,150c)은 예를 들어, 하나의 트랜스퍼 모듈(140)의 측부에 각각 위치될 수 있다.
본 발명의 프로세스 모듈(150a,150b,150c)은 제 1 박막 및 제 2 박막을 모두 형성할 수 있기 때문에, 각 프로세스 모듈(150a,150b,150c) 각각에 웨이퍼를 모두 로딩할 수 있다. 이에 따라, 본 실시예의 기판 처리 시스템(100)의 프로세스 모듈(150a,150b,150c)에 6매의 웨이퍼가 수용되고, 로드락 챔버(130)에 2개의 웨이퍼가 대기할 수 있다. 그후, 3개의 프로세스 모듈(150a,150b,150c)내에서 6매의 웨이퍼상에 제 1 박막 및 제 2 박막이 동시에 형성된다.
즉, 일반적인 기판 처리 시스템(10)의 경우, 프로세스 모듈들(400,410a,410b)이 최대 6매의 웨이퍼를 수용하더라도, 제 1 박막과 제 2 박막을 증착하는 시간 내에, 최대 4매의 웨이퍼 상에만 제 1 박막 및 제 2 박막을 증착할 수 있었다.
반면, 본 실시예의 기판 처리 시스템(100)은, 프로세스 모듈들(150a,150b,150c)이 최대 6매의 웨이퍼를 수용하는 경우, 상기 제 1 박막과 제 2 박막을 증착하는 시간내에, 6매의 웨이퍼 상부 모두에 제 1 박막 및 제 2 박막을 증착할 수 있다. 그러므로, 본 발명의 기판 처리 시스템은 종래 대비 30% 이상 쓰루풋(thoughput)을 개선할 수 있다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.
100 : 박막 처리 장치 130 : 로드락 챔버
140 : 트랜스퍼 모듈 150, 150a,150b,150c: 프로세스 모듈
310 : 제 1 박막 320 : 제 2 박막

Claims (14)

  1. 챔버를 포함하는 프로세스 모듈;
    상기 프로세스 모듈과 상호 진공을 유지하는 상태로 연결되는 트랜스퍼 모듈;
    상기 프로세스 모듈의 상기 챔버 내부에 성막에 필요한 가스를 공급하도록 구성되고, 기판상에 제 1 박막을 증착하기 위한 가스들을 공급하는 제 1 가스 공급 블록, 상기 제 1 박막 상부에 제 2 박막을 증착하기 위한 가스들을 공급하는 제 2 가스 공급 블록, 및 상기 챔버 내부에 시즈닝 가스를 공급하는 시즈닝 가스 공급부를 포함하는 가스 공급부; 및
    상기 가스 공급부의 상기 가스들의 공급을 제어하는 제어부를 포함하고,
    상기 제어부는 상기 제 1 가스 공급 블록 및 상기 제 2 가스 공급 블록 중 적어도 하나의 구동 이후 상기 챔버 내부의 상기 기판을 상기 트랜스퍼 모듈로 이송시킨 상태에서 상기 챔버 내에 상기 시즈닝 가스가 공급되도록 상기 시즈닝 가스 공급부를 제어하고,
    상기 제어부는 상기 챔버 내부의 온도 변화가 없는 상태에서 상기 시즈닝 가스 공급부를 통해 상기 챔버로 상기 시즈닝 가스를 공급하도록 제어하는 것을 특징으로 하는 기판 처리 시스템.
  2. 제 1 항에 있어서,
    상기 제 1 가스 공급 블록은, 제 1 공정 소스 공급부, 제 1 반응 소스 공급부 및 제 1 불활성 가스 공급부를 포함하고,
    상기 제 2 가스 공급 블록은, 제 2 공정 소스 공급부, 제 2 반응 소스 공급부 및 제 2 불활성 가스 공급부를 포함하는 기판 처리 시스템.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 챔버를 포함하는 프로세스 모듈;
    상기 프로세스 모듈과 상호 진공을 유지하는 상태로 연결되는 트랜스퍼 모듈;
    상기 프로세스 모듈의 상기 챔버 내부에 성막에 필요한 가스를 공급하도록 구성되고, 기판상에 제 1 박막을 증착하기 위한 가스들을 공급하는 제 1 가스 공급 블록, 상기 제 1 박막 상부에 제 2 박막을 증착하기 위한 가스들을 공급하는 제 2 가스 공급 블록, 및 상기 챔버 내부에 시즈닝 가스를 공급하는 시즈닝 가스 공급부를 포함하는 가스 공급부; 및
    상기 가스 공급부의 상기 가스들의 공급을 제어하는 제어부를 포함하고,
    상기 제어부는 상기 제 1 가스 공급 블록 및 상기 제 2 가스 공급 블록 중 적어도 하나의 구동 이후 상기 챔버 내부의 상기 기판을 상기 트랜스퍼 모듈로 이송시킨 상태에서 상기 챔버 내에 상기 시즈닝 가스가 공급되도록 상기 시즈닝 가스 공급부를 제어하고,
    상기 제어부는 상기 챔버 내부의 온도가 가변되는 동안 상기 시즈닝 가스 공급부를 통해 상기 챔버로 시즈닝 가스를 공급하도록 제어하는 것을 특징으로 하는 기판 처리 시스템.
  7. 제 1 항 또는 제 6 항에 있어서,
    상기 제 1 박막은 실리콘 질화막이고,
    상기 제 2 박막은 비정질 실리콘막이고,
    상기 시즈닝 가스는 실리콘 가스 및 산소 가스를 포함하는 기판 처리 시스템.
  8. 챔버를 구비하는 프로세스 모듈, 상기 프로세스 모듈과 상호 진공을 유지하는 트랜스퍼 모듈, 및 상기 챔버내에 제 1 박막을 증착하기 위한 가스들, 제 2 박막을 증착하기 위한 가스들 및 시즈닝 가스를 공급하는 가스 공급 블록을 포함하는 기판 처리 시스템을 이용하여 박막을 증착하는 방법으로서,
    기판을 상기 프로세스 모듈의 챔버내에 로딩하는 단계;
    상기 챔버 내부에 상기 제 1 박막을 증착하기 위한 가스들을 공급하여, 상기 기판 상부에 제 1 박막을 증착하는 단계; 및
    상기 기판 상부에 상기 제 2 박막을 증착하기 위한 가스들을 공급하여, 상기 제 1 박막 상부에 상기 제 2 박막을 증착하는 단계를 포함하고,
    상기 제 1 박막을 증착하는 단계와 상기 제 2 박막을 증착하는 단계 사이 및 상기 제 2 박막을 증착하는 단계 이후 중 적어도 하나에,
    상기 기판을 상기 트랜스퍼 모듈로 반출하는 단계;
    상기 챔버 내부에 상기 시즈닝 가스를 공급하여, 상기 챔버 내부를 시즈닝 처리하는 단계; 및
    상기 챔버 내부로 상기 기판을 재로딩하는 단계를 더 수행하고,
    상기 시즈닝 가스는 실리콘 가스 및 산소 가스를 포함하여, 상기 시즈닝 단계시 상기 챔버 내벽에 보호막을 형성하는 박막 증착 방법.
  9. 삭제
  10. 제 8 항에 있어서,
    상기 제 1 박막 증착 단계, 상기 시즈닝 단계, 및 상기 제 2 박막 증착 단계는 모두 동일한 온도 대역에서 진행되는 박막 증착 방법.
  11. 제 8 항에 있어서,
    상기 제 1 박막의 증착 온도 및 상기 제 2 박막의 증착 온도가 상이한 경우, 상기 시즈닝 단계는 상기 챔버 내부의 온도 가변 구간 동안 수행되는 것을 특징으로 하는 박막 증착 방법.
  12. 제 8 항에 있어서,
    상기 제 1 박막은 실리콘 질화막이고,
    상기 제 2 박막은 비정질 실리콘막인 박막 증착 방법.
  13. 삭제
  14. 삭제
KR1020180126934A 2018-10-23 2018-10-23 기판 처리 시스템 및 이를 이용한 박막 증착 방법 KR102414099B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180126934A KR102414099B1 (ko) 2018-10-23 2018-10-23 기판 처리 시스템 및 이를 이용한 박막 증착 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180126934A KR102414099B1 (ko) 2018-10-23 2018-10-23 기판 처리 시스템 및 이를 이용한 박막 증착 방법

Publications (2)

Publication Number Publication Date
KR20200045872A KR20200045872A (ko) 2020-05-06
KR102414099B1 true KR102414099B1 (ko) 2022-06-29

Family

ID=70737284

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180126934A KR102414099B1 (ko) 2018-10-23 2018-10-23 기판 처리 시스템 및 이를 이용한 박막 증착 방법

Country Status (1)

Country Link
KR (1) KR102414099B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111540696A (zh) * 2020-05-08 2020-08-14 熵熠(上海)能源科技有限公司 适用于硅异质结太阳电池制备的枚叶式真空薄膜沉积设备及其应用

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100945770B1 (ko) 2004-08-31 2010-03-08 도쿄엘렉트론가부시키가이샤 실리콘 산화막의 형성 방법, 반도체 장치의 제조 방법 및컴퓨터 기억 매체

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100601034B1 (ko) * 2004-04-21 2006-07-14 주식회사 아이피에스 박막 증착 방법
KR20100033091A (ko) * 2008-09-19 2010-03-29 한국전자통신연구원 화학기상증착법에 의한 비정질 실리콘 박막의 증착방법
JP5384291B2 (ja) * 2008-11-26 2014-01-08 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
KR101901361B1 (ko) * 2011-12-02 2018-09-27 삼성디스플레이 주식회사 다결정 실리콘층의 제조 방법 및 이를 이용한 박막 트랜지스터의 형성방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100945770B1 (ko) 2004-08-31 2010-03-08 도쿄엘렉트론가부시키가이샤 실리콘 산화막의 형성 방법, 반도체 장치의 제조 방법 및컴퓨터 기억 매체

Also Published As

Publication number Publication date
KR20200045872A (ko) 2020-05-06

Similar Documents

Publication Publication Date Title
US10957514B2 (en) Apparatus and method for deposition and etch in gap fill
KR102293637B1 (ko) 선택적으로 막을 형성하는 방법 및 시스템
US9748093B2 (en) Pulsed nitride encapsulation
JP6733516B2 (ja) 半導体装置の製造方法
US10546761B2 (en) Substrate processing apparatus
US10297443B2 (en) Semiconductor device manufacturing method and semiconductor device manufacturing system
US20190081238A1 (en) Method of manufacturing semiconductor device
WO2013146278A1 (ja) 半導体装置の製造方法、基板処理方法及び基板処理装置
KR20200013606A (ko) 에칭 방법 및 에칭 장치
US8916480B2 (en) Chemical vapor deposition film profile uniformity control
KR20220068180A (ko) 기판 처리 방법 및 기판 처리 시스템
US20240003010A1 (en) Backside deposition and local stress modulation for wafer bow compensation
KR102414099B1 (ko) 기판 처리 시스템 및 이를 이용한 박막 증착 방법
US20230005740A1 (en) Modulation of oxidation profile for substrate processing
JP2014192484A (ja) 半導体装置の製造方法及び基板処理装置
US9646818B2 (en) Method of forming planar carbon layer by applying plasma power to a combination of hydrocarbon precursor and hydrogen-containing precursor
US11967503B2 (en) Method of depositing thin film and method of manufacturing semiconductor device using the same
JP7341100B2 (ja) 半導体装置の製造方法
KR102619046B1 (ko) 기판 처리 장치 및 기판 처리 방법
US20210272840A1 (en) Method of manufacturing semiconductor device
US20160329213A1 (en) Highly selective deposition of amorphous carbon as a metal diffusion barrier layer
US20220235462A1 (en) Film forming method and film forming apparatus
US20230295797A1 (en) Film forming method and film forming apparatus
US20210202298A1 (en) Semiconductor device manufacturing method and semiconductor device manufacturing system
KR20210076564A (ko) 기판 처리 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)