KR20130094442A - 반도체 소자의 금속배선 및 그 제조방법 - Google Patents

반도체 소자의 금속배선 및 그 제조방법 Download PDF

Info

Publication number
KR20130094442A
KR20130094442A KR1020120015689A KR20120015689A KR20130094442A KR 20130094442 A KR20130094442 A KR 20130094442A KR 1020120015689 A KR1020120015689 A KR 1020120015689A KR 20120015689 A KR20120015689 A KR 20120015689A KR 20130094442 A KR20130094442 A KR 20130094442A
Authority
KR
South Korea
Prior art keywords
metal
interlayer insulating
wiring
semiconductor device
insulating layer
Prior art date
Application number
KR1020120015689A
Other languages
English (en)
Other versions
KR101307780B1 (ko
Inventor
김영환
김용태
김성일
김춘근
Original Assignee
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술연구원 filed Critical 한국과학기술연구원
Priority to KR1020120015689A priority Critical patent/KR101307780B1/ko
Priority to US13/659,345 priority patent/US20130214411A1/en
Publication of KR20130094442A publication Critical patent/KR20130094442A/ko
Application granted granted Critical
Publication of KR101307780B1 publication Critical patent/KR101307780B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 소자의 금속배선 제조방법은 기판 상에 형성된 층간 절연막을 패터닝하여 배선창을 형성하는 단계, 기판이 배치되는 증착장치에 질소를 포함하는 가스를 주입하여 층간 절연막의 표면을 질화처리하는 단계, 증착장치에 질소를 포함하는 가스 및 금속가스를 함께 주입하여 확산 방지막을 형성하는 단계, 배선창을 금속으로 채우는 단계, 및 화학기계적연마(Chemical Mechanical Polishing; CMP) 공정으로 배선창 이외에 형성된 금속을 제거하는 단계를 포함한다. 이에 따라, 층간 절연막의 기계적 강도를 증가시켜 화학기계적연마 공정에서 발생하는 스크래치 또는 결함을 방지할 수 있다.

Description

반도체 소자의 금속배선 및 그 제조방법{METAL LINE OF SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 반도체 소자의 금속배선 및 그 제조방법에 관한 것으로서, 더욱 상세하게는 신뢰성이 향상된 반도체 소자의 금속배선 및 그 제조방법에 관한 것이다.
반도체 집적회로의 집적도 증가 및 성능 향상을 위하여, 디바이스를 제조함에 있어서 미세한 선폭이 필요하게 되었으며, 회로에서의 금속배선은 논리회로의 경우 6 내지 7층 이상이 필요로 하는 등, 다층의 배선구조가 보편화되었다.
미세한 배선의 형성을 위하여, 기존의 리소그래피 장비에 사용되는 광원 역시 그 파장이 점점 짧아지고 있다. 광원의 파장이 짧아짐으로 인해, 배선을 선명하게 찍어내는 해상능력은 높아지고 있지만, 수직으로 초점이 맺히는 거리인 초점 심도(depth of focus)는 감소할 수밖에 없다. 이러한 초점 심도가 감소하게 되면, 형성된 층의 단차가 증가하게 되고, 이는 다음 층의 배선을 형성할 때에 치명적인 요소로 작용하게 된다. 이에 따라, 반도체 집적회로의 다층 배선구조를 제작하는 데에 있어서 평탄화 공정은 반드시 필요하다.
　기존의 평탄화 기술로는 리플로우(reflow), 도포막(spin on glass), 에치 백(etch back)등의 기술이 있다. 하지만 이러한 기술은 리소그래피 기술이 발전함에 따라, 요구되는 초점 심도에 대응하는 평탄도를 확보하지 못하는 가장 큰 문제점을 가지고 있다.
　이러한 문제점을 해결하기 위하여, 기계적 연마와 화학적 연마를 하나의 공정기술로 결합한 화학기계적연마(Chemical Mechanical Polishing; 이하 CMP) 공정기술이 개발되었다. CMP 공정은 화학적인 식각과 기계적인 연마 효과를 동시에 이용하는 공정으로 연마패드(pad) 위에 연마입자와 화학용액이 혼합된 연마액(slurry)을 공급하며, 연마패드 위에 피연마물을 가압접촉하고 연마하는 공정이다.
　또한, 집적회로의 집적도 증가로 인한 배선 선폭의 감소로 RC 지연 시간이 증가됨에 따라, 배선의 재료는 기존의 알루미늄 금속에서 구리 금속으로 대체되고 있다. 하지만, 구리는 식각을 진행하기 어려우므로, 구리를 금속배선에 사용하기 위해서는 상감(damascene) 공정과 함께, CMP 공정이 반도체 회로를 제작하는 데에 있어서 필수적인 공정이 되었다.
CMP 기술을 통하여 진행되는 평탄화 공정은, 연마되는 표면에 연마공정과정에서 발생하는 기계적인 힘에 의해 쉽게 스크래치(scratch) 및 각종 결함(defect)이 발생한다. 이러한 스크래치 및 결함은 소자제조 공정의 최종단계인 금속배선 공정에서 발생할 경우 이전까지의 모든 소자제조 공정이 완벽했다 하더라도 최종적으로 불량을 야기시키고, 소자의 단락 등 생산 수율에 심각한 영향을 끼친다.
한편, 구리 배선 공정에서, 층간 절연막은 주로 테트라에틸옥시실리케이트 (TEOS)를 이용하는데 CMP 장치의 소모품 말기가 되면 소모품의 열화로 인한 스크래치가 증가하게 된다. 최근에는 소자가 초미세화 되면서 스크래치 및 결함의 관리기준이 엄하여, CMP 장치의 소모품 교체주기가 점점 짧아지고 있는 실정이다.
　특히, 구리 CMP 공정시 발생된 스크래치 지점은 상온에서는 칩의 정상 동작에는 문제가 없을 수 있으나, 높은 온도에서의 신뢰성 평가 시에는 취약하여 누설전류가 흐르거나 배선이 단락(short)되어 반도체 소자의 동작 중지 등 오동작의 원인이 된다.
따라서, 구리 CMP 공정에서 스크래치 및 결함의 수준을 낮추기 위한 금속배선의 제조 방법이 요구된다. 한국등록특허 제0840475호를 참조하면, 이중상감법을 사용하는 금속배선 형성공정에서 구리 CMP 공정 후 발생하는 스크래치를 제거할 수 있는 반도체 소자의 금속배선 형성방법을 제시하고 있으나, 스크래치 제거를 위해 추가적인 사진/식각 공정이 필요한 문제점이 있다.
KR10-0840475 B1
이에, 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로 본 발명의 목적은 스크래치 및 결함을 방지하여 신뢰성을 확보한 반도체 소자의 금속배선을 제조하는 방법을 제공하는 것이다.
본 발명의 다른 목적은 상기 방법에 의해 제조된 반도체 소자의 금속배선을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 반도체 소자의 금속배선을 제조하는 방법은, 기판 상에 형성된 층간 절연막을 패터닝하여 배선창을 형성하는 단계; 상기 기판이 배치되는 증착장치에 질소를 포함하는 가스를 주입하여 상기 층간 절연막의 표면을 질화처리하는 단계; 상기 증착장치에 상기 질소를 포함하는 가스 및 금속가스를 함께 주입하여 확산 방지막을 형성하는 단계; 상기 배선창을 금속으로 채우는 단계; 및 화학기계적연마(Chemical Mechanical Polishing; CMP) 공정으로 상기 배선창 이외에 형성된 금속을 제거하는 단계를 포함한다.
본 발명의 실시예에서, 상기 질소를 포함하는 가스를 주입하여 상기 층간 절연막의 표면을 질화처리하는 단계는, 질소(N2), 암모니아(NH3), 일산화질소(NO), 이산화질소(NO2) 중 적어도 하나의 가스를 주입할 수 있다.
본 발명의 실시예에서, 상기 질소를 포함하는 가스를 주입하여 상기 층간 절연막의 표면을 질화처리하는 단계는, 상기 증착장치의 상부 전극 및 하부 전극에 펄스 플라즈마 전원을 인가하는 단계를 더 포함할 수 있다.
본 발명의 실시예에서, 상기 펄스 플라즈마 전원의 순간 피크 전압차이는 1 kV 내지 10 kV의 범위를 유지할 수 있다.
본 발명의 실시예에서, 상기 질소를 포함하는 가스를 주입하여 상기 층간 절연막의 표면을 질화처리하는 단계는, 상기 기판의 표면을 열처리하는 단계를 더 포함할 수 있다.
본 발명의 실시예에서, 상기 기판의 표면은 100 ℃ 내지 500 ℃의 범위에서 열처리될 수 있다.
본 발명의 실시예에서, 상기 배선창을 금속으로 채우는 단계는, 상기 확산 방지막 상에 금속 씨앗(seed)층을 증착하는 단계; 및 전해도금법을 이용하여 상기 금속 씨앗층 상에 구리를 형성하는 단계를 포함할 수 있다.
본 발명의 실시예에서, 상기 화학기계적연마 공정 이후에 상기 금속배선 상에 보호막을 형성하는 단계를 더 포함할 수 있다.
본 발명의 실시예에서, 상기 단계들을 적어도 두 번 이상 반복하여 다층의 금속배선을 형성할 수 있다.
상기한 본 발명의 다른 목적을 실현하기 위한 다른 실시예에 따른 반도체 소자의 금속배선은, 배선창이 형성된 층간 절연막; 상기 층간 절연막의 상부 및 상기 배선창 근처에서 상기 층간 절연막의 표면이 질화처리된 경도(hardness) 조절부; 상기 배선창 근처에 형성된 경도 조절부 상에 형성된 확산 방지막; 및 상기 배선창을 채우고 있는 금속을 포함한다.
본 발명의 실시예에서, 상기 금속은 구리(Cu)를 포함할 수 있다.
본 발명의 실시예에서, 상기 층간 절연막은 실리콘산화물(SiO2)을 포함할 수 있다.
본 발명의 실시예에서, 상기 층간 절연막은 테트라에틸옥시실리케이트(tetraethoxysilicate; TEOS), 고밀도 플라즈마 옥사이드(high density plasma oxide; HDP-Oxide), 보로포스포실리케이트 글래스(borophosphosilicate glass; BPSG) 중 하나로 이루어질 수 있다.
본 발명의 실시예에서, 상기 경도 조절부는 실리콘질화물(SiNx) 또는 실리콘산화질화물(SiOyNz)을 포함할 수 있다.
본 발명의 실시예에서, 상기 경도 조절부의 질소 농도는 1 % 내지 75 % 사이일 수 있다.
본 발명의 실시예에서, 상기 경도 조절부의 유전상수는 상기 층간 절연막에 비해 5 % 내지 15 % 낮을 수 있다.
본 발명의 실시예에서, 상기 확산 방지막은 질화텅스텐(WN), 질화탄탈륨(TaN), 질화티타늄(TiN) 중 하나를 포함할 수 있다.
본 발명의 실시예에서, 상기 반도체 소자의 금속배선은, 다층의 구조를 가질 수 있다.
본 발명의 실시예에서, 상기 반도체 소자의 금속배선은, 상기 금속 상에 형성된 보호막을 더 포함할 수 있다.
상기 반도체 소자의 금속배선은, 상기 보호막은 실리콘질화물(SiNx)을 포함할 수 있다.
이와 같은 반도체 소자의 금속배선 및 그 제조방법에 따르면, 층간 절연막 표면을 질화처리하여 상기 층간 절연막 표면의 기계적 강도를 증가시키므로, 금속배선 형성 시에 수반되는 화학기계적연마 공정에서 발생하는 스크래치 또는 결함을 방지할 수 있다. 따라서, 금속배선 표면의 스크래치 또는 결함으로 인한 수율 저하를 개선하며, 마이크로 단위의 스크래치가 감소하므로 반도체 소자의 신뢰성을 확보할 수 있다.
더불어, 화학기계적연마 장치의 소모품의 사용주기가 연장되므로, 반도체 소자의 생산비 및 재료비가 절감될 수 있다. 또한, 금속배선의 표면에 발생하는 스크래치 또는 결함을 제거하기 위한 추가적 공정이나 별도의 설비가 요구되지 않으므로, 공정시간을 단축시키고 생산비용을 절감할 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자의 금속배선의 단면도이다.
도 2는 도 1의 금속배선의 제조방법을 설명하는 단면도들이다.
도 3은 도 1의 금속배선을 제조하는데 사용하는 증착장치의 개략도이다.
도 4는 본 발명에 따른 층간 절연막 및 종래 층간 절연막의 스크래치 지수에 대한 도표이다.
도 5는 본 발명에 따른 층간 절연막의 질화처리의 온도 및 시간에 따른 표면 경도 변화에 대한 도표이다.
이하, 도면들을 참조하여 본 발명의 반도체 소자의 금속배선 및 그 제조방법의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자의 금속배선의 단면도이다.
도 1을 참조하면, 본 발명의 실시예에 따른 반도체 소자의 금속배선(10)은 배선창이 형성된 층간 절연막(110), 상기 층간 절연막(110)의 상부 및 상기 배선창 근처에 형성된 경도(hardness) 조절부(130), 상기 배선창 근처에 형성된 경도 조절부(130) 상에 형성된 확산 방지막(150) 및 상기 배선창을 채우고 있는 금속(170)을 포함한다.
상기 금속배선(10)은 일층 또는 다층의 구조를 가질 수 있다. 도 1에서는 3층 구조(11, 12, 13)의 금속배선을 도시하였으나, 필요에 따라 다양한 구조로 제조할 수 있다. 이하에서는, 편의상 제1층(11)을 기준으로 설명한다.
상기 층간 절연막(110)은 기판(100) 상에 형성될 수 있으며, 상기 기판(100)은 실리콘 기판일 수 있다. 또한, 상기 층간 절연막(110)은 상기 기판(100)과 동일한 구성으로, 상기 배선창이 상기 기판(100)에 형성될 수도 있다. 상기 배선창은 이후에 상기 금속(170)이 채워져 금속 패턴이 형성되는 비아홀(via hole)이다.
상기 층간 절연막(110)은 실리콘산화물(SiO2)을 포함할 수 있다. 예를 들어, 상기 층간 절연막(110)은 테트라에틸옥시실리케이트(tetraethoxysilicate; TEOS), 고밀도 플라즈마 옥사이드(high density plasma oxide; HDP-Oxide), 보로포스포실리케이트 글래스(borophosphosilicate glass; BPSG) 중 하나로 이루어질 수 있다.
상기 경도 조절부(130)는 상기 층간 절연막(110)이 질화처리되어 형성된 층으로서, 상기 층간 절연막(110)의 표면의 기계적 강도, 즉 경도(hardness)를 높여준다. 따라서, 상기 금속배선(10)의 평탄화 공정인 화학기계적연마(Chemical Mechanical Polishing; 이하 CMP) 공정 과정에서 발생하는 표면 스크래치를 줄일 수 있다. 예를 들어, 상기 경도 조절부(130)는 상기 층간 절연막(110)에 비해 약 1.5배 이상 높은 경도를 가질 수 있다.
또한, 상기 경도 조절부(130)는 상기 경도 조절부(130) 상에 형성되는 상기 확산 방지막(150) 및 상기 금속(170)의 균일성(uniformity)을 향상시킨다.
상기 경도 조절부(130)는 실리콘질화물(SiNx) 또는 실리콘산화질화물(SiOyNz)을 포함할 수 있다. 상기 경도 조절부(130)의 질소 농도는 약 1 % 이상 약 100 % 미만일 수 있으며, 예를 들어 약 1 % 내지 약 75 % 사이일 수 있다.
또한, 상기 경도 조절부(130)의 유전상수는 상기 층간 절연막(110)에 비해 약 5 % 내지 약 15 % 낮을 수 있다. 상기 유전상수가 낮아지는 경우, 층간 정전용량이 줄어들어 상기 금속배선(10)의 전송속도가 높아지게 된다.
상기 경도 조절부(130)는 상기 층간 절연막(110)의 배선창 근처 및 상기 층간 절연막(110)의 상부에 형성된다. 상기 층간 절연막(110)의 상부에 형성된 상기 경도 조절부(130)는 이후 CMP 공정에서 전부 제거되거나 일부 제거될 수 있다. 도 1에서는 상기 경도 조절부(130)의 일부가 잔존하는 것으로 도시하였다.
상기 확산 방지막(150)은 상기 배선창 근처에 형성된 경도 조절부(130) 상에 형성된다. 사실, 상기 확산 방지막(150)은 상기 층간 절연막(110)의 상부에 형성된 경도 조절부(130) 상에도 형성될 수 있으나, 이후 CMP 공정에서 제거될 수 있다.
상기 확산 방지막(150)은 이후 상기 금속(170)을 증착할 때, 상기 금속(170)이 상기 층간 절연막(110) 및 상기 기판(100)으로 확산되는 것을 방지하는 역할을 한다. 상기 확산 방지막(150)은 질화텅스텐(WN), 질화탄탈륨(TaN), 질화티타늄(TiN) 중 하나를 포함할 수 있다.
상기 금속(170)은 상기 배선창을 채우며 상기 금속배선(10)의 금속 패턴을 형성하며, 다층을 형성할 수 있다. 예를 들어, 상기 금속(170)은 구리(Cu)일 수 있다. 상기 금속(170)이 형성된 후에 상기 배선창을 채우는 금속(170) 이외의 금속을 제거하는 CMP 공정이 진행된다.
상기 금속배선(10)은 상기 CMP 공정이 진행된 후에 상기 금속(170) 상에 형성되는 보호막(190)을 더 포함할 수 있다. 상기 보호막(190)은 실리콘질화물(SiNx)을 포함할 수 있다.
본 발명에 따른 금속배선(10)은 상기 층간 절연막(110)과 상기 확산 방지막(150) 사이에 상기 층간 절연막(110)이 질화처리된 상기 경도 조절부(130)가 형성된다. 즉, 상기 확산 방지막(150) 증착 전의 전처리를 통해 상기 경도 조절부(130)를 형성하여, 상기 층간 절연막(110)의 경도를 높인다.
따라서, 상기 금속배선(10)의 표면 스크래치 및 결함의 주요 원인인, 상기 층간 절연막(110)의 경도가 낮은 문제를 해결하여, 이후 CMP 공정 과정에서 발생하는 상기 층간 절연막(110)의 표면 스크래치 및 결함을 줄일 수 있다.
또한, 상기 금속배선(10)의 누설전류 또는 단락(short) 등의 오동작의 원인을 제거하여, 상기 금속배선(10) 및 상기 금속배선(10)이 사용되는 반도체 소자의 신뢰성을 확보할 수 있다. 상기 금속배선(10)은 반도체 소자에 사용되는 연결배선으로서, 상기 금속배선(10)은 메모리 소자 또는 기억 소자 등의 다양한 반도체 소자에 활용될 수 있다.
이하, 본 발명의 일 실시예에 따른 금속배선(10)의 제조 방법을 설명한다.
도 2는 도 1의 금속배선의 제조방법을 설명하는 단면도들이다. 도 3은 도 1의 금속배선을 제조하는데 사용하는 증착장치의 개략도이다. 도 4는 본 발명에 따른 층간 절연막 및 종래 층간 절연막의 스크래치 지수에 대한 도표이다. 도 5는 본 발명에 따른 층간 절연막의 질화처리의 온도 및 시간에 따른 표면 경도 변화에 대한 도표이다.
도 2(a)를 참조하면, 층간 절연막(110)에 금속 패턴을 형성하기 위한 배선창(410)을 형성한다.
상기 층간 절연막(110)은 기판(미도시, 도 1 참조) 상에 증착되어 형성될 수 있고, 상기 기판은 실리콘 기판일 수 있다. 상기 층간 절연막(110)은 대기압화학기상증착(Atmospheric-Pressure CVD, APCVD), 저압화학기상증착(Low-Pressure CVD, LPCVD) 또는 플라즈마 화학기상증착(Plasma-Enhanced CVD, PECVD) 방법으로 증착될 수 있다.
상기 층간 절연막(110)은 실리콘산화물(SiO2)을 포함할 수 있다. 예를 들어, 상기 층간 절연막(110)은 테트라에틸옥시실리케이트(tetraethoxysilicate; TEOS), 고밀도 플라즈마 옥사이드(high density plasma oxide; HDP-Oxide), 보로포스포실리케이트 글래스(borophosphosilicate glass; BPSG) 중 하나로 이루어질 수 있다.
이후, 사진 및 식각 공정 또는 에칭 공정을 통하여 상기 층간 절연막(110)에 상기 배선창(410)을 형성한다. 상기 배선창(410)은 이후에 금속이 채워져서 금속 패턴이 형성될 부분이다.
본 실시예에서는 상기 층간 절연막(110)과 상기 기판(100)이 별개의 구성이나, 상기 층간 절연막(110)과 상기 기판(100)은 동일한 구성이며, 상기 배선창이 상기 기판(100)에 형성될 수도 있다.
도 2(b)를 참조하면, 상기 배선창(410)이 형성된 층간 절연막(110)의 표면을 질화처리하여 경도 조절부(130)를 형성한다. 상기 경도 조절부(130)는 상기 층간 절연막(110)에 형성된 상기 배선창(410)을 따라 형성되며, 또한 상기 층간 절연막(110)의 상부에 형성된다.
상기 경도 조절부(130)를 형성하기 위하여 상기 층간 절연막(110)이 형성된 기판(도 3 참조, 100)을 증착장치(도 3 참조, 20) 내부에 배치하고, 상기 증착장치(20)에 질소를 포함하는 가스를 주입한다. 상기 질소를 포함하는 가스는 질소(N2), 암모니아(NH3), 일산화질소(NO), 이산화질소(NO2) 중 적어도 하나의 가스를 포함할 수 있다.
상기 질소를 포함하는 가스가 주입되어 상기 층간 절연막(110)과 반응시킴으로써, 상기 층간 절연막(110)의 노출된 표면이 질화처리된다. 즉, 상기 배선창(410) 근처의 상기 층간 절연막(110)의 표면 및 상기 층간 절연막(110)의 상부의 표면이 질화처리되어 상기 경도 조절부(130)가 생성된다. 이 경우, 상기 질화처리의 시간을 제어하여 상기 경도 조절부(130)의 두께를 조절할 수 있다.
상기 경도 조절부(130)는 상기 층간 절연막(110)이 질화처리되어 형성된 층으로서, 상기 층간 절연막(110)의 표면의 기계적 강도, 즉 경도(hardness)를 높여준다. 따라서, 상기 금속배선(10)의 평탄화 공정인 화학기계적연마(Chemical Mechanical Polishing; 이하 CMP) 공정 과정에서 발생하는 표면 스크래치를 줄일 수 있다. 예를 들어, 상기 경도 조절부(130)는 상기 층간 절연막(110)에 비해 약 1.5배 이상 높은 경도를 가질 수 있다.
또한, 상기 경도 조절부(130)는 상기 경도 조절부(130) 상에 형성되는 상기 확산 방지막(150) 및 상기 금속(170)의 균일성(uniformity)을 향상시킨다.
상기 경도 조절부(130)는 실리콘질화물(SiNx) 또는 실리콘산화질화물(SiOyNz)을 포함할 수 있다. 상기 경도 조절부(130)의 질소 농도는 약 1 % 이상 약 100 % 미만일 수 있으며, 예를 들어 약 1 % 내지 약 75 % 사이일 수 있다.
또한, 상기 경도 조절부(130)의 유전상수는 상기 층간 절연막(110)에 비해 약 5 % 내지 약 15 % 낮을 수 있다. 상기 유전상수가 낮아지는 경우, 층간 정전용량이 줄어들어 상기 금속배선(10)의 전송속도가 높아지게 된다.
도 3을 참조하면, 금속배선을 제조하는데 사용하는 증착장치(20)의 일례로서, 상기 증착장치(20)는 상기 기판(100)이 배치되는 스테이지(210), 프로세스 가스가 투입되는 가스 도입구(222), 상기 프로세스 가스가 분사되는 분출홀들(225)을 갖는 샤워 플레이트(220), 상기 프로세스 가스를 외부로 배출하기 위한 가스 배출구(229)를 갖는다. 또한, 상기 증착장치(20)는 필요에 따라 펄스 플라즈마 전원 인가장치(270), 상부전극(230) 및 하부전극(240), 히터(250)를 더 포함할 수 있다.
상기 경도 조절부(130)는 상기 도 3의 가스 도입구(222)에 질소를 포함하는 가스를 주입하여 형성된다. 종래 금속배선을 형성하는 과정에서는 배선창이 형성된 층간 절연막에 질소를 포함하는 가스 및 금속가스를 함께 주입하여 확산 방지막을 형성하는데, 본 발명에서는 질소를 포함하는 가스를 먼저 주입하여 상기 층간 절연막(110)을 질소와 반응시킨다.
따라서, 별도의 장비 또는 추가적인 원료가 필요하지 않으며 현시(in vivo) 및 현장(in situ)에서 바로 상기 층간 절연막(110)을 질화시킴으로써 공정시간을 단축할 수 있다.
본 발명의 일 실시예에서, 상기 층간 절연막(110)의 표면을 질화처리하는 단계에서, 상기 증착장치(20)에 펄스 플라즈마 전원을 인가하여 상기 질소의 활성화 반응을 촉진시킬 수 있다.
상기 펄스 플라즈마 전원 인가장치(270)로부터 생성된 상기 펄스 플라즈마 전원은 상기 상부전극(230) 및 상기 하부전극(240)로 인가된다. 상기 펄스 플라즈마 전원의 순간 피크 전압차이는 약 1 kV 내지 약 10 kV의 범위를 유지할 수 있다. 상기 펄스 플라즈마 전원이 인가되는 경우, 상기 질소는 래디컬 이온 상태가 되어, 상기 층간 절연막(110)의 표면에 흡착되어 상기 질소의 반응성을 높일 수 있다.
도 4를 참조하면, 종래 기술 및 본 발명에 따라, 생성한 상기 금속배선(10)에 CMP 공정을 실시한 후, 스크래치 발생빈도에 대한 실험결과이다. 스크래치 지수는 일본의 히타치사의 디스커버리 검사장비로 스캔하여 전자조사현미경으로 스크래치 검사를 통해 지수화 하였다.
구체적으로, 상기 층간 절연막을 종래 기술대로, 고밀도 플라즈마 옥사이드(high density plasma oxide; HDP-Oxide), 테트라에틸옥시실리케이트(tetraethoxysilicate; TEOS), 보로포스포실리케이트 글래스(borophosphosilicate glass; BPSG)로 형성한 경우와 본 발명에 따른 테트라에틸옥시실리케이트로 형성된 층간 절연막(100)을 펄스 플라즈마 전원 인가시 질화처리하여 상기 경도 조절부(130)를 형성한 경우(PP-N TEOS)를 비교하였다.
도 4의 도표에 표시된 바와 같이, 종래 기술에 따른 층간 절연막에 형성된 스크래치의 평균 개수는 고밀도 플라즈마 옥사이드(high density plasma oxide; HDP-Oxide)가 1.18개로 가장 낮고, 테트라에틸옥시실리케이트(tetraethoxysilicate; TEOS)이 3.09개이고, 보로포스포실리케이트 글래스(borophosphosilicate glass; BPSG)이 6.27개이다.
반면, 본 발명에 따라 테트라에틸옥시실리케이트로 형성된 층간 절연막(100)을 펄스 플라즈마 전원 인가시 질화처리하여 상기 경도 조절부(130)를 형성한 경우(PP-N TEOS)에는 스크래치의 평균 개수가 0.5개로 획기적으로 낮아진다.
따라서, 상기 금속배선(10) 표면의 스크래치 또는 결함으로 인한 수율 저하를 개선하여, 상기 금속배선(10)을 포함하는 반도체 소자의 신뢰성을 향상시킬 수 있다.
또한, 본 발명의 다른 실시예에서, 상기 층간 절연막(110)의 표면을 질화처리하는 단계에서, 상기 증착장치(20)에 펄스 플라즈마 전원을 인가하는 동시에 상기 기판(100)을 열처리하여 상기 질소의 침투율을 높일 수 있다. 도 3의 상기 히터(250)에 의해 상기 기판(100)을 열처리할 수 있으며, 상기 기판(100)의 표면은 약 100 ℃ 내지 약 500 ℃의 범위에서 열처리될 수 있다.
도 5를 참조하면, 약 150 ℃ 이상의 열처리를 통하여 상기 층간 절연막(110)의 경도가 개선되는 것을 알 수 있다. 따라서, 상기 층간 절연막(110)의 경도가 높아지므로, 이후 CMP 공정에서 연마액(slurry)의 연마입자에 의해 상기 층간 절연막(110)에 발생되는 스크래치 또는 결함을 방지할 수 있다.
본 실시예에서는 상기 층간 절연막(110)의 표면의 열처리를 상기 증착장치(20) 내에서 하였으나, 상기 증착장치(20)의 외부에서 실행할 수도 있다. 또한, 본 실시예에서는 상기 층간 절연막(110)의 표면을 질화처리하는 단계에서, 상기 기판(100)에 펄스 플라즈마 전원을 인가하는 동시에 상기 기판(100)을 열처리하였으나, 각각 별개로 적용할 수도 있다.
또한, 상기 증착장치(20)에 펄스 플라즈마 전원을 인가하는 시간 및 전압, 또는 상기 기판(100)의 열처리 시간 및 온도를 필요에 따라 제어하여 상기 경도 조절부(130)의 두께 및 성질을 조절할 수 있다.
도 2(c)를 참조하면, 상기 경도 조절부(130)가 형성된 상기 층간 절연막(110)에 상기 질소를 포함하는 가스 및 금속가스를 함께 주입하여 확산 방지막(150)을 형성한다. 상기 질소를 포함하는 가스는 상기 경도 조절부(130)를 형성하는 동안 주입되며, 이후 계속 주입되어 상기 확산 방지막(150)을 형성할 수 있다.
상기 확산 방지막(150)은 상기 경도 조절부(130) 상에 형성되므로, 상기 배선창(410) 근처에 형성된 경도 조절부(130) 및 상기 층간 절연막(110)의 상부에 형성된 경도 조절부(130) 상에 형성된다. 그러나, 상기 층간 절연막(110)의 상부에 형성된 경도 조절부(130) 상에 형성된 상기 확산 방지막(150)은 이후 CMP 공정에서 제거된다.
상기 확산 방지막(150)은 이후 상기 금속(170)을 증착할 때, 상기 금속(170)이 상기 층간 절연막(110) 및 상기 기판(100)으로 확산되는 것을 방지하는 역할을 한다. 상기 확산 방지막(150)은 질화텅스텐(WN), 질화탄탈륨(TaN), 질화티타늄(TiN) 중 하나를 포함할 수 있다.
도 2(d)를 참조하면, 상기 확산 방지막(150)이 형성된 상기 층간 절연막(110)의 상기 배선창(410)에 금속(170)을 채운다. 예를 들어, 상기 금속(170)은 구리(Cu)일 수 있다.
일 실시예에서, 상기 확산 방지막(150) 상에 금속 씨앗(seed)층(미도시)을 증착한 후, 전해도금법을 이용하여 상기 금속 씨앗층 상에 금속을 형성할 수 있다.
도 2(e)를 참조하면, CMP 공정으로 상기 배선창(410)을 채운 금속을 제외한 금속을 제거하여 상기 금속(170) 패턴을 형성한다.
CMP 공정으로 상기 금속(170) 패턴이 형성된 금속배선(10)을 연마하는 경우, 상기 층간 절연막(110)의 상부에 형성된 상기 확산 방지막(150)이 상기 금속과 함께 제거된다. 또한, 상기 층간 절연막(110)의 상부에 형성된 상기 경도 조절부(130)의 일부 또는 전부가 상기 금속과 함께 제거될 수 있다.
이 과정에서, 상기 경도 조절부(130)의 경도가 높으므로, 상기 층간 절연막(110)의 노출된 표면에 연마액(slurry)에 의한 스크래치 또는 결함의 발생 빈도를 감소시킬 수 있다.
도 2(f)를 참조하면, 상기 금속(170) 패턴이 형성된 상기 층간 절연막(110) 상에 보호막(190)을 더 형성할 수 있다. 상기 보호막(190)은 실리콘질화물(SiNx)을 포함할 수 있다.
도 2(a) 내지 도 2(e) 또는 도 2(a) 내지 도 2(f)의 제조방법에 따라 단층 구조의 금속배선(10)이 제조된다. 이후, 도 2(a) 내지 도 2(e) 또는 도 2(a) 내지 도 2(f)의 제조방법을 두 번 이상 반복하여 다층의 금속배선을 제조할 수 있다.
본 발명에 따른 금속배선(10)의 제조 방법은 상기 층간 절연막(110)의 경도를 높이므로, 이후 CMP 공정 과정에서 발생하는 상기 금속배선(10)의 표면 스크래치를 줄일 수 있다. 따라서, 누설전류 또는 단락(short) 등의 오동작의 원인을 제거하여, 상기 금속배선(10)의 불량을 방지하여 신뢰성을 확보할 수 있다.
또한, 상기 층간 절연막(110)의 경도를 높이기 위한 공정은 종래 공정에서 질소가 포함된 가스를 먼저 주입하여 상기 층간 절연막(110)의 표면을 질화처리하는 것으로, 별도의 장치나 원료가 불필요하며 간편하고 경제적이다.
이상에서는 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10: 금속배선 100: 기판
110: 층간 절연막 130: 경도 조절부
150: 확산 방지막 170: 금속
190: 보호막 410: 배선창
20: 증착장치

Claims (20)

  1. 기판 상에 형성된 층간 절연막을 패터닝하여 배선창을 형성하는 단계;
    상기 기판이 배치되는 증착장치에 질소를 포함하는 가스를 주입하여 상기 층간 절연막의 표면을 질화처리하는 단계;
    상기 증착장치에 상기 질소를 포함하는 가스 및 금속가스를 함께 주입하여 확산 방지막을 형성하는 단계;
    상기 배선창을 금속으로 채우는 단계; 및
    화학기계적연마(Chemical Mechanical Polishing; CMP) 공정으로 상기 배선창 이외에 형성된 금속을 제거하는 단계를 포함하는 반도체 소자의 금속배선 제조방법.
  2. 제1항에 있어서, 상기 질소를 포함하는 가스를 주입하여 상기 층간 절연막의 표면을 질화처리하는 단계는,
    질소(N2), 암모니아(NH3), 일산화질소(NO), 이산화질소(NO2) 중 적어도 하나의 가스를 주입하는 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.
  3. 제1항에 있어서, 상기 질소를 포함하는 가스를 주입하여 상기 층간 절연막의 표면을 질화처리하는 단계는,
    상기 증착장치의 상부 전극 및 하부 전극에 펄스 플라즈마 전원을 인가하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.
  4. 제3항에 있어서,
    상기 펄스 플라즈마 전원의 순간 피크 전압차이는 1 kV 내지 10 kV의 범위를 유지하는 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.
  5. 제1항에 있어서, 상기 질소를 포함하는 가스를 주입하여 상기 층간 절연막의 표면을 질화처리하는 단계는,
    상기 기판의 표면을 열처리하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.
  6. 제5항에 있어서,
    상기 기판의 표면은 100 ℃ 내지 500 ℃의 범위에서 열처리되는 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.
  7. 제1항에 있어서, 상기 배선창을 금속으로 채우는 단계는,
    상기 확산 방지막 상에 금속 씨앗(seed)층을 증착하는 단계; 및
    전해도금법을 이용하여 상기 금속 씨앗층 상에 구리를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.
  8. 제1항에 있어서,
    상기 화학기계적연마 공정 이후에 상기 금속배선 상에 보호막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.
  9. 제1항에 있어서,
    상기 단계들을 적어도 두 번 이상 반복하여 다층의 금속배선을 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.
  10. 배선창이 형성된 층간 절연막;
    상기 층간 절연막의 상부 및 상기 배선창 근처에서 상기 층간 절연막의 표면이 질화처리된 경도(hardness) 조절부;
    상기 배선창 근처에 형성된 경도 조절부 상에 형성된 확산 방지막; 및
    상기 배선창을 채우고 있는 금속을 포함하는 반도체 소자의 금속배선.
  11. 제10항에 있어서,
    상기 금속은 구리(Cu)를 포함하는 것을 특징으로 하는 반도체 소자의 금속배선.
  12. 제10항에 있어서,
    상기 층간 절연막은 실리콘산화물(SiO2)을 포함하는 것을 특징으로 하는 반도체 소자의 금속배선.
  13. 제12항에 있어서,
    상기 층간 절연막은 테트라에틸옥시실리케이트(tetraethoxysilicate; TEOS), 고밀도 플라즈마 옥사이드(high density plasma oxide; HDP-Oxide), 보로포스포실리케이트 글래스(borophosphosilicate glass; BPSG) 중 하나로 이루어진 것을 특징으로 하는 반도체 소자의 금속배선.
  14. 제10항에 있어서,
    상기 경도 조절부는 실리콘질화물(SiNx) 또는 실리콘산화질화물(SiOyNz)을 포함하는 것을 특징으로 하는 반도체 소자의 금속배선.
  15. 제10항에 있어서,
    상기 경도 조절부의 질소 농도는 1 % 내지 75 % 사이인 것을 특징으로 하는 반도체 소자의 금속배선.
  16. 제10항에 있어서,
    상기 경도 조절부의 유전상수는 상기 층간 절연막에 비해 5 % 내지 15 % 낮은 것을 특징으로 하는 반도체 소자의 금속배선.
  17. 제10항에 있어서,
    상기 확산 방지막은 질화텅스텐(WN), 질화탄탈륨(TaN), 질화티타늄(TiN) 중 하나를 포함하는 것을 특징으로 하는 반도체 소자의 금속배선.
  18. 제10항에 있어서,
    다층의 구조를 갖는 것을 특징으로 하는 반도체 소자의 금속배선.
  19. 제10항에 있어서,
    상기 금속 상에 형성된 보호막을 더 포함하는 것을 특징으로 하는 반도체 소자의 금속배선.
  20. 제19항에 있어서,
    상기 보호막은 실리콘질화물(SiNx)을 포함하는 것을 특징으로 하는 반도체 소자의 금속배선.
KR1020120015689A 2012-02-16 2012-02-16 반도체 소자의 금속배선 및 그 제조방법 KR101307780B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120015689A KR101307780B1 (ko) 2012-02-16 2012-02-16 반도체 소자의 금속배선 및 그 제조방법
US13/659,345 US20130214411A1 (en) 2012-02-16 2012-10-24 Metal interconnect of semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120015689A KR101307780B1 (ko) 2012-02-16 2012-02-16 반도체 소자의 금속배선 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20130094442A true KR20130094442A (ko) 2013-08-26
KR101307780B1 KR101307780B1 (ko) 2013-09-12

Family

ID=48981656

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120015689A KR101307780B1 (ko) 2012-02-16 2012-02-16 반도체 소자의 금속배선 및 그 제조방법

Country Status (2)

Country Link
US (1) US20130214411A1 (ko)
KR (1) KR101307780B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200058688A (ko) * 2018-11-20 2020-05-28 주식회사 원익아이피에스 기판 처리 장치의 내부재 처리 방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10312181B2 (en) 2016-05-27 2019-06-04 International Business Machines Corporation Advanced through substrate via metallization in three dimensional semiconductor integration
US10396012B2 (en) 2016-05-27 2019-08-27 International Business Machines Corporation Advanced through substrate via metallization in three dimensional semiconductor integration
US9786605B1 (en) 2016-05-27 2017-10-10 International Business Machines Corporation Advanced through substrate via metallization in three dimensional semiconductor integration
US9721788B1 (en) 2016-07-22 2017-08-01 International Business Machines Corporation Simultaneous formation of liner and metal conductor
US9870993B1 (en) 2016-07-22 2018-01-16 International Business Machines Corporation Simultaneous formation of liner and metal conductor
US9646931B1 (en) 2016-07-22 2017-05-09 International Business Machines Corporation Formation of liner and metal conductor
US9728399B1 (en) 2016-07-22 2017-08-08 International Business Machines Corporation Simultaneous formation of liner and metal conductor
US11195748B2 (en) * 2017-09-27 2021-12-07 Invensas Corporation Interconnect structures and methods for forming same
KR102550099B1 (ko) 2018-08-23 2023-06-30 삼성전자주식회사 가변 저항 메모리 소자

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5983828A (en) * 1995-10-13 1999-11-16 Mattson Technology, Inc. Apparatus and method for pulsed plasma processing of a semiconductor substrate
US5893752A (en) * 1997-12-22 1999-04-13 Motorola, Inc. Process for forming a semiconductor device
KR20070024865A (ko) * 2005-08-31 2007-03-08 삼성전자주식회사 반도체 장치의 금속 배선 형성 방법
KR20070087814A (ko) * 2005-12-16 2007-08-29 동부일렉트로닉스 주식회사 반도체 소자의 구리 금속 배선 형성 방법
KR100800142B1 (ko) * 2006-02-10 2008-02-01 주식회사 하이닉스반도체 반도체 소자의 제조방법
US7838428B2 (en) * 2006-03-23 2010-11-23 International Business Machines Corporation Method of repairing process induced dielectric damage by the use of GCIB surface treatment using gas clusters of organic molecular species
JP2009184862A (ja) * 2008-02-05 2009-08-20 Ngk Insulators Ltd プラズマリアクタ
US8336204B2 (en) * 2009-07-27 2012-12-25 International Business Machines Corporation Formation of alloy liner by reaction of diffusion barrier and seed layer for interconnect application
US8420531B2 (en) * 2011-06-21 2013-04-16 International Business Machines Corporation Enhanced diffusion barrier for interconnect structures
US8564132B2 (en) * 2011-08-17 2013-10-22 International Business Machines Corporation Tungsten metallization: structure and fabrication of same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200058688A (ko) * 2018-11-20 2020-05-28 주식회사 원익아이피에스 기판 처리 장치의 내부재 처리 방법

Also Published As

Publication number Publication date
KR101307780B1 (ko) 2013-09-12
US20130214411A1 (en) 2013-08-22

Similar Documents

Publication Publication Date Title
KR101307780B1 (ko) 반도체 소자의 금속배선 및 그 제조방법
US20200350244A1 (en) Etch Stop Layer in Integrated Circuits
US7030016B2 (en) Post ECP multi-step anneal/H2 treatment to reduce film impurity
TW441015B (en) Dual-damascene interconnect structures and methods for fabricating same
US20050260850A1 (en) Low-carbon-doped silicon oxide film and damascene structure using same
US7208404B2 (en) Method to reduce Rs pattern dependence effect
TW201712799A (zh) 半導體裝置及其製造方法
CN101477978B (zh) 半导体装置
US20090258487A1 (en) Method for Improving the Reliability of Low-k Dielectric Materials
US10269684B2 (en) Semiconductor structure and manufacuting method of the same
JP4633348B2 (ja) 積層構造体の形成方法及び絶縁膜の集積方法
US20080188074A1 (en) Peeling-free porous capping material
US20070249164A1 (en) Method of fabricating an interconnect structure
US8703612B2 (en) Process for forming contact plugs
US8877083B2 (en) Surface treatment in the formation of interconnect structure
KR20010063669A (ko) 구리 배선층의 형성방법
KR20090045677A (ko) 반도체 소자의 금속배선 형성방법
KR100265051B1 (ko) 반도체 소자의 제조방법
US7198705B2 (en) Plating-rinse-plating process for fabricating copper interconnects
KR20100078150A (ko) 반도체 소자 및 그의 제조 방법
KR100955838B1 (ko) 반도체 소자 및 그 배선 제조 방법
JP2009094477A (ja) 半導体素子の金属配線形成方法
KR100234372B1 (ko) 반도체장치의 절연막 평탄화 방법
US20060148237A1 (en) Method for fabricating a semiconductor device
KR100698427B1 (ko) 다층 배선 구조를 갖는 반도체 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160901

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170828

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200106

Year of fee payment: 7