JP2006100628A - プラズマ処理方法 - Google Patents

プラズマ処理方法 Download PDF

Info

Publication number
JP2006100628A
JP2006100628A JP2004285752A JP2004285752A JP2006100628A JP 2006100628 A JP2006100628 A JP 2006100628A JP 2004285752 A JP2004285752 A JP 2004285752A JP 2004285752 A JP2004285752 A JP 2004285752A JP 2006100628 A JP2006100628 A JP 2006100628A
Authority
JP
Japan
Prior art keywords
etching
film
plasma processing
plasma
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004285752A
Other languages
English (en)
Other versions
JP4537818B2 (ja
JP2006100628A5 (ja
Inventor
Masahiro Sumiya
誠浩 角屋
Yutaka Omoto
大本  豊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Hitachi High Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp, Hitachi High Tech Corp filed Critical Hitachi High Technologies Corp
Priority to JP2004285752A priority Critical patent/JP4537818B2/ja
Publication of JP2006100628A publication Critical patent/JP2006100628A/ja
Publication of JP2006100628A5 publication Critical patent/JP2006100628A5/ja
Application granted granted Critical
Publication of JP4537818B2 publication Critical patent/JP4537818B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

【課題】 ArFレジストマスク対応の低誘電率膜(Low−k膜、SiOCH)において、ArFレジストダメージを発生せず、高選択比で高精度なエッチングを実現可能な処理条件を提供する。
【解決の手段】 プラズマを生成し試料に高周波電圧を印加することにより被処理材をエッチングする装置を用いて、CFとCHFの混合ガスを用いてArFレジストマスクを用いてSiOCH膜のエッチングを行うエッチングプロセスにおいて、希ガス(例えばAr)を用いず、2.0Pa以下の低圧力でプラズマ処理を行う。
【選択図】 図2

Description

本発明はプラズマ処理方法に係わり、特にプラズマを用いて半導体素子などの表面処理を行うのに好適なプラズマ処理方法に関するものである。
エッチング処理をプラズマ処理装置を用いて行う場合、処理ガスを電離し活性化することで処理の高速化をはかり、また被処理材に高周波バイアス電力を供給しイオンを垂直に入射させることで、異方性形状などの高精度エッチング処理を実現している。従来の酸化膜(SiO)のプラズマ処理方法は、記載のように、エッチングガスAr,O,CxFy(例えばC,C,C等),COを用いてエッチング処理を行っている(例えば、非特許文献1参照)。
しかし、配線間およびその配線間を接続するプラグを形成するダマシンプロセスでは、消費電力低減の観点から、SiOCH膜の様な低誘電率膜が層間絶縁膜として使用されるようになってきたが、これらは、Oプラズマ等の照射によりK値が劣化することが知られている(例えば、非特許文献2参照)。
このため、Oガスに替えてNガスを添加しC成分を除去する方法が用いられているが、NラジカルはOラジカルに比べてC成分の除去効率が低く、従ってよりデポの少ないプロセスが必要となる。
またデバイスの微細化に伴い、レジストマスクの露光も短波長側へシフトし、そのためレジスト厚さが薄くなり、エッチング処理を行う際に高マスク選択比を確保することが要求されてきた。特に、ArFレジストではエッチング時のプラズマ耐性が著しく低下することが知られており、そのためエッチングプロセスにおけるレジストダメージの低減が急務である。
H.Hayashi:1996 DPS p135 K.Maex et.al. : J. Appl. Phys, Vol93(2003)p8793
本発明の目的は、ArFレジストマスク対応の低誘電率膜(Low−k膜、例えばSiOCH)において、ArFレジストダメージを発生せず、高選択比で高精度なエッチングを実現可能な処理条件を提供することにある。
上記課題を解決するために、本発明は、プラズマを生成し、試料に高周波電圧を印加することにより被処理材をエッチングする装置を用いて、ArFレジストマスクを用いてSiOCH膜のエッチングを行うプラズマ処理方法において、希ガス(例えばAr)を用いないで被処理材をエッチングする。さらに、上記プラズマ処理方法を、2.0Pa以下の低圧力で行う。また、上記プラズマ処理方法を、N、O等のガスを用いないで行う。
本発明は、上記プラズマ処理方法において、CFとCHFの混合ガスを用いる、または、CHFとNの混合ガスを用いる、もしくは、CFとNの混合ガスを用いて行う。
さらに、本発明は、上記プラズマ処理方法において、磁場を用いてプラズマを生成する。
本発明のプラズマ処理方法では、低圧力でエッチング処理を行うことにより、ウエハ上に堆積するデポ量を減少させると共に、その組成を制御しArFレジストダメージを低減するため、高精度で低レジストダメージの処理が可能である。
ArFレジストマスクSiOCH膜のエッチングにおいて希ガス(例えばAr)を含まず、低圧力(例えば2Pa以下)でエッチングを行うことにより、高垂直で低ArFレジストダメージなエッチング処理が可能である。
図1は、典型的なビアエッチングを施す被エッチング処理材(試料)の断面構造を示す概念図である。
試料は、シリコン基板(Si)105上にエッチングストップ膜(例えば、SiC)104、被処理材(例えば、SiOCH:AMAT社製 Black Diamond, ASM社製 Aurora, Novellus社製 Coralなど多種の膜がある)103、反射防止膜(BARC)102を積層し、その表面にArFフォトレジスト膜101を形成して構成される。
ビアエッチングに当たっては、まず、ArFフォトレジストマスク101をマスクにBARC膜102をエッチングし、その後、被処理材膜103をエッチングし、好ましくはエッチングストップ膜104上で選択的にエッチングを停止させる。
従来、SiOの薄膜にコンタクトホールを形成する場合、マスクであるフォトレジスト(PR)に対し選択的にエッチングを行うため、エッチングガスであるAr、O、CxFy(例えばC、C、C、C等)およびCO等の比較的デポ量の多いプロセス用いてエッチングを行っている。しかし、ビア加工では比較的アスペクト比の小さいこと、Low−k(SiOCH)膜103のk値劣化ダメージの観点から、デポ量の比較的少ないプロセスが必要である。
そこで、本発明では、Low−k(SiOCH)膜103のエッチングガスとしてCFとCHFの混合ガスにNを添加したガス系とした。さらに、よりデポ量を減少させる方法としては、希ガス(例えばAr)によりエッチャントガスを希釈する方法と、低圧力化の方法の2種類の比較を行った。
Ar希釈有無によるエッチャント分圧とエッチング特性の関係を示す特性図である図2を用いて、その結果を説明する。すなわち、Ar希釈の有(○印)無(□印)によらず、CFとCHFの混合ガスの分圧を減少させるに伴ない、デポレートは減少する。しかし、SiOCH膜のエッチングレートは、CFとCHFの混合ガスの分圧を減少させるに伴ない、Ar希釈の場合(●印)では急激に減少し、低圧力化の場合(■印)には増加する。
この相違の原因を明らかにするため、発光分光計測を実施した結果を図3に示す。図3は、Ar希釈有無によるエッチャント分圧とプラズマ組成の関係を示す特性図である。また、右軸にはガスの滞在時間をプロットした。Ar希釈の場合(●印)はCFとCHFの混合ガス分圧を減少させると、CF/C比が急激に減少することから、プラズマ組成のC成分が過多となっていると推測できる。また、Ar希釈の有(○印)無(□印)によらずガス滞在時間は同程度であることから、Ar希釈をした場合には、高電子温度化し過剰乖離状態となり、エッチストップ等が発生しやすくなっていると考えられる。従って、SiOCH膜のエッチングにおいて、Arガスのような希ガスを添加しないこと(■印)が望ましい。
図4の等高線図を用いて、Ar希釈なしでの圧力とN2流量比と、SiOCH膜のビアエッチングのエッチングレート、ホール垂直性、フォトレジストのCDシフトの関係を示す。(a)に示すように、SiOCH膜のエッチングレートは低圧力程高く、(b)に示すように、ホール垂直性は低圧力・高N流量領域で高く、(c)に示すように、フォトレジストのホールCD(Critical Dimension)シフトは低圧領域ほど少ないことが分かり、特に2Pa以下の低圧力領域が形状制御性の点で効果的であることが分かる。
本実験では、実験装置として絶縁膜用UHF−ECR(Ultra High Frequency−Electron Cyclotron Resonance)プラズマ装置を用いたが、本プラズマ源では磁場を用いているため、低圧力領域での放電安定性に優れており、このようなプラズマ源を用いることにより低圧力での高精度エッチングを行うことが可能である。
図5に、エッチング後のArFレジスト101表面のSEM(Scanning Electron Microscopy)像を示す。高圧力・高N流量領域ほどレジスト表面のグレインサイズが小さく、ArFレジストダメージ(ストライエーション)に対する耐性が弱く、低圧力・低N流量領域ほどレジスト表面のグレインサイズが大きく、ArFレジストダメージに対する耐性が強い。
この違いを解明するため、バイアスを印加せず堆積させたデポ膜をEDX(Energy Dispersive X−ray Spectrometer)を用いて表面組成分析を行った結果を図6に示す。図6は、放電条件とデポ膜組成の関係を示す特性図であり、左軸はF/C比(棒グラフ)、右軸にはデポレート(●印)を示す。それぞれ、条件(a)6Pa、(b)2Pa、(c)0.7Pa、(d)0.4Paとした。その結果、低圧力ほどF成分の多い膜が堆積していることが分かる。従って、ArFレジストダメージを低減するためには、C成分比率が少なくF成分比率の高いデポ膜を形成することが必要であると言える。
次に、実際にバイアスを印加しエッチングを行った際のレジスト表面組成をXPS(X−ray Photoelectron Spectroscopy)を用いて分析を行った結果を図7に示す。図7は、放電条件とレジスト表面組成の関係を示す特性図であり、それぞれ条件(a)6Pa、(b)0.4Pa、(c)0.4Pa+高電圧とした。低圧力ほどC成分比率が低いことが分かる。また、一般にウエハバイアス出力を増加させVpp(ピークトゥピーク)電圧を増加させると、加工性能の垂直性が向上するが、Vppの増加によりC成分比率が増加していることが分かる。
したがって、垂直性加工性とArFレジストダメージはトレードオフの関係にあることが分かるが、低圧力化することによりF成分比率の高いデポ膜を形成することが可能であるため、低ArFレジストダメージで、高垂直・高精度なエッチングを行うことが可能であるという効果がある。
また、上記実施例では、エッチングガスとしてCFとCHFの混合ガスにNを添加したガス系を使用したが、圧力およびガス流量およびCFとCHFの混合ガス比率を調整することによりNを添加しないことも可能であり、Low−k(SiOCH)膜のk値劣化抑制が可能であるという効果がある。また、CFとCHFの混合ガス比率を調整することによりエッチング形状を制御できるという効果もある。
また、上記の説明では、エッチングガスとして、CFとCHFの混合ガスを用いたが、CFとNの混合ガス、または、CHFとNの混合ガスを用いることができる。
また、CFとCHFの混合比については、CHF比率が高いほど対レジスト選択比が向上するが、エッチングを阻害する傾向が強いため、バイアス出力の増加、または圧力を低下することにより高精度なエッチングが可能となる。
さらに、本実施例では有磁場エッチング装置について述べたが、低圧力動作が可能であるアッシング装置、プラズマCVD装置など他のプラズマ処理装置においても同様の効果がある。
被エッチング処理材(試料)の構造を説明する断面図。 Ar希釈有無によるエッチャント分圧とエッチング特性の関係を示す特性図。 Ar希釈有無によるエッチャント分圧とプラズマ組成の関係を示す特性図。 圧力とN流量によるエッチング特性への影響を示す等高線図。 ArFレジストのエッチング後表面SEM像。 放電条件とデポ膜組成の関係を示す特性図。 放電条件とレジスト表面組成の関係を示す特性図。
符号の説明
101…フォトレジストマスク、102…反射防止膜(BARC)、103…被処理材、104…エッチングストップ膜、105…シリコン基盤。

Claims (7)

  1. プラズマを生成し、試料に高周波電圧を印加することにより被処理材をエッチングする装置を用いて、ArFレジストマスクを用いてSiOCH膜のエッチングを行うエッチングプロセスにおいて、希ガス(例えばAr)を用いないことを特徴とするプラズマ処理方法。
  2. 請求項1記載のプラズマ処理方法において、低圧力(2.0Pa以下)の圧力でプラズマ処理を行うことを特徴とするプラズマ処理方法。
  3. 請求項1または請求項2記載のプラズマ処理方法において、N、O等のガスを用いないことを特徴とするプラズマ処理方法。
  4. 請求項1または請求項2記載のプラズマ処理方法において、CFとCHFの混合ガスを用いることを特徴とするプラズマ処理方法。
  5. 請求項1または請求項2記載のプラズマ処理方法において、CHFとNの混合ガスを用いることを特徴とするプラズマ処理方法。
  6. 請求項1または請求項2記載のプラズマ処理方法において、CFとNの混合ガスを用いることを特徴とするプラズマ処理方法。
  7. 請求項1または請求項2記載のプラズマ処理方法において、磁場を用いてプラズマを生成することを特徴とするプラズマ処理方法。
JP2004285752A 2004-09-30 2004-09-30 プラズマ処理方法 Expired - Fee Related JP4537818B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004285752A JP4537818B2 (ja) 2004-09-30 2004-09-30 プラズマ処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004285752A JP4537818B2 (ja) 2004-09-30 2004-09-30 プラズマ処理方法

Publications (3)

Publication Number Publication Date
JP2006100628A true JP2006100628A (ja) 2006-04-13
JP2006100628A5 JP2006100628A5 (ja) 2007-07-05
JP4537818B2 JP4537818B2 (ja) 2010-09-08

Family

ID=36240131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004285752A Expired - Fee Related JP4537818B2 (ja) 2004-09-30 2004-09-30 プラズマ処理方法

Country Status (1)

Country Link
JP (1) JP4537818B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006278517A (ja) * 2005-03-28 2006-10-12 Tokyo Electron Ltd プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
JP2006302924A (ja) * 2005-04-15 2006-11-02 Hitachi High-Technologies Corp プラズマ処理方法およびプラズマ処理装置
WO2007135906A1 (ja) * 2006-05-24 2007-11-29 Ulvac, Inc. 層間絶縁膜のドライエッチング方法
KR20170053134A (ko) * 2015-11-05 2017-05-15 도쿄엘렉트론가부시키가이샤 피처리체를 처리하는 방법
CN108417526A (zh) * 2017-02-09 2018-08-17 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015479A (ja) * 1999-06-29 2001-01-19 Toshiba Corp 半導体装置の製造方法
JP2001127040A (ja) * 1999-10-26 2001-05-11 Tokyo Electron Ltd エッチング方法
WO2004003988A1 (ja) * 2002-06-27 2004-01-08 Tokyo Electron Limited プラズマ処理方法
JP2004071774A (ja) * 2002-08-05 2004-03-04 Tokyo Electron Ltd マルチチャンバシステムを用いたプラズマ処理方法
JP2004071731A (ja) * 2002-08-05 2004-03-04 Ulvac Japan Ltd エッチング方法
JP2004158821A (ja) * 2002-09-10 2004-06-03 Hitachi Ltd 半導体装置の製造方法
JP2004193627A (ja) * 1999-06-24 2004-07-08 Renesas Technology Corp 半導体集積回路装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004193627A (ja) * 1999-06-24 2004-07-08 Renesas Technology Corp 半導体集積回路装置の製造方法
JP2001015479A (ja) * 1999-06-29 2001-01-19 Toshiba Corp 半導体装置の製造方法
JP2001127040A (ja) * 1999-10-26 2001-05-11 Tokyo Electron Ltd エッチング方法
WO2004003988A1 (ja) * 2002-06-27 2004-01-08 Tokyo Electron Limited プラズマ処理方法
JP2004071774A (ja) * 2002-08-05 2004-03-04 Tokyo Electron Ltd マルチチャンバシステムを用いたプラズマ処理方法
JP2004071731A (ja) * 2002-08-05 2004-03-04 Ulvac Japan Ltd エッチング方法
JP2004158821A (ja) * 2002-09-10 2004-06-03 Hitachi Ltd 半導体装置の製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006278517A (ja) * 2005-03-28 2006-10-12 Tokyo Electron Ltd プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
JP2006302924A (ja) * 2005-04-15 2006-11-02 Hitachi High-Technologies Corp プラズマ処理方法およびプラズマ処理装置
JP4599212B2 (ja) * 2005-04-15 2010-12-15 株式会社日立ハイテクノロジーズ プラズマ処理方法
WO2007135906A1 (ja) * 2006-05-24 2007-11-29 Ulvac, Inc. 層間絶縁膜のドライエッチング方法
CN101454878B (zh) * 2006-05-24 2011-03-23 株式会社爱发科 层间绝缘膜的干式蚀刻方法
JP4950188B2 (ja) * 2006-05-24 2012-06-13 株式会社アルバック 層間絶縁膜のドライエッチング方法
KR101190137B1 (ko) * 2006-05-24 2012-10-12 가부시키가이샤 알박 층간 절연막의 드라이 에칭 방법
DE112007001243B4 (de) * 2006-05-24 2015-01-22 Ulvac, Inc. Verfahren zum Trockenätzen einer Zwischenisolierschicht
KR20170053134A (ko) * 2015-11-05 2017-05-15 도쿄엘렉트론가부시키가이샤 피처리체를 처리하는 방법
KR102651066B1 (ko) 2015-11-05 2024-03-26 도쿄엘렉트론가부시키가이샤 피처리체를 처리하는 방법
CN108417526A (zh) * 2017-02-09 2018-08-17 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法

Also Published As

Publication number Publication date
JP4537818B2 (ja) 2010-09-08

Similar Documents

Publication Publication Date Title
US9514953B2 (en) Methods for barrier layer removal
US6114250A (en) Techniques for etching a low capacitance dielectric layer on a substrate
US6620733B2 (en) Use of hydrocarbon addition for the elimination of micromasking during etching of organic low-k dielectrics
US6383931B1 (en) Convertible hot edge ring to improve low-K dielectric etch
US7105454B2 (en) Use of ammonia for etching organic low-k dielectrics
JP3038950B2 (ja) ドライエッチング方法
US7432209B2 (en) Plasma dielectric etch process including in-situ backside polymer removal for low-dielectric constant material
US7442651B2 (en) Plasma etching method
US8592327B2 (en) Formation of SiOCl-containing layer on exposed low-k surfaces to reduce low-k damage
KR20150021584A (ko) 에칭 및 애싱 동안의 로우-k 재료의 측벽 보호
TWI822631B (zh) 在選擇性地蝕刻氮化矽間隔物期間改進輪廓控制之方法
US8124322B2 (en) Method for manufacturing semiconductor device, and method for processing etching-target film
US5849641A (en) Methods and apparatus for etching a conductive layer to improve yield
US6955177B1 (en) Methods for post polysilicon etch photoresist and polymer removal with minimal gate oxide loss
KR102340870B1 (ko) 플라즈마 에칭 방법
Layadi et al. An introduction to plasma etching for VLSI circuit technology
JP5248063B2 (ja) 半導体素子加工方法
JP3198538B2 (ja) ドライエッチング方法
JP4537818B2 (ja) プラズマ処理方法
US6828250B1 (en) Process for etching vias in organosilicate glass materials without causing RIE lag
JP4577328B2 (ja) 半導体装置の製造方法
US7041230B2 (en) Method for selectively etching organosilicate glass with respect to a doped silicon carbide
US6949469B1 (en) Methods and apparatus for the optimization of photo resist etching in a plasma processing system
JP2005072352A (ja) 層間絶縁膜のドライエッチング方法
US20060084276A1 (en) Methods for surface treatment and structure formed therefrom

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070523

A621 Written request for application examination

Effective date: 20070523

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090331

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090528

A131 Notification of reasons for refusal

Effective date: 20090908

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20091106

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100615

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100618

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20130625

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees