TWI626714B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI626714B
TWI626714B TW105107407A TW105107407A TWI626714B TW I626714 B TWI626714 B TW I626714B TW 105107407 A TW105107407 A TW 105107407A TW 105107407 A TW105107407 A TW 105107407A TW I626714 B TWI626714 B TW I626714B
Authority
TW
Taiwan
Prior art keywords
layer
graphene
semiconductor device
layers
contact
Prior art date
Application number
TW105107407A
Other languages
English (en)
Other versions
TW201719810A (zh
Inventor
斎藤達朗
磯林厚伸
梶田明広
酒井忠司
Original Assignee
東芝股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東芝股份有限公司 filed Critical 東芝股份有限公司
Publication of TW201719810A publication Critical patent/TW201719810A/zh
Application granted granted Critical
Publication of TWI626714B publication Critical patent/TWI626714B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

依據一實施例，半導體裝置包括在下層(11)上的第一絕緣層(13)、形成於第一絕緣層(13)中之第一凹溝(14a)、及設於第一凹溝(14a)中的第一石墨烯層(23a)。第一凹溝(14a)包含在下層(11)上的底表面及接合至底表面的二個側表面，形成為U形狀。第一石墨烯層(23a)具有包括複數石墨烯片的堆疊結構。該複數石墨烯片各包括凹陷於中央部。位於第一石墨烯層(23a)的邊緣之部分的石墨烯片各向上延伸，其係於相反於底表面的方向。

Description

半導體裝置及其製造方法
文中所述的實施例廣泛地關於半導體裝置及其製造方法。
石墨烯片，如同奈米碳管，係呈現量子化傳導(彈道傳導)之創新碳材料，且引起注意的是，作為取代金屬互連線之創新的低電阻互連線。因為石墨烯片中電子的平均自由路徑係約100nm至約1μm，石墨烯片於導電方面係高度有利用於長距互連。石墨烯片係透過催化金屬層和碳層之間的熱反應形成。但是，已經有當催化金屬接觸到石墨烯片的表面時石墨烯片的傳導性降低約一半。在這些情況下，有需要讓石墨烯片具有較低的雷阻。
2-5‧‧‧結構
2-4‧‧‧結構
2-3‧‧‧結構
2-2‧‧‧結構
2-1‧‧‧結構
10‧‧‧半導體基板
11‧‧‧下層
14-3‧‧‧分隔凹溝
12‧‧‧第一接點/通孔
14-2‧‧‧分隔凹溝
13‧‧‧第一絕緣層
14-1‧‧‧分隔凹溝
14‧‧‧凹溝
14a‧‧‧窄凹溝
14b‧‧‧寬凹溝
20‧‧‧互連層
20a‧‧‧薄互連
20b‧‧‧厚互連
21a‧‧‧第一附著層
21b‧‧‧第二附著層
21‧‧‧附著層
21c‧‧‧第三附著層
22a‧‧‧第一碳層
22b‧‧‧第二碳層
22‧‧‧碳層
22c‧‧‧第三碳層
23a‧‧‧第一石墨烯層
23b‧‧‧第二石墨烯層
23‧‧‧石墨烯層
23c‧‧‧第三石墨烯層
24‧‧‧分隔層
25‧‧‧第二絕緣層
26‧‧‧第二接點/通孔
30‧‧‧催化劑層
31‧‧‧掩蔽層
圖1係顯示依據第一實施例的半導體裝置的示意結構之平面圖。
圖2係沿著圖1中的線II-II所取之剖面圖。
圖3係顯示依據第一實施例的半導體裝置的示意結構之剖面圖。
圖4係圖2中的虛線所表示的部分的放大圖。
圖5和6分別係顯示依據第一實施例的半導體裝置的製程中的步驟之剖面圖。
圖7係顯示第一實施例和比較例的每一者的I-V特性之示意圖。
圖8、9和10分別係顯示依據第二實施例的半導體裝置的示意結構之平面圖。
圖11係沿著圖8、9和10的線XI-XI所取之剖面圖。
圖12係顯示依據第二實施例的半導體裝置的示意結構之剖面圖。
圖13係顯示依據第一及第二實施例的製程的步驟之示意圖。
圖14和15分別係依據第二實施例的半導體裝置的製程之剖面圖。
【發明內容及實施方式】
通常，依據一實施例，半導體裝置包含在下層上之第一絕緣層、形成於第一絕緣層中的第一凹溝及設於第一凹溝中的第一石墨烯層。第一凹溝包含在下面的底表面及接合至底表面的二個側表面，其形成為U形狀。第 一石墨烯層具有包括複數石墨烯片之堆疊結構。該複數石墨烯片各包括凹陷於中央部分。位於第一石墨烯層的邊緣之石墨烯片的部分每一者向上延伸，其係相反於底表面之方向。
現將參照附圖說明實施例。
(第一實施例)
圖1係顯示依據第一實施例的半導體裝置的示意結構之平面圖。圖2係沿著圖1中的線II-II所取之剖面圖。此實施例的半導體裝置可應用於最新的半導體積體電路。
如圖中所示，依據第一實施例的半導體裝置包含：半導體基板10，諸如電晶體和電容器的半導體裝置形成在其上；下層11，形成在半導體基板10上；第一接點/通孔12，嵌入於下層11中；第一絕緣層13，形成在下層11上；凹溝14，形成在第一絕緣層13中；互連層20，形成於凹溝14中；第二絕緣層25，形成在第一絕緣層13上；及第二接點/通孔26，嵌入於第二絕緣層25中。
半導體基板10係例如，矽半導體基板。下層11及第一和第二絕緣層係主要含有氧化矽、氮化矽、空隙及類似物之層間絕緣層。第一和第二接點/通孔12、26每一者例如，為銅、鋁、鎢或含有這些元素的一或多者之合金。
凹溝14係選擇性地形成在包括第一和第二接點/通孔12、26之配線圖案上。凹溝14包括具有小於或等於預定寬度的凹溝寬度之窄凹溝14a(第一凹溝)及具有大於預定寬度的凹溝寬度之寬凹溝14b(第二凹溝)。
互連層20係形成於窄凹溝14a中，且包括具有小於或等於預定寬度的線寬之薄互連20a(第一互連)及形成於寬凹溝14b中且具有大於預定寬度的線寬之厚互連20b(第二互連)。
薄互連20a包含第一附著層21a、第一碳層22a及如同具有小於或等於預定寬度的線寬之互連材料的第一石墨烯層23a。厚互連20b包含第二附著層21b、第二碳層22b如同具有大於預定寬度的線寬之互連材料的第二石墨烯層23b。但是，當第一和第二石墨烯層23a、23b及第一絕緣層13(窄凹溝14a和寬凹溝14b)呈現優良附著力時，第一和第二附著層21a、21b不需提供如圖3中所示。於以下說明中，預定寬度係設定為例如，10nm。
圖4係圖2中的虛線所表示之剖面的放大圖。
窄凹溝14a具有由下層11上(14a的)底表面及連接至(14a的)底表面的第一和第二側表面所構成之U形狀。第一和第二側表面係形成於第一絕緣層13中。
第一附著層(接合層)21a係沿著第一側表面、(14a的)底表面及第二側表面而形成在窄凹溝14a 內。
第一碳層22a係形成在第一附著層21a上。
第一石墨烯層23a係形成在第一碳層22a上且與第一碳層22a接觸。至於第一石墨烯層23a，其(23a的)底表面的至少一部分係與第一碳層22a連接，而其上表面的至少一部分係與第二絕緣層25接觸。
第一石墨烯層23a的上表面包括位於其中央部之凹陷位在高於該凹陷的中央部的左側之第一邊緣及位於高於該凹陷的中央部的右側之第二邊緣。包括於第一和第二邊緣中之第一石墨烯層23a的許多邊緣部係延伸於相對窄凹溝14a的U形狀的底表面之方向(亦即，向上於第一和第二絕緣層13、25的堆疊方向)。以此結構，第一石墨烯層23a的許多邊緣部係在第一和第二邊緣而與第二絕緣層25及第二接點/通孔26接觸。第二接點/通孔26充填第一石墨烯層23a的中央部中的凹陷，且因此具有反凸組態。再者，預期的是，第二接點/通孔26係與第一石墨烯層23a的邊緣的整個面積接觸，但它可以是與僅其一部分接觸。例如，如圖中所示，形成於穿過第一石墨烯層23a的中央部中的凹陷的二側之第一石墨烯層23a的二個邊緣的一者可以第二接點/通孔26全部覆蓋，然而另一邊緣可以第二接點/通孔26部分地覆蓋。
第一石墨烯層23a的邊緣向上面對，其係自當接觸到催化劑之第一碳層22a改變成如後所述的第一石墨烯層23a之時相對窄凹溝14a的底表面。以此方式，它 變成在形成第一石墨烯層23a之後不再需要切削第一石墨烯層23a的邊緣。亦即，第二接點/通孔26可連接至第一石墨烯層23a的邊緣上，無需破壞第一石墨烯層23a。因此，第二接點/通孔26的末端及第一石墨烯層23a的邊緣係相互直接連接，可進一步減小接點電阻。
此圖解說窄凹溝14a且說明薄互連20a，但寬凹溝14b及厚互連20b係相似於窄凹溝14a及薄互連20a。第一和第二石墨烯層23a、23b各具有超薄膜堆疊結構，其中一至約數十個片狀石墨烯材料(石墨烯片)係相互堆疊。
通常，石墨烯片在其線寬小於預定寬度時呈現非常低於金屬互連的電阻之電阻，例如，銅互連線，由於透過電子的量子化傳導。因此，可預期設定石墨烯片的線寬小於預定寬度。注意的是，當石墨烯片的線寬係預定寬度或更小時，石墨烯片的電阻係實質上不變無關石墨烯片的線寬。
第一和第二附著層21a、21b係具有用以防止第一和第二石墨烯層23a、23b與第一絕緣層13(窄凹溝14a及寬凹溝14b)分離且亦使第一和第二石墨烯層23a、23b均勻地成長的功能之輔助層。第一和第二附著層21a、21b防止催化層30(圖6)所含的元素擴散於下層11及第一和第二接點/通孔12、26中，將後述。第一和第二附著層21a、21b為不易改變石墨烯片的頻帶結構之材料，例如，鉭、鈦、釕、鎢、鋁、含有一或多個這些元素 之氮化物、氯化物或氧化物。第一和第二附著層21a、21b可具有含有一或多個這些元素的層相互堆疊之多層結構。第一和第二附著層21a、21b亦可含有將引至第一和第二石墨烯層23a、23b之摻雜劑，例如，溴化物、氯化鈷、氯化銅、氯化鐵或這些金屬的合金或碳化物。透過自第一和第二附著層21a、21b將摻雜物引入第一和第二石墨烯層23a、23b，可能進一步降低第一和第二石墨烯層23a、23b的電阻。
如圖所示，第一和第二石墨烯層23a、23b的邊緣相對於窄凹溝14a及寬凹溝14b的底表面且自第一和第二石墨烯層23a、23b的最上表面向上面對。以此組態，這是容易處理(修改)第一和第二石墨烯層23a、23b的邊緣表面。因此，可減小由於其間的高度差所造成的第一和第二石墨烯層23a、23b之間的修改程度之差別。換言之，這是可能減小包括於第一和第二石墨烯層23a、23b中的石墨烯片之間的特性變化，致使容易地獲得想要的電特性。當石墨烯片的邊緣之間的高度變化減小時，變得可能防止低電阻石墨烯片的邊緣及高電阻石墨烯片的邊緣的混合。因此，可減小電阻。
這裡，施行邊緣表面上的處理(修改)以改善石墨烯片的電子傳輸特性。
亦即，邊緣表面上的處理(修改)係用以控制石墨烯片的邊緣的組態，更特別的是，例如，在石墨烯片的邊緣增加一些其它元素。
接著，將參照圖5a、5b-1、5b-2、5c、圖6a、6b、6c與圖13說明製造依據第一實施例的半導體裝置的方法。
圖2及圖3中所示的寬凹溝14b及厚互連20b相當於圖13中的結構1-1和1-2。結構1-1和1-2係透過第一至第五製造步驟所形成的。
於如圖5a所示的第一製造步驟，下層11係形成在半導體基板10上而第一接點/通孔12係嵌入於下層11中。
接著，如圖5b-1所示，在形成覆蓋下層11上的第一接點/通孔12之第一絕緣層13之後，窄凹溝14a及寬凹溝14b係各透過鑲嵌製程予以形成。令人合意的是形成窄凹溝14a及寬凹溝14b相互平行以致不會相互接觸。
接著，於第二製造步驟中，在形成附著層21於窄凹溝14a及寬凹溝14b之後，碳層22係形成在附著層21上。附著層21及碳層22係透過化學汽相沉積(CVD)由旋塗碳(SoC)、光阻或類似物所形成。在此階段，將引至石墨烯之摻雜劑可混入附著層21。但是如圖5b-2所示，附著層21不需存在。
接著，一直到第一絕緣層13的表面外露，如圖5c所示，附著層21及碳層22係透過化學機械拋光(CMP)予以拋光，其中化學和機械效應係相互協同作用，以形成第一和第二附著層21a、21b及第一和第二碳 層22a、22b。
接著，於第三製造步驟中，如圖6a所示，催化層30係形成在第一絕緣層13上以便覆蓋窄凹溝14a、寬凹溝14b、第一和第二附著層21a、21b及第一和第二碳層22a、22b。催化層30係需要成長石墨烯之層。催化層30係形成用以適合第一和第二碳層22a、22b的形式，藉此緊密地附接至第一和第二碳層22a、22b的表面。第一和第二碳層22a、22b各包括中央部中的凹陷、位於高於該凹陷的中央部的左側之第一邊緣及位於高於該凹陷的中央部的右側之第二邊緣。第一和第二邊緣係當石墨烯層23成長時之基點。亦即，第一和第二邊緣係第一和第二碳層22a、22b最緊固地接觸催化層30的部分。
催化層30係由例如，諸如鈷、鎳、鐵、釕或銅的簡單金屬或含有一或多個這些元素之合金、磁性材料或碳化物而製成。為了要均勻且連續地形成第一和第二石墨烯層23a、23b，需要將催化層30的厚度調整為連續膜(例如，0.5nm或更大)。
接著，於第四製造步驟中，如圖6b所示，至少一部分的第一和第二碳層22a、22b透過加熱(退火)與催化層30作用且轉換成第一和第二石墨烯層23a、23b。沒有與催化層30作用之第一和第二碳層22a、22b的剩餘部分保持於窄凹溝14a及寬凹溝14b中。因此，第一和第二石墨烯層23a、23b係分別與第一和第二碳層22a、22b接觸。
接著，於第五製造步驟中，如圖6c所示，催化層30係藉由溼式製程或類似製程予以移除。因此，藉由在第一和第二石墨烯層23a、23b的形成之後安排催化層30的移除，這是可能形成不具有催化層30之第一和第二石墨烯層23a、23b。
最後，其覆蓋窄凹溝14a、寬凹溝14b、薄互連20a及厚互連20b之第二絕緣層25係形成在第一絕緣層13上，而第二接點/通孔26係嵌入於第二絕緣層25。於第一絕緣層13及第二絕緣層25之間，可形成例如，氮化矽的擴散防止層(擴散阻絕層(未顯示))。
因此，完成第一實施例的半導體裝置。
以下，將說明第一石墨烯層23a的成長製程的實例。
首先，第一石墨烯層23a於與垂直於第一絕緣層13的膜表面之窄凹溝14a的第一側表面平行之方向自第一碳層22a的第一邊緣(或第二邊緣)朝窄凹溝14a的底表面成長，以形成第一石墨烯層23a的第一邊緣(第一成長)。接著，第一石墨烯層23a係平行於窄凹溝14a的底表面(平行於第一絕緣層13的膜表面)而成長，以形成第一石墨烯層23a的中央部(第二成長)。最後，石墨烯層23成長於相對與第二側表面平行的窄凹溝14a的底表面(垂直於第一絕緣層13的膜側表面)之方向一直到它自窄凹溝14a的底表面達到第一碳層22a的第二邊緣，以形成第一石墨烯層23a的第二邊緣(第三成長)。
同時，當第一成長及第三成長同時發生時，第一石墨烯層23a的第一和第二邊緣自平行於窄凹溝14a的第一側表面(垂直於第一絕緣層13的膜表面)之第一碳層22a的第一和第二端成長一直到達到窄凹溝14a的底表面然後它們平行於窄凹溝14a的底表面(平行至第一絕緣層13的膜表面)而成長，以形成第一石墨烯層23a的中央部(第二成長)。換言之，延伸窄凹溝14a的二邊緣之第一石墨烯層23a的二邊緣(第一石墨烯層23a的第一和第二邊緣)一起接合在窄凹溝14a的底表面上，以形成第一石墨烯層23a的中央部。
透過此種成長過程，第一石墨烯層23a的中央部及第一和第二邊緣係分別形成於左側與右側且穿過中央部而形成。包括於第一和第二邊緣中之石墨烯層23的許多邊緣部向上面於下層11及第一絕緣層13的堆疊方向。以此組態，包括於第一和第二邊緣中之第一石墨烯層23a的許多邊緣部係與催化層30接觸。
第二石墨烯層23b的成長製程相似於第一石墨烯層23a的成長製程。
圖7顯示關於此實施例及比較例之電流對電壓(I-V)特性。圖中的虛線表示此實施例的I-V特性，而實線表示比較例的I-V特性。
於此實施例中，使用石墨烯片的單層結構。另一方面，於比較例中，使用石墨烯片夾於催化層30中所含的金屬元素之間之堆疊結構。催化層30中所含的金 屬元素例如為鎳、銅或類似元素。
於比較例中，石墨烯片係與催化層30中所含的金屬元素接觸，且因此電流值係相較於此實施例更低很多。因此，如果石墨烯片接觸到催化層30所含的金屬元素，石墨烯片的電阻大大增加，而流過石墨烯片之電流大大減小。
於此實施例中，催化層30係在形成第一和第二石墨烯層23a、23b之後而移除，這是可能獲得第一和第二石墨烯層23a、23b未與催化層30接觸之此種結構。藉由催化層30的移除，可跳過催化層30的製程。再者，當第一和第二附著層21a、21b含有將引至石墨烯之摻雜劑時，該摻雜劑可能不合意地造成催化層30的腐蝕。
然而，依據此實施例，隨著催化層30的移除，此種缺點可克服。
(第二實施例)
接著，現將說明第二實施例。如於第一實施例中，此實施例的半導體裝置可應用於最新的半導體積體電路。注意的是，此實施例的基本結構及製造方法係相同如第一實施例的基本結構及製造方法。因此，將省略第一實施例中已說明之項目的描述。
圖8、9及10各為顯示依據第二實施例的半導體裝置的主要結構之平面圖。圖11係沿著圖8的線XI-XI所取之剖面圖。
如圖中所示，第二實施例中的催化層30亦移除自半導體裝置的內側。再者，於第二實施例中，分隔層24係形成於寬凹溝14b中以形成具有小於寬凹溝14b的預定寬度的線寬之第三石墨烯層23c。一或多個分隔層24可被提供分別離開寬凹溝14b的第一和第二側表面。
分隔層24將寬凹溝14b分成複數具有小於預定寬度的凹溝寬度之分隔凹溝。每一分隔凹溝包含形成在下面上的底表面及接合至底表面的二個側表面，形成為如同寬凹溝14b之U形狀。
當n個(n1)分隔層24係設於寬凹溝14b時，n+1個分隔凹溝係互相平行形成於寬凹溝14b中。舉例來說，當n=2時，寬凹溝14b藉由二個分隔層24分成三個分隔凹溝14-1、14-2及14-3。於每一分隔凹溝中，形成第三附著層21c(其可被省略，見圖12)、第三碳層22c及第三石墨烯層23c。第三石墨烯層23c係形成在第三碳層22c上，且係與第三碳層22c接觸。第三石墨烯層23c包括中央部、位於中央部的左側之第一邊緣及位於中央部的右側之第二邊緣。
分隔層24可以是傳導層或絕緣層只要它們是由抑制石墨烯在分隔層24的表面上的形成之材料所形成。至於分隔層24，可使用例如，組、鈦、釕、鎢、鋁、矽、這些材料的任一者的氮化物或氧化物。當低電阻材料係使用分隔層24時，這是可能使用分隔層24作為低電阻導體層。再者，分隔層24可以是如附著層21之相同 材料或硬遮蔽材料或類似材料。
分隔層24及第三附著層21c可含有將引入第三石墨烯層23c之摻雜材料。於此例中，這是可能以摻雜劑而摻入第三石墨烯層23c。
當分隔層24係傳導層時，第三石墨烯層23c作用如同一互連。同樣地，當第三附著層21c係傳導材料時，第三石墨烯層23c作用如一互連。
甚至於分隔層24及第三附著層21c二者係絕緣體之例子中，如果複數第三石墨烯層23c係至少一部分互通於寬凹溝14b內如圖8及9所示，第三石墨烯層23c作用如一互連。
再者，如果第三石墨烯層23c係完全隔絕於寬凹溝14b內，且沒有在第三石墨烯層23c中相互接觸的部分如圖10所示，合意的是，分隔層24及第三附著層21c的至少一者係傳導材料。
考慮到分隔層24係絕緣體的此種例子中，分隔層24及第一和第二接點/通孔12、26需要配置成不會阻擋(覆蓋)位在分隔層24下方的第一接點/通孔12或位在分隔層24上方的第二接點/通孔26。例如，合意的是，第一接點/通孔12係形成用以克服分隔層24。換言之，合意的是，形成第三石墨烯層23c在第一接點/通孔12上。
於寬凹溝14b中，複數第三石墨烯層23c係相互平行形成作為導電層，第三石墨烯層23c的側壁的比 率增加。因為第三石墨烯層23c的側壁係電子的量子化傳導在第三石墨烯層23c中最活化之區，第三石墨烯層23c的電阻更加下降。
以下，現將參照圖13說明製造依據第二實施例的半導體裝置的方法。注意的是，窄凹溝14a中的薄互連20a係相似於第一實施例，省略其描述。如同於第一實施例中，第二實施例取決於第三附著層21c是否存在而提供二個不同結構。再者，第二實施例取決於形成分隔層24的時序而提供二個不同結構。
於圖中，結構2-1及2-2、分隔層24係在形成第二石墨烯層23b之後予以形成。於此例中，形成在寬凹溝14b內側的整個表面上之一個第二石墨烯層23b係藉由分隔層24分成複數第三石墨烯層23c。
於位在寬凹溝14b中的二個邊緣上之分隔凹溝14-1及14-3中，形成在分隔凹溝14-1及14-3的側表面附近之第三石墨烯層23c的許多邊緣部係延伸於相對(14b的朝上)的底表面之方向。另一方面，形成在分隔層24附近之第三石墨烯層23c的許多邊緣部係延伸於平行至(14b的側向)的底表面之方向。形成在剩餘的分隔凹溝14-2之第三石墨烯層23c的許多邊緣部係延伸於平行至(14b的側向)的底表面之方向。
結構2-1及2-2可藉由形成第二石墨烯層23b且移除催化層30於關於第一實施例所述的第一至第五製造步驟及而後處理分隔層24於第六製造步驟而獲得。
各分隔層24的端可形成在下層11上(在寬凹溝14b的底表面上)同時穿過第二附著層21b或在寬凹溝14b的底表面與第二附著層21b之間或在第二附著層21b上。
雖然相較於第一實施例有形成分隔層24的一附加步驟，一步驟可藉由將形成催化層30的步驟併入第二製造步驟而省略。注意的是，至於結構2-2，第二製造步驟未形成第二附著層21b。
至於圖中所示的結構2-3至2-5，不像結構2-1及2-2的例子，分隔層24係在形成石墨烯層23之前而形成。如同於結構2-1及2-2的例子，結構2-3至2-5可具有此種組態，其中分隔層24的端形成在下層11上(在寬凹溝14b的底表面上)同時穿過第二附著層21b，或在寬凹溝14b的底表面與第二附著層21b之間，或在第二附著層21b上。
雖然相較於第一實施例有形成分隔層24的一附加步驟，一步驟可藉由將形成催化層30的步驟併入第二製造步驟而省略。注意的是，至於結構2-4，第二製造步驟未形成第二附著層21b。
再者，至於結構2-3及2-4，第二附著層21b與第二碳層22b係在形成分隔層24之前而形成，然而關於結構2-5，第二附著層21b及第二碳層22b係在形成分隔層24之後而形成。
於結構2-3及2-4的例子中，第二附著層21b 及第二碳層22b係於第一和第二製造步驟形成於寬凹溝14b中，而後，分隔層24係形成於第六製造步驟中。接著，進行第三至第五製造步驟以連續地形成第三附著層21c、第三碳層22c及第三石墨烯層23c於寬凹溝14b中。
於結構2-5的例子中，寬凹溝14b係形成於第一製造步驟，而後分隔層24係形成於第六製造步驟。接著，進行第二至第五製造步驟以連續地形成第三附著層21c、第三碳層22c及第三石墨烯層23c於寬凹溝14b中。至於結構2-5，分隔層24係在形成第二附著層21b之前形成在下層11上(在寬凹溝14b的底表面上)，分隔層24的側壁係以第三附著層21c而覆蓋。
在此，將參照圖14及圖15a,15b,15c說明用於結構2-3及2-4的製造步驟。
首先，如於第一實施例中，第一和第二附著層21a、21b及第一和第二碳層22a、22b係藉由第一和第二製造步驟形成於窄凹溝14a及寬凹溝14b中。於第二製造步驟中，將引入第三石墨烯層23c之摻雜劑可引入第一和第二附著層21a、21b。
接著，如圖14所示，掩蔽層31係形成在第一絕緣層13上而分隔層24係藉由圖案化形成於第六製造步驟。於第六製造步驟中，將引入第三石墨烯層23c之摻雜劑可引入至分隔層24。在此，作為實例，分隔層24係形成在第二附著層21b上，但分隔層24可形成穿過第二 附著層21b且在下層11上。隨著分隔層24的形成，第三附著層21c及第三碳層22c係形成於寬凹溝14b中。
接著，如圖15a所示，催化層30係形成在第一絕緣層13上以便覆蓋窄凹溝14a、寬凹溝14b、第一和第二附著層21a、21b及第一和第二碳層22a、22b於第三製造步驟中。
接著，如圖15b所示，第一和第三石墨烯層23a、23c係藉由退火形成於第四製造步驟，然後移除催化層30於第五製造步驟。
接著，如圖15c所示，第二絕緣層25係形成在第一絕緣層13上且第二接點/通孔26係嵌入於第二絕緣層25中以便覆蓋包括窄凹溝14a、寬凹溝14b、第一和第三附著層21a、21c、第一和第三碳層22a、22c及第一和第三石墨烯層23a、23c之互連結構。
再者，可形成諸如SiN(未顯示)的擴散防止層(擴散阻擋)以覆蓋互連結構。
注意的是，在此所述的製程僅係實例且可依據互連結構予以修改。
如上述，亦可能於第二實施例中形成石墨烯片，而未留有催化層30如同於第一實施例中。再者，於第二實施例中，提供分隔層24用以將具有大於預定寬度的線寬之第二石墨烯層23b分成具有小於預定寬度的線寬之第三石墨烯層23c。以此結構，其可能使厚互連20b的電阻相較於第一實施例的電阻更低。
雖然已說明一些實施例，這些實施例已僅經由實例提出，而未意圖限制本發明的範圍。明確的是，在此所述的嶄新實施例可以各種其它形式予以實施；更者，以在此所述的實施例的形式進行各種省略、取代及改變而不會背離本發明的精神。伴隨的請求項及其等效物意圖涵蓋如同將屬於本發明的範圍及精神內之此種形式或修改。

Claims (20)

  1. 一種半導體裝置，包含：第一絕緣層，在下層上；第一凹溝，形成於該第一絕緣層中；及第一石墨烯層，設於該第一凹溝中，其中該第一凹溝包含在該下層上的底表面及接合至該底表面形成為U形狀之二個側表面，該第一石墨烯層具有包括複數石墨烯片之堆疊結構，該複數石墨烯片各包括凹陷於中央部，及位於該第一石墨烯層的邊緣之部份的該等石墨烯片各向上延伸，其係於相反於該底表面之方向。
  2. 如申請專利範圍第1項的半導體裝置，另包含：第一碳層，設於該下層及該第一凹溝中的該第一石墨烯層之間，其中該第一石墨烯層及該第一碳層係相互接觸。
  3. 如申請專利範圍第1項的半導體裝置，另包含：第二絕緣層，設在該第一絕緣層上且與位於該邊緣之該部分的該複數石墨烯片接觸。
  4. 如申請專利範圍第1項的半導體裝置，另包含，第一附著層，沿著該第一凹溝的該底表面及該二個側表面而配置。
  5. 如申請專利範圍第3項的半導體裝置，另包含：第二接點/通孔，設於該第二絕緣層中且與位於該邊緣之 該部分的該複數石墨烯片接觸，其中該第二接點/通孔具有反凸組態用以充填該凹陷。
  6. 如申請專利範圍第1項的半導體裝置，其中該第一石墨烯層含有摻雜劑。
  7. 如申請專利範圍第6項的半導體裝置，其中該摻雜劑含有溴、氯化鈷、氯化銅、氯化鐵或含有這些的一或多者的合金或碳化物。
  8. 如申請專利範圍第1項的半導體裝置，另包含具有大於預定寬度的凹溝寬度之第二凹溝，配置平行於該第一絕緣層中的該第一凹溝，其中該第二凹溝包含在該下層上的底表面及接合至該底表面的二個側表面，其形成為U形狀。
  9. 如申請專利範圍第8項的半導體裝置，另包含設於該第二凹溝中的第二石墨烯層及包括複數石墨烯片的堆疊結構，具有大於該預定寬度的寬度，其中該複數石墨烯片各包括凹陷於中央部，及位於該第二石墨烯層的邊緣之部分的該等石墨烯片係各向上延伸，其係相反於該底表面的方向。
  10. 如申請專利範圍第9項的半導體裝置，另包含：第二碳層，設於該下層及該第二凹溝中的該第二石墨烯層之間，且具有大於該預定寬度的寬度，其中該第二石墨烯層及該第二碳層係相互接觸。
  11. 如申請專利範圍第8項的半導體裝置，其中該預 定寬度係10nm。
  12. 如申請專利範圍第8項的半導體裝置，另包含：n個分隔層，相互平行配置於該第二凹溝；n+1個分隔凹溝，具有小於或等於該預定寬度之凹溝寬度，透過藉由該n個分隔層將該第二凹溝分成該等分隔凹溝所製備；第三石墨烯層，各具有小於或等於該預定寬度之線寬且分別配置於該n+1個分隔凹溝；及第三碳層，分別設於該n+1個第三石墨烯層及該下層之間且分別與該等第三石墨烯層接觸。
  13. 如申請專利範圍第12項的半導體裝置，其中n係2。
  14. 如申請專利範圍第12項的半導體裝置，其中該n+1個第三石墨烯層係部分地相互接觸於該第二凹溝中用以作用如一互連。
  15. 如申請專利範圍第12項的半導體裝置，其中該n+1個分隔凹溝各包含在該下層上的底表面及接合至該底表面的二個側表面，其形成為U形狀。
  16. 如申請專利範圍第12項的半導體裝置，其中該n+1個第三石墨烯層各具有包括複數石墨烯片的堆疊結構，該等石墨烯片各包括凹陷於中央部，及包括於該n+1個第三石墨烯層的每一者的該邊緣之部分的該複數石墨烯片係向上延伸，其係相反於該底表面之方向。
  17. 申請專利範圍第12項的半導體裝置，其中在包括於該(n+1)個數量的第三石墨烯層的每一者中，位在該第二凹溝的該二個側表面附近之部分的該複數石墨烯片係向上延伸，其係相反於該底表面的方向，而剩餘部分的該複數石墨烯片係側向延伸，其係實質上平行於該底表面之方向。
  18. 如申請專利範圍第12項的半導體裝置，另包含設於該下層中且電連接至該等第三碳層之第一接點/通孔。
  19. 一種製造半導體裝置的方法，包含：形成第一絕緣層在下層上；形成第一凹溝於該第一絕緣層中；形成第一碳層於該第一凹溝中；形成在該第一絕緣層上的層用以覆蓋該第一碳層；透過加熱形成第一石墨烯層在該第一碳層上以便與該第一碳層接觸；移除該催化層；形成第二絕緣層在該第一絕緣層上以覆蓋該第一凹溝及該第一石墨烯層；及形成第二接點/通孔於該第二絕緣層中。
  20. 如申請專利範圍第19項的製造方法，另包含：形成第二凹溝於該第一絕緣層中；及形成第二碳層於該第二凹溝中；其中該第一碳層及該第二碳層係同時形成。
TW105107407A 2015-09-02 2016-03-10 半導體裝置及其製造方法 TWI626714B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-173173 2015-09-02
JP2015173173A JP2017050419A (ja) 2015-09-02 2015-09-02 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
TW201719810A TW201719810A (zh) 2017-06-01
TWI626714B true TWI626714B (zh) 2018-06-11

Family

ID=58095744

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105107407A TWI626714B (zh) 2015-09-02 2016-03-10 半導體裝置及其製造方法

Country Status (3)

Country Link
US (1) US9646933B2 (zh)
JP (1) JP2017050419A (zh)
TW (1) TWI626714B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017050503A (ja) * 2015-09-04 2017-03-09 株式会社東芝 半導体装置とその製造方法
SE541523C2 (en) 2018-04-03 2019-10-29 Graphensic Ab Electrical contacts for low dimensional materials
JP7543028B2 (ja) 2020-08-20 2024-09-02 キオクシア株式会社 半導体記憶装置の製造方法
CN112133674A (zh) * 2020-08-25 2020-12-25 上海集成电路研发中心有限公司 一种金属扩散阻挡层结构及其形成方法
US11948837B2 (en) * 2021-08-30 2024-04-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure having vertical conductive graphene and method for forming the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140106561A1 (en) * 2011-12-09 2014-04-17 Intermolecular, Inc. Graphene Barrier Layers for Interconnects and Methods for Forming the Same
US20140191400A1 (en) * 2013-01-04 2014-07-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Devices and Methods of Manufacture Thereof

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009126846A1 (en) * 2008-04-11 2009-10-15 Sandisk 3D, Llc Damascene integration methods for graphitic films in three-dimensional memories and memories formed therefrom
US8133793B2 (en) * 2008-05-16 2012-03-13 Sandisk 3D Llc Carbon nano-film reversible resistance-switchable elements and methods of forming the same
JP5395542B2 (ja) * 2009-07-13 2014-01-22 株式会社東芝 半導体装置
JP5242643B2 (ja) 2010-08-31 2013-07-24 株式会社東芝 半導体装置
JP2012080005A (ja) * 2010-10-05 2012-04-19 Toshiba Corp グラフェン配線およびその製造方法
JP5637795B2 (ja) 2010-10-05 2014-12-10 株式会社東芝 装置
JP2012199520A (ja) 2011-03-10 2012-10-18 Toshiba Corp 半導体装置およびその製造方法
JP5851369B2 (ja) 2012-09-10 2016-02-03 株式会社東芝 半導体装置の製造方法
WO2014110450A2 (en) * 2013-01-11 2014-07-17 Solan, LLC Methods for integrating lead and graphene growth and devices formed therefrom
US10170426B2 (en) * 2015-03-18 2019-01-01 Fujitsu Limited Manufacturing method of wiring structure and wiring structure
DE102015111453B4 (de) * 2015-07-15 2022-03-10 Infineon Technologies Ag Ein Halbleiterbauelement und ein Verfahren zum Bilden eines Halbleiterbauelements

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140106561A1 (en) * 2011-12-09 2014-04-17 Intermolecular, Inc. Graphene Barrier Layers for Interconnects and Methods for Forming the Same
US20140191400A1 (en) * 2013-01-04 2014-07-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Devices and Methods of Manufacture Thereof

Also Published As

Publication number Publication date
US9646933B2 (en) 2017-05-09
TW201719810A (zh) 2017-06-01
JP2017050419A (ja) 2017-03-09
US20170062345A1 (en) 2017-03-02

Similar Documents

Publication Publication Date Title
TWI626714B (zh) 半導體裝置及其製造方法
JP5439120B2 (ja) 半導体装置およびその製造方法
KR101304146B1 (ko) 그라핀 배선 및 그 제조 방법
US9117885B2 (en) Graphene interconnection and method of manufacturing the same
EP2847792B1 (en) Graphene cap for copper interconnect structures
TWI463627B (zh) 導電疊層結構，電氣互連及形成電氣互連之方法
TWI482290B (zh) 半導體裝置
JP5820416B2 (ja) 半導体装置及びその製造方法
US9379060B2 (en) Graphene wiring
US9209125B2 (en) Semiconductor device and manufacturing method of the same
TWI541970B (zh) 半導體裝置及其製造方法
JP6225596B2 (ja) 配線構造の製造方法及び配線構造
US9184133B2 (en) Graphene wiring and semiconductor device
US9076795B1 (en) Semiconductor device and method of manufacturing the same
US9741663B2 (en) Semiconductor device and manufacturing method thereof
US9484206B2 (en) Semiconductor device including catalyst layer and graphene layer thereon and method for manufacturing the same
US11856870B2 (en) MRAM structure and method of fabricating the same
JP6244770B2 (ja) カーボン導電構造及びその製造方法
CN110943059B (zh) 垂直存储器件以及用于制造其的方法
CN221041122U (zh) 半导体结构
US20170263562A1 (en) Semiconductor device and method of manufacturing the same
KR20230086169A (ko) 금속과 열 분산층을 포함하는 전극 구조 및 이를 포함하는 반도체 장치
US20140284814A1 (en) Semiconductor device and manufacturing method thereof
JP2016054324A (ja) 半導体装置
TW202407883A (zh) 半導體結構製備方法及半導體結構