TWI463627B - 導電疊層結構，電氣互連及形成電氣互連之方法 - Google Patents

導電疊層結構，電氣互連及形成電氣互連之方法 Download PDF

Info

Publication number
TWI463627B
TWI463627B TW100122935A TW100122935A TWI463627B TW I463627 B TWI463627 B TW I463627B TW 100122935 A TW100122935 A TW 100122935A TW 100122935 A TW100122935 A TW 100122935A TW I463627 B TWI463627 B TW I463627B
Authority
TW
Taiwan
Prior art keywords
graphene
regions
laminate structure
region
nested
Prior art date
Application number
TW100122935A
Other languages
English (en)
Other versions
TW201205765A (en
Inventor
Gurtej S Sandhu
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW201205765A publication Critical patent/TW201205765A/zh
Application granted granted Critical
Publication of TWI463627B publication Critical patent/TWI463627B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/182—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B2204/00—Structure or properties of graphene
    • C01B2204/04—Specific amount of layers or specific thickness
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Carbon And Carbon Compounds (AREA)

Description

導電疊層結構，電氣互連及形成電氣互連之方法
本發明係關於導電疊層結構、電氣互連及形成電氣互連之方法。
電氣互連可用於電氣互連積體電路之各種組件。
積體電路製作之一持續目標係增加電路裝置之密度。一相關目標係開發可在一相對小實體尺寸內維持高電流密度之電氣互連。習用處理利用導電摻雜之半導體材料(例如，導電摻雜之矽、導電摻雜之鍺等)、金屬材料(例如，銅、鋁等)及含金屬組合物(例如，金屬矽化物、金屬氮化物等)中之一或多者用於電氣互連。
由於積體電路形成為越來越高之密度，因此以習用材料來形成令人滿意之電氣互連正變得日益困難。相應地，期望開發新互連結構及開發用於製作此等互連結構之方法。
某些實施例包含含石墨烯之導電疊層結構。該石墨烯可夾於非石墨烯材料之間。直接抵靠該石墨烯之該等非石墨烯材料中之至少一者可係一金屬材料(諸如包括銅及鎳中之一者或兩者之一材料)。該石墨烯之一大表面面積直接抵靠該金屬材料，此可增強該金屬材料與該石墨烯之間之電子移動性。可藉由將該等石墨烯及非石墨烯材料包裹於一溝槽內來增強該等石墨烯及非石墨烯材料之界面處之表面面積量。在某些實施例中，形成至含石墨烯之疊層結構之一電觸點。該觸點可藉由提供與該疊層結構之一導電非石墨烯材料直接接觸之一導電材料來形成。在操作中，該疊層結構之石墨烯可經由互連傳導大多數電流，且可利用該疊層結構之導電非石墨烯材料來將電路電連接至該疊層結構。在某些實施例中，該等疊層結構可適於支援超高電流密度。
參照圖1至圖30闡述實例性實施例。
參照圖1，其圖解說明在一實例性實施例之一處理階段處之一半導體構造10。該半導體構造包括一基底12及在該基底上方之一電絕緣材料14。
基底12可包括單晶矽，實質上由單晶矽組成，或由單晶矽組成，且可稱為一半導體基板或稱為一半導體基板之一部分。術語「半導電基板」、「半導體構造」及「半導體基板」意指包括半導電材料之任一構造，包含但不限於：塊狀半導電材料，諸如一半導電晶圓(單獨或在包括其他材料之總成中)；及半導電材料層(單獨或在包括其他材料之總成中)。術語「基板」指任一支撐結構，包含但不限於上文所闡述之半導電基板。儘管展示基底12係均質的，但在某些實施例中該基底可包括眾多層。舉例而言，基底12可對應於含有與積體電路製作相關聯之一或多個層之一半導體基板。在此等實施例中，此等層可對應於耐火金屬層、障壁層、擴散層、絕緣體層等中之一或多者。
材料14可包括任一合適電絕緣組合物，諸如(例如)二氧化矽、氮化矽、硼磷矽酸鹽玻璃(BPSG)、氟矽酸鹽玻璃(FSG)、磷矽酸鹽玻璃(PSG)等中之一或多者。儘管展示材料14係均質的，但在某些實施例中材料14可包括眾多層。
一溝槽16延伸至材料14中。可以任一合適處理來形成溝槽16。舉例而言，可藉由在材料14上方提供一經光微影圖案化之遮罩(未展示)以界定該溝槽之一位置，藉由一或多個合適蝕刻蝕刻至材料14中，且然後移除該遮罩以留下圖1之所展示構造來形成該溝槽。
參照圖2，跨越絕緣材料14形成一材料18。材料18給溝槽16加襯，且因此在溝槽16內形成一第二溝槽20。材料18可係一非石墨烯材料(換言之，不包括石墨烯之一材料)。在某些實施例中，材料18可包括適於其上石墨烯之後續形成之一導電材料，且在某些實施例中可包括金屬材料。舉例而言，材料18可包括銅及鎳中之一者或兩者，實質上由銅及鎳中之一者或兩者組成，或由銅及鎳中之一者或兩者組成，且因此可適於其上石墨烯之後續化學氣相沈積。在某些實施例中，材料18可包括適於其上石墨烯之後續形成之電絕緣材料。在某些實施例中，材料18可包括碳化矽。
參照圖3，在非石墨烯材料18上方形成石墨烯22。石墨烯22給溝槽20加襯，且因此在第二溝槽20內形成一第三溝槽24。
石墨烯22可藉由任一合適方法形成。舉例而言，該石墨烯可藉由化學氣相沈積及/或原子層沈積形成於一金屬非石墨烯材料18上方。作為另一實例，該石墨烯可由碳化矽材料18形成(諸如藉由來自SiC之Si之昇華)。
該石墨烯係至少一個單層厚，且較佳不多於10個單層厚。在某些實施例中，該石墨烯可係小於或等於約5個單層厚，且可係(例如)自約1個單層厚至約5個單層厚。在某些實例性應用中，石墨烯22可係約3個單層厚。期望該石墨烯足夠薄以達成所期望之高導電性。在某些實施例中，該石墨烯可能夠維持比銅之電流密度大自約10倍至約100倍之一電流密度。
參照圖4，在石墨烯材料22上方形成一非石墨烯材料26。非石墨烯材料26給溝槽24加襯，且因此在第三溝槽24內形成一第四溝槽28。可將非石墨烯材料26稱為一第二非石墨烯材料以將其與第一非石墨烯材料18區別開。在某些實施例中，材料18及26可包括彼此相同之組合物，且在其他實施例中，材料18及26可包括彼此不同之組合物。在某些實施例中，材料18及26中之至少一者係導電的且另一者係電絕緣的。舉例而言，材料18可包括適於其上石墨烯22之形成之一金屬材料，且材料26可包括諸如二氧化矽、氮化矽等之一電絕緣材料。在某些實施例中，非石墨烯材料18及26兩者皆係導電的。
參照圖5，在非石墨烯材料26上方形成石墨烯30。石墨烯30給第四溝槽28加襯，且因此在該第四溝槽內形成一第五溝槽32。
參照圖6，在石墨烯材料30上方形成一非石墨烯材料34。在所展示之實施例中非石墨烯材料34填充溝槽32。在其他實施例中，非石墨烯材料34可僅部分地填充該溝槽，且在該溝槽內石墨烯與非石墨烯材料之堆疊可繼續以在該溝槽內形成多於所展示數目個離散材料。在某些實施例中，在初始溝槽16內可存在少於所展示數目個交替材料(圖1)。具體而言，儘管在圖4之處理階段處非石墨烯材料26僅部分地填充溝槽24，但在其他實施例中非石墨烯材料26可完全填充該溝槽使得僅材料18、22及26在初始溝槽16內。
圖6之非石墨烯材料34可稱為一第三非石墨烯材料。在某些實施例中，非石墨烯材料18、26及34可全部具有彼此相同之組合物，且在其他實施例中，該等非石墨烯材料中之至少一者可具有不同於該等非石墨烯材料中之其他者中之至少一者之一組合物。在某些實施例中，所有該等非石墨烯材料可係導電的，且在其他實施例中該等非石墨烯材料中之至少一者可係電絕緣的。
參照圖7，構造10經受平坦化(例如，化學機械拋光)以自電絕緣材料14之一表面上方移除材料18、22、26、30及34。在初始溝槽16(圖1)內剩餘之材料18、22、26、30及34一起形成一導電互連36。石墨烯材料22及30可經由互連36提供導電性，而不管非石墨烯材料18、26及32中之一或多者是否係電絕緣的。此外，導電之非石墨烯材料18、26及34中之任一者亦在互連36內提供導電性。然而，石墨烯相對於其他材料之高電流密度可致使該石墨烯攜載傳遞穿過該互連之大多數電流。
可將互連36視為包括石墨烯區(具體而言，含有石墨烯22及石墨烯30之區)及非石墨烯區(具體而言，含有非石墨烯材料18、26及34之區)。可將互連36視為包括交替的石墨烯區與非石墨烯區之一疊層結構。
在所展示之實施例中，由於該等石墨烯區及非石墨烯區沿各種嵌套溝槽16、20、24、28及32之側壁包裹，因此該等石墨烯區與非石墨烯區嵌套於彼此內(圖6)。在其他實施例中，該等石墨烯區及非石墨烯區可係平坦的。然而，圖7之石墨烯區與非石墨烯區之嵌套配置可在一石墨烯區與緊緊毗鄰之非石墨烯區之間提供大量表面界面，此可增強該石墨烯區與該緊緊毗鄰之非石墨烯區之間之電子移動性。電子自一非石墨烯材料傳遞至石墨烯可係困難的，反之亦然，且因此該等石墨烯與非石墨烯材料之間之大表面界面可有利地使得電子能夠在互連36之各種結構之間傳遞。
在圖7之實施例中，每一石墨烯區夾於一對非石墨烯區之間。在其他實施例中，該等石墨烯區中之至少一者可係在該互連之一外邊緣處，使得此石墨烯區僅抵靠一個非石墨烯區，而非夾於一對非石墨烯區之間。
圖8展示圖7之構造之一俯視圖，且展示互連36組態為一線。在其他實施例中，互連36可經組態以具有不同於圖8之線性形狀之一形狀。
圖8之俯視圖展示互連36具有一上部表面，該上部表面含有非石墨烯區之經曝露段35及石墨烯區之經曝露段37。
形成至互連36之電觸點可係困難的，原因在於在石墨烯區與毗鄰之導電材料之間建立電連接可係困難的。某些實施例包含以下認識：可有利地形成至互連36之非石墨烯導電材料之電觸點且然後使電子自此等導電材料傳送至該互連之石墨烯用於電子沿該互連之後續輸送。
參照圖9至圖17闡述形成至互連36之電觸點之一實例性方法。
參照圖9，在互連36之上部表面上方及在絕緣材料14上方形成一電絕緣材料40。材料40可包括任何合適組合物或組合物之組合，諸如(例如)二氧化矽、氮化矽、BPSG、PSG、FSG等中之一或多者。
參照圖10，穿過材料40蝕刻一接觸開口42以曝露互連36之一上部表面。開口42可藉由任一合適方法形成。舉例而言，可在材料40上方提供一經圖案化光阻劑遮罩(未展示)以界定開口42之一位置，該開口藉由一或多個合適蝕刻形成，且然後移除該遮罩以留下圖10中所展示之構造。
圖11展示圖10之構造之一俯視圖且展示穿過材料40延伸以曝露互連36之含石墨烯段37及含非石墨烯段35之接觸開口42。以虛線視圖展示互連36之自接觸開口42向外延伸之部分以指示此等部分在材料40下方。
參照圖12及圖13，利用一蝕刻將含石墨烯區之至少若干部分自接觸開口42內移除以形成空間44及46。該蝕刻可利用任一合適化學品，且可(例如)利用氧化電漿來灰化石墨烯。如所展示，該蝕刻可相對於非石墨烯區對含石墨烯區具有選擇性。
在所展示之實施例中，僅移除曝露於接觸開口42內之含石墨烯區中之某些，且因此石墨烯22及石墨烯30之部分在圖12之剖視圖中保持可見。在其他實施例中，可移除經曝露石墨烯區之整體，如下文參照圖18及圖19所論述。在某些實施例中，可將嵌套於一石墨烯區內之一非石墨烯區視為一內非石墨烯區，且可將藉由移除該石墨烯區形成之空間視為至少部分地繞此內非石墨烯區延伸。在某些實施例中，可蝕刻非石墨烯材料中之一或多者(例如，在圖12之所展示實施例中之材料18、26及34中之一或多者)以使開口44及46中之一者或兩者變寬。
空間44及46之存在相對於互連36之其他部分改變該互連之在接觸開口42下方之部分。具體而言，該互連之在接觸開口42下方之該部分在非石墨烯區之間具有空間44及46，而該互連之其他部分在此等非石墨烯區之間具有石墨烯。
參照圖14及圖15，在開口42內且跨越絕緣材料40提供導電材料48。導電材料48可包括任一合適組合物或組合物之組合，且在某些實施例中可包括各種金屬(例如，銅、鋁、鎢、鈦等)、含金屬組合物(例如，金屬矽化物、金屬氮化物、金屬碳化物等)及導電摻雜之半導體材料(例如，導電摻雜之矽、導電摻雜之鍺等)中之一或多者，實質上由其中之一或多者組成，或由其中之一或多者組成。
在所展示之實施例中，導電材料48在空間44及46內延伸，且因此部分地繞非石墨烯材料26及34延伸。
參照圖16及圖17，構造10經曝露以平坦化(例如，化學機械拋光)從而將導電材料48自絕緣材料40上方移除，同時留下接觸開口42內之導電材料。接觸開口42內之導電材料48界定一電觸點50。該電觸點具有在空間44及46內且部分地繞非石墨烯區26及34延伸之導電材料。
在其中非石墨烯區26及34中之一者或兩者包括金屬或其他導電材料之實施例中，導電材料48繞非石墨烯材料26及34之延伸可相對於在缺少至少部分地繞材料26及34延伸之導電材料之情形下將達成之電連接實現觸點50與材料26及34之間之經改良電連接。此可使得電流能夠容易地自電觸點50傳遞至材料26及34中。隨後，該電流可藉由利用石墨烯區與材料26及34之間之大量表面界面沿互連36傳遞至石墨烯區22及30中。由於石墨烯之高電流密度該電流可然後迅速移動穿過該互連，且隨後該電流可被傳送至類似於觸點50之另一觸點中以將該電流引導至另一電組件。因此，類似於所展示之觸點50之一或多個觸點與互連36結合可提供一緊湊且高效之結構用於在一積體電路之組件之間傳送電流。
圖12至圖17圖解說明其中空間44及46經形成以部分地繞非石墨烯區26及34延伸之一實施例。在其他實施例中，可利用一合適化學品持續一合適時間週期以將石墨烯自接觸開口42下方之非石墨烯區26與34之間完全移除來進行蝕刻。此將形成空間44及46以在互連36之在接觸開口42下方之一部分中完全繞非石墨烯區26及34延伸。
圖18展示在類似於圖12之處理階段之一處理階段處之構造10，但在其中已形成空間44及46以在互連36之在接觸開口42正下方之該部分中完全繞非石墨烯材料26及34延伸之一實施例中。隨後可藉助類似於上文參照圖14所闡述之方法之方法來處理圖18之構造以在開口42內形成導電材料。圖19展示在接觸開口42內已形成導電材料48之後之圖18構造。導電材料48在互連36之在接觸開口48下方之該部分中完全繞非石墨烯區26及34延伸。在後續處理(未展示)中，若需要，可藉助類似於上文參照圖16所闡述之處理之處理來將導電材料48自絕緣材料40上方移除。
上文參照圖12至圖19所闡述之處理藉由首先相對於非石墨烯材料移除石墨烯以形成空間且然後在該等空間內形成導電材料來形成至互連36之電觸點。形成至互連36之電觸點之另一方法係至少部分地穿過該互連打孔以形成至少部分地穿過該互連延伸之一孔，且然後在該孔內形成導電材料。參照圖20至圖30闡述此方法。
參照圖20及圖21，其展示在上文參照圖10及圖11所論述之相同處理階段處之構造10。相應地，該構造包括穿過電絕緣材料40延伸以曝露互連36之一上部表面之一接觸開口42。
參照圖22至圖24，藉由一或多個蝕刻使開口42穿過互連36延伸且延伸至絕緣材料14中。在所展示之實施例中，使開口42完全穿過互連36延伸。在其他實施例(未展示)中，可使開口42僅部分地穿過互連36延伸。
參照圖25至圖27，跨越材料40及在開口42內形成導電材料48。導電材料48與導電之非石墨烯區18、26及34中之任一者具有良好電接觸，此係由於在材料48與區18、26及34之界面處與區18、26及34直接接觸之材料48之表面量。
參照圖28至圖30，藉由平坦化(例如，化學機械拋光)將導電材料48自材料40之一上部表面上方移除以在開口42內形成電觸點50。
在後續處理中，可跨越一半導體基板形成互連之額外層級。舉例而言，圖31展示在該基板之材料14正上方形成一第一互連結構100且在該第一互連結構之層級之上的另一層級處形成一第二互連結構102之材料18、22、26、30及34。一導電材料104穿過第二互連結構102延伸以將其電連結至導電材料48，且由此將其電連結至第一互連結構100。導電材料104可包括銅或任何其他合適材料。
儘管展示第二互連結構102包括與第一互連結構100相同之材料18、22、26、30及34，但在其他實施例中，該第二互連結構可包括與該第一互連結構不同之材料。
在所展示之實施例中，第二互連結構102之材料18直接接觸電觸點50之導電材料48。在其他實施例中，可藉由一電絕緣材料將該第二互連結構之材料18與觸點50隔開。在某些實施例中，第二互連結構102之材料18可係電絕緣的，且在某些實施例中，該第二互連結構之材料18可係導電的。
可利用上文所闡述之各種方法及結構以藉由在電流沿互連及在通孔內於石墨烯與導電層之間流動時維持一低接觸電阻來在一電路中達成高電流密度。
可在積體電路中利用上文所論述之互連。此等積體電路可合併至電子系統中。該等電子系統可係諸如(例如)電腦、汽車、飛機、時鐘、蜂巢式電話等眾多電子系統中之任一者。
圖式中之各種實施例之特定定向僅係出於圖解說明之目的，且可在某些應用中相對於所展示之定向旋轉該等實施例。本文中所提供之說明及其後之申請專利範圍係關於在各種特徵之間具有所闡述關係之任何結構，而不管該等結構是否處於該等圖式之特定定向或相對於此定向被旋轉。
隨附圖解說明之剖視圖僅展示剖視圖之平面內之特徵，且為簡化該等圖式未展示該等剖視圖之該等平面後面之材料。
當一結構在上文中被稱為「在...上」或「抵靠」另一結構時，其可係直接在另一結構上或亦可存在介入結構。相比而言，當一結構被稱為「直接在...上」或「直接抵靠」另一結構時，不存在介入結構。當一結構被稱為「連接」或「耦合」至另一結構時，其可係直接連接或耦合至另一結構，或可存在介入結構。相比而言，當一結構被稱為「直接連接」或「直接耦合」至另一結構時，不存在介入結構。
10．．．半導體構造
12．．．基底
14．．．電絕緣材料
16．．．溝槽
18．．．材料
20．．．第二溝槽
22．．．石墨烯
24．．．第三溝槽
26．．．非石墨烯材料
28．．．第四溝槽
30．．．石墨烯
32．．．第五溝槽
34．．．非石墨烯材料
35．．．段
36．．．導電互連
37．．．段
40．．．電絕緣材料
42．．．接觸開口
44．．．空間
46．．．空間
48．．．導電材料
50．．．電觸點
100．．．第一互連結構
102．．．第二互連結構
104．．．導電材料
圖1至圖7係一半導體構造之一部分在一實例性實施例之各種處理階段處之圖解性剖視圖；
圖8係圖7之半導體構造之一圖解性俯視圖。圖7之剖視圖係沿圖8之線7-7；
圖9係所展示之圖1至圖7之半導體構造在圖7及圖8之處理階段之後之一處理階段處之一圖解性剖視圖；
圖10及圖11分別係所展示之圖1至圖7之半導體構造在圖9之處理階段之後之一處理階段處之一圖解性剖視圖及一圖解性俯視圖。圖10之剖視圖係沿圖11之線10-10；
圖12及圖13分別係所展示之圖1至圖7之半導體構造在圖10及圖11之處理階段之後之一處理階段處之一圖解性剖視圖及一圖解性俯視圖。圖12之剖視圖係沿圖13之線12-12；
圖14及圖15分別係所展示之圖1至圖7之半導體構造在圖12及圖13之處理階段之後之一處理階段處之一圖解性剖視圖及一圖解性俯視圖。圖14之剖視圖係沿圖15之線14-14；
圖16及圖17分別係所展示之圖1至圖7之半導體構造在圖14及圖15之處理階段之後之一處理階段處之一圖解性剖視圖及一圖解性俯視圖。圖16之剖視圖係沿圖17之線16-16；
圖18及圖19係一半導體構造之一部分在另一實例性實施例之各種處理階段處之圖解性剖視圖。圖18之處理階段在圖10及圖11之處理階段之後；
圖20及圖21係圖10及圖11之半導體構造之一剖視側視圖及一圖解性俯視圖，且表示另一實例性實施例之一處理階段。圖20之剖視圖係沿圖21之線20-20；
圖22至圖24係圖20及圖21之半導體構造在圖20及圖21之處理階段之後之一處理階段處之一圖解性俯視圖及一對剖視側視圖。圖23之剖視圖係沿圖22及圖24之線23-23，且圖24之剖視圖係沿圖22及圖23之線24-24；
圖25至圖27係圖22至圖24之半導體構造在圖22至圖24之處理階段之後之一處理階段處之一圖解性俯視圖及一對剖視側視圖。圖26之剖視圖係沿圖25及圖27之線26-26，且圖27之剖視圖係沿圖25及圖26之線27-27；
圖28至圖30係圖22至圖24之半導體構造在圖25至圖27之處理階段之後之一處理階段處之一圖解性俯視圖及一對剖視側視圖。圖29之剖視圖係沿圖28及圖30之線29-29，且圖30之剖視圖係沿圖28及圖29之線30-30；及
圖31展示圖28至圖30之構造在根據一實例性實施例之在圖30之處理階段之後之一處理階段處之一圖解性剖視側視圖。
10．．．半導體構造
12．．．基底
14．．．電絕緣材料
18．．．材料
22．．．石墨烯
26．．．非石墨烯材料
30．．．石墨烯
34．．．非石墨烯材料
36．．．導電互連
40．．．電絕緣材料
42．．．接觸開口
44．．．空間
46．．．空間
48．．．導電材料
50．．．電觸點

Claims (16)

  1. 一種導電疊層結構，其包括：一第一非石墨烯層，其經構形為一向上開口之第一容器形狀，該非石墨烯層沿該第一容器形狀連續；至少一石墨烯單層，其係在該第一容器形狀中且直接地抵靠該第一非石墨烯層，該石墨烯單層係經構形為一向上開口之第二容器形狀，及一第二非石墨烯層，其係在該第二容器形狀中且直接地抵靠該石墨烯單層。
  2. 如請求項1之疊層結構，其中該石墨烯單層係少於5個單層厚。
  3. 如請求項1之疊層結構，其中該石墨烯單層係自1至3個單層厚。
  4. 如請求項1之疊層結構，其中該第一非石墨烯層及該第二非石墨烯層中之至少一者係導電的。
  5. 如請求項1之疊層結構，其中該第一非石墨烯層及該第二非石墨烯層中之至少一者係電絕緣的。
  6. 如請求項1之疊層結構，其中該至少一石墨烯單層與該第一非石墨烯層及該第二非石墨烯層嵌套於彼此內。
  7. 如請求項6之疊層結構，其中該等第一及第二非石墨烯層中之至少一者包括一或多種金屬。
  8. 如請求項6之疊層結構，其中該第一及第二非石墨烯層中之至少一者包括銅及鎳中之一者或兩者。
  9. 一種電氣互連，其包括： 一導電疊層結構，該疊層結構包括嵌套於彼此內之多個區；該等嵌套區中之一者係一石墨烯區且該等嵌套區中之其他者係非石墨烯區；該石墨烯區夾於一對非石墨烯區之間；該疊層結構包括含有該石墨烯區及該等非石墨烯區之段之一最上部表面；該等非石墨烯區中之至少一者係導電的；一電絕緣材料，其在該疊層結構之上部表面上方，且具有穿過其延伸至該疊層結構之一部分之一開口；該部分因在該對非石墨烯區之間具有空間而非在該等非石墨烯區之間具有石墨烯而不同於該疊層結構之其他部分；及導電材料，其在該開口內及在該空間內。
  10. 如請求項9之電氣互連，其中該等非石墨烯區中之該至少一者包括銅及鎳中之一者或兩者。
  11. 如請求項9之電氣互連，該導電材料包括至少一種金屬。
  12. 一種形成一電氣互連之方法，其包括：形成一導電疊層結構；該疊層結構包括嵌套於彼此內之多個區；該等嵌套區中之一者係一石墨烯區且該等嵌套區中之其他者係非石墨烯區；該石墨烯區夾於一對非石墨烯區之間；該疊層結構包括含有該石墨烯區及該等非石墨烯區之段之一最上部表面；該等非石墨烯區中之至少一者係導電的；在該疊層結構之上部表面上方形成一電絕緣材料； 形成穿過該絕緣材料延伸至該疊層結構之該上部表面之一開口；在該開口內提供蝕刻劑以相對於該等非石墨烯區選擇性地移除該石墨烯區且由此在該對非石墨烯區之間形成空間；及在該開口內及在該空間內形成導電材料。
  13. 如請求項12之方法，其中嵌套於該石墨烯區之一內部之該非石墨烯區係一內非石墨烯區，且其中該空間完全繞該內非石墨烯區延伸。
  14. 如請求項12之方法，其中嵌套於該石墨烯區之一內部之該非石墨烯區係一內非石墨烯區，且其中該空間僅部分地繞該內非石墨烯區延伸。
  15. 如請求項12之方法，其中該等非石墨烯區中之兩者皆係導電的。
  16. 如請求項12之方法，其中該等非石墨烯區中之僅一者係導電的。
TW100122935A 2010-07-09 2011-06-29 導電疊層結構，電氣互連及形成電氣互連之方法 TWI463627B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/833,074 US8946903B2 (en) 2010-07-09 2010-07-09 Electrically conductive laminate structure containing graphene region

Publications (2)

Publication Number Publication Date
TW201205765A TW201205765A (en) 2012-02-01
TWI463627B true TWI463627B (zh) 2014-12-01

Family

ID=45437771

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100122935A TWI463627B (zh) 2010-07-09 2011-06-29 導電疊層結構，電氣互連及形成電氣互連之方法

Country Status (7)

Country Link
US (6) US8946903B2 (zh)
JP (1) JP5714104B2 (zh)
KR (2) KR101650281B1 (zh)
CN (1) CN103003921B (zh)
SG (1) SG186976A1 (zh)
TW (1) TWI463627B (zh)
WO (1) WO2012005851A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8946903B2 (en) 2010-07-09 2015-02-03 Micron Technology, Inc. Electrically conductive laminate structure containing graphene region

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101284059B1 (ko) * 2011-01-28 2013-07-26 충남대학교산학협력단 그라핀-산화물반도체 이종접합 소자 및 그의 제조방법
US8716863B2 (en) 2011-07-13 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for high performance interconnect
US9892813B1 (en) * 2012-04-19 2018-02-13 Thomas A. Barkow Graphene/metal molecular level lamination (GMMLL)
JP5987613B2 (ja) * 2012-09-28 2016-09-07 ソニー株式会社 記憶素子、記憶装置、磁気ヘッド
US9293412B2 (en) 2012-12-17 2016-03-22 International Business Machines Corporation Graphene and metal interconnects with reduced contact resistance
US9202743B2 (en) * 2012-12-17 2015-12-01 International Business Machines Corporation Graphene and metal interconnects
US9437425B2 (en) * 2013-01-11 2016-09-06 Solan, LLC Methods for integrating lead and graphene growth and devices formed therefrom
US9006095B2 (en) * 2013-02-19 2015-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US9257391B2 (en) 2013-04-30 2016-02-09 GlobalFoundries, Inc. Hybrid graphene-metal interconnect structures
US9431346B2 (en) * 2013-04-30 2016-08-30 GlobalFoundries, Inc. Graphene-metal E-fuse
CN104779287B (zh) * 2014-01-10 2018-02-02 中国科学院微电子研究所 石墨烯结构、石墨烯器件及其制造方法
WO2015126139A1 (en) * 2014-02-19 2015-08-27 Samsung Electronics Co., Ltd. Wiring structure and electronic device employing the same
US20180330842A1 (en) * 2017-05-15 2018-11-15 The Trustees Of Columbia University In The City Of New York Layered metal-graphene-metal laminate structure
US10658280B2 (en) * 2017-12-29 2020-05-19 Advanced Semiconductor Engineering, Inc. Electrical device including a through-silicon via structure
US12004308B2 (en) * 2021-05-18 2024-06-04 Mellanox Technologies, Ltd. Process for laminating graphene-coated printed circuit boards
US11908734B2 (en) * 2021-10-06 2024-02-20 International Business Machines Corporation Composite interconnect formation using graphene

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200710258A (en) * 2005-06-08 2007-03-16 Intel Corp Carbon nanotube interconnect contacts
US20070242412A1 (en) * 2006-01-20 2007-10-18 Chacko Antony P Electrode compositions containing carbon nanotubes for solid electrolyte capacitors
US20090283735A1 (en) * 2008-05-16 2009-11-19 Sandisk 3D Llc Carbon nano-film reversible resistance-switchable elements and methods of forming the same
TW201001695A (en) * 2008-04-11 2010-01-01 Sandisk 3D Llc Damascene integration methods for graphitic films in three-dimensional memories and memories formed therefrom

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IN155181B (zh) * 1979-12-24 1985-01-12 Chloride Silent Power Ltd
KR930004506A (ko) * 1991-08-29 1993-03-22 티모티 엔. 비숍 실리콘 결정을 성장시키는데 사용되는 유리질 탄소 피복 흑연성분
JPH05175359A (ja) * 1991-12-20 1993-07-13 Fujitsu Ltd ダイヤモンド多層配線基板の製造方法
JP3228155B2 (ja) * 1996-11-20 2001-11-12 日本電気株式会社 固体電解コンデンサの製造方法
JP3157748B2 (ja) * 1997-07-30 2001-04-16 富山日本電気株式会社 導電性高分子を用いた固体電解コンデンサ及びその製造方法
DE10006964C2 (de) 2000-02-16 2002-01-31 Infineon Technologies Ag Elektronisches Bauelement mit einer leitenden Verbindung zwischen zwei leitenden Schichten und Verfahren zum Herstellen eines elektronischen Bauelements
JP4245438B2 (ja) 2003-08-08 2009-03-25 シャープ株式会社 炭素薄膜ならびにそれを用いた電界放出電子源および作用電極
JP4448356B2 (ja) 2004-03-26 2010-04-07 富士通株式会社 半導体装置およびその製造方法
JP2006120730A (ja) 2004-10-19 2006-05-11 Fujitsu Ltd 層間配線に多層カーボンナノチューブを用いる配線構造及びその製造方法
TW200701258A (en) 2005-05-17 2007-01-01 Nippon Catalytic Chem Ind Ionic material and application thereof
US20090114883A1 (en) 2005-10-12 2009-05-07 California Institute Of Technology Metal-filled nanostructures
KR20070066426A (ko) 2005-12-22 2007-06-27 매그나칩 반도체 유한회사 반도체 소자의 금속배선 형성방법
US7619257B2 (en) * 2006-02-16 2009-11-17 Alcatel-Lucent Usa Inc. Devices including graphene layers epitaxially grown on single crystal substrates
WO2008023399A1 (fr) * 2006-08-21 2008-02-28 Fujitsu Limited NANOTUBES DE CARBONE SEMICONDUCTEURS DE TYPE n, PROCÉDÉ DE PRODUCTION DE CEUX-CI, ET PROCÉDÉ DE PRODUCTION DE DISPOSITIFS SEMICONDUCTEURS
KR20090057089A (ko) * 2006-09-04 2009-06-03 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 상호접속 구조체, 상호접속 구조체의 제조 방법 및 집적 회로 디바이스의 제조 방법
KR101443215B1 (ko) * 2007-06-13 2014-09-24 삼성전자주식회사 앰비폴라 물질을 이용한 전계효과 트랜지스터 및 논리회로
US7732859B2 (en) * 2007-07-16 2010-06-08 International Business Machines Corporation Graphene-based transistor
WO2009015287A2 (en) 2007-07-25 2009-01-29 California Institute Of Technology Functional anchors connecting graphene-like carbon to metal
JP2009117591A (ja) 2007-11-06 2009-05-28 Panasonic Corp 配線構造及びその形成方法
JP5353009B2 (ja) 2008-01-08 2013-11-27 富士通株式会社 半導体装置の製造方法および半導体装置
JP2009247451A (ja) 2008-04-02 2009-10-29 Panasonic Electric Works Co Ltd 揺動型運動装置
US8535553B2 (en) * 2008-04-14 2013-09-17 Massachusetts Institute Of Technology Large-area single- and few-layer graphene on arbitrary substrates
JP2009277803A (ja) 2008-05-13 2009-11-26 Fujitsu Ltd 半導体装置、半導体装置の製造方法およびトランジスタ
KR101490111B1 (ko) * 2008-05-29 2015-02-06 삼성전자주식회사 에피택셜 그래핀을 포함하는 적층구조물, 상기적층구조물의 형성방법 및 상기 적층구조물을 포함하는전자 소자
US7902616B2 (en) * 2008-06-30 2011-03-08 Qimonda Ag Integrated circuit having a magnetic tunnel junction device and method
US7863700B2 (en) * 2008-06-30 2011-01-04 Qimonda Ag Magnetoresistive sensor with tunnel barrier and method
US8569730B2 (en) * 2008-07-08 2013-10-29 Sandisk 3D Llc Carbon-based interface layer for a memory device and methods of forming the same
US7952088B2 (en) * 2008-07-11 2011-05-31 International Business Machines Corporation Semiconducting device having graphene channel
US8758957B2 (en) * 2008-07-29 2014-06-24 GM Global Technology Operations LLC Graphene coated SS bipolar plates
US7858990B2 (en) * 2008-08-29 2010-12-28 Advanced Micro Devices, Inc. Device and process of forming device with pre-patterned trench and graphene-based device structure formed therein
US7858989B2 (en) * 2008-08-29 2010-12-28 Globalfoundries Inc. Device and process of forming device with device structure formed in trench and graphene layer formed thereover
US20100085713A1 (en) * 2008-10-03 2010-04-08 Balandin Alexander A Lateral graphene heat spreaders for electronic and optoelectronic devices and circuits
KR101480082B1 (ko) * 2008-10-09 2015-01-08 삼성전자주식회사 그라핀을 이용한 양자 간섭 트랜지스터와 그 제조 및 동작 방법
US8421050B2 (en) * 2008-10-30 2013-04-16 Sandisk 3D Llc Electronic devices including carbon nano-tube films having carbon-based liners, and methods of forming the same
US8835892B2 (en) * 2008-10-30 2014-09-16 Sandisk 3D Llc Electronic devices including carbon nano-tube films having boron nitride-based liners, and methods of forming the same
US20100108893A1 (en) * 2008-11-04 2010-05-06 Array Optronix, Inc. Devices and Methods for Ultra Thin Photodiode Arrays on Bonded Supports
US8188460B2 (en) * 2008-11-26 2012-05-29 Board Of Regents, The University Of Texas System Bi-layer pseudo-spin field-effect transistor
JP2010135631A (ja) 2008-12-05 2010-06-17 Fujitsu Microelectronics Ltd 配線構造及びその形成方法、並びに半導体装置
US8193455B2 (en) * 2008-12-30 2012-06-05 Hitachi Global Storage Technologies Netherlands B.V. Graphene electronics fabrication
US8147704B2 (en) * 2009-07-10 2012-04-03 Korea University Research And Business Foundation Wide area stamp for antireflective surface
JP5395542B2 (ja) 2009-07-13 2014-01-22 株式会社東芝 半導体装置
JP5439120B2 (ja) 2009-11-02 2014-03-12 株式会社東芝 半導体装置およびその製造方法
KR101129919B1 (ko) * 2010-04-15 2012-03-23 주식회사 하이닉스반도체 반도체 소자 및 그의 형성 방법
US8946903B2 (en) * 2010-07-09 2015-02-03 Micron Technology, Inc. Electrically conductive laminate structure containing graphene region
JP5637795B2 (ja) * 2010-10-05 2014-12-10 株式会社東芝 装置
JP2012080005A (ja) * 2010-10-05 2012-04-19 Toshiba Corp グラフェン配線およびその製造方法
US8404588B2 (en) * 2010-10-06 2013-03-26 Electronics And Telecommunications Research Institute Method of manufacturing via electrode
US8716863B2 (en) * 2011-07-13 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for high performance interconnect
US8361813B1 (en) * 2011-12-09 2013-01-29 Intermolecular, Inc. Method for generating graphene structures
JP5801221B2 (ja) * 2012-02-22 2015-10-28 株式会社東芝 半導体装置の製造方法および半導体装置
JP5755618B2 (ja) * 2012-09-06 2015-07-29 株式会社東芝 半導体装置
JP5624600B2 (ja) * 2012-12-27 2014-11-12 株式会社東芝 配線及び半導体装置の製造方法
JP6246676B2 (ja) * 2014-08-20 2017-12-13 株式会社東芝 半導体装置
CN205110253U (zh) * 2015-09-25 2016-03-30 无锡市博阳超声电器有限公司 一种消噪型超声波清洗装置
CN205275791U (zh) 2016-01-06 2016-06-01 济南中乌新材料有限公司 一种金刚石单晶人工生长装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200710258A (en) * 2005-06-08 2007-03-16 Intel Corp Carbon nanotube interconnect contacts
US20070242412A1 (en) * 2006-01-20 2007-10-18 Chacko Antony P Electrode compositions containing carbon nanotubes for solid electrolyte capacitors
TW201001695A (en) * 2008-04-11 2010-01-01 Sandisk 3D Llc Damascene integration methods for graphitic films in three-dimensional memories and memories formed therefrom
US20090283735A1 (en) * 2008-05-16 2009-11-19 Sandisk 3D Llc Carbon nano-film reversible resistance-switchable elements and methods of forming the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8946903B2 (en) 2010-07-09 2015-02-03 Micron Technology, Inc. Electrically conductive laminate structure containing graphene region
US10141262B2 (en) 2010-07-09 2018-11-27 Micron Technology, Inc. Electrically conductive laminate structures

Also Published As

Publication number Publication date
JP2013529859A (ja) 2013-07-22
US8946903B2 (en) 2015-02-03
CN103003921A (zh) 2013-03-27
US20190326225A1 (en) 2019-10-24
WO2012005851A3 (en) 2012-03-29
TW201205765A (en) 2012-02-01
KR20130098979A (ko) 2013-09-05
SG186976A1 (en) 2013-02-28
US10141262B2 (en) 2018-11-27
US20180261548A1 (en) 2018-09-13
US20190067202A1 (en) 2019-02-28
KR20150096528A (ko) 2015-08-24
US10679943B2 (en) 2020-06-09
US20190244910A1 (en) 2019-08-08
JP5714104B2 (ja) 2015-05-07
KR101650281B1 (ko) 2016-08-30
US20150145135A1 (en) 2015-05-28
US10879178B2 (en) 2020-12-29
US9997461B2 (en) 2018-06-12
US10381308B2 (en) 2019-08-13
CN103003921B (zh) 2015-11-25
WO2012005851A2 (en) 2012-01-12
US20120006580A1 (en) 2012-01-12

Similar Documents

Publication Publication Date Title
TWI463627B (zh) 導電疊層結構，電氣互連及形成電氣互連之方法
JP5089575B2 (ja) 相互接続構造体及びその製造方法
US8232196B2 (en) Interconnect structure having a via with a via gouging feature and dielectric liner sidewalls for BEOL integration
US9472504B2 (en) Semiconductor having a high aspect ratio via
US8044519B2 (en) Semiconductor device and method of fabricating the same
US7666781B2 (en) Interconnect structures with improved electromigration resistance and methods for forming such interconnect structures
US9305886B2 (en) Integrated circuits having crack-stop structures and methods for fabricating the same
JP2009016542A (ja) 半導体装置
US8039390B2 (en) Method of manufacturing semiconductor device
US20130154097A1 (en) Semiconductor structure and manufacturing method of the same
US9558999B2 (en) Ultra-thin metal wires formed through selective deposition
CN104752332A (zh) 互联结构及其形成方法
JP2011082235A (ja) 半導体装置及びその製造方法