KR20130102120A - 부품내장 배선기판 - Google Patents

부품내장 배선기판 Download PDF

Info

Publication number
KR20130102120A
KR20130102120A KR1020137020470A KR20137020470A KR20130102120A KR 20130102120 A KR20130102120 A KR 20130102120A KR 1020137020470 A KR1020137020470 A KR 1020137020470A KR 20137020470 A KR20137020470 A KR 20137020470A KR 20130102120 A KR20130102120 A KR 20130102120A
Authority
KR
South Korea
Prior art keywords
chamfer
component
capacitor
core material
corner
Prior art date
Application number
KR1020137020470A
Other languages
English (en)
Other versions
KR101475172B1 (ko
Inventor
겐이치 사이타
신야 미야모토
다이스케 야마시타
신야 스즈키
히로히토 하시모토
Original Assignee
니혼도꾸슈도교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니혼도꾸슈도교 가부시키가이샤 filed Critical 니혼도꾸슈도교 가부시키가이샤
Publication of KR20130102120A publication Critical patent/KR20130102120A/ko
Application granted granted Critical
Publication of KR101475172B1 publication Critical patent/KR101475172B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09145Edge details
    • H05K2201/09154Bevelled, chamferred or tapered edge
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10015Non-printed capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

코어재의 수용부에 수지충전재를 개재시켜서 부품을 내장할 경우, 코너부로의 응력집중에 기인하는 크랙 등의 문제점을 방지할 수 있는 부품내장 배선기판을 제공한다. 본 발명의 부품내장 배선기판은, 수용부를 개구한 코어재(11)와, 상기 코어재(11)의 수용부에 수용되는 부품(커패시터)(50)과, 코어재(11)에 절연층 및 도체층을 교호로 적층 형성한 적층부를 구비하고 있다. 코어재(11)의 수용부와 부품(50)의 사이의 간극부(G)에는 수지충전재(20)가 충전되어 있다. 코너영역(C)에는 코어재(11)의 수용부의 내주부에는 직사각형의 각 코너부에 직선형상의 제 1 모따기부가 형성되고, 부품(50)의 외주부에는 직사각형의 각 코너부에 직선형상의 제 2 모따기부가 형성된다. 제 2 모따기부의 모따기 길이는, 코너영역(C)에 있어서의 간극부의 폭보다 크게 되어 있다. 이와 같은 구조에 의해, 수지충전재(20)의 코너부 부근으로의 응력집중을 완화하여 크랙 등을 방지함으로써 높은 신뢰성을 확보할 수 있다.

Description

부품내장 배선기판{WIRING SUBSTRATE HAVING BUILT-IN COMPONENT}
본 발명은 코어재에 개구된 수용부에 부품을 수용한 부품내장 배선기판에 관한 것이다.
종래부터 LSI 등의 반도체소자를 얹어 놓기 위한 패키지가 널리 이용되고 있다. 패키지의 구조로서는 예를 들면, 코어재를 배치하고, 그 상하에 도체층 및 절연층을 교호로 적층한 적층부를 형성한 배선기판이 알려져 있다. 이와 같은 배선기판은 외부기판과 반도체소자를 전기적으로 접속하는 중간기판으로서의 역할을 담당한다. 근래, 배선기판의 수용부에 부품을 내장하는 구조를 가지는 부품내장 배선기판이 제안되어 있다. 예를 들면, 배선기판을 관통하는 수용부에 비아 어레이형의 커패시터를 수용하고, 반도체소자에 공급되는 전원전압을 커패시터에 접속하면, 커패시터와 반도체소자 사이의 배선거리를 단축시킬 수 있어서 전원전압의 안정화와 노이즈 저감의 효과를 높일 수 있다.
통상, 부품내장 배선기판을 제조할 때에는 코어재를 관통하는 수용부를 개구하고, 상기 수용부에 커패시터를 수용하며, 수용부의 내주부와 부품의 외주부 사이의 간극부에 수지충전재를 충전함으로써 코어재와 커패시터를 일체적으로 고정할 수 있다. 부품내장 배선기판의 제조공정에 있어서는 예를 들면 땜납접합 등에 기인하는 온도변화가 발생하였을 때, 코어재와 커패시터의 열팽창률의 차이에 기인하는 응력이 발생한다. 수지충전재는 이와 같은 응력에 의해서 코어재와 커패시터의 사이가 상대적으로 변형할 경우, 그 사이에 개재하는 수지충전재에 의해서 변형을 흡수할 수 있다. 일반적으로, 코어재의 수용부와 커패시터는 직사각형의 평면형상으로 형성되지만, 각각의 직선형상의 각 변의 근방의 응력에 비해서 각각의 변이 90도로 교차하는 코너부의 근방에 응력이 집중하기 쉬운 것이 알려져 있다. 이와 같은 국소적인 응력집중은, 수지충전재의 부분에 크랙이나 기포를 발생시킬 우려가 있다. 그로 인해, 종래부터, 코어재의 수용부와 커패시터의 각각의 평면형상에 대해서 코너부를 모따기하는 가공을 실시함으로써 응력의 집중을 회피하는 수법이 제안되어 있다(특허문헌 1, 2 참조).
특허문헌 1 : 일본국 특개2006-253668호 공보 특허문헌 2 : 일본국 특개2002-124749호 공보
그러나, 상기 종래의 수법에 의해서, 예를 들면, 코어재의 수용부 및 커패시터의 직사각형의 각 코너부에 원호형상의 R모따기를 실시했다고 해도, 응력집중의 정도가 약간 완화되는데에 지나지 않고, 코너부의 응력에 기인하는 문제점을 방지하는데에는 불충분하다. 이 경우, 각 코너부에 실시하는 R모따기의 곡률반경을 충분히 크게 취하면, 응력집중 부분이 확대되어 분포되기 때문에 문제점이 어느 정도 경감된다. 그러나, 이 경우는 커패시터의 코너부의 모따기에 의해서 결락 부분의 면적이 커지고, 그 분량만큼 커패시터의 용량값이 저하되는 것이 문제가 된다. 이상과 같이, 상기 종래의 수법을 적용해서 부품내장 배선기판을 얻었다고 해도, 내장하는 부품의 특성을 확보하면서, 수지충전재의 부분의 코너부에 집중하는 응력의 영향을 충분히 억제할 수 없기 때문에, 응력집중에 기인하는 크랙 등의 발생을 방지하는 것은 곤란했었다. 그 결과, 부품내장 배선기판의 높은 신뢰성과 양호한 제조 수율을 손상시킨다고 하는 문제가 있었다.
본 발명은 이들의 문제를 해결하기 위해 이루어진 것이며, 코어재에 개구한 수용부에 부품을 수용할 경우, 수지충전재가 충전되는 간극부의 코너부에서 발생하는 응력집중의 영향을 억제하고, 크랙 등의 문제점을 방지해서 신뢰성이 높은 부품내장 배선기판을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해서, 본 발명의 부품내장 배선기판은 상면 및 하면을 관통하는 수용부를 개구한 코어재와, 상기 수용부에 수용되는 부품과, 상기 코어재의 상면측과 하면측의 적어도 일측에 절연층 및 도체층을 교호로 적층 형성한 적층부를 구비한 부품내장 배선기판으로서, 상기 수용부의 내주부와 상기 부품의 외주부 사이의 간극부에 수지충전재가 충전되고, 상기 수용부의 내주부는 평면방향에 있어서 직사각형의 각 코너부에 직선형상의 제 1 모따기부가 형성된 단면형상을 가지고, 상기 부품의 외주부는 평면방향에 있어서 직사각형의 각 코너부에 직선형상의 제 2 모따기부가 형성된 단면형상을 가지고, 적어도 상기 제 2 모따기부의 모따기 길이는 상기 간극부에 있어서의 상기 제 1 모따기부와 상기 제 2 모따기부 사이의 폭보다도 큰 것을 특징으로 하고 있다.
본 발명의 부품내장 배선기판에 따르면, 코어재의 수용부를 개구하고, 그곳에 커패시터 등의 부품을 내장하며, 코어재와 부품의 간극부에 수지충전재를 충전한 상태에서, 코어재에 적층부를 적층 형성하는 구조를 가지고 있다. 그리고, 간극부의 코너부 부근에서는 코어재의 수용부의 내주부에 직선형상의 제 1 모따기부를 형성함과 아울러, 부품의 외주부에 직선형상의 제 2 모따기부를 형성하고, 상기 부분의 간극부의 폭(W)과 제 2 모따기부의 모따기 길이(L2)의 관계로서 W<L2를 만족하는 치수조건이 설정되어 있다. 따라서, 간극부의 코너부 부근에서는 수지충전재에 대한 응력집중부가 제 1 및 제 2 모따기부의 양단의 2개소로 분산되게 된다. 이 경우, 상기 치수조건에 의해서 충분한 모따기 길이(L2)를 설정하고 있기 때문에, 2개소의 응력집중부의 거리를 벌려 놓을 수 있어 응력집중의 영향을 억제할 수 있다. 이에 따라, 응력집중에 기인하는 크랙이나 기포의 발생을 방지하여 부품내장 배선기판의 양호한 품질을 유지하는 것이 가능하게 된다.
상기 치수조건에 더불어서, 간극부의 코너부 부근에서 간극부의 폭(W)과 제 1 모따기부의 모따기 길이(L1)의 관계가 W<L1을 만족하는 치수조건을 더 설정해도 좋다. 즉, W<L1, W<L2를 동시에 만족하는 치수조건이 되기 위해서, 수지충전재에 대한 응력집중부를 보다 확실하게 2개소로 분산시킬 수 있다. 또, 제 2 모따기부의 모따기 길이(L2)는 0.5㎜에서부터 2㎜의 범위 내로 설정하는 것이 바람직하다. 모따기 길이(L2)가 0.5㎜보다 작으면 2개소의 응력집중부 사이의 거리를 충분히 취할 수 없게 되어 응력집중의 완화효과가 작아진다. 또, 모따기 길이(L2)가 2㎜보다 크면 제 2 모따기부의 면적이 증대하고, 부품의 면적을 제약하게 되어 바람직하지 않다.
상기 부품의 평면형상으로서는 상기 제 2 모따기부에 더불어서, 그 직선부분의 양단에 원호형상의 R모따기부를 더 형성해도 좋다. 이에 따라, 간극부에서 2개소로 분산된 응력집중부의 각각에 관해서, 제 2 모따기부의 직선부분이 부품의 각 변과 교차하는 개소에서 예각은 아니고 원호형상의 R모따기부가 존재하므로, 응력집중의 정도를 한층 완화시킬 수 있다. 이 경우, 제 2 모따기부에 부가하는 R모따기부의 곡률반경은 제 2 모따기부의 모따기 길이 이하로 하는 것이 바람직하다.
상기 제 1 및 제 2 모따기부의 각각의 직선부분은 코어재의 수용부 혹은 커패시터의 직사각형의 각 변과 대략 45°를 이루는 직선으로 해도 좋다. 상기 조건을 만족할 경우, 제 1 및 제 2 모따기부는 코어재의 수용부 혹은 커패시터의 양측의 각각의 각 변에 대해서, 내주측에서 본 교차각이 대략 135°를 이루게 된다. 이 경우의 교차각은 상기 직선부분과 각 변이 45°에서 벗어나는 경우는 감소하므로, 최대의 둔각인 대략 135°를 만족하는 치수조건으로 함으로써 응력집중의 완화에 유리하게 된다.
본 발명의 부품내장 배선기판에 있어서는, 다양한 부품을 내장할 수 있다. 구체적으로는, 부품으로서 커패시터가 내장된 커패시터 내장 기판에 대해서 본 발명을 적용할 수 있다. 예를 들면, 상기 커패시터로서 세라믹 유전체층과 내부 전극층을 교호로 적층하고, 상기 내부 전극층에 접속된 복수의 비아 도체를 격자형상 또는 지그재그형상으로 배치한 적층 세라믹 커패시터를 이용해도 좋다.
본 발명에 따르면, 부품내장 배선기판에 대해서 코어재의 수용부와 부품 사이의 간극부에 있어서, 각각의 직사각형의 코너부에 모따기부를 형성하고, 소정의 치수조건을 만족하도록 설정함으로써 수지충전재에 대한 응력집중부를 2개소로 분산시킬 수 있다. 이에 따라, 종래는 개개의 코너부에서 응력집중부가 1개소이었던 것에 비하면, 국소적인 응력집중을 완화함으로써 크랙발생 등의 문제점을 유효하게 방지할 수 있다. 따라서, 부품내장기판의 제조공정의 부하를 과대하게 하는 일없이 양호한 품질과 높은 제조 수율을 유지할 수 있다.
도 1은 본 실시형태의 배선기판의 개략의 단면 구조도이다.
도 2는 커패시터(50)의 단면 구조도이다.
도 3은 커패시터(50)의 표면 전극층(51)의 평면구조도를 나타내는 도면이다.
도 4는 본 실시형태의 평면구조에 대한 제 1 실시예를 모식적으로 나타낸 평면도이다.
도 5는 도 4의 평면도 중 1개의 코너영역(C)의 구체적인 구조예를 설명하기 위한 확대도이다.
도 6은 제 1 실시예와의 비교를 위해, 종래의 배선기판에서 상정되는 2종류의 평면구조를 나타내는 도면이다.
도 7은 제 1 실시예의 평면구조를 채용할 경우의 응력 완화의 효과를 설명하는 도면이다.
도 8은 본 실시형태의 평면구조에 대한 제 2 실시예를 모식적으로 나타낸 평면도이다.
도 9는 도 8의 평면도 중 1개의 코너영역(C)의 구체적인 구조예를 설명하기 위한 확대도이다.
도 10은 본 실시형태의 배선기판의 제조 방법을 설명하는 제 1 단면 구조도이다.
도 11은 본 실시형태의 배선기판의 제조 방법을 설명하는 제 2 단면 구조도이다.
도 12는 본 실시형태의 배선기판의 제조 방법을 설명하는 제 3 단면 구조도이다.
도 13은 본 실시형태의 배선기판의 제조 방법을 설명하는 제 4 단면 구조도이다.
이하, 본 발명의 매우 적합한 실시형태에 대해서 도면을 참조하면서 설명한다. 단, 이하에 서술하는 실시형태는 본 발명의 기술사상을 적용한 형태의 일례이고, 본 발명이 본 실시형태의 내용에 의해 한정되는 일은 없다.
본 실시형태에서는 본 발명을 구체화한 부품내장 배선기판에 대해서 설명한다. 도 1은 본 실시형태의 부품내장 배선기판[(10)(이하, 단지 배선기판(10)이라고도 한다)]의 개략의 단면 구조도를 나타내고 있다. 도 1에 나타내는 바와 같이, 본 실시형태의 배선기판(10)은, 예를 들면 유리섬유를 포함한 에폭시수지로 이루어지는 코어재(11)와, 코어재(11)의 상면측의 제 1 빌드업층[(12)(적층부)]과, 코어재 (11) 하면측의 제 2 빌드업층[(13)(적층부)]을 포함하는 구조를 가지고 있다. 본 실시형태의 배선기판(10)은, 그 내부에 부품인 커패시터(50)가 내장됨과 아울러, 상부에 반도체소자인 반도체 칩(100)이 얹어 놓여져 있다.
코어재(11)에는 중앙영역을 평면에서 보았을 때 직사각형 형상으로 관통하는 수용부(11a)가 형성되고, 상기 수용부(11a)에 커패시터(50)가 매립된 상태로 수용되어 있다. 특별히 제약되지 않지만, 예를 들면, 코어재(11)는 평면방향으로 1변이 25㎜ 정도의 정사각형이고, 두께 0.9㎜ 정도의 판 형상으로 형성된다. 또, 코어재 (11)에는 외주영역을 적층방향으로 관통하는 복수의 스루홀 도체(21)가 형성되고, 그 상단 및 하단이 각각 코어재(11)의 표면 및 이면의 도체층을 거쳐서 후술의 비아 도체(30, 40)와 전기적으로 접속되어 있다.
커패시터(50)는 양극과 음극의 사이에 소정의 용량을 형성하는 비아 어레이형의 적층 세라믹 커패시터이다. 커패시터(50)는 양면에 각각 형성된 표면 전극층 (51) 및 이면 전극층(52)을 통해서 제 1 빌드업층(12) 및 제 2 빌드업층(13)의 도체층(31, 41)의 각각과 전기적으로 접속된다. 특별히 제약되지 않지만, 예를 들면, 커패시터(50)는 평면방향으로 1변이 12㎜ 정도의 정사각형이고, 두께 0.9㎜ 정도의 판 형상으로 형성된다.
여기서, 도 1의 커패시터(50)의 구조에 대해서 도 2 및 도 3을 참조하여 설명한다. 도 2는 커패시터(50)의 단면 구조도를 나타내고, 도 3은 커패시터(50)의 표면 전극층(51) 측에서 본 평면구조도를 나타내고 있다. 본 실시형태의 커패시터 (50)는, 예를 들면 티탄산 바륨 등의 고유전율(高誘電率) 세라믹으로 이루어지는 세라믹 소결체로 이루어지고, 복수의 세라믹 유전체층(53)을 적층 형성한 구조를 가진다. 도 2에 나타내는 바와 같이, 각각의 세라믹 유전체층(53)의 사이에는 니켈을 주체로 하는 내부 전극층(60)과 내부 전극층(61)이 교호로 형성되어 있다. 일측의 내부 전극층(60)은 음극용의 전극으로서 기능하고, 타측의 내부 전극층(61)은 양극용의 전극으로서 기능하며, 양전극이 각 세라믹 유전체층(53)을 사이에 두고서 대향함으로써 소정의 용량이 형성된다.
커패시터(50)에는, 모든 세라믹 유전체층(53)을 적층방향으로 관통하는 복수의 비아 홀에 니켈 등을 매립한 복수의 비아 도체(70, 71)가 형성되어 있다. 그리고, 음극용의 비아 도체(70)는 내부 전극층(60)에 접속됨과 아울러, 양극용의 비아 도체(71)는 내부 전극층(61)에 접속된다. 커패시터(50)의 상면의 표면 전극층(51)에는 음극용의 복수의 단자전극(80)과 양극용의 복수의 단자전극(81)이 형성되어 있다. 또, 커패시터(50)의 바닥면의 이면 전극층(52)에는 음극용의 복수의 단자전극(82)과 양극용의 복수의 단자전극(83)이 형성되어 있다. 따라서, 복수의 비아 도체(70)는 상단측의 단자전극(80) 및 하단측의 단자전극(82)과 각각 전기적으로 접속된다. 또, 복수의 비아 도체(71)는 상단측의 단자전극(81) 및 하단측의 단자전극 (83)과 각각 전기적으로 접속된다.
도 3에 나타내는 바와 같이, 표면 전극층(51)에 있어서, 음극용의 단자전극 (80)과 양극용의 단자전극(81)이 격자형상으로 배치되어 있다. 따라서, 음극용의 비아 도체(70)와 양극용의 비아 도체(71)도 같은 배치이고, 이면 전극층(52)의 음극용의 단자전극(82)과 양극용의 단자전극(83)도 같은 배치이다. 또한, 도 3에서는 단자전극(80, 81)이 격자형상으로 배치된 예를 나타내고 있지만, 단자전극(80, 81)을 지그재그형상으로 배치해도 좋다. 도 3에 있어서는, 단자전극(80, 81)이 존재하지 않는 부분에 도체패턴을 형성하고, 단자전극(80, 81)의 어느 일측과 도체패턴을 전기적으로 접속하는 것이 일반적이지만, 도 3에서는 도시를 생략하고 있다. 한편, 도 3에 나타내는 바와 같이, 커패시터(50)의 외주형상은 직사각형의 각 코너부에 모따기부(P2)가 형성되어 있지만, 상기 모따기부(P2)의 역할에 대해서는 후술한다.
도 1로 되돌아가서, 코어재(11)의 수용부(11a)의 내주부와 커패시터(50)와의 외주부 사이의 간극부(G)에는 수지충전재(20)가 매립되어 있다. 수지충전재(20)는 예를 들면 열경화성 수지로 이루어지는 고분자 재료로 이루어지고, 커패시터(50)를 코어재(11)에 고정하는 역할을 한다. 구체적으로는, 수지충전재(20)의 탄성 변형에 의해서 코어재(11)와 커패시터(50)의 열팽창률의 차이에 기인하는 변형을 흡수하는 작용이 있다. 본 실시형태에서는, 상기한 바와 같이 커패시터(50)의 평면방향에 있어서의 각 코너부에 더불어서, 코어재(11)의 수용부(11a)의 평면방향에 있어서의 각 코너부에 각각 소정의 모따기 형상을 가지게 하는 구조를 채용하여 수지충전재 (20)의 국소적인 응력집중에 동반하는 문제점을 방지하고 있지만, 구체적인 구조에 대해서는 후술한다.
제 1 빌드업층(12)은 코어재(11)의 상부의 수지절연층(14)과, 수지절연층(14)의 상부의 수지절연층(15)과, 수지절연층(15)의 상부의 솔더 레지스트층(16)이 적층 형성되어 이루어진다. 수지절연층(14)의 상면에는 도체층(31)이 형성되고, 수지절연층(15)의 상면에는 복수의 단자패드(33)가 형성되어 있다. 수지절연층(14)의 소정개소에는 스루홀 도체(21)의 상단 전극 및 커패시터(50)의 표면 전극층(51)을 도체층(31)과 적층방향으로 접속 도통하는 복수의 비아 도체(30)가 설치되어 있다. 또, 수지절연층(15)의 소정개소에는 도체층(31)과 복수의 단자패드(33)를 적층방향으로 접속 도통하는 복수의 비아 도체(32)가 설치되어 있다. 솔더 레지스트층(16)은 복수개소가 개구되어 복수의 단자패드(33)가 노출되고, 그곳에 복수의 솔더 범프(34)가 형성되어 있다. 각각의 솔더 범프(34)는 배선기판(10)에 얹어 놓여지는 반도체 칩(100)의 각 패드(101)에 접속된다.
제 2 빌드업층(13)은 코어재(11)의 하부의 수지절연층(17)과, 수지절연층(17)의 하부의 수지절연층(18)과, 수지절연층(18)의 하부의 솔더 레지스트층(19)이 적층 형성되어 이루어진다. 수지절연층(17)의 하면에는 도체층(41)이 형성되고, 수지절연층(18)의 하면에는 복수의 BGA용 패드(43)가 형성되어 있다. 수지절연층(17)의 소정개소에는 스루홀 도체(21)의 하단 전극 및 커패시터(50)의 이면 전극층(52)을 도체층(41)과 적층방향으로 접속 도통하는 복수의 비아 도체(40)가 설치되어 있다. 또, 수지절연층(18)의 소정개소에는 도체층(41)과 복수의 BGA용 패드(43)를 적층방향으로 접속 도통하는 복수의 비아 도체(42)가 설치되어 있다. 솔더 레지스트층(19)은 복수개소가 개구되어 복수의 BGA용 패드(43)가 노출되고, 그곳에 복수의 솔더 볼(44)이 접속된다. 복수의 솔더 볼(44)은 도시되지 않는 외부기재와 전기적으로 접속 가능한 구조를 가진다.
도 1의 단면구조에 있어서, 예를 들면, 반도체 칩(100)에 공급되는 전원전압과 그랜드 전위 중, 전원전압이 커패시터(50)의 양극에 접속되고, 그랜드 전위가 커패시터(50)의 음극에 접속된다. 따라서, 커패시터(50)의 상측에서는 도 1의 솔더 범프(34), 단자패드(33), 비아 도체(32), 도체층(31), 비아 도체(30)를 경유하여 반도체 칩(100)의 그랜드 전위용의 패드(101)와 단자전극(80)의 사이 및 반도체 칩 (100)의 전원전압용의 패드(101)와 단자전극(81)의 사이가 각각 전기적으로 접속된다. 마찬가지로, 커패시터(50)의 하측에서는 도 1의 비아 도체(40), 도체층(41), 비아 도체(42), BGA용 패드(43), 솔더 볼(44)을 경유하여 단자전극(82)과 외부기재의 그랜드 전위용의 단자의 사이 및 단자전극(83)과 외부기재의 전원전압용의 단자 의 사이가 각각 전기적으로 접속된다.
다음에, 본 실시형태의 배선기판(10)에 있어서, 수지충전재(20)의 부분의 응력집중을 완화하기 위한 구조에 대해서 설명한다. 본 실시형태에서는 도 1의 배선기판(10) 중, 코어재(11) 및 커패시터(50)의 양측을 포함하는 임의의 평면방향의 단면에 있어서의 평면에서 보았을 때의 구조(이하, 단지 「평면구조」라고도 한다)에 특징이 있다. 이하에서는, 본 실시형태의 특징적인 평면구조에 관해서 대표적인 2개의 실시예를 들어 설명한다.
〈제 1 실시예〉
도 4는 본 실시형태의 평면구조에 대한 제 1 실시예를 모식적으로 나타낸 평면도이다. 또한, 간단하게 하기 위해, 코어재(11)의 스루홀 도체(21)나 폐색체(22) 혹은 커패시터(50)의 비아 도체(70, 71) 등에 대해서는 표기하고 있지 않다. 도 4에는 외주측의 코어재(11)와, 내주측의 커패시터(50)와, 코어재(11) 및 커패시터 (50) 사이의 수지충전재(20)만을 나타내고 있다.
코어재(11)는 외주부가 직사각형이고, 수용부(11a)의 내주부가 직사각형의 각 코너부를 모따기한 평면형상을 가지고 있다. 또, 커패시터(50)는 그 외주부가 직사각형의 각 코너부를 모따기한 평면형상을 가지고 있다. 따라서, 수지충전재 (20)가 충전되는 간극부(G)는 수용부(11a)의 모따기된 평면형상과, 커패시터(50)의 모따기된 평면형상에 둘러싸인 링 형상의 평면형상을 가지고 있다. 도 4에 있어서는 코어재(11)의 내주부인 수용부(11a)의 1개의 코너부와, 커패시터(50)의 1개의 코너부와, 그들에 끼워진 수지충전재(20)의 부분을 포함하는 코너영역(C)을 나타내고 있다. 즉, 도 4에 나타내는 평면 내부에는 동일한 구조 또한 대칭적인 배치의 4개의 코너영역(C)이 존재한다.
여기서, 도 5는 도 4의 평면도 중, 1개의 코너영역(C)의 구체적인 구조예를 설명하기 위한 확대도이다. 도 5의 하부에는 편의상, X방향 및 Y방향을 각각 화살표로 표시하고 있다. 도 5에 나타내는 코너영역(C)에는 코어재(11)의 수용부(11a)의 2변{(91)[X방향의 1변(91X) 및 Y방향의 1변(91Y)]} 사이의 코너부에 형성된 모따기부(P1)와, 커패시터(50)의 2변{(92)[(X방향의 1변(92X) 및 Y방향의 1변(92Y)]} 사이의 코너부에 형성된 모따기부(P2)와, 수지충전재(20)가 충전된 간극부(G) 중, 주로 양측의 모따기부(P1, P2)에 끼워진 영역을 나타내고 있다.
우선, 코어재(11) 측의 모따기부(P1)는 상기의 2변(91X, 91Y)의 각각과 대략 45°의 각도를 이루는 직선형상의 C모따기부(PC1)와, 상기 C모따기부(PC1)의 양단부분에 형성된 2개의 원호형상의 R모따기부(PR1)로 구분된다. C모따기부(PC1)의 직선부분은 모따기 길이(L1)로 형성되고, 2개의 R모따기부(PR1)의 각각의 원호부분은 소정의 곡률반경(R1)(미도시)으로 형성된다. 한편, 커패시터(50) 측의 모따기부 (P2)는 상기의 2변(92X, 92Y)의 각각과 대략 45°의 각도를 이루는 직선형상의 C모따기부(PC2)와, 상기 C모따기부(PC2)의 양단부분에 형성된 2개의 원호형상의 R모따기부(PR2)로 구분된다. C모따기부(PC2)의 직선부분은 모따기 길이(L2)로 형성되고, 2개의 R모따기부(PR2)의 각각의 원호부분은 소정의 곡률반경(R2)(미도시)으로 형성된다. 예를 들면, 이들의 곡률반경(R1, R2)은, 0.5㎜ 정도로 설정된다. 또한, C모따기부(PC1, PC2)가 각 변(91, 92)과 이루는 각도는 45°로 한정되지 않지만, 이때에 내주측에서 본 교차각이 135°로 되어 최대가 되므로 응력완화의 관점에서 바람직하다.
또, 간극부(G)는 양측의 C모따기부(PC1, PC2)에 끼워진 부분에서 폭(W)을 가진다. C모따기부(PC1, PC2)는 평행으로 배치되므로, 이 부분에서 폭(W)이 일정하게 된다. 또한, R모따기부(PR1, PR2)의 부분이나 각 변(91, 92)의 부분에 있어서의 간극부(G)의 폭은 특별히 제약되지 않지만, 도 5의 예에서는 대체로 일정한 폭(W)으로 유지되어 있다.
제 1 실시예의 구체적인 치수조건으로서 코어재(11) 측의 모따기 길이(L1)는 0.7㎜에서부터 5㎜의 범위 내로 설정하는 것이 바람직하고, 커패시터(50) 측의 모따기 길이(L2)는 0.5㎜에서부터 2㎜의 범위 내로 설정하는 것이 바람직하다. 이 경우, 각각의 모따기 길이(L1, L2)는 각각의 1변[(91, 92)(직사각형의 경우는 짧은 측의 1변)] 길이의 40%를 초과하지 않는 값인 것이 바람직하다. 또, 간극부(G)의 폭(W)은 0.1㎜에서부터 1.5㎜의 범위 내로 설정하는 것이 바람직하다.
한편, 도 5에 있어서의 각 치수파라미터[간극부(G)의 폭(W), C모따기부(PC1, PC2)의 각 모따기 길이(L1, L2)]의 관계에 대해서는 다음의 (1), (2), (3)식을 만족하는 것을 알 수 있다.
W<L1 …(1)
W<L2 …(2)
L1>L2 …(3)
이 중, 제 1 실시예에 있어서는 수지충전재(20)에서의 응력집중을 완화하는 효과를 얻기 위해, 특히 (2)식의 W<L2의 관계를 만족하는 것이 바람직하지만, 구체적인 효과에 대해서는 후술한다. 또, (1)식 및 (3)식에 대해서는 제약되지 않지만, 상기한 바와 같이 전체 둘레에 걸쳐서 간극부(G)의 폭(W)을 대체로 일정하게 유지하고, 또한 커패시터(50)의 사이즈를 필요 이상으로 작게 하지 않기[즉, 폭(W)을 너무 넓히지 않기] 위해 취할 수 있는 전형적인 치수제약의 예이다.
여기서, 도 6 및 도 7을 참조하여 제 1 실시예의 평면구조를 채용할 경우의 효과에 대해서 구체적으로 설명한다. 도 6은 제 1 실시예와의 비교를 위해 종래의 배선기판에서 상정되는 2종류의 평면구조를 나타내고 있다. 도 6(A)에서는 도 5의 코너영역(C)에 있어서, 수용부(11a) 및 커패시터(50)의 각각의 코너부가 모따기되지 않고, 그대로 직사각형으로 유지되는 경우의 평면구조를 제 1 비교예로서 나타내고 있다. 또, 도 6(B)에서는 도 5의 코너영역(C)에 있어서, 수용부(11a) 및 커패시터(50)의 각각의 코너부가 소정의 곡률반경으로 R모따기되는 경우의 평면구조를 제 2 비교예로서 나타내고 있다.
우선, 도 6(A)에 나타내는 바와 같이, 제 1 비교예에 있어서는 모따기부가 설치되어 있지 않으므로 코어재(11)의 수용부(11a)가 직교하는 2변(91X, 91Y)이 교차하는 개소의 코너(Ca)와, 커패시터(50)가 직교하는 2변(92X, 92Y)이 교차하는 개소의 코너(Cb)가 존재한다. 그리고, 간극부(G) 중 코너(Ca, Cb)의 근방의 개소에서 수지충전재(20)에 대한 응력집중부(Sa)가 발생한다. 그 결과, 배선기판(10)의 제조시에 있어서, 간극부(G)에 수지충전재(20)를 충전한 후, 응력집중부(Sa)의 부분에서 크랙이 발생하는 등의 문제점을 초래할 가능성이 높아진다.
또, 도 6(B)에 나타내는 바와 같이, 제 2 비교예에 있어서는 코어재(11)의 수용부(11a)의 코너부에 원호형상의 R모따기부(PRa)가 형성됨과 아울러, 커패시터 (50)의 코너부에 원호형상의 R모따기부(PRb)가 형성된다. 그리고, 간극부(G) 중, 각각의 R모따기부(PRa, PRb)의 원호부분에 끼워진 개소에서 수지충전재(20)에 대한 응력집중부(Sb)가 발생한다. 이 경우, 코너가 존재하지 않는 도 6(B)의 응력집중부 (Sb)는 도 6(A)의 응력집중부(Sa)에 비해, 원호부분을 따라서 분포범위가 넓혀져 있으며, 수지충전재(20)에 대한 크랙 등의 응력의 영향은 완화된다. 그러나, 도 6 (A), 도 6(B) 모두 1개의 코너영역(C)에 대해서 1개소의 응력집중부(Sa, Sb)가 발생하는 점에서는 공통이다.
이에 대해, 도 7은 제 1 실시예의 평면구조를 채용할 경우의 응력완화의 효과를 설명하는 도면이며, 도 5의 구조예와 같은 범위를 나타내고 있다. 도 7에 나타내는 바와 같이, 본 실시형태의 코너영역(C)에 있어서는 코어재(11) 측의 모따기부(P1)와 커패시터(50) 측의 모따기부(P2)에 끼워진 범위의 간극부(G) 중, X방향의 각 변(91X, 92X)의 근방의 개소에 응력집중부(Sx)가 발생하는 동시에, Y방향의 각 변(91Y, 92Y)의 근방의 개소에 응력집중부(Sy)가 발생한다. 각각의 응력집중부(Sx, Sy)는 간극부(G)의 직선부분의 양측에서 도 5의 R모따기부(PR1, PR2)에 끼워진 영역에 위치하고 있다. 이와 같이, 본 실시형태에서는 1개의 코너영역(C)에 대해서, 2개소로 분산된 응력집중부(Sx, Sy)가 발생하는 점에서 도 6(A), 도 6(B)의 각 비교예와는 다르다.
도 7에 나타내는 바와 같이, 본 실시형태의 평면구조를 채용함으로써 배선기판(10)의 제조시에 있어서, 간극부(G)에 수지충전재(20)를 충전한 후, 1개의 코너영역(C)에 발생하는 응력을 2개소로 분산시킬 수 있다. 그로 인해, 수지충전재(20)에 대한 응력에 기인하는 크랙 등의 문제점을 충분히 억제할 수 있다. 단, 2개소의 응력집중부(Sx, Sy)의 거리가 짧아지면, 응력 영향의 억제효과가 저해되므로 간극부(G)에 있어서, C모따기부(PC1, PC2)에 끼워진 직선영역의 길이를 어느 정도 확보할 필요가 있다. 따라서, 간극부(G)의 폭(W)과 C모따기부(PC2)의 모따기 길이(L2)에 관해, 상기의 (2)식에 나타내는 관계를 만족하도록 설계하는 것이 중요하게 된다.
〈제 2 실시예〉
다음에 도 8은 본 실시형태의 평면구조에 대한 제 2 실시예를 모식적으로 나타낸 평면도이다. 또한, 도 8에 나타내는 각 부재에 대해서는 제 1 실시예(도 4)와 공통되고 있다. 도 8의 평면구조에 있어서, 도 4의 평면구조도와 다른 점은 4개의 코너영역(C) 중, 코어재(11)의 수용부(11a)의 모따기 형상과 커패시터(50)의 모따기 형상이다. 그 이외의 구조에 대해서는 제 1 실시예와 마찬가지이기 때문에 설명을 생략한다.
도 9는 도 8의 평면도 중, 1개의 코너영역(C)의 구체적인 구조예를 설명하기 위한 확대도이고, 제 1 실시예의 도 5와 같은 범위의 구조를 나타내고 있다. 도 9에 나타내는 바와 같이, 코너영역(C)에 있어서, 코어재(11)의 수용부(11a)의 내주부와 커패시터(50)의 외주부에 C모따기가 실시되고, 어느 측에도 R모따기가 실시되지 않은 점에서 도 5와는 다르다. 즉, 코어재(11) 측에서는 상기의 2변(91X, 91Y)의 각각과 45°의 각도를 이루는 직선형상의 C모따기부(PC1')가 형성되고, 그 양단이 2변(91X, 91Y)과 직접 연결되어 있다. 또, 커패시터(50) 측에서는 상기의 2변 (92X, 92Y)의 각각과 45°의 각도를 이루는 직선형상의 C모따기부(PC2')가 형성되고, 그 양단이 2변(92X, 92Y)과 직접 연결되어 있다.
도 9에 나타내는 바와 같이, 코어재(11) 측의 C모따기부(PC1')의 직선부분은 모따기 길이(L1')를 가지고, 커패시터(50) 측의 C모따기부(PC2')의 직선부분은 모따기 길이(L2')를 가진다. 또, 간극부(G)는 C모따기부(PC1', PC2')에 끼워진 부분에서 일정한 폭(W)을 가진다. C모따기부(PC1', PC2')의 모따기 길이(L1', L2')에 대해서는 R모따기부가 없는 만큼 도 5와 비교하면 길게 되어 있다. 간극부(G)의 폭(W)에 대해서는 도 5의 폭(W)과 같은 경우를 나타내고 있지만, 특별히 제약되지 않는다.
도 9에 있어서의 각 치수파라미터의 관계에 대해서는 제 1 실시예의 (1), (2), (3)식과 마찬가지로, 다음의 (1)', (2)', (3)'식을 만족하는 것을 알 수 있다.
W<L1' …(1)'
W<L2' …(2)'
L1'>L2' …(3)'
이 중, 제 2 실시예에 있어서, 제 1 실시예와 마찬가지의 관점으로부터 수지충전재(20)에 대한 응력집중을 완화하는 효과를 얻기 위해서는 특히 (2)'식의 관계를 만족하는 것이 바람직하다. 이 경우도 (1)'식 및 (3)'식에 대해서는 제약되지 않지만, 상기한 바와 같이 전체 둘레에 걸쳐서 간극부(G)의 폭(W)을 대체로 일정하게 유지하고, 또한 커패시터(50)의 사이즈를 필요 이상으로 작게 하지 않기[즉, 폭(W)을 너무 넓히지 않기] 위해 취할 수 있는 치수제약의 일례이다.
제 2 실시예의 평면구조를 채용할 경우의 효과에 대해서는 도 6 및 도 7을 이용해서 설명한 제 1 실시예의 경우와 기본적으로는 공통된다. 단, 도 7에 나타낸 바와 같이, 코너영역(C)에 있어서, 2개소로 분산된 응력집중부(Sx, Sy)가 발생하는 점은 마찬가지이지만, 제 2 실시예에서는 R모따기부가 없기 때문에 제 1 실시예보다도 응력집중부(Sx, Sy)의 분포범위가 약간 좁게 된다. 그로 인해, 제 1 실시예가 응력집중을 완화하는 효과는 높아지지만, 적어도 도 6(A), 도 6(B)의 평면구조와 비교하면, 제 2 실시예가 2개소의 응력집중부(Sx, Sy)로 분산되는 것으로부터 응력의 영향을 충분히 억제할 수 있다. 또, 코너영역(C)에는 C모따기부(PC1', PC2')만을 설치하면 좋으므로 제조공정을 간소화할 수 있다.
〈배선기판의 제조 방법〉
다음에, 본 실시형태의 배선기판(10)의 제조방법에 대해서 도 10∼도 13을 참조해서 설명한다. 우선, 도 10에 나타내는 바와 같이, 수용부(11a)를 가지는 코어재(11)의 기재를 제작해서 준비한다. 통상, 복수의 배선기판(10)을 복수개 취하기 위한 중간제품을 형성하기 위해서, 예를 들면, 1변이 400㎜의 정사각형의 평면형상과 두께 0.80㎜를 가지는 기재를 준비하지만, 이하에서는 간단하게 하기 위해 1개의 배선기판(10)의 구성부분만을 도시한다. 코어재(11)가 되는 기재에 대해서, 소정위치에 루터를 이용한 펀칭 가공을 실시하는 것에 의해 수용부(11a)가 되는 관통구멍을 미리 형성한다. 이때, 도 4 또는 도 8에 나타내는 바와 같이, 수용부 (11a)의 각 코너부에 모따기부를 가지는 평면형상이 형성되도록 가공을 실시한다. 또한, 코어재(11)의 기재로서는, 필요에 따라서 양면에 구리박이 첩부된 동장적층판을 이용해도 좋다.
한편, 도 2에 나타내는 커패시터(50)를 제작해서 준비한다. 커패시터(50)를 제작할 때에는 세라믹 그린 시트를 이용한 주지의 수법에 의해, 내부 전극층(60, 61)을 가지는 적층체를 형성한 후, 얻어진 적층체에 대해서 비아 도체(70, 71) 및 단자전극(80∼83)을 순차적으로 형성한다. 그 후, 배선기판(10)과 마찬가지로, 복수의 커패시터(50)를 다수개 취하기 위한 적층체에 대해서, 예를 들면 블랭킹 가공을 실시하는 것으로, 도 4 또는 도 8에 나타내는 바와 같이, 개개의 커패시터(50)의 각 코너부에 모따기부를 가지는 평면형상이 형성된다. 이어서, 적층체에 대한 소성 공정을 거치고, 단자전극(80∼83)의 표면에 전해 구리 도금을 실시하여 커패시터(50)가 완성된다.
또, 도 11에 나타내는 바와 같이, 드릴기를 이용한 드릴링 가공에 의해, 코어재(11)의 스루홀 도체(21)의 형성위치에 관통구멍을 형성한 후, 상기 관통구멍에 대해서 무전해 구리 도금 및 전해 구리 도금을 실시함으로써 스루홀 도체(21)를 형성한다. 그리고, 스루홀 도체(21)의 공동부(空洞部)에 에폭시수지를 주성분으로 하는 페이스트를 인쇄한 후, 경화시킴으로써 폐색체(22)를 형성한다. 한편, 수용부 (11a)의 바닥부에 박리 가능한 점착테이프(200)를 밀착 배치한다. 상기 점착테이프 (200)는 지지대(201)에 의해 지지된다. 그리고, 마운트 장치를 이용하여 수용부(11a) 내에 커패시터(50)를 수용하고, 점착테이프(200)로 커패시터(50)를 붙여서 가고정한다.
이어서, 수용부(11a)와 커패시터(50)의 측면 사이의 간극부(G)에 디스팬서 장치를 이용하여 열경화성 수지로 이루어지는 수지충전재(20)를 충전한다. 가열처리에 의해 수지충전재(20)를 경화시킴으로써, 수용부(11a)의 내부에서 커패시터 (50)가 고정된다. 계속해서, 도 12에 나타내는 바와 같이, 커패시터(50)의 고정 후에 점착테이프(200)를 박리한다. 그 후, 코어재(11)의 하면과 커패시터(50)의 이면 전극층(52)에 잔존하는 점착재는 용제 세정을 실시하여 연마함으로써 제거한다. 또, 커패시터의 표면 전극층(51) 상에 형성된 구리 도금층의 표면을 조화(粗化, roughening)하여 둔다.
다음에 도 13에 나타내는 바와 같이, 코어재(11) 및 커패시터(50)의 상하의 각 면에 각각 에폭시수지를 주성분으로 하는 필름형상 절연 수지 재료를 적층하고, 진공하에서 가압 가열함으로써 절연 수지 재료를 경화시켜 상면 및 하면에 수지절연층(14, 17)을 형성한다. 그 후, 코어재(11)의 상하의 수지절연층(14, 17)의 소정위치에 레이저 가공을 실시하여 복수의 비아 홀을 형성하고, 디스미어(desmear) 처리를 실시한 후에 각 비아 홀 내에 비아 도체(30, 40)를 형성한다. 그리고, 수지절연층(14, 17)의 표면에 패터닝을 실시하고, 도체층(31, 41)을 각각 형성한다. 이어서, 수지절연층(14, 17)의 표면에 각각 상기의 필름형상 절연 수지 재료를 적층하고, 진공하에서 가압 가열함으로써 절연 수지 재료를 경화시켜 수지절연층(15, 18)을 형성한다. 그리고, 수지절연층(15, 18)에 상기의 비아 도체(30, 40)와 마찬가지의 수법으로 복수의 비아 도체(32, 42)를 형성한다.
다음에 도 1로 되돌아가서, 수지절연층(15)의 상부에 복수의 단자패드(33)를 형성하고, 수지절연층(18)의 하부에 복수의 BGA용 패드(43)를 형성한다. 이어서, 수지절연층(15)의 상면과 수지절연층(18)의 하면에 각각 감광성 에폭시수지를 도포해서 경화시킴으로써 솔더 레지스트층(16, 19)을 형성한다. 그 후, 솔더 레지스트층(16)에 개구부를 패터닝하고, 복수의 단자패드(33)에 접속되는 복수의 솔더 범프 (34)를 형성한다. 또, 솔더 레지스트층(19)에 개구부를 패터닝하고, 복수의 BGA용 패드(43)에 접속되는 복수의 솔더 볼(44)을 형성한다. 이상의 순서에 의해 본 실시형태의 배선기판(10)이 완성된다.
이상, 본 실시형태에 의거하여 본 발명의 내용을 구체적으로 설명했지만 본 발명은 상기의 실시형태에 한정되는 것은 아니고, 그 요지를 일탈하지 않는 범위에서 다양한 변경을 실시할 수 있다. 예를 들면, 본 실시형태에서는 커패시터를 내장하는 부품내장 배선기판에 대해서 본 발명을 적용하는 경우를 설명했지만, 커패시터에 한정하지 않고 다양한 부품을 내장하는 부품내장기판에 대해서도 널리 본 발명을 적용할 수 있다. 또, 배선기판(10)의 구조나 재료 혹은 구체적인 제조공정에 대해서는 본 실시형태의 내용에 한정되는 일 없이 여러 가지로 변경 가능한 것은 당연하다. 또한, 그 외의 점에 대해서도 상기 실시형태에 의해 본 발명의 내용이 한정되는 것은 아니고, 본 발명의 작용효과를 얻을 수 있는 한, 상기 실시형태에 개시한 내용에는 한정되는 일 없이 적절하게 변경 가능하다.
10 - 배선기판 11 - 코어재
11a - 수용부 12 - 제 1 빌드업층
13 - 제 2 빌드업층 14, 15, 17, 18 - 수지절연층
16, 19 - 솔더 레지스트층 20 - 수지충전재
21 - 스루홀 도체 22 - 폐색체
31, 41 - 도체층 30, 32, 40, 42 - 비아 도체
33 - 단자패드 34 - 솔더 범프
43 - BGA용 패드 44 - 솔더 볼
50 - 커패시터 51 - 표면 전극층
52 - 이면 전극층 53 - 세라믹 유전체층
60, 61 - 내부 전극층 70, 71 - 비아 도체
80, 81, 82, 83 - 단자전극 91 - 코어재(수용부) 내주측의 각 변
92 - 커패시터 외주측의 각 변 100 - 반도체 칩
101 - 패드 G - 간극부
P1,P2 - 모따기부

Claims (7)

  1. 상면 및 하면을 관통하는 수용부를 개구한 코어재와, 상기 수용부에 수용되는 부품과, 상기 코어재의 상면측과 하면측의 적어도 일측에 절연층 및 도체층을 교호로 적층 형성한 적층부를 구비한 부품내장 배선기판으로서,
    상기 수용부의 내주부와 상기 부품의 외주부 사이의 간극부에 수지충전재가 충전되고, 상기 수용부의 내주부는 평면방향에 있어서 직사각형의 각 코너부에 직선형상의 제 1 모따기부가 형성된 단면형상을 가지고, 상기 부품의 외주부는 평면방향에 있어서 직사각형의 각 코너부에 직선형상의 제 2 모따기부가 형성된 단면형상을 가지고, 적어도 상기 제 2 모따기부의 모따기 길이는 상기 간극부에 있어서의 상기 제 1 모따기부와 상기 제 2 모따기부 사이의 폭보다도 크고,
    상기 부품의 외주부는 상기 제 2 모따기부의 직선부분의 양단에 원호형상의 R모따기부가 더 형성된 평면형상을 가지는 것을 특징으로 하는 부품내장 배선기판.
  2. 청구항 1에 있어서,
    상기 제 1 모따기부의 모따기 길이는 상기 간극부에 있어서의 상기 제 1 모따기부와 상기 제 2 모따기부 사이의 폭보다도 큰 것을 특징으로 하는 부품내장 배선기판.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 제 2 모따기부의 모따기 길이는 0.5㎜에서부터 2㎜의 범위 내로 설정되어 있는 것을 특징으로 하는 부품내장 배선기판.
  4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 R모따기부의 곡률반경은 상기 제 2 모따기부의 모따기 길이 이하인 것을 특징으로 하는 부품내장 배선기판.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 제 1 모따기부 및 상기 제 2 모따기부의 각각의 직선부분은, 상기 직사각형의 각 변과 대략 45°를 이루는 직선인 것을 특징으로 하는 부품내장 배선기판.
  6. 청구항 1 내지 청구항 5 중 어느 한 항에 있어서,
    상기 부품은 커패시터인 것을 특징으로 하는 부품내장 배선기판.
  7. 청구항 6에 있어서,
    상기 커패시터는, 세라믹 유전체층과 내부 전극층을 교호로 적층하고, 상기 내부 전극층에 접속된 복수의 비아 도체를 격자형상 또는 지그재그형상으로 배치한 적층 세라믹 커패시터인 것을 특징으로 하는 부품내장 배선기판.
KR1020137020470A 2011-01-18 2011-12-07 부품내장 배선기판 KR101475172B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2011-008292 2011-01-18
JP2011008292A JP5536682B2 (ja) 2011-01-18 2011-01-18 部品内蔵配線基板
PCT/JP2011/006841 WO2012098616A1 (ja) 2011-01-18 2011-12-07 部品内蔵配線基板

Publications (2)

Publication Number Publication Date
KR20130102120A true KR20130102120A (ko) 2013-09-16
KR101475172B1 KR101475172B1 (ko) 2014-12-19

Family

ID=46515270

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137020470A KR101475172B1 (ko) 2011-01-18 2011-12-07 부품내장 배선기판

Country Status (5)

Country Link
US (1) US8847356B2 (ko)
JP (1) JP5536682B2 (ko)
KR (1) KR101475172B1 (ko)
CN (1) CN102986313B (ko)
WO (1) WO2012098616A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6013960B2 (ja) * 2013-03-28 2016-10-25 京セラ株式会社 配線基板
US9685414B2 (en) * 2013-06-26 2017-06-20 Intel Corporation Package assembly for embedded die and associated techniques and configurations
TWI467757B (zh) * 2013-08-02 2015-01-01 Chipbond Technology Corp 半導體結構
JP6449551B2 (ja) * 2014-03-12 2019-01-09 エドワーズ株式会社 真空ポンプの制御装置とこれを備えた真空ポンプ
JP6373115B2 (ja) * 2014-08-05 2018-08-15 日本特殊陶業株式会社 配線基板
US9554469B2 (en) * 2014-12-05 2017-01-24 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Method of fabricating a polymer frame with a rectangular array of cavities
TWI578416B (zh) * 2015-09-18 2017-04-11 Subtron Technology Co Ltd 封裝載板及其製作方法
WO2018053463A1 (en) 2016-09-19 2018-03-22 H. Lee Moffitt Cancer Center And Research Institute, Inc. Artificial antigen presenting cells for genetic engineering of immune cells
JP6819268B2 (ja) * 2016-12-15 2021-01-27 凸版印刷株式会社 配線基板、多層配線基板、及び配線基板の製造方法
US10373904B2 (en) 2017-08-28 2019-08-06 Micron Technology, Inc. Semiconductor devices including capacitors, related electronic systems, and related methods
JP2019067858A (ja) * 2017-09-29 2019-04-25 イビデン株式会社 プリント配線板及びその製造方法
CN111373467B (zh) * 2017-12-01 2022-02-08 三菱电机株式会社 显示装置
EP3913661A4 (en) * 2019-01-16 2022-03-30 Toppan Printing Co., Ltd. HOUSING SUBSTRATE AND METHOD OF MANUFACTURE THEREOF
JP2021068757A (ja) * 2019-10-18 2021-04-30 株式会社リコー 配線基板
CN111642084B (zh) * 2020-06-29 2021-08-31 苏州浪潮智能科技有限公司 金手指倒角的确定方法、确定装置、确定设备及存储介质

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4179407B2 (ja) 2000-08-08 2008-11-12 日本特殊陶業株式会社 配線基板
JP4654133B2 (ja) * 2005-02-09 2011-03-16 日本特殊陶業株式会社 配線基板
TWI414218B (zh) 2005-02-09 2013-11-01 Ngk Spark Plug Co 配線基板及配線基板內建用之電容器
CN1819174A (zh) * 2005-02-09 2006-08-16 日本特殊陶业株式会社 布线基板及布线基板内置用电容器
US7696442B2 (en) 2005-06-03 2010-04-13 Ngk Spark Plug Co., Ltd. Wiring board and manufacturing method of wiring board
JP4726546B2 (ja) * 2005-06-03 2011-07-20 日本特殊陶業株式会社 配線基板の製造方法
JP2008060283A (ja) * 2006-08-31 2008-03-13 Matsushita Electric Ind Co Ltd 樹脂封止金型、半導体パッケージおよびその製造方法

Also Published As

Publication number Publication date
CN102986313B (zh) 2015-07-29
US20130285204A1 (en) 2013-10-31
CN102986313A (zh) 2013-03-20
US8847356B2 (en) 2014-09-30
WO2012098616A1 (ja) 2012-07-26
KR101475172B1 (ko) 2014-12-19
JP5536682B2 (ja) 2014-07-02
JP2012151253A (ja) 2012-08-09

Similar Documents

Publication Publication Date Title
KR101475172B1 (ko) 부품내장 배선기판
KR101384082B1 (ko) 캐패시터 내장 배선기판 및 부품 내장 배선기판
JP5715009B2 (ja) 部品内蔵配線基板及びその製造方法
JP5389770B2 (ja) 電子素子内蔵印刷回路基板及びその製造方法
JP5111342B2 (ja) 配線基板
JP2013042164A (ja) 部品集合体
WO2014162478A1 (ja) 部品内蔵基板及びその製造方法
JP2015035497A (ja) 電子部品内蔵配線板
KR101356353B1 (ko) 프린트 배선판
JP4965237B2 (ja) 配線基板内蔵用コンデンサ及び配線基板
JP5559717B2 (ja) 電子部品の製造方法
JP6639934B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US9433108B2 (en) Method of fabricating a circuit board structure having an embedded electronic element
KR101483874B1 (ko) 인쇄회로기판
CN111696930A (zh) 内埋元件封装结构、内埋式面封装基板及其制造方法
JP4550774B2 (ja) 配線基板内蔵用コンデンサ、配線基板、積層体、コンデンサ集合体、配線基板内蔵用コンデンサ製造方法
JP5283492B2 (ja) 配線基板
WO2024004262A1 (ja) 基板
WO2024004263A1 (ja) 基板
JP2008311508A (ja) 電子部品パッケージおよびその製造方法
JP4795863B2 (ja) 配線基板内蔵用コンデンサの製造方法、配線基板内蔵用コンデンサ、及び配線基板
JP2017037877A (ja) 半導体装置及び半導体装置の製造方法
JP4509189B2 (ja) Icチップ搭載用基板
JP2010040669A (ja) 半導体パッケージ
WO2011102133A1 (ja) 部品内蔵基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171120

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181129

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 6