DE112015005031T5 - Substrate und verfahren zu ihrer herstellung - Google Patents

Substrate und verfahren zu ihrer herstellung Download PDF

Info

Publication number
DE112015005031T5
DE112015005031T5 DE112015005031.0T DE112015005031T DE112015005031T5 DE 112015005031 T5 DE112015005031 T5 DE 112015005031T5 DE 112015005031 T DE112015005031 T DE 112015005031T DE 112015005031 T5 DE112015005031 T5 DE 112015005031T5
Authority
DE
Germany
Prior art keywords
layers
substrate
layer
contact pads
interposer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112015005031.0T
Other languages
English (en)
Inventor
Hong Shen
Liang Wang
Gabriel Z. Guevara
Rajesh Katkar
Cyprian Emeka Uzoh
Laura Wills Mirkarimi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Adeia Semiconductor Technologies LLC
Original Assignee
Invensas LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Invensas LLC filed Critical Invensas LLC
Publication of DE112015005031T5 publication Critical patent/DE112015005031T5/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias

Abstract

Ein Interposer (110) weist an der oberen und/oder der unteren Oberfläche Kontakt-Pads zur Verbindung mit Schaltungsmodulen (z. B. ICs 112) auf. Der Interposer schließt ein Substrat ein, das aus mehreren Schichten (110.i) besteht. Jede Schicht kann ein Substrat (110S), möglicherweise ein keramisches Substrat, mit einer Schaltungsanordnung sein. Die Substrate verlaufen vertikal. Mehrere Interposer werden in einer einzigen Struktur (310) hergestellt, die aus vertikalen Schichten (310.i) besteht, die den Schichten der Interposer entsprechen. Die Struktur wird entlang horizontaler Ebenen (314) zerteilt, um die Interposer bereitzustellen. Vertikale, stromführende Leitungslinien (ähnlich wie durch Substrate verlaufende Durchkontaktierungen) eines Interposer können vor dem Zerteilen und bevor alle Substrate aneinander befestigt werden, auf den Oberflächen der Substrate ausgebildet werden. Somit besteht keine Notwendigkeit dafür, Löcher für die vertikalen, stromführenden Leitungslinien durch die Substrate hindurch zu machen. Nicht-vertikale Merkmale können ebenfalls an den Substratoberflächen ausgebildet werden, bevor die Substrate aneinander befestigt werden. Es werden auch andere Ausführungsformen bereitgestellt.

Description

  • HINTERGRUND DER ERFINDUNG
  • Die vorliegende Erfindung betrifft die Elektrotechnik und genauer Substrate, die verwendet werden, um integrierte Halbleiterschaltungen miteinander und mit anderen Schaltungen zu verbinden.
  • Integrierte Schaltungen (ICs) weisen winzige, eng beabstandete Kontakt-Pads auf, die nur schwer mit anderen Schaltungen zu verbinden sind, da sie miteinander Kurzschlüsse bilden können (beispielsweise durch Lot), aufgrund von Verkrümmungen von Schaltungsstrukturen falsch zueinander ausgerichtet sein können und durch Spannungen, die aus Wärmeeinwirkung entstehen können, abbrechen können.
  • Die ICs und anderen Schaltungen können über ein gemeinsames Substrat, wie einen mehrlagigen keramischen Interposer 110 (1A) der Art, die im am 16. November 2010 an Kawamura et al. erteilten US-Patent Nr. 7,833,370 , beschrieben ist, miteinander verbunden werden. In 1A weisen ICs 120 Kontakt-Pads 120C auf, die durch Verbindungen 124, die aus Lot, Klebstoff oder von einer beliebigen anderen Art sein können, an Kontakt-Pads 110C des Interposers 110 befestigt sind. Der Interposer 110 schließt stromführende Leitungslinien ein, welche die Kontakt-Pads 110C in einem gewünschten Muster verbinden. Die stromführenden Leitungslinien umfassen horizontale Leiterbahnen 110LH und vertikale, stromleitende Durchkontaktierungen 110LV. In diesem Beispiel weist der Interposer 110 Kontakt-Pads 110C sowohl an der Ober- als auch an der Unterseite auf; die unteren Kontakt-Pads können durch Verbindungen wie 124' mit einem anderen Substrat, beispielsweise einer gedruckten Schaltung (printed circuit board, PCB) 114 verbunden sein. Wir nennen das Substrat 110 einen „Interposer“, weil es Kontakt-Pads an der Ober- und der Unterseite aufweist. In der Vergangenheit wurde der Begriff „Interposer“ verwendet, wenn Kontakt-Pads 110C auf der Oberseite andere Abstände aufwiesen als an der Unterseite: Die oberen Kontakt-Pads 110 können kleine Abstände aufweisen, um den winzigen Abständen zwischen Pads 120C der ICs zu entsprechen, während die unteren Kontakt-Pads 110 größere Abstände aufweisen können, um einer gröberen Herstellungstechnik, wie sie für PCBs verwendet wird, zu entsprechen. Wie er in jüngerer Zeit verwendet wird, kann der Begriff „Interposer“ jedoch jedes Substrat bezeichnen, das verwendet werden kann, um andere Schaltungen miteinander zu verbinden, und das Kontakt-Pads sowohl an der Ober- als auch der Unterseite aufweist.
  • Der Interposer 110 von 1A weist zwei Schichten 110.1, 110.2 auf. 1B ist eine perspektivische Explosionsansicht der beiden Schichten, und 1A zeigt eine Schnittansicht, die durch Abschneiden des vorderen Teils des Interposers durch eine vertikale Ebene A-A (parallel zur XZ-Lage eines orthogonalen XYZ-Koordinatensystems) erhalten wird. Der Interposer ist in einer horizontalen Position gezeigt, d. h. verlaufend in einer horizontalen XY-Ebene. Jede Schicht 110.i (110.1, 110.2) schließt eine keramische Platte 110S ein, die horizontal verläuft. In jeder Schicht 110.i liegen horizontale Leitungslinien 110LH oben auf der keramischen Platte, und vertikale Durchkontaktierungen 110LV verlaufen durch die keramische Platte, um die horizontalen Leitungslinien 110LH mit darunterliegenden Merkmalen zu verbinden. Die vertikalen Durchkontaktierungen 110LV werden durch Ausstanzen von Löchern in der „grünen“ Keramik (d. h. vor dem Brennen der Keramik) und Füllen der Löcher mit leitfähiger Paste ausgebildet.
  • KURZFASSUNG
  • Dieser Abschnitt gibt einen Überblick über manche Merkmale der Erfindung. Andere Merkmale können in den darauffolgenden Abschnitten beschrieben werden.
  • Manche Ausführungsformen geben aus mehreren Schichten bestehende Interposer und andere Strukturen mit neuartigen Anordnungen der Schichten an. Manche Ausführungsformen sind nachstehend beschrieben. Die Erfindung wird durch die beigefügten Ansprüche definiert.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1A ist eine perspektivische Schnittansicht integrierter Schaltungen, die an einem Interposer gemäß dem Stand der Technik angebracht sind.
  • 1B ist eine perspektivische Explosionsansicht der Struktur von 1A.
  • 2 ist eine perspektivische Schnittansicht eines Substrats aus mehreren Schichten, das einen Interposer bereitstellt, oder das so verbessert werden kann, dass es einen Interposer bereitstellt, gemäß manchen Ausführungsformen der vorliegenden Erfindung.
  • 3 ist eine perspektivische Schnittansicht einer Struktur, die in mehrere Substrate aus mehreren Schichten aufgetrennt werden kann, die jeweils einen Interposer bereitstellen, oder die so verbessert werden können, dass sie einen Interposer bereitstellen, gemäß manchen Ausführungsformen der vorliegenden Erfindung.
  • 4A und 4B sind perspektivische Schnittansichten integrierter Schaltungen, die an Interposern gemäß manchen Ausführungsformen der vorliegenden Erfindung angebracht sind.
  • 5A ist eine perspektivische Schnittansicht einer Schicht eines Substrats aus mehreren Schichten, das einen Interposer bereitstellt, oder das so verbessert werden kann, dass es einen Interposer bereitstellt, gemäß manchen Ausführungsformen der vorliegenden Erfindung.
  • 5B ist eine Querschnittsexplosionsansicht eines Substrats aus mehreren Schichten, das einen Interposer bereitstellt, oder das so verbessert werden kann, dass es einen Interposer bereitstellt, gemäß manchen Ausführungsformen der vorliegenden Erfindung.
  • 6A ist eine perspektivische Ansicht eines Substrats für eine Schicht einer Struktur, die in mehrere Substrate aus mehreren Schichten aufgetrennt werden kann, die jeweils einen Interposer bereitstellen, oder die so verbessert werden können, dass sie einen Interposer bereitstellen, gemäß manchen Ausführungsformen der vorliegenden Erfindung.
  • 6B ist eine Seitenansicht der Schicht von 8A im Herstellungsverfahren gemäß manchen Ausführungsformen der vorliegenden Erfindung.
  • 6C und 7 sind Seitenansichten von Strukturen, die in mehrere Substrate aus mehreren Schichten aufgetrennt werden können, die jeweils einen Interposer bereitstellen, oder die so verbessert werden können, dass sie einen Interposer bereitstellen, gemäß manchen Ausführungsformen der vorliegenden Erfindung.
  • 8A ist eine Seitenansicht einer Schicht einer Struktur, die in mehrere Substrate aus mehreren Schichten aufgetrennt werden kann, die jeweils einen Interposer bereitstellen, oder die so verbessert werden können, dass sie einen Interposer bereitstellen, gemäß manchen Ausführungsformen der vorliegenden Erfindung.
  • 8B ist eine Seitenansicht einer Struktur, die in mehrere Substrate aus mehreren Schichten aufgetrennt werden kann, die jeweils einen Interposer bereitstellen, oder die so verbessert werden können, dass sie einen Interposer bereitstellen, gemäß manchen Ausführungsformen der vorliegenden Erfindung.
  • 9A ist eine perspektivische Ansicht einer Struktur, die in mehrere Substrate aus mehreren Schichten aufgetrennt werden kann, die jeweils einen Interposer bereitstellen, oder die so verbessert werden können, dass sie einen Interposer bereitstellen, gemäß manchen Ausführungsformen der vorliegenden Erfindung.
  • 9B ist eine perspektivische Ansicht der mehrlagigen Substrate, die aus der Struktur von 9A erhalten werden können.
  • 10 ist eine perspektivische Ansicht einer Struktur, die in mehrere Substrate aus mehreren Schichten aufgetrennt werden kann, die jeweils einen Interposer bereitstellen, oder die so verbessert werden können, dass sie einen Interposer bereitstellen, gemäß manchen Ausführungsformen der vorliegenden Erfindung.
  • BESCHREIBUNG EINIGER AUSFÜHRUNGSFORMEN
  • Die in diesem Abschnitt beschriebenen Ausführungsformen erläutern die Erfindung, beschränken sie aber nicht. Die Erfindung wird durch die beigefügten Ansprüche definiert.
  • Ein Aspekt der vorliegenden Erfindung betrifft die Anordnung bzw. das Layout von stromführenden Leitungslinien in einem Interposer oder anderem Substrat, der bzw. das verwendet wird, um ICs und andere Schaltungen miteinander zu verbinden. Genauer schließen manche Ausführungsformen der vorliegenden Offenbarung zusätzlich zu vertikalen Durchkontaktierungen wie 110LV in 1A diagonale Leitungslinien (nicht-vertikale Leitungslinien, die abwärts verlaufen) und andere Formen und Merkmale, die auf keramischen und nicht-keramischen Substraten ausgebildet werden können ein. 2 zeigt als Beispiele Merkmale 110L für einen zweilagigen Interposer. Der gezeigte Interposer erstreckt sich horizontal, um einen Vergleich mit 1A zu erleichtern; 2 ist eine Schnittansicht, die anhand einer vertikalen Schnittebene erhalten wird wie in 1A. Man beachte, dass in 2 Schichten 110.1 und 110.2 anders angeordnet sind als in 1A: Die Schichten von 1A verlaufen horizontal und sind aufeinandergestapelt; aber die Schichten von 2 sind hintereinandergestapelt (die Schicht 110.2 liegt vor 110.1). Durch diesen Aufbau ist die Herstellung von stromführenden Leitungslinien und anderen Merkmalen der vertikalen Oberflächen von Substraten 110S erleichtert. Der Interposer der Art von 2 kann vertikale, stromführende Leitungslinien (Durchkontaktierungen) wie 110L.10 aufweisen, und die Leitungslinien können durch die gesamte Höhe (Z-Dimension) des zweilagigen Interposers verlaufen. Außerdem kann der Interposer diagonale, stromführende Leitungslinien wie 110L.1 aufweisen, die ebenfalls durch die gesamte Höhe verlaufen; diagonale Leitungslinien können Leiterstrecken bereitstellen, die kürzer sind als die Leitungslinien, die aus vertikalen und horizontalen Segmenten bestehen, um eine hohe Geschwindigkeit oder einen niedrigen Leistungsverbrauch zu erreichen, um mehr Verbindungswege bereitzustellen oder für andere Zwecke. Merkmale 110L können Kondensatoren (siehe eine Kondensatorplatte 110L.2), Widerstände, Induktoren, Dioden, Transistoren und andere Schaltungselemente einschließen. Merkmale 110L können eine Umverteilungsschicht (redistribution layer, RDL, in 2 nicht gezeigt) auf mehreren Ebenen mit mehreren Schichten führender Merkmale einschließen, die durch dielektrische Schichten getrennt sind. Merkmale 110L können nicht-stromführende Elemente einschließen, z. B. nicht-stromführende Halbleitermerkmale für Transistoren, Dioden usw. Merkmale 110L können auch Elemente einschließen, die nicht Teil einer Schaltung sind, z. B. Wärmespreizer, die aus hochwärmeleitfähigen Materialien (möglicherweise Metall oder anderen Materialien, die möglicherweise stärker wärmeleitend sind als die angrenzenden Substrate 110S); solche Wärmespreizer leiten Wärme aus dem Inneren des Interposers an die Grenzfläche des Interposers. Merkmal 110L.10 könnte beispielsweise ein Wärmespreizer sein, der nicht Teil einer Schaltung ist.
  • Manche Ausführungsformen geben neuartige Herstellungsverfahren an, um die Herstellung solcher Merkmale, möglicherweise in Serie (d. h. gleichzeitig für mehrere Interposer) zu erleichtern. Somit werden in manchen Ausführungsformen mehrere Interposer wie 110 als Teil einer einzigen Struktur 310 (3) hergestellt. In dem Beispiel von 3 liefert die Struktur vier Interposer 110, wenn sie entlang der horizontalen Ebenen 314 durchtrennt wird. Wie jeder Interposer 110 ist die Struktur 310 eine Struktur aus zwei Schichten, in der Schichten 310.1, 310.2 vertikal verlaufen. Die Schicht 310.1 liefert die Schichten 110.1 aller Interposer, und die Schicht 310.2 liefert die Schichten 110.2 aller Interposer. Es können mehr als zwei Schichten vorhanden sein.
  • Jede Schicht 310.i (310.1, 310.2) schließt Merkmale 310L ein, welche die Merkmale 110L für die entsprechenden Interposer-Schichten 110.i liefern. Die Merkmale 310L werden von großen vertikalen Oberflächen von Schichten 310.i gebildet, so dass diese Merkmale nicht auf vertikale Durchkontaktierung beschränkt sind, wie in 1A. Solche Merkmale können horizontale Leitungslinien (wie 110L.3 und 110L3' in 2) und vertikale und diagonale Leitungslinien und andere Merkmale einschließen, wie oben beschrieben. Zusätzliche horizontale Merkmale können nach der Vereinzelung des Interposers (d. h. nach der Durchtrennung entlang der Ebenen 314) auf den großen oberen und unteren Oberflächen des Interposers hergestellt werden. Für den Interposer von 2 sind Merkmale, die nach der Vereinzelung an der Oberseite des Interposers ausgebildet werden, als 110L.A in den Beispielen von 4A und 4B gezeigt. Diese Merkmale können stromführende Leitungslinien (wie 110L.A1), Kontakt-Pads (wie 110L.AC) und Widerstände, Transistoren, Kondensatoren, Induktoren und andere Merkmale einschließen. Diese Merkmale können sich über mehrere Schichten 110.i in beliebiger Richtung erstrecken; beispielsweise kann sich eine stromführende Leitungslinie oder ein Kontakt-Pad über mehrere Schichten erstrecken. Es können mehrere Ebenen solcher Schichten bereitgestellt werden, die durch ein Dielektrikum 510 getrennt sind (4B). Ähnliche Merkmale können an den unteren Oberflächen der Interposer bereitgestellt werden.
  • Diese Interposer können auf jede gewünschte Weise verwendet werden. In 4A ist eine IC 120 an der oberen Oberfläche des Interposers angebracht, wo ihre Kontakt-Pads nach oben ausgerichtet sind; die Kontakt-Pads der IC sind über Einzeldrähte 410 mit den Kontakt-Pads 110C und/oder 110L.AC des Interposers verbunden. In 4B ist die IC 120.2 auf ähnliche Weise verbunden; die IC 120.1 ist nach Art eines Flip-Chips an der oberen Oberfläche angebracht, mit Kontakt-Pads an der Unterseite, die an Kontakt-Pads 110L.AC angebracht sind (wie in 1A). Die IC 120.1 kann zusätzliche Kontakt-Pads an der Oberseite (nicht dargestellt) aufweisen, die mit Drähten an den Kontakt-Pads des Interposers angebracht sind. Der Interposer kann in anderen Zusammenstellungen verwendet werden, die in der Technik bekannt sind.
  • Noch andere Merkmale 110L können durch stromleitende Durchkontaktierungen (in 2 bis 4 nicht gezeigt, in der nachstehend besprochenen 5B bei 110L.100 gezeigt) bereitgestellt werden, die in möglicherweise horizontalen Löchern durch Substrate 110S der Schichten 110.i hergestellt werden; solche Durchkontaktierungen können vor der Vereinzelung anhand des gleichen Verfahrens ausgebildet werden wie Durchkontaktierungen 110LV in 1A, wenn die Substrate 110S keramisch sind, oder anhand von anderen Verfahren. Wenn beispielsweise ein Substrat 110S Silicium oder Glas ist, können die Durchkontaktierungen anhand einer TSV-Technik (Durchkontaktierung durch Substrat) ausgebildet werden; siehe z. B. 2014/0175654 (Haba et al., Juni 26, 2014), durch Bezugnahme hierin aufgenommen.
  • Wie oben angegeben, sind 2, 3, 4A, 4B Schnittansichten: Merkmale 110L und 310L der Schichten 110.2 und 310.2 sind freigelegt dargestellt; aber in der vollständigen Struktur können diese Merkmale durch eine Schutzschicht (z. B. ein Dielektrikum, möglicherweise aus Polyimid oder von anderer Art) bedeckt sein. Dies ist jedoch keine Beschränkung: In manchen Ausführungsformen sind die Merkmale 110L, 310L 2 in der fertigen Struktur freiliegend.
  • Bekanntlich muss ein Interposer dünn sein, um kürzere Leiterwege zwischen Schaltungen unterhalb und oberhalb des Interposers (z. B. zwischen ICs 120 und PCB 114 in 1A) bereitzustellen. Die Interposer von 2 und 3 können einfach durch Verringern des Abstands zwischen den Dicing-Ebenen 314 dünn ausgeführt werden. Die Schichten 110.i, 310.i können dick sein, weil ihre Dicke nicht zu der Dicke des Interposers beiträgt (die Dicke der Schichten 110.i, 310.i betrifft die horizontalen Abmessungen des Interposers). Dadurch, dass jede Schicht eine größere Dicke aufweisen kann, ergeben sich weniger strikte Herstellungstoleranzen. Zum Beispiel kann man für eine bestimmte horizontale Fläche je nach Bedarf dünnere Schichten oder eine geringere Anzahl an dickeren Schichten bereitstellen, um eine gewünschte Schaltung herzustellen.
  • In 3 sind alle Interposer 110 identisch, aber in anderen Ausführungsformen können nicht-identische Interposer 110 in ein und derselben Struktur 310 ausgebildet werden; z. B. können die Interposer unterschiedliche Schaltungsanordnungen 110L und/oder unterschiedliche Höhen aufweisen. Außerdem müssen die Ebenen 314 nicht horizontal sein. Man beachte, dass die Begriffe „horizontal“ und „vertikal“ verwendet werden, um die Beschreibung zu vereinfachen, aber die Interposer oder anderen Strukturen können einen beliebigen Winkel und eine beliebige Ausrichtung aufweisen. Manche Ausführungsformen schließen Substrate ein, die keine Interposer sind, d. h. Substrate mit Kontakt-Pads nur auf einer Seite oder möglicherweise andere Arten von Substraten.
  • 5A, 5B stellen einen Interposer mit acht Schichten dar, mit Schichten 110.1 bis 110.8. Die Schicht 110.2 ist gleich wie in 2 und ist in 5A reproduziert. 5B ist eine Querschnittsexplosionsansicht der Schichten 110.1 bis 110.8, gesehen im horizontalen Querschnitt durch die Ebene 604 von 5A (Ebene 604 ist parallel zur XY-Ebene). 5B ist eine Ansicht dieses Querschnitts von unten. Ferner ist die Ansicht auf eine Struktur 310, aus welcher der Interposer besteht, die gleiche. Wenn, wie in 3 zu sehen ist, eine Struktur 310 entlang einer horizontalen Schnittebene durch einen Interposer 110 hindurch aufgeschnitten wird, dann verläuft diese Ebene nur durch diesen Interposer 110 und durch keinen anderen Interposer, so dass die Schnittansicht der Struktur 310 der Schnittansicht des Interposers gleich ist. Daher ist 5B eine Schnittansicht von sowohl dem Interposer 110 als auch der entsprechenden Struktur 310.
  • In 5B schließt jede Schicht 110.i ein Substrat 110S ein, das aus Keramik oder einem beliebigen anderen Material besteht. In der Schicht 110.1 schließt Merkmale 110L eine mehrlagige Struktur auf einem Substrat 110S der oben beschriebenen Art (d. h. mehrere Schichten von Schaltungselementen, die durch ein Dielektrikum voneinander getrennt sind) ein.
  • Die Schicht 110.2 schließt eine Kondensatorplatte 110L.2 wie in 2 ein. Die andere Platte des Kondensators 110L.2' liegt auf dem Substrat 110S der darüberliegenden Schicht 110.3. Das Substrat 110S der Schicht 110.3 stellt das Dielektrikum des Kondensators bereit.
  • Die Schicht 110.4 weist keine Merkmale 110L auf, mit Ausnahme einer führenden Durchkontaktierung 110L.100, die durch das Substrat hindurch verläuft. Diese Durchkontaktierung verbindet zusammen mit einer ähnlichen Durchkontaktierung 110L.100 in Schicht 110.5 die Kondensatorplatte 110L.2' mit einem Merkmal 610 in Schicht 110.5. Die Schicht 110.4 könnte weggelassen werden oder für Haftungs- und/oder für Barriereeigenschaften ihres Substrats 110S verwendet werden.
  • Die Durchkontaktierung 110L.100 im Substrat 110.5 kann anhand jedes geeigneten Verfahrens hergestellt werden, z. B. TSV.
  • In der Schicht 110.5 ist das Merkmal 610 ein MOS-Transistor-Gate. Die Source-/Kanal-/Drain-Region 620 ist in Merkmal 110L der Schicht 110.6; das Gate-Dielektrikum wird vom Substrat 110S der Schicht 110.6 bereitgestellt. Die Transistorregionen 610, 620 können durch Leitungslinien oder andere Merkmale 110L (nicht gezeigt), die nicht in der Querschnittsebene von 5B liegen, mit Kontakt-Pads 110C (wie in 2 oder 4) und/oder anderen Elementen verbunden sein.
  • Die Schicht 110.7 weist keine Merkmale 110L auf und kann eine Haft- oder Barriereschicht sein, wie oben für Schicht 110.4 beschrieben wurde. Die Schicht 110.8 weist Merkmale 110L auf der Unterseite des Substrats 110S auf. In anderen Ausführungsformen weist die Schicht 110.8 keine Merkmale 110L auf; die Schichten 110.8 und 110.7 dienen als Schutzschichten für den Interposer.
  • Die Erfindung ist nicht auf die Struktur von 5B beschränkt; beispielsweise kann ein Interposer jede beliebige Anzahl von Schichten, möglicherweise tausende Schichten aufweisen. Es können auch andere Arten von Merkmalen 110L vorhanden sein.
  • Substrate 110S unterschiedlicher Schichten können aus gleichen oder unterschiedlichen Materialien bestehen. Beispiele schließen teilgehärtetes (B-Stufen-)Epoxid, Formmassen, Polyimid, Keramik, Glas usw., möglicherweise wärmeleitfähige Matrixmaterialien mit Zusätzen ein. Zum Beispiel bestehen in manchen Ausführungsformen alle Substrate 110S aus Keramik; die Struktur 310 kann anhand von Verfahren hergestellt werden, die im oben genannten US-Patent Nr. 7,833,370 beschrieben sind, das durch Bezugnahme hierin aufgenommen ist. Beispiele für keramische Materialien für Substrate 110S schließen Glas, Aluminium, Zinkoxid und andere ein, und schließen möglicherweise eine keramische Matrix mit Fasern oder anderen Partikeln ein bzw. bestehen aus einer solchen; geeignete Materialien sind auch im oben genannten Patent Nr. 7,833,370 beschrieben. Die keramischen Substrate können anhand bekannter Techniken hergestellt werden, z. B. durch Glaspulversprühen. Die Substrate 110S können aus einem Band aus grüner Keramik hergestellt werden, wie es beispielsweise von Murata Manufacturing Company, Ltd., Japan, oder DuPont, USA erhältlich ist. Vorteilhafterweise weisen manche keramischen Bänder eine geringe Schrumpfung von möglicherweise unter 10 % auf. Substrate 110S unterschiedlicher Schichten 310.i können gleiche oder verschiedene Dicken aufweisen; eine Dicke eines Beispiels für ein keramisches Substrat beträgt 100 bis 200 Mikrometer, und solche Substrate 110S können verwendet werden, um Tausende von Schichten in einem einzelnen Interposer bereitzustellen; andere Dicken sind auch möglich, und eine Dicke kann in ein und derselben Schicht 110.i überall variieren. Nicht-keramische Materialien sind ebenfalls möglich, wie oben angegeben.
  • In jeder Schicht 310.i können die Merkmale 310L anhand von bekannten Techniken hergestellt werden, z. B. durch Abscheidung (z. B. Galvanisierung oder andere beliebige Art), photolithographische Musterung, Ätzen oder Laserablation und andere. Durchkontaktierungen 110L.100 können ausgebildet werden, wie im oben genannten Patent 7,833,370 beschrieben (Stanzen von Löchern in keramische Platten) oder anhand der TSV-Technik für Substrate 110S, die aus Silicium, Glas oder beliebigen anderen Materialien bestehen. Metallmerkmale können durch Drucken aufgebracht werden – manche Drucktechniken sind einfach und nicht teuer. Geeignete Drucktechniken schließen Rotationstiefdruck, Rollendruck (möglicherweise einschließlich von R2R-Nanoimprint), Schablonendruck, lasergestütztes Vorwärtsdrucken, Nanotransfer-Drucken, Mikrokontaktdrucken ein. Halbleitermerkmale, wie 620, und andere Merkmale können aus organischen oder anorganischen Halbleitermaterialien gebildet werden, möglicherweise durch Laminierung – siehe die offengelegte US-Patentanmeldung Nr. 2007/0004229 (Malajovich, 4. Januar 2007). Die Erfindung ist nicht auf diese Einzelheiten beschränkt.
  • In manchen Ausführungsformen wird die Struktur 310 schichtweise wie folgt hergestellt. Das Substrat 110S der unteren Schicht 310.1 wird auf ein zuvor gebranntes Keramiksubstrat (nicht gezeigt, siehe das oben genannte Patent 7,833,370 ) gestapelt. Dann werden die Merkmale 310L der Schicht 310.1 aufgedruckt oder auf andere Weise ausgebildet. Dann wird das nächste Substrat 110S (der Schicht 310.2) auf die Schicht 310.1 gestapelt. Dann werden die Merkmale 310L der Schicht 310.2 ausgebildet; und so weiter bis zur letzten Schicht. Wenn die Substrate 110S aus Keramik bestehen, können alle Substrate gebrannt werden, nachdem der Stapel 310 vollständig ist, oder die Struktur kann alternativ dazu in Zwischenstufen, vor der Vervollständigung des Stapels gebrannt werden. Ein Brennen bei niedrigen Temperaturen (unter 1000 °C) wird in manchen Ausführungsformen angewendet, aber in anderen werden hohe Temperaturen verwendet. In manchen Ausführungsformen besteht mindestens eine der unteren Schichten aus Keramik, aber mindestens eine der oberen Schichten besteht nicht aus Keramik und die Struktur wird nach dem Stapeln der keramischen Schichten, aber vor dem Stapeln der nicht-keramischen Schichten gebrannt.
  • Alternativ dazu können für eine oder mehrere Schichten 310.i die Merkmale 310L ausgebildet werden, bevor die Schicht auf die darunterliegende Schicht oder das Substrat aufgebracht wird. Merkmale 310L können auf den oberen und unteren Oberflächen eines Substrats ausgebildet werden. Außerdem kann in keramischen Ausführungsformen eine Schicht 310.i gebrannt werden, bevor sie auf die darunterliegende Schicht oder das Substrat aufgebracht wird.
  • 6A zeigt ein Substrat 110S einer Schicht 310.i, bei dem mindestens manche von den Merkmalen 310L ausgebildet werden, bevor die Schicht auf die darunterliegende Schicht oder das Substrat aufgebracht wird. Die Merkmale 310L werden in den oberen und unteren Nuten 590 im Substrat 110S ausgebildet. Das Substrat ist in perspektivischer Ansicht dargestellt, wobei die vordere Oberfläche in der XY-Ebene liegt (diese Ebene ist in 3 horizontal dargestellt, so dass die Schicht in 6A um 90° gedreht ist, damit sie horizontal statt vertikal verläuft; sowohl in 3 als auch in 6A erstreckt sich jede Schicht 310.i entlang der XZ-Ebene). Für das Substrat 110S kann jedes geeignete Material verwendet werden, einschließlich formbarer Materialien. Beispiele schließen teilgehärtetes (B-Stufen-)Epoxid, Formmassen, Polyimid, Keramik, Glas usw. ein. In manchen Ausführungsformen wird das gesamte Substrat mit den Nuten durch Formen ausgebildet. Andere Materialien und Herstellungsverfahren können ebenfalls verwendet werden; die Nuten 590 können beispielsweise anhand einer Maskenätzung ausgebildet werden.
  • Stromführende Leitungslinien oder andere Merkmale 310L.20 (6B) werden anhand eines beliebigen geeigneten Verfahrens in den Nuten ausgebildet, z. B. durch Schablonendruck oder stromlose Abscheidung. Geeignete Materialien umfassen Lot (z. B. Lötpaste mit Kupfer) und möglicherweise andere sinterbare Materialien. Falls gewünscht, kann eine photolithographische Maskierung verwendet werden, um die Merkmale 310L.20 durch Galvanisierung, Sputtern oder andere Abscheidung-und-Ätzung-Verfahren auszubilden, die entweder eine Abscheidung von Material 310L.20 über dem gesamten Substrat 110S und eine anschließende Demaskierung des Materials 310L.20 außerhalb der Gräben oder eine Lift-off-Musterung einschließen. Leitungslinien 310L.20 können aus mehreren Materialien gebildet werden, z. B. aus einer Kupferschicht und einer anschließend abgeschiedenen Lotschicht.
  • 6C zeigt drei Schichten 310.1, 310.2, 310.3, die verarbeitet werden, wie in 6A, 6B, und aneinander gebondet werden. In dieser Ausführungsform werden in den oberen und unteren Schichten 310.1 und 310.3 die Nuten und die Leitungslinien 310L.20 nur auf einer Seite ausgebildet, die der Schicht 310.2 zugewandt ist. Wenn die drei Schichten zusammengebracht werden, passen ihre Nuten aufeinander, d. h. jede Nut in einer der Schichten ist einer Nut in der angrenzenden Schicht zugewandt, und die entsprechenden Leitungslinien 310L.20 berühren einander physisch. Somit berührt jede Leitungslinie 310L.20 in der Schicht 310.2 physisch eine Leitungslinie 310L.20 in der Schicht 310.1 oder 310.2, möglicherweise über der gesamten Länge der Leitungslinie. Infolgedessen können die drei Schichten durch Bonden ihrer zusammenpassenden Leitungslinien 310L.20 (z. B. durch Lotrückfluss, wenn die Leitungslinien 310L.20 Lotoberflächen aufweisen, oder durch Thermokompression oder durch ein stromleitendes Haftmittel, das auf die Nuten 590 über den Leitungslinien 310L.20 aufgebracht wird, oder möglicherweise anhand anderer Arten von Bonding) gebondet werden. Alternativ oder zusätzlich dazu können die Schichten durch Aneinanderbonden ihrer Substrate 110S gebondet werden, wenn die Substrate einander zwischen den Nuten 590 physisch berühren. Für das Bonden kann jedes geeignete Verfahren verwendet werden, z. B. direktes Bonden oder ein dielektrisches Haftmittel.
  • Die Struktur 310 kann anhand bekannter Techniken entlang der Ebenen wie 314, d. h. parallel zur XY-Ebene zerteilt werden. Die Enden der Leitungslinien 310L.20 können Kontakt-Pads 110C bereitstellen, oder sie können durch Leitungslinien 110L. A mit den Kontakt-Pads verbunden werden, wie oben im Zusammenhang mit 4A und 4B beschrieben wurde.
  • 7 zeigt eine andere Ausführungsform, bei der die Nuten 590 und die Leitungslinien 310L.20 von aneinander angrenzenden Substraten nicht zusammenpassen; die einzelnen Leitungslinien 310L.20 der einzelnen Substrate können von allen anderen Leitungslinien 310L.20 in den drei Schichten elektrisch isoliert sein. Die Nuten oder Leitungslinien können jede Geometrie aufweisen, und es kann eine beliebige Anzahl von Schichten vorhanden sein und kann mit anderen Arten von oben beschriebenen Schichten (z. B. ohne die Nuten 590) kombiniert werden. Die Nuten können andere Merkmale, möglicherweise mehrere Schichten von Merkmalen, z. B. Transistor-Source-/Drain-/Kanal-Regionen oder vollständige Transistoren enthalten.
  • 8A ähnelt 6B, aber die Leitungslinien 310L.20 stehen aus den Nuten vor und bedecken die Oberflächen der Nuten nicht nur, wie in 6B. In manchen Ausführungsformen (8B) passen die Nuten von aneinander angrenzenden Schichten aufeinander, wie in 6C gezeigt, aber die Leitungslinien 310L.20 sind nur in der mittleren Schicht 310.2 ausgebildet; da die Leitungslinien aus den Nuten der Schicht 310.2 vorstehen, füllen diese Leitungslinien die Nuten in den Schichten 310.1, 310.3 teilweise oder vollständig aus, wenn die drei Schichten aneinandergefügt werden (8B). Dicke Leitungslinien sind von Vorteil für die Verringerung der elektrischen und thermischen Widerstände, aber wenn die Leitungslinien nur in einer Schicht hergestellt werden, kann die Herstellung vereinfacht sein. In manchen Ausführungsformen werden die Leitungslinien 310L.20 in der Schicht 310.1 und an der Oberseite, aber nicht an der Unterseite der Schicht 310.2 ausgebildet; die Schicht 310.3 weist keine Leitungslinien 310L.20 auf (wie in 8B).
  • Die Strukturen von 6A bis 8B können mit einer (nicht gezeigten) dielektrischen Schicht verstärkt werden, welche die Leitungslinien 310L.20 von den Substraten 110S trennt, wenn die Substrate nicht dielektrisch sind. Andere Schichten, z. B. der Form nach anpassungsfähige Schichten, wie Polyimid, können an den Seitenwänden der Nuten ausgebildet werden, um wärmebedingte Spannungen zu verringern.
  • Die Struktur 310 kann anhand der Technik, die im oben genannten US-Patent 7,833,370 beschrieben ist, oder anhand anderer Techniken zerteilt werden.
  • In manchen Ausführungsformen (beispielsweise wie oben beschrieben) ist jedes Substrat 110S fest, bevor und nachdem es auf ein darunterliegendes Substrat oder eine darunterliegende Schicht gestapelt wird. Alternativ dazu kann ein Substrat bzw. können mehrere (möglicherweise alle) Substrate 110S aus einem Material hergestellt werden, das nicht fest ist, z. B. aus einem fließfähigen Material (halbfest und/oder flüssig) und/oder aus der Dampfphase. In manchen Ausführungsformen wird ein fließfähiges Material durch Rakelbeschichtung oder Formen oder ein beliebiges anderes Verfahren auf die darunterliegende Schicht oder das darunterliegende Substrat aufgebracht und dann gehärtet, so dass es in die feste Phase übergeht. Beispiele für fließfähige Materialien schließen Polyimid und Epoxid ein. Geeignete fließfähige Materialien auf Epoxidbasis schließen Photoresist (wie SU-8) und Formmassen ein.
  • Wie oben angegeben, kann ein Substrat bzw. können mehrere (möglicherweise alle) Substrate 110S aus einer Dampfphase gebildet werden, z. B. durch chemische Abscheidung aus der Dampfphase (CVD) auf dem darunterliegenden Substrat oder der darunterliegenden Schicht. Eine physikalische Abscheidung aus der Dampfphase (CVD) und andere Verfahren können verwendet, um ein Substrat 110S direkt auf dem darunterliegenden Substrat oder der darunterliegenden Schicht auszubilden.
  • Ein Substrat 110 kann Schichten aus unterschiedlichen Materialien einschließen; beispielsweise kann ein Substrat eine Halbleiterschicht (möglicherweise Silicium) aufweisen, die oben und/oder unten und/oder an den Seiten mit einem Dielektrikum beschichtet ist.
  • In manchen Ausführungsformen sind die Grenzflächen zwischen aneinander angrenzenden Substraten 110S scharf definiert, aber die Grenzflächen können auch verschwommen sein oder aufgrund einer Interdiffusion der Substratmaterialien verschwinden.
  • Der Interposer 110 kann jede geeignete Abmessung aufweisen. In Ausführungsbeispielen kann die Dicke des Interposers (die Z-Dimension in 2) 10 bis 1000 Mikrometer betragen, und jede von den X- und Y-Dimensionen beträgt 10 bis 100 mm. Andere Abmessungen sind ebenfalls möglich. Die Erfindung schließt Interposer mit einer Dicke ein, die größer ist als die horizontalen Abmessungen (d. h. die Z-Dimension kann größer sein als die X- und Y-Dimensionen). Ebenso kann ein Interposer würfelförmig sein (d. h. es sind gleiche Abmessungen möglich).
  • Interposer 110 und Strukturen 310 können alle möglichen Formen und Größen aufweisen. Siehe 9A, 9B, wo eine Struktur 310 (9A) gezeigt ist, die durch horizontale Ebenen 314H und eine vertikale Ebene 314V in acht Interposer 110A bis 110H geteilt wird (9B). Die Ebene 314V ist parallel zur YZ-Ebene und senkrecht zu den Hauptoberflächen der Interposer, die parallel sind zur XZ-Ebene, aber die Schnittebenen 314 müssen nicht vertikal oder horizontal sein.
  • In 10 wird die Struktur 310 entlang nicht-planer (z. B. zylindrischer) Schnittflächen 314 vereinzelt.
  • Manche Ausführungsformen der vorliegenden Erfindung werden durch die folgenden Bestimmungen definiert.
  • Bestimmung 1 definiert ein Erzeugnis, das ein Element (möglicherweise einen Interposer) umfasst, welches so verwendet werden kann, dass es mindestens als ein Verbindungssubstrat fungiert, das eine Verbindung zwischen Schaltungsmodulen bereitstellt, wenn diese mit dem Verbindungssubstrat verbunden werden. Beispiele für Schaltungsmodule sind ein Die 120 und Package-Substrate. In manchen Ausführungsformen kann das Element auch andere, Nicht-Verbindungsfunktionen über die Schaltungsanordnung des Elements bereitstellen.
  • Ferner umfasst das Element gemäß Bestimmung 1 mehrere Kontakt-Pads zum Verbinden der Schaltungsmodule und umfasst verbindende Schaltungsanordnungen (z. B. 110L), die eine Verbindung zwischen den Kontakt-Pads bereitstellen; wobei die Kontakt-Pads ein oder mehrere erste Kontakt-Pads umfassen, die an einer oberen Oberfläche des Elements liegen. Natürlich kann das Element in jedem Winkel verwendet werden, so dass die „obere Oberfläche“ lediglich eine Oberfläche ist, auf die man sich nachstehend leicht beziehen kann. Zum Beispiel kann die obere Oberfläche entweder die obere oder die untere Oberfläche in 2, 3, 9B oder 10 sein.
  • Ferner umfasst das Element gemäß Bestimmung 1 ein mehrlagiges Substrat (z. B. ein Substrat, das durch Zerteilen der Struktur 310 erhalten wird), das mehrere erste Schichten (z. B. 110.i) umfasst, die hintereinander angeordnet sind, wobei jede erste Schicht quer (möglicherweise, aber nicht notwendigerweise senkrecht) zur oberen Oberfläche des Elements verläuft, wobei die ersten Schichten mindestens einen Teil der verbindenden Schaltungsanordnung ausmachen.
  • Bestimmung 2 definiert das Erzeugnis gemäß Bestimmung 1, wobei mindestens eines von ersten Kontakt-Pads Teil von mindestens einer ersten Schicht ist. Zum Beispiel sind in 2 Kontakt-Pads 110C Teil der Schicht 110.i.
  • Bestimmung 3 definiert das Erzeugnis gemäß Bestimmung 1, wobei das Element ein Dielektrikum (z. B. 510 in 4B) umfasst, das über dem mehrlagigen Substrat liegt, wobei mindestens ein erstes Kontakt-Pad über dem Dielektrikum liegt.
  • Bestimmung 4 definiert das Erzeugnis gemäß einer der vorstehenden Bestimmungen, wobei die verbindende Schaltungsanordnung ein kontinuierliches, nicht-dielektrisches Merkmal umfasst, das über zwei oder mehr ersten Schichten liegt. Siehe beispielsweise Merkmale 110L.A1 in 4A.
  • Bestimmung 5 definiert das Erzeugnis gemäß einer der vorstehenden Bestimmungen, wobei die obere Oberfläche des Elements eine Fläche zur Befestigung mindestens eines Schaltungsmoduls umfasst, das der Verbindung mit mindestens einem ersten Kontakt-Pad dient.
  • Bestimmung 6 definiert das Erzeugnis gemäß einer der vorstehenden Bestimmungen und umfasst ferner ein erstes Schaltungsmodul mit einer Schaltungsanordnung, die mit einem ersten Kontakt-Pad verbunden ist.
  • Bestimmung 7 definiert das Erzeugnis gemäß Bestimmung 6, wobei das erste Schaltungsmodul an der oberen Oberfläche des Elements befestigt wird.
  • Bestimmung 8 definiert das Erzeugnis gemäß einer der vorstehenden Bestimmungen, wobei die ersten Schichten mindestens ein Paar aus aneinander angrenzenden, ersten Schichten umfassen, wobei das Paar aus aneinander angrenzenden, ersten Schichten eine Schaltungsanordnung umfasst, die mindestens zum Teil an einer Grenzfläche der ersten Schichten des Paares vorliegt, und die elektrisch mit mindestens einem ersten Kontakt-Pad verbunden ist, wobei jede erste Schicht in dem Paar ein Trägersubstrat (z. B. 110S) zum Tragen der Schaltungsanordnung umfasst.
  • Bestimmung 9 definiert das Erzeugnis gemäß Bestimmung 8, wobei die Grenzfläche durch das mehrlagige Substrat hindurch verläuft, um das mehrlagige Substrat in zwei Teile zu teilen, von denen jeder nur eine einzige erste Schicht von dem Paar umfasst.
  • Bestimmung 10 definiert das Erzeugnis gemäß Bestimmung 8, wobei mindestens zwei von den Trägersubstraten jeweils keramisches Material umfassen.
  • Bestimmung 11 definiert ein Erzeugnis, das ein Element umfasst, welches mindestens dazu dient, als Verbindungssubstrat zu fungieren, welches eine Verbindung zwischen Schaltungsmodulen bereitstellt, wenn diese mit dem Verbindungssubstrat verbunden sind, wobei das Element eine obere Oberfläche umfasst, die allgemein entlang einer ersten Ebene (z. B. der XY-Ebene) verläuft, wobei das Element mehrere Kontakt-Pads zur Verbindung mit den Schaltungsmodulen umfasst, wobei die Kontakt-Pads ein oder mehrere erste Kontakt-Pads umfasst, die an der oberen Oberfläche liegen; wobei das Element eine Trägerstruktur (z. B. aus Substraten 110S) umfasst, welche die Schaltungsanordnung des Elements trägt, wobei das Element eine stromführende Leitungslinie (z. B. 110L.1 in 4A) umfasst, die zwischen der oberen und der unteren Oberfläche der Trägerstruktur durch die Trägerstruktur verläuft, wobei mindestens ein Segment der stromführenden Leitungslinie nicht senkrecht zur ersten Ebene ist. Zum Beispiel ist die Leitungslinie 110L.1 nicht senkrecht zur XY-Ebene.
  • Bestimmung 12 definiert das Erzeugnis gemäß Bestimmung 11, wobei die stromführende Leitungslinie kein Segment aufweist, das senkrecht zur ersten Ebene ist.
  • Bestimmung 13 definiert das Erzeugnis gemäß Bestimmung 11 oder 12, wobei die stromführende Leitungslinie allgemein entlang einer zweiten Ebene verläuft, die senkrecht zur ersten Ebene ist. Zum Beispiel verläuft die Leitungslinie 110L.1 in 4 allgemein entlang der XZ-Ebene, die senkrecht zur XY-Ebene ist.
  • Bestimmung 14 definiert ein Verfahren zur Herstellung eines mehrlagigen Substrats oder mehrerer mehrlagiger Substrate für ein oder mehrere entsprechende Elemente, die jeweils dazu dienen, mindestens als Verbindungssubstrat für die Bereitstellung von Verbindungen zwischen Modulen zu fungieren, wobei jedes Element mehrere Kontakt-Pads für die Verbindung mit den Schaltungsmodulen umfasst. Zum Beispiel kann jedes Modul ein Interposer sein. Eine Struktur 310 kann eine Anzahl von Modulen bereitstellen, kann aber auch nur ein einziges Modul bereitstellen; wobei die übrigen Stücke, die durch Zerteilen der Struktur 310 erhalten werden, verworfen werden können; in manchen Ausführungsformen wird die Schaltungsanordnung 310L nur für einen einzigen Interposer hergestellt.
  • Das Verfahren gemäß Bestimmung 14 umfasst:
    Ausbilden eines Stapels aus ersten Schichten (z. B. der Struktur 310), um eine mehrlagige Struktur bereitzustellen, wobei die mehrlagige Struktur eine Schaltungsanordnung umfasst;
    Trennen der mehrlagigen Struktur in mehrere mehrlagige Stücke, von denen mindestens eines ein erstes mehrlagiges Substrat ist, das einen Teil jeder ersten Schicht umfasst, wobei die Teile der ersten Schichten zu einer ersten Seite des ersten mehrlagigen Substrats verlaufen, wobei das mehrlagige Substrat mindestens einen Teil der Schaltungsanordnung umfasst, die von der ersten Seite des ersten mehrlagigen Substrats aus zugänglich ist. Zum Beispiel könnte in 2, 4A oder 4B die erste Seite die obere Seite sein; die Schaltungsanordnung 110L ist von der oberen Oberfläche aus zugänglich.
  • Bestimmung 15 definiert ein Verfahren gemäß Bestimmung 14, das ferner das Ausbilden eines oder mehrerer stromführender Merkmale (z. B. 110L.A) über der ersten Seite des ersten mehrlagigen Substrats umfasst, wobei das eine oder die mehreren stromführenden Merkmale ein oder mehrere Kontakt-Pads umfasst bzw. umfassen, die an den Schaltungsmodulen befestigt werden können.
  • Bestimmung 16 definiert das Verfahren gemäß Bestimmung 14 oder 15, das ferner das Befestigen eines oder mehrerer Schaltungsmodule am ersten mehrlagigen Substrat umfasst, um einen Zugang zu mindestens einem Teil der Schaltungsanordnung von dem einen oder den mehreren Schaltungsmodulen aus bereitstellt.
  • Bestimmung 17 definiert das Verfahren gemäß Bestimmung 14, 15 oder 16, wobei das Befestigen des einen oder der mehreren Schaltungsmodule das Befestigen des mindestens einen Schaltungsmoduls auf der ersten Seite des ersten mehrlagigen Substrats umfasst.
  • Bestimmung 18 definiert das Verfahren gemäß Bestimmung 14, 15, 16 oder 17 und umfasst ferner das Befestigen der mehreren Schaltungsmodule am ersten mehrlagigen Substrat, um das eine oder die mehreren Schaltungsmodule durch mindestens einen Teil der Schaltungsanordnung hindurch zu verbinden.
  • Bestimmung 19 definiert das Verfahren gemäß Bestimmung 14, 15, 16, 17 oder 18, wobei mindestens eine erste Schicht ein keramisches Substrat umfasst.
  • Bestimmung 20 umfasst das Verfahren gemäß Bestimmung 14, 15, 16, 17, 18 oder 19, wobei jede erste Schicht ein keramisches Substrat umfasst.
  • Die Erfindung ist nicht auf die oben beschriebenen Ausführungsformen beschränkt. Andere Ausführungsformen und Varianten liegen innerhalb des Bereichs der Erfindung, der von den beigefügten Ansprüchen definiert wird.

Claims (26)

  1. Struktur, die ein Element umfasst, welches mindestens dazu dient, als Verbindungssubstrat zu fungieren, welches eine Verbindung zwischen Schaltungsmodulen bereitstellt, wobei das Element umfasst: eine Vielzahl von Kontakt-Pads zur Verbindung mit den Schaltungsmodulen; eine verbindende Schaltungsanordnung, die eine Verbindung zwischen mindestens zwei von den Kontakt-Pads bereitstellt; wobei die Kontakt-Pads ein oder mehrere erste Kontakt-Pads umfassen, die an einer oberen Oberfläche des Elements angeordnet sind; wobei das Element ein mehrlagiges Substrat umfasst, das eine Vielzahl von ersten Schichten umfasst, die in einer Reihe hintereinander angeordnet sind, wobei jede erste Schicht quer zu der oberen Oberfläche verläuft, wobei die ersten Schichten mindestens einen Teil der verbindenden Schaltungsanordnung umfassen.
  2. Struktur nach Anspruch 1, wobei mindestens ein erstes Kontakt-Pad Teil von mindestens einer ersten Schicht ist.
  3. Struktur nach Anspruch 1, wobei das Element ein Dielektrikum umfasst, das über dem mehrlagigen Substrat liegt, wobei mindestens ein erstes Kontakt-Pad über dem Dielektrikum liegt.
  4. Struktur nach Anspruch 1, wobei die verbindende Schaltungsanordnung ein kontinuierliches, nicht-dielektrisches Merkmal umfasst, das sich über zwei oder mehr erste Schichten erstreckt.
  5. Struktur nach Anspruch 4, wobei das kontinuierliche, nicht-dielektrische Merkmal eine stromführende Leitungslinie ist, die sich über zwei oder mehr erste Schichten erstreckt.
  6. Struktur nach Anspruch 1, wobei die verbindende Schaltungsanordnung eine mehrlagige Umverteilungsschicht umfasst, die sich über zwei oder mehr erste Schichten erstreckt.
  7. Struktur nach Anspruch 1, wobei die verbindende Schaltungsanordnung eine Vielzahl von Merkmale umfasst, die sich unter zwei oder mehr ersten Schichten erstrecken.
  8. Struktur nach Anspruch 1, wobei die obere Oberfläche eine Fläche zur Befestigung mindestens eines Schaltungsmoduls umfasst, das mit mindestens einem ersten Kontakt-Pad verbunden ist.
  9. Struktur nach Anspruch 1, ferner ein erstes Schaltungsmodul umfassend, dessen Schaltungsanordnung mit einem ersten Kontakt-Pad verbunden ist.
  10. Struktur nach Anspruch 6, wobei das erste Schaltungsmodul an der oberen Oberfläche befestigt ist.
  11. Struktur nach Anspruch 1, wobei die ersten Schichten mindestens ein Paar aus aneinander angrenzenden, ersten Schichten umfassen, wobei das Paar aus aneinander angrenzenden, ersten Schichten eine Schaltungsanordnung umfasst, die mindestens zum Teil an einer Grenzfläche der ersten Schichten des Paares vorliegt, und die elektrisch mit mindestens einem ersten Kontakt-Pad verbunden ist, wobei jede erste Schicht in dem Paar ein Trägersubstrat zum Tragen der Schaltungsanordnung umfasst.
  12. Struktur nach Anspruch 11, wobei die Grenzfläche durch das mehrlagige Substrat hindurch verläuft, um das mehrlagige Substrat in zwei Teile zu teilen, von denen jeder nur eine einzige erste Schicht von dem Paar umfasst.
  13. Struktur nach Anspruch 11, wobei mindestens zwei von den Trägersubstraten jeweils keramisches Material umfassen.
  14. Struktur nach Anspruch 1, wobei die Kontakt-Pads ein oder mehrere zweite Kontakt-Pads umfassen, die an einer unteren Oberfläche des Elements angeordnet sind.
  15. Struktur, die ein Element umfasst, das mindestens dazu dient, als Verbindungssubstrat zu fungieren, welches eine Verbindung zwischen Schaltungsmodulen bereitstellt, wenn diese mit dem Verbindungssubstrat verbunden sind, wobei das Element eine obere Oberfläche umfasst, die allgemein entlang einer ersten Ebene verläuft, wobei das Element eine Vielzahl von Kontakt-Pads zur Verbindung mit den Schaltungsmodulen umfasst, wobei die Kontakt-Pads ein oder mehrere erste Kontakt-Pads umfasst, die an der oberen Oberfläche angeordnet sind; wobei das Element eine Trägerstruktur umfasst, welche die Schaltungsanordnung des Elements trägt, wobei die Trägerstruktur eine allgemein plane Schicht umfasst, die sich zwischen der oberen und der unteren Oberfläche der Trägerstruktur erstreckt, wobei das Element eine stromführende Leitungslinie umfasst, die zwischen der oberen und der unteren Oberfläche der Trägerstruktur entlang oder innerhalb der allgemein planen Schicht durch die Trägerstruktur verläuft, wobei mindestens ein Segment der stromführenden Leitungslinie nicht senkrecht zu der ersten Ebene ist.
  16. Struktur nach Anspruch 15, wobei die stromführende Leitungslinie kein Segment aufweist, das senkrecht zu der ersten Ebene ist.
  17. Struktur nach Anspruch 15, wobei die stromführende Leitungslinie allgemein entlang einer zweiten Ebene verläuft, die senkrecht zu der ersten Ebene ist.
  18. Verfahren zur Herstellung eines mehrlagigen Substrats oder mehrerer mehrlagiger Substrate für ein oder mehrere entsprechende Elemente, die jeweils dazu dienen, mindestens als Verbindungssubstrat für die Bereitstellung von Verbindungen zwischen Modulen zu fungieren, wobei jedes Element mehrere Kontakt-Pads für die Verbindung mit den Schaltungsmodulen umfasst, wobei die Herstellung umfasst: Ausbilden eines Stapels aus ersten Schichten, um eine mehrlagige Struktur bereitzustellen, wobei die mehrlagige Struktur eine Schaltungsanordnung umfasst; Trennen der mehrlagigen Struktur in eine Vielzahl von mehrlagigen Stücken, von denen mindestens eines ein erstes mehrlagiges Substrat ist, das einen Teil jeder ersten Schicht umfasst, wobei die Teile der ersten Schichten zu einer ersten Seite des ersten mehrlagigen Substrats verlaufen, wobei das mehrlagige Substrat mindestens einen Teil der Schaltungsanordnung umfasst, die von der ersten Seite des ersten mehrlagigen Substrats aus zugänglich ist.
  19. Verfahren nach Anspruch 18, das ferner das Ausbilden eines oder mehrerer stromführender Merkmale über der ersten Seite des ersten mehrlagigen Substrats umfasst, wobei das eine oder die mehreren stromführenden Merkmale ein oder mehrere Kontakt-Pads umfassen, die an den Schaltungsmodulen befestigt werden können.
  20. Verfahren nach Anspruch 18, ferner das Befestigen eines oder mehrerer Schaltungsmodule an dem ersten mehrlagigen Substrat umfassend, wobei das eine oder die mehreren Schaltungsmodule mit mindestens einem Teil der ersten Schaltungsanordnung elektrisch verbunden sind.
  21. Verfahren nach Anspruch 20, wobei das Befestigen des einen oder der mehreren Schaltungsmodule das Befestigen des mindestens einen Schaltungsmoduls auf der ersten Seite des ersten mehrlagigen Substrats umfasst.
  22. Verfahren nach Anspruch 18, ferner das Befestigen der Vielzahl von Schaltungsmodulen am ersten mehrlagigen Substrat umfassend, um das eine oder die mehreren Schaltungsmodule durch mindestens einen Teil der Schaltungsanordnung hindurch zu verbinden.
  23. Verfahren nach Anspruch 18, wobei mindestens eine erste Schicht ein keramisches Substrat umfasst.
  24. Verfahren nach Anspruch 18, wobei die mehrlagige Struktur entlang einer Vielzahl von Oberflächen, die einander schneiden, zertrennt wird.
  25. Verfahren nach Anspruch 24, wobei jede Oberfläche eine Ebene ist.
  26. Verfahren nach Anspruch 18, wobei die mehrlagige Struktur entlang einer oder mehrerer Oberflächen, die senkrecht zu jeder ersten Schicht sind, zertrennt wird.
DE112015005031.0T 2014-11-05 2015-11-03 Substrate und verfahren zu ihrer herstellung Withdrawn DE112015005031T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/533,728 US9583426B2 (en) 2014-11-05 2014-11-05 Multi-layer substrates suitable for interconnection between circuit modules
US14/533,728 2014-11-05
PCT/US2015/058861 WO2016073501A1 (en) 2014-11-05 2015-11-03 Substrates and methods of manufacture

Publications (1)

Publication Number Publication Date
DE112015005031T5 true DE112015005031T5 (de) 2017-07-27

Family

ID=54542582

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112015005031.0T Withdrawn DE112015005031T5 (de) 2014-11-05 2015-11-03 Substrate und verfahren zu ihrer herstellung

Country Status (6)

Country Link
US (3) US9583426B2 (de)
JP (1) JP2017539084A (de)
KR (1) KR20170077213A (de)
DE (1) DE112015005031T5 (de)
TW (1) TWI670825B (de)
WO (1) WO2016073501A1 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10026720B2 (en) * 2015-05-20 2018-07-17 Broadpak Corporation Semiconductor structure and a method of making thereof
US9893004B2 (en) 2011-07-27 2018-02-13 Broadpak Corporation Semiconductor interposer integration
US9818680B2 (en) 2011-07-27 2017-11-14 Broadpak Corporation Scalable semiconductor interposer integration
US8014166B2 (en) 2008-09-06 2011-09-06 Broadpak Corporation Stacking integrated circuits containing serializer and deserializer blocks using through silicon via
US10109903B2 (en) 2016-10-06 2018-10-23 Invensas Corporation Flipped RF filters and components
DE112016007567T5 (de) 2016-12-30 2019-11-21 Intel Corporation Gehäusesubstrat mit hochdichte-zwischenverbindungsschicht mit säulen- und via-verbindungen zur fan-out-skalierung
US10403599B2 (en) * 2017-04-27 2019-09-03 Invensas Corporation Embedded organic interposers for high bandwidth
KR102107985B1 (ko) 2019-06-05 2020-05-07 주식회사 케이에스엠컴포넌트 플라즈마 처리 장치용 세라믹 구조체 및 그의 제조방법
KR102377073B1 (ko) 2019-12-10 2022-03-22 비엔엘바이오테크 주식회사 치과용 디지털 측정장치 및 이의 측정 방법
US20230071476A1 (en) * 2021-09-03 2023-03-09 Cisco Technology, Inc. Optimized power delivery for multi-layer substrate

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6014494A (ja) 1983-07-04 1985-01-25 株式会社日立製作所 セラミツク多層配線基板およびその製造方法
US5176772A (en) 1989-10-05 1993-01-05 Asahi Glass Company Ltd. Process for fabricating a multilayer ceramic circuit board
US5045921A (en) * 1989-12-26 1991-09-03 Motorola, Inc. Pad array carrier IC device using flexible tape
US6323549B1 (en) 1996-08-29 2001-11-27 L. Pierre deRochemont Ceramic composite wiring structures for semiconductor devices and method of manufacture
US5841191A (en) * 1997-04-21 1998-11-24 Lsi Logic Corporation Ball grid array package employing raised metal contact rings
US5953816A (en) 1997-07-16 1999-09-21 General Dynamics Information Systems, Inc. Process of making interposers for land grip arrays
CA2249885C (en) * 1997-10-30 2002-05-14 Intercon Systems, Inc. Interposer assembly
JP3277996B2 (ja) * 1999-06-07 2002-04-22 日本電気株式会社 回路装置、その製造方法
US6970362B1 (en) 2000-07-31 2005-11-29 Intel Corporation Electronic assemblies and systems comprising interposer with embedded capacitors
US6555920B2 (en) 2001-07-02 2003-04-29 Intel Corporation Vertical electronic circuit package
US6791133B2 (en) 2002-07-19 2004-09-14 International Business Machines Corporation Interposer capacitor built on silicon wafer and joined to a ceramic substrate
JP2005011883A (ja) 2003-06-17 2005-01-13 Shinko Electric Ind Co Ltd 配線基板、半導体装置および配線基板の製造方法
US7105462B2 (en) 2003-07-22 2006-09-12 E. I. Du Pont De Nemours And Company Lamination of organic semiconductor
DE10338883A1 (de) 2003-08-23 2005-03-24 Hans Schwarzkopf & Henkel Gmbh & Co. Kg Verfahren zur Glättung keratinhaltiger Fasern
US7132743B2 (en) 2003-12-23 2006-11-07 Intel Corporation Integrated circuit package substrate having a thin film capacitor structure
SG119230A1 (en) 2004-07-29 2006-02-28 Micron Technology Inc Interposer including at least one passive element at least partially defined by a recess formed therein method of manufacture system including same and wafer-scale interposer
DE602005027534D1 (de) 2005-02-04 2011-06-01 Alcatel Lucent Interposer zur Entkoppelung von integrierten Schaltkreisen auf einer Leiterplatte
JP4581768B2 (ja) 2005-03-16 2010-11-17 ソニー株式会社 半導体装置の製造方法
EP1905065B1 (de) 2005-06-20 2014-08-13 Microcontinuum, Inc. Mustererstellung von rolle zu rolle
US7510928B2 (en) 2006-05-05 2009-03-31 Tru-Si Technologies, Inc. Dielectric trenches, nickel/tantalum oxide structures, and chemical mechanical polishing techniques
CN101347058B (zh) 2006-08-07 2010-09-22 株式会社村田制作所 陶瓷多层基板的制造方法
US7675160B2 (en) 2006-12-29 2010-03-09 Intel Corporation Individual sub-assembly containing a ceramic interposer, silicon voltage regulator, and array capacitor
US8723332B2 (en) 2007-06-11 2014-05-13 Invensas Corporation Electrically interconnected stacked die assemblies
US20090068790A1 (en) 2007-09-07 2009-03-12 Vertical Circuits, Inc. Electrical Interconnect Formed by Pulsed Dispense
US8064224B2 (en) 2008-03-31 2011-11-22 Intel Corporation Microelectronic package containing silicon patches for high density interconnects, and method of manufacturing same
US8274165B2 (en) 2009-02-10 2012-09-25 Headway Technologies, Inc. Semiconductor substrate, laminated chip package, semiconductor plate and method of manufacturing the same
US8384411B2 (en) 2009-12-18 2013-02-26 Tektronix, Inc. Method and device for measuring inter-chip signals
KR20110072394A (ko) 2009-12-22 2011-06-29 삼성전기주식회사 기둥형 도전체를 이용하여 형성한 다층 세라믹 기판과 프로브 기판 및 그의 제조방법
JP5514559B2 (ja) 2010-01-12 2014-06-04 新光電気工業株式会社 配線基板及びその製造方法並びに半導体パッケージ
US8633858B2 (en) 2010-01-29 2014-01-21 E I Du Pont De Nemours And Company Method of manufacturing high frequency receiving and/or transmitting devices from low temperature co-fired ceramic materials and devices made therefrom
US8274149B2 (en) 2010-03-29 2012-09-25 Advanced Semiconductor Engineering, Inc. Semiconductor device package having a buffer structure and method of fabricating the same
US8963013B2 (en) * 2010-12-07 2015-02-24 Masud Beroz Three dimensional interposer device
US8390109B2 (en) 2011-02-17 2013-03-05 Oracle America, Inc. Chip package with plank stack of semiconductor dies
US8709933B2 (en) 2011-04-21 2014-04-29 Tessera, Inc. Interposer having molded low CTE dielectric
US8988895B2 (en) 2011-08-23 2015-03-24 Tessera, Inc. Interconnection elements with encased interconnects
JP2013254810A (ja) * 2012-06-06 2013-12-19 Nec Schott Components Corp 貫通端子付き金属基板およびそれを用いた表面実装デバイス
US9349663B2 (en) 2012-06-29 2016-05-24 Taiwan Semiconductor Manufacturing Co., Ltd. Package-on-package structure having polymer-based material for warpage control
TWI543307B (zh) 2012-09-27 2016-07-21 欣興電子股份有限公司 封裝載板與晶片封裝結構
US8946900B2 (en) 2012-10-31 2015-02-03 Intel Corporation X-line routing for dense multi-chip-package interconnects
US9236366B2 (en) 2012-12-20 2016-01-12 Intel Corporation High density organic bridge device and method
US9312175B2 (en) 2012-12-20 2016-04-12 Invensas Corporation Surface modified TSV structure and methods thereof
US9633872B2 (en) * 2013-01-29 2017-04-25 Altera Corporation Integrated circuit package with active interposer
US8901748B2 (en) 2013-03-14 2014-12-02 Intel Corporation Direct external interconnect for embedded interconnect bridge package
US9119313B2 (en) 2013-04-25 2015-08-25 Intel Corporation Package substrate with high density interconnect design to capture conductive features on embedded die
US9147663B2 (en) 2013-05-28 2015-09-29 Intel Corporation Bridge interconnection with layered interconnect structures
US10506722B2 (en) 2013-07-11 2019-12-10 Hsio Technologies, Llc Fusion bonded liquid crystal polymer electrical circuit structure
US9070674B2 (en) 2013-07-23 2015-06-30 Avago Technologies General Ip (Singapore) Pte. Ltd. Through-silicon coaxial via structure and method
CN105556648B (zh) 2013-10-16 2019-08-27 英特尔公司 集成电路封装衬底
US9642259B2 (en) 2013-10-30 2017-05-02 Qualcomm Incorporated Embedded bridge structure in a substrate
US9368425B2 (en) 2013-12-20 2016-06-14 Globalfoundries Inc. Embedded heat spreader with electrical properties
US9433077B2 (en) 2014-02-14 2016-08-30 International Business Machines Corporation Substrate device and electric circuit arrangement having first substrate section perpendicular to second substrate section
EP3164886A4 (de) 2014-07-02 2018-06-20 Intel Corporation Elektronische baugruppe mit gestapelten elektronischen vorrichtungen
US9713264B2 (en) 2014-12-18 2017-07-18 Intel Corporation Zero-misalignment via-pad structures
US9368450B1 (en) 2015-08-21 2016-06-14 Qualcomm Incorporated Integrated device package comprising bridge in litho-etchable layer

Also Published As

Publication number Publication date
WO2016073501A1 (en) 2016-05-12
US10586759B2 (en) 2020-03-10
TW201622093A (zh) 2016-06-16
US10014243B2 (en) 2018-07-03
US9583426B2 (en) 2017-02-28
KR20170077213A (ko) 2017-07-05
JP2017539084A (ja) 2017-12-28
US20180337118A1 (en) 2018-11-22
US20160126174A1 (en) 2016-05-05
US20170125331A1 (en) 2017-05-04
TWI670825B (zh) 2019-09-01

Similar Documents

Publication Publication Date Title
DE112015005031T5 (de) Substrate und verfahren zu ihrer herstellung
DE112019003048B4 (de) Multi-chip-packungsstruktur mit einer chip-zwischenverbindungsbrücke, die leistungsverbindungen zwischen chip und packungssubstrat bereitstellt und verfahren für ein aufbauen dieser multi-chip-packungsstruktur
EP0035093B1 (de) Anordnung zum Packen mehrerer schnellschaltender Halbleiterchips
DE102018132701B4 (de) Halbleiter-Package und Herstellungsverfahren dafür
DE102015113208B4 (de) Modul mit integriertem Leistungselektronikschaltkreis und Logikschaltkreis und Verfahren zur Zusammenschaltung eines Leistungselektronikschaltkreises mit einem Logikschaltkreis
DE4325668C2 (de) Mehrebenen-Verdrahtungssubstrat und dieses verwendende Halbleiteranordnung
DE102017124071A1 (de) Packages mit si-substrat-freiem interposer und verfahren zum ausbilden derselben
DE102008039388B4 (de) Gestapelte Halbleiterchips und Herstellungsverfahren
DE102008028072B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen
DE102014111829B4 (de) Ein Halbleitermodul und ein Verfahren zu dessen Fabrikation durch erweiterte Einbettungstechnologien
DE102007018914B4 (de) Halbleiterbauelement mit einem Halbleiterchipstapel und Verfahren zur Herstellung desselben
EP0022176B1 (de) Modul für Schaltungschips
DE102014103050B4 (de) Halbleiter-Bauelement und Verfahren zu dessen Herstellung
DE102010017768B4 (de) Verfahren zum Herstellen eines Halbleiter-Bauelements
DE1933547A1 (de) Anschlussvorrichtung fuer Halbleiterelemente
WO2005081315A2 (de) Halbleiterbauteil mit einem stapel aus halbleiterchips und verfahren zur herstellung desselben
DE112010004888T5 (de) Substrat für IC-Bausteine mit Mehrschichtglaskern und Verfahren zu seiner Herstellung
DE19930308A1 (de) Multichipmodul mit Silicium-Trägersubstrat
DE102020115150B4 (de) Giga-interposer-integration durch chip-on-wafer-on-substrat und verfahren zur bildung von chip-on-wafer-on-substrate-paketen
DE102016117374A1 (de) Verfahren zur komponentenaufteilung auf system-on-chip und vorrichtung dafür
DE102014105957B3 (de) Verfahren zur Herstellung einer Lötverbindung
DE3939647A1 (de) Traegersubstrat und verfahren zur herstellung des traegersubstrates
EP0451541A1 (de) Herstellung von mehrschichtigen Leiterplatten mit erhöhter Leiterbahnendichte
WO2011003647A1 (de) Leiterplatte
DE102010036812A1 (de) Mehrchipmodul und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
R005 Application deemed withdrawn due to failure to request examination