JPH0567878A - 混成回路基板及びその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】厚膜・薄膜混成回路基板を短時間・高歩留で作
成することにある。 【構成】薄膜回路基板１００の導体パッド１３と、厚膜
基板２００となるセラミック基板１５の貫通孔１６とを
位置合わせし、両基板１００と２００とを接着剤１４で
接合させ一体化し、貫通孔１６内の接着剤をレーザ等の
エネルギービームで除去した後、その後に電気めっきに
より銅を析出させ埋込み層１８を形成する。この貫通孔
１６内に接続用のピン２１を接合、電気的に接続するこ
とにより、混成回路基板３００を実現する。これによ
り、薄膜回路基板１００と厚膜基板２００との電気的接
続の信頼性が極めて高い混成回路基板が容易に得られ
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、厚膜・薄膜混成回路基
板に係り、特に高密度、高精度配線に好適な混成回路基
板とその製造方法に関する。

【０００２】

【従来の技術】従来の混成回路基板の代表的な製造方法
の一つとして、例えば予め接続ピンをろう材で接続した
厚膜基板を準備し、この基板の表面に薄膜回路を順次積
み上げる方式で多層薄膜回路を形成するものが知られて
いる。

【０００３】また、この方法では製造時間が長くなるた
めそれを改善するものとして、薄膜多層回路を下層と上
層とに二分割してそれぞれの多層配線基板を形成し、こ
れら一方の基板の最上層及び他方基板の最下層の各薄膜
回路に設けた金属パッドを相互に接着して一体化させ、
この一体化配線基板の最下層に外部接続用のピンをロウ
等で接続する混成回路基板を製造する方法も知られてい
る。しかしながら、この方法では、高密度配線形成が可
能な薄膜回路同志を接続して一体化するため、接続の信
頼性確保が難しい。すなわち、接続を容易にするため逆
に接続ピッチを粗くしようとすると、薄膜回路の相互接
続層間に薄膜回路の配線間隔を拡大するための第三の層
が新たに必要となり、製造工程が複雑となり時間の短縮
にはならない。なお、この種の関連技術としては、例え
ば特開昭63-144599号公報（多層回路基板）が挙げられ
る。

【０００４】

【発明が解決しようとする課題】上記従来の技術では混
成回路基板の製造に要する時間が長く、しかも、接続部
の接続信頼性が低いという致命的な問題点があった。特
に、多層で高密度の薄膜回路を製造する上ではこれらの
点は重要な課題である。

【０００５】したがって、本発明の目的は上記従来の問
題点を解消することにあり、製造時間が短縮され、しか
も信頼性の高い接続部を有する改良された混成回路基板
及びその製造方法を提供することにある。

【０００６】

【課題を解決するための手段】混成基板を短時間で製造
するためには、従来のように薄膜回路を分割して製造
し、それらを一体化接続することは効果が大きい。しか
し、接続部分として薄膜回路同志を選ぶことは前述した
ように好ましくない。薄膜回路において、最も配線密度
が低いのは、厚膜回路との接合層である。これは、厚膜
回路の形成に通常、印刷法を用いているため、配線幅及
びピッチが共に薄膜回路の場合よりも約１桁広いためで
ある。また、厚膜回路をも全て薄膜回路化できれば、薄
膜回路では外部接続用のピンとの接合面が最も配線密度
が低くなる。ピン接続用のパッドも薄膜回路のピッチよ
り約１桁広い。従って、薄膜／厚膜の接合は、薄膜回路
の最も厚膜回路側が最も適しており、本発明はこれに着
目し、これを選定した。

【０００７】次に、薄膜回路と厚膜回路の接合である
が、従来のように厚膜、薄膜回路を別個に形成し、それ
らの両接合表面を半田等で接続するのみでは接続の信頼
度が低いとの観点から本発明では以下に示すような、確
実な接続方法を用いた。

【０００８】すなわち、 （１）薄膜回路を必要な積層数だけ形成して、その最上
層の表面の、厚膜回路の接続部に対応する位置に導体パ
ッドを形成する。 （２）この薄膜回路の導体パッドの位置に対応した厚膜
回路基板側に貫通孔（スルーホール）を形成する。 （３）貫通孔の加工を行った厚膜回路基板と、薄膜回路
を形成した薄膜回路基板とを、その導体パッドと貫通孔
とが対向するように位置合わせして耐熱性の接着剤で接
着し一体化する。 （４）厚膜回路基板の裏面（パッド対向面と反対側）か
ら、レ−ザ、イオン、原子等のエネルギービームを照射
し、厚膜回路基板自体をマスクとして、貫通孔内の接着
剤を除去し、薄膜回路表面の接続導体パッドを露出させ
る。 （５）この露出した接続導体パッド面上から貫通孔内
に、導体金属を析出させ、貫通孔内の一部もしくは全部
を導体金属で埋める。例えば金属めっき液を用い、電解
もしくは無電解めっきにより貫通孔内に選択的に金属を
析出させる。 （６）更に、半田またはロウ材等を用いて、貫通孔内に
析出した金属に外部接続端子となるピンを電気的に接
続、接合する。

【０００９】なお、厚膜回路基板には、配線が形成され
ていてもいなくとも良いが、通常は複数層のセラミック
ス配線板を積層した厚膜回路基板が用いられる。

【００１０】また、上記薄膜回路は次のような方法で形
成することができる。例えばガラス基板の如き絶縁基板
の一方の面に導体金属を形成しておき、この基板の反対
側から所定のパターンにしたがって上記導体金属が露出
するまでの貫通孔を形成し、その後に導体金属をめっき
により埋込み、この埋め込まれた導体金属の露出面を薄
膜回路形成側とする基板を予め準備しておく。まず、こ
の基板の薄膜回路形成側の表面に、後の工程でのめっき
に備え、その下地膜となる導体膜を成膜後、所定の回路
を形成すべくパターニングする。但し、この導体膜パタ
ーンの形状が、これと接続する下部の導体（埋込み金属
導体）の形状と同等かそれ以下の小面積である場合に
は、この工程を省略することも可能である。

【００１１】次に基板表面に耐熱性有機絶縁膜を形成し
て、パターニングし、これに貫通孔を形成し、接続に必
要な上記導体膜パターンの一部もしくは全部を露出させ
る。その後、薄膜回路基板の裏面側に、予め形成された
スルホール導体と接続した導体をめっき用の電極とし
て、基板表面の上記耐熱性有機絶縁膜が選択的に除去さ
れ、貫通孔を形成して露出された導体膜パターン上に電
気めっき法を用いてめっき金属導体を析出させ、貫通孔
内を埋める。なお、このめっきは、電解めっきに限らず
無電解めっきでもよいが、めっきの速さの点から実用的
には電解めっきが優れている。

【００１２】薄膜回路を何層も積層する場合には、必要
な層数に応じて上記導体膜形成から貫通孔内への導体埋
込み迄の工程を繰返して、基板上に多層の薄膜回路を形
成する。最後の工程として、必要な層数の薄膜回路が形
成された後に、予め基板裏面に形成した導体金属（電極
導体としたもの）を、後の例えばＬＳＩ等の電子部品搭
載時の接続用電極としてパターニングするか、あるいは
エッチング・除去して基板の貫通孔内に埋め込んだ導体
金属を電極として露出させる。

【００１３】以上、本発明の課題解決手段につき説明し
たが、総括して説明すると以下に示すとおりである。

【００１４】すなわち、上記本発明の目的は、１）一方
の面に接続導体パッドが、他方の面に電子部品接続用の
端子がそれぞれ形成された多層薄膜回路基板と、前記接
続導体パッドに貫通孔が対面し接着剤により一体化接合
された厚膜基板と、前記貫通孔内の接着剤が除去されて
露出した前記接続導体パッド上から貫通孔内に沿って埋
め込まれた導体層と、前記導体層に接合された外部端子
接続用ピンとを具備して成る混成回路基板により、達成
される。また、２）薄膜回路基板の接続導体パッド上を
含む基板上に接着剤を塗布する工程と、厚膜基板に設け
られた貫通孔を前記薄膜回路基板の接続導体パッドに位
置合わせして前記接着剤でこれら両基板を接合一体化す
る工程と、前記厚膜基板をマスクとして、エネルギービ
ームを照射することにより、前記貫通孔内の接着剤を除
去して前記接続導体パッドを露出せしめる工程と、この
一体化基板の接着剤の除去された貫通孔内に金属を析出
せしめる工程とを有して成る混成回路基板の製造方法に
よっても、達成される。そして好ましくは、３）上記貫
通孔内に金属を析出せしめる工程の後に、前記貫通孔内
の金属に接続用ピンを接合する工程を付加して成り、ま
た、４）上記貫通孔内に金属を析出せしめる工程の後
に、この析出された金属上に導体パッドを形成する工程
と、この導体パット上に半田層を介して接続用ピンを接
合する工程とを付加して成り、また、５）上記厚膜基板
がセラミック多層基板から成り、上記貫通孔内に金属を
析出せしめる工程をめっき法により行う工程として成
り、また、６）上記接着剤の塗布工程としてポリイミド
系樹脂を塗布し、上記一体化基板の貫通孔内の接着剤を
エネルギービームの照射により除去する工程としてエキ
シマレーザを照射する工程を有して成り、また、７）上
記薄膜回路基板の製造工程としては、絶縁基板の一方の
面に導体膜を形成すると共に、他方の面に所定パターン
のマスクを形成し、リソグラフ技術により前記導体膜に
達するまでの貫通孔を形成する工程と、前記貫通孔内に
導体金属を埋設すると共に、基板表面においては前記埋
設された金属と電気的に接続された導体パターンを形成
する工程と、この導体パターンを含む絶縁基板上に層間
絶縁膜を被覆し、この上に所定のマスクパターンを形成
してリソグラフ技術により前記導体パターンに達する溝
を形成し、この溝内に配線導体層を埋設して第１の薄膜
回路を形成する工程と、前記層間絶縁膜の被覆工程から
溝内に配線導体層を埋設して第１の薄膜回路を形成する
工程迄を目的とする薄膜回路の積層数に対応させて繰返
す工程と、この薄膜回路層の最上層の配線導体層上に接
続導体パッドを形成する工程と、前記絶縁基板の一方の
面に形成した導体膜を選択的にエッチングして前記貫通
孔内に埋設された導体金属と電気的に接続された接続端
子を形成する工程とを有して成り、そして８）上記層間
絶縁膜を被覆する工程としてポリイミド樹脂を塗布し、
上記配線導体層を埋設して第１の薄膜回路を形成する工
程として金属めっき工程を用いて成るものにより、達成
される。

【００１５】

【作用】上記の手段によれば、厚膜回路基板と薄膜回路
基板とを別個に形成するため、それらを一体化するのに
多少の時間は要するものの、全体の製造時間が著しく短
くなる。また、回路の接合部を配線幅、ピッチが最も粗
くなる厚膜回路と薄膜回路の界面で実施するため、特別
な拡大層を必要とせずに位置合わせすることができる。
更には、厚膜回路と薄膜回路の接合を接着剤で全面接着
し、配線の接合を厚膜回路基板の貫通孔（スルーホー
ル）を通してめっき等で確実に実施しているため、高い
接続信頼性を確保できる。また、外部回路との接続用の
ピンの接続についても、ピンの一部を特に厚膜回路基板
の貫通孔内に挿入した場合には確実な接合が確保でき好
ましい。

【００１６】

【実施例】以下に本発明の代表的な実施例を例示し、本
発明をさらに具体的に説明する。 〈実施例１（混成回路基板）〉図１及び図２は薄膜回路
基板の製造工程を示した基板の要部断面概略図である。
以下、これらの図にしたがって先ずは薄膜回路基板の製
造例について具体的に説明する。なお、図面は全体を表
示出来ないため、主として基板の端部のみを表した。ま
た、この工程では配線材料３として銅を用いた。

【００１７】（１）絶縁基板１として熱膨張率:3.0ppm/
K、寸法:100mm×100mm×0.05mmの耐熱性ガラス基板を準
備し、この基板の裏面に導電膜４としてスパッタ法でＣ
ｒを0.05μｍ、その上にＣｕを0.5μｍ形成する。基板
表面にフォトレジスト膜を形成後、所定のスルーホール
の形状に対応させたマスクパターン（図示せず）を介し
て露光し、現像してエッチングマスク５´を形成する。

【００１８】（２）ＨＦ系のエッチング液を基板表面に
垂直方向から吹き付ける方法により、基板周辺部を除い
て、平均0.45mmピッチで直径0.15mmのスルホール６を加
工する。その後、エッチングマスク５´を除去する。

【００１９】（３）基板裏面に形成した導電膜４を負電
極として、基板スルホール６に電気めっきにより銅導体
７を形成、埋設する。

【００２０】（４）基板表面全面にスパッタ法を用いて
Ｃｒを0.05μｍ、その上にＣｕを0.5μｍ成膜する。こ
の導体膜上にフォトレジストを塗布・予備焼成してか
ら、配線が必要な部分を残すように所定のマスクパター
ン（図示せず）を用いて露光し、現像する。その後、Ｃ
ｒとＣｕの膜をエッチング液を用いて不要部分を除去し
て回路導体膜パターン８を形成した後、レジストを剥離
する。

【００２１】（５）この上にポリイミドワニスを塗布・
スピンナ処理・350℃でのベークを２回繰返して、膜厚約
20μｍの絶縁膜５を形成する。

【００２２】（６）この絶縁膜５の上に蒸着法でＡｌ膜
を約４μｍ成膜後、フォトレジストを塗布・露光・現像し
てから、Ａｌをウエットエッチングして、マスクパター
ンを形成する。更にドライエッチ法により、このＡｌマ
スクを用いて配線形成部にあたる絶縁膜を選択的にエッ
チング除去し、回路導体膜パターン８を露出させる。さ
らにフォトレジストを除去し、Ａｌマスクをエッチング
液を用いて除去する。

【００２３】（７）基板裏面の導電膜４に電気めっき用
の負電極を接続して、基板を硫酸銅を主成分とする電気
めっき液に投入して、絶縁膜５が選択的に除去されて溝
内に露出した回路導体膜パターン８上にめっきを行い、
ほぼ絶縁膜５の高さに達するまでの膜厚20μｍの銅導体
１０を成長させる。

【００２４】（８）更にその上の２層目の薄膜回路層１
１として、(４)から(７)迄と同様の工程により製造す
る。

【００２５】（９）上記(４)から(７)迄と同様の工程を
繰返して、全部で１１層から成り、最上層に導体12が露
出した薄膜回路２を形成する。また、基板裏面に形成し
た導電膜４については、後に電子部品を搭載実装する際
の電極となる必要部分の導体９を残して除去する。この
場合も図示したように上記(５)から(７)迄と同様の工程
を２回繰返し多層構造とすることができる。

【００２６】（１０）薄膜回路表面の導体12の上に電気
めっき法により、後に説明する厚膜基板のスルーホール
パターンに対応させた導体パッド１３を形成する。この
導体パッド１３は、所定パターンのフォトレジストマス
ク（図示せず）を用いて銅めっきにより作成し、レジス
トマスクは除去する。

【００２７】（１１）最後に、導体パッド１３上を含む
薄膜回路表面にポリイミド系の接着剤１４を形成する。
この工程図（１１）は（１０）を反転して示している。
このようにして目的とする薄膜回路基板１００を形成し
た。

【００２８】次ぎに、図３を用いて上記の薄膜回路基板
１００と厚膜基板２００とを一体化て混成回路基板３０
０を構成する例について説明する。厚膜基板２００と薄
膜回路基板１００の一体化は下記のプロセスに従った。

【００２９】（１２）先ず、厚膜基板２００として寸
法:100mm×100mm×0.1mmのセラミック基板１５を準備
し、予めこの基板内に超音波加工法により、貫通孔（ビ
アホール）１６を形成する。このビアホール１６のパタ
ーンは、先に説明した薄膜回路基板１００のパッド１３
のそれと対応させておく。次に、薄膜回路基板１００の
導体パッド１３及び接着剤面１４と、厚膜基板２００
（セラミック基板１５の表面及びビアホール１６上）と
を接合させ、３５０℃でベ−クする接続法を用いて両者
を一体化する。次いで、厚膜基板２００のビアホール１
６内の接着剤１４を厚膜基板自身をマスク１７とし、エ
キシマレ−ザを用いて除去する。これにより接着剤１４
が選択的に除去されて導体パッド１３がビアホール１６
内に露出する。

【００３０】（１３）更に導体パッド１３面上から、ビ
アホール１６内に電気めっき液法で銅を析出させ銅埋込
み層１８を形成する。この銅埋込みの程度は、完全にビ
アホール１６内を埋め込んでもよいし、後の工程でピン
を接続する際にピンの一部が挿入できる程度の空間を残
して埋め込んでもよい。以上のようにして目的とする混
成回路基板３００を作成した。なお、上記厚膜基板２０
０としては、所定の配線パターンを形成したセラミック
基板１５を複数層積層させた多層配線構造体で構成して
もよいし、配線パターンの無い絶縁基板で構成すること
もできる。

【００３１】なお、本実施例の効果を従来のスルーホー
ル付きセラミック基板上に電気めっき法を用いて作成し
た比較例と対比してみると、以下の通りであった。すな
わち、同一規模の回路基板を製造するに要した時間につ
いてみると、本実施例では３９０時間、比較例では５２
０時間であり、従来よりも−２５％低減された。また、
製造歩留についてみると、従来の比較例では３５％であ
ったが、本実施例では５５％と向上した。以上のように
本発明によれば製造時間の短縮及び接続信頼性（歩留で
対比）共に従来よりも大幅に向上させることができた。

【００３２】〈実施例２（ピン付け混成回路基板）〉図
４は本発明の他の一実施例となるピン付け混成回路基板
の要部断面図を示したもので、実施例１に示した混成回
路基板３００を用いて下記のようにしてピン付け混成回
路基板を作成した。

【００３３】（１）実施例１で作成した混成回路基板３
００の裏面の厚膜基板２００の表面にＣｒを0.05μｍ、
更にその上にＣｕを0.5μｍスパッタ法で成膜し、２層
金属膜１９を形成する。

【００３４】（２）次いで、この金属膜１９上にフォト
レジスト（図示せず）を塗布・予備焼成してから、所定
のフォトマスクを用いてビアホール１６内の埋込み層１
８を中心としたパッド形成部にレジストを残すように露
光・現像する。

【００３５】（３）ＣｒとＣｕの２層膜をエッチング液
を用いて選択エッチし、パッド形成部以外の不要部分を
除去する。レジストを剥離し、この状態で金属膜１９か
らなるパッドパターンが形成される。

【００３６】（４）このパッド１９の上にＰｂ／Ｓｎ系
の半田２０を用いて、導電性で釘形のピン２１を接続・
固定する。以上のようにしてピン付けの混成回路基板３
００を作成した。

【００３７】〈実施例３（ピン付け混成回路基板）〉図
５は本発明のさらに他の実施例となるピン付け混成回路
基板の要部断面図を示したもので、実施例２と同様にし
てピン付け混成回路基板を作成した。この場合はピンの
構造を釘形から反対側にも凸部のある鍔付きピン２１と
した。

【００３８】薄膜回路基板１００の製造方法は実施例１
と同様である。この様にして出来た薄膜回路基板１００
に厚膜基板２００及びピン２１を接続する方法は下記の
通りである。

【００３９】（１）図３の厚膜基板２００の形成と同様
にして、アルミナ系セラミックグリーンシート１５にパ
ンチング法でビアホール１６を形成する。

【００４０】（２）シート１５の１枚の表面の周辺部に
タングステンペーストを用いて半田封止部２２を形成す
る。

【００４１】（３）このシート１５を最上層に半田封止
部２２を形成したシートを乗せて、計３枚のシートを積
層・圧着する。

【００４２】（４）シートを約1600℃で焼成してセラミ
ック基板(寸法:100mm×100mm×0.5mm)１５を作成する。
基板内にはビアホール１６と半田封止部２２が形成され
ている。（５）次に、薄膜回路基板１００の導体パッド
１３及び接着剤面１４と厚膜基板２００表面及び貫通ビ
アホール１６を接合させ、350℃でベ−クした接続法を
用いて両者を一体化し、混成回路基板３００を組立て
る。

【００４３】（６）上記した貫通孔１６内の接着剤１４
を厚膜基板２００をマスク１７とし、エキシマレ−ザを
用いて除去する。

【００４４】（７）更に薄膜導体パッド１３面から貫通
ビアホール１６内に電気めっき液法で銅を析出させ銅埋
込み層１８を形成する。但し、この場合の銅埋込み層１
８の形成は、基板表面から0.2mm奥の所迄とし、ピンの
差し込み代分を残した。

【００４５】（８）上記混成回路基板３００の裏面の銅
埋込み層１８上及び残されたビアホール１６内壁を含む
厚膜基板２００の表面にＣｒを0.05μｍ、更にその上に
Ｃｕを0.5μｍをスパッタ法で成膜し、２層金属膜１９
を形成する。

【００４６】（９）この２層金属膜１９上にフォトレジ
スト（図示せず）を塗布・予備焼成してから、所定のマ
スクパターンを介して銅埋込み層１８を中心としたパッ
ド形成部にレジストを残すように露光・現像し、レジス
トマスクを形成する。

【００４７】（１０）この２層金属膜１９をエッチング
液を用いてパッド形成部以外の不要部分を除去し、レジ
ストマスクを剥離する。この状態で２層金属膜１９から
構成されるパッドが形成される。

【００４８】（１１）このパッド１９上に半田ペースト
２０を乗せる。

【００４９】（１２）半田を350℃で加熱して、その状
態で導電性で釘形で反対側にも凸部のあるピン２１を押
さえつけて、そのままの状態で冷却する。これにより、
厚膜基板２００にピン２１が接続・固定される。以上の
ようにしてピン付けの混成回路基板３００を作成した。

【００５０】〈実施例４（ピン付け混成回路基板）〉こ
の例は図６に示したようにさらにピンの接続構成の異な
る本発明の他の実施例を示したもので、実施例３と同様
にしてピン付け混成回路基板を作成した。この場合も薄
膜回路基板１００の製造方法は実施例１と全く同様であ
る。この様にして出来た薄膜回路基板１００に厚膜基板
２００を接合一体化し、さらにピン２１を接続する方法
は下記の通りである。

【００５１】（１）厚膜基板２００としてセラミック基
板(寸法:100mm×100mm×1.0mm)１５を準備し、この基板
内にビアホール１６を形成する。

【００５２】（２）次に、薄膜回路基板１００の導体パ
ッド１３及び接着剤面１４と、厚膜基板２００の表面及
び貫通ビアホール１６上とを接合させ、３５０℃でベ−
クした接続法を用いて両者を一体化接続する。

【００５３】（３）厚膜基板２００の貫通孔１６内に露
出した接着剤１４を、厚膜基板自身をマスク１７にして
エキシマレ−ザを照射して除去する。

【００５４】（４）更に薄膜導体パッド１３面と貫通１
６内に電気めっき液法で銅を析出し、銅の埋込み層１８
を形成する。但し、この場合の銅の埋込み層１８の形成
は、基板表面から0.4mm奥の所迄とし、後にピンの一部
を挿入するための代分の空間を残す。

【００５５】（５）この貫通孔１６内にＰｂ／Ｓｎ系の
半田ペースト２０を挿入する。 （６）半田２０を250℃で加熱して、その状態で導電性
で釘形のピン２１の太部を貫通孔１６の空間に圧入し、
押さえつけて、そのままの状態で冷却する。これによ
り、基板１５にピン２１が接続・固定される。以上のよ
うにしてピン付け混成回路基板３００を作成した。この
例は、先の実施例２及び３で採用した導体パッド１９の
形成を省略したものである。

【００５６】〈実施例５（ピン付け混成回路基板）〉こ
の例は図７に示したようにさらにピンの接続構成の異な
る本発明の他の実施例を示したもので、実施例３と同様
にしてピン付け混成回路基板を作成した。この場合も薄
膜回路基板１００の製造方法は実施例１と全く同様であ
る。この様にして出来た薄膜回路基板１００に厚膜基板
２００を接合一体化し、さらにピン２１を接続する方法
は下記の通りである。

【００５７】（１）厚膜基板２００として、セラミック
基板(寸法:100mm×100mm×1.0mm)１５を準備し、この基
板内に貫通孔ビアホール１６を形成する。

【００５８】（２）次に、薄膜回路基板１００の導体パ
ッド１３及び接着剤面１４と、厚膜基板２００の表面及
び貫通孔１６とを接合させ、３５０℃でベ−クした接続
法を用いて両者を一体化する。

【００５９】（３）厚膜基板２００の貫通孔１６内に露
出した接着剤１４を、厚膜基板自身をマスク１７として
エキシマレ−ザを照射して除去する。

【００６０】（４）この厚膜基板の貫通孔１６内にＣｒ
を0.05μｍ、更にその上にＣｕを1.0μｍをスパッタ法
で成膜し、２層金属膜１９を形成する。

【００６１】（５）上記導体パッド形成部及び貫通孔１
６内壁の金属膜１９を残すように、厚膜基板の裏面に所
定パターンのレジストマスク（図示せず）を形成し、エ
ッチング液を用いて不要部分の金属膜１９を選択的にエ
ッチング除去する。

【００６２】（６）この貫通孔１６内に導電性で鍔付き
のピン２１を挿入する。挿入法としてはピン２１を機械
的に圧着変形させ、基板の貫通孔１６内に接続・固定す
る。以上のようにしてピン付け混成回路基板３００を作
成した。この例では、ピン２１の接続時に半田ペースト
２０を省略したものである。

【００６３】〈実施例６（モジュールの製造）〉図８
は、実施例３で製造した混成回路基板３００を用いてモ
ジュールを構成した本発明の他の実施例となる要部断面
図である。以下にその製造プロセスを説明する。

【００６４】（１）薄膜回路基板１００表面のパッド
９、引き出し配線２３、及び半田封止部２２表面に、そ
れぞれ金めっきし、９´、２３´、２２´とする。 （２）パッド９の上の金めっき膜９´の上に半田２４を
乗せ、約２５０℃に加熱してＬＳＩ ２６を電気的に接
続及び固定する。 （３）厚膜基板２００を構成するセラミック基板１５の
表面の半田封止部２２上の金めっき膜２２´に、低温半
田２５を乗せ、約２００℃に加熱してコバール封止キャ
ップ２８を接続して電子モジュールを完成する。

【００６５】封止キャップ２８には、ＬＳＩを空冷する
ための冷却フィン２９が形成されており、またＬＳＩ
２６と冷却フィン２９間の熱伝導を確保するために耐熱
性で良熱伝導性のゴム板２７をその間に介在させてあ
る。かくして信頼性の高い接続部を有する混成回路基板
上に電子部品を搭載接続したモジュールを実現すること
ができた。

【００６６】〈実施例７（電子機器の製造）〉図９は、
上記実施例６で実現したモジュール３０をプリント基板
３１上に１６個搭載して論理パッケージを形成した本発
明の他の実施例となる斜視図を示したものである。この
論理パッケージに記憶パッケージ、入出力処理パッケー
ジを組み合わせて計算機を構成した。

【００６７】以上の実施例では、絶縁基板１５としてア
ルミナの例について述べて来たが、例えばムライト等の
その他のセラミックス、セラミック粉末とガラスから成
るガラスセラミックス、ガラス等も同様に適用できるこ
とは云うまでもない。更に、導体材料としてもタングス
テン、銅以外の例えばモリブデン、ニツケル、銀／パラ
ジウム、金、白金等、また、有機絶縁材料としても、ポ
リイミド以外に例えばポリテトラフルオロエチレンやポ
リアミド樹脂等の耐熱性樹脂が適用できることは云うま
でもない。

【００６８】

【発明の効果】本発明は以上説明してきたような構成及
び製法になっているので、以下に記載するような効果を
奏する。すなわち、 （１）基板製造開始から完成迄の期間を大幅に短縮でき
る。

【００６９】（２）基板の製造歩留が向上できる。厚膜
回路と薄膜回路とを分割して、個々に製造できるので、
両者の良品のみを選別して組み上げ一体化すれば、この
一体化接続の信頼性が極めて高いので、その後の歩留は
ほぼ１００％に達する。これに対して、従来の基板で
は、分割した基板相当部のいずれか１ヶ所に不良があれ
ば、その基板は不良となっていた。

【００７０】（３）回路接続の信頼性が極めて高い。従
来は回路表面のパッドを半田等を用いて接続していた
が、本発明では回路同志の接続は耐熱性の接着剤で回路
全面を接続している。更に、電気的な接続はレーザ等の
エネルギビームで接続面の絶縁物を完全に除去した後、
電気めっき等で確実な電気的接続を確保している。

【００７１】（４）基板の信頼性を向上でき、更に長寿
命化できる。従来の一体化した薄膜回路では一般に汚れ
の付着や傷の発生を回避するため、各層のチェックは目
視検査を実施し、基板完成時に導通検査等の機能検査を
実施している。これに対して、分割した基板では、目視
検査の他に導通検査等の機能的な検査・評価を個々に実
施できる（当然、回路完成時に導通検査等の機能検査を
実施している）。従って、工程へのフィードバックが早
くなると共に、不良部または不良を誘発する因子の発見
・特定が容易となり、基板の信頼性向上、長寿命化が達
成できる。

【００７２】（５）ピンを厚膜基板の貫通孔内に一部挿
入して接続することも可能であり、この場合、ピンの接
続信頼性が高くなる。

【図面の簡単な説明】

【図１】薄膜回路基板の製造工程を説明するためのプロ
セス断面図。

【図２】薄膜回路基板の製造工程を説明するためのプロ
セス断面図。

【図３】薄膜回路基板と厚膜基板の一体化製造工程を説
明するためのプロセス断面図。

【図４】混成回路基板にピン付けする本発明の一実施例
となる製法の断面概略図。

【図５】混成回路基板にピン付けする本発明の他の実施
例となる製法の断面図。

【図６】混成回路基板にピン付けする本発明のさらに他
の実施例となる製法の断面図。

【図７】混成回路基板にピン付けする本発明のさらに異
なる他の実施例となる製法の断面図。

【図８】本発明の実施例となる電子モジュ−ルの断面
図。

【図９】本発明の実施例となる電子モジュ−ルを搭載し
た論理パッケージの斜視図。

【符号の説明】

１…基板、 ２…薄膜配線回路、
３…配線材料、 ４…ＣｒとＣｕから成る導電
膜、５…ポリイミドから成る絶縁膜、 ５´…エッチン
グ用マスクパターン、６…スルホール、
７…スルホールに充填した銅導体、８…パターニング
した導体膜、 ９…内層配線導体、９´…金めっき
膜、 １０…ポリイミドの溝内に形成した
銅導体、１１…基板上に形成した２層目の薄膜層、１２
…薄膜回路基板上の表面導体、１３…厚膜基板接続用の
導体パッド、１４…厚膜基板接続用の接着剤、 １５…
厚膜基板を構成するセラミック基板、１６…ビアホール
（貫通孔）、 １７…マスク、１８…銅埋込み層、
１９…ＣｒとＣｕから成る２層金属膜、２
０…半田ペ−スト、 ２１…ピン、２２…半
田封止部、 ２２´…金めっき膜、２３…
引き出し配線、 ２４…半田、２５…低温半
田、 ２６…ＬＳＩ、２７…ゴム板、
２８…封止キャップ、２９…冷却フィ
ン、 ３０…モジュ−ル、３１…プリント
基板、 １００…薄膜回路基板、２００…厚
膜基板、 ３００…混成回路基板。

Claims (12)

【特許請求の範囲】
1. 【請求項１】一方の面に接続導体パッドが、他方の面に
   電子部品接続用の端子がそれぞれ形成された多層薄膜回
   路基板と、前記接続導体パッドに貫通孔が対面し接着剤
   により一体化接合された厚膜基板と、前記貫通孔内の接
   着剤が除去されて露出した前記接続導体パッド上から貫
   通孔内に沿って埋め込まれた導体層と、前記導体層に接
   合された外部端子接続用ピンとを具備して成る混成回路
   基板。
2. 【請求項２】薄膜回路基板の接続導体パッド上を含む基
   板上に接着剤を塗布する工程と、厚膜基板に設けられた
   貫通孔を前記薄膜回路基板の接続導体パッドに位置合わ
   せして前記接着剤でこれら両基板を接合一体化する工程
   と、前記厚膜基板をマスクとして、エネルギービームを
   照射することにより、前記貫通孔内の接着剤を除去して
   前記接続導体パッドを露出せしめる工程と、この一体化
   基板の接着剤の除去された貫通孔内に金属を析出せしめ
   る工程とを有して成る混成回路基板の製造方法。
3. 【請求項３】上記貫通孔内に金属を析出せしめる工程の
   後に、前記貫通孔内の金属に接続用ピンを接合する工程
   を付加して成る請求項２記載の混成回路基板の製造方
   法。
4. 【請求項４】上記貫通孔内に金属を析出せしめる工程の
   後に、この析出された金属上に導体パッドを形成する工
   程と、この導体パット上に半田層を介して接続用ピンを
   接合する工程とを付加して成る請求項２記載の混成回路
   基板の製造方法。
5. 【請求項５】上記厚膜基板がセラミック多層基板から成
   り、上記貫通孔内に金属を析出せしめる工程をめっき法
   により行う工程として成る請求項２記載の混成回路基板
   の製造方法。
6. 【請求項６】上記接着剤の塗布工程としてポリイミド系
   樹脂を塗布し、上記一体化基板の貫通孔内の接着剤をエ
   ネルギービームの照射により除去する工程としてエキシ
   マレーザを照射する工程を有して成る請求項２記載の混
   成回路基板の製造方法。
7. 【請求項７】上記薄膜回路基板の製造工程として、絶縁
   基板の一方の面に導体膜を形成すると共に、他方の面に
   所定パターンのマスクを形成し、リソグラフ技術により
   前記導体膜に達するまでの貫通孔を形成する工程と、前
   記貫通孔内に導体金属を埋設すると共に、基板表面にお
   いては前記埋設された金属と電気的に接続された導体パ
   ターンを形成する工程と、この導体パターンを含む絶縁
   基板上に層間絶縁膜を被覆し、この上に所定のマスクパ
   ターンを形成してリソグラフ技術により前記導体パター
   ンに達する溝を形成し、この溝内に配線導体層を埋設し
   て第１の薄膜回路を形成する工程と、前記層間絶縁膜の
   被覆工程から溝内に配線導体層を埋設して第１の薄膜回
   路を形成する工程迄を目的とする薄膜回路の積層数に対
   応させて繰返す工程と、この薄膜回路層の最上層の配線
   導体層上に接続導体パッドを形成する工程と、前記絶縁
   基板の一方の面に形成した導体膜を選択的にエッチング
   して前記貫通孔内に埋設された導体金属と電気的に接続
   された接続端子を形成する工程とを有して成る請求項２
   記載の混成回路基板の製造方法。
8. 【請求項８】上記層間絶縁膜を被覆する工程としてポリ
   イミド樹脂を塗布し、上記配線導体層を埋設して第１の
   薄膜回路を形成する工程として金属めっき工程を用いて
   成る請求項７記載の混成回路基板の製造方法。
9. 【請求項９】上記請求項１記載の混成回路基板の薄膜回
   路基板上の接続端子に、電子部品が搭載接続されると共
   に、前記電子部品上に熱導体を介してキャップ封止さ
   れ、そのキャップ端が厚膜基板上に設けられた封じ部に
   て半田封じされて成るモジュール。
10. 【請求項１０】上記キャップ外周に放熱用の冷却フィン
    が配設されて成る請求項９記載のモジュール。
11. 【請求項１１】上記電子部品をＬＳＩで構成して成る請
    求項９記載のモジュール。
12. 【請求項１２】上記請求項９記載のモジュールをプリン
    ト基板に複数個搭載、配設して成る電子機器用パッケー
    ジ。