JP2007324557A - 高周波回路モジュール - Google Patents

Abstract

【課題】 実装面積がベアチップ半導体装置と略同一となるような小型の高周波回路モジュールを得る。
【解決手段】 ベアチップ半導体装置２と、外形寸法が前記ベアチップ半導体装置２と略同一である薄膜回路基板３と、外形寸法が前記ベアチップ半導体装置２と略同一である低温焼成セラミック（ＬＴＣＣ）多層基板４と、を有しており、前記薄膜回路基板３は、前記ベアチップ半導体装置２が実装される面と反対側の面に、前記低温焼成セラミック多層基板と電気的に接合される複数の接合パッドを有し、前記ベアチップ半導体装置が実装される面に、前記前記ベアチップ半導体装置の端子を接合する複数の接合導体７、及び前記接合パッドとビアホール導体で連結された複数の配線パッドを有しており、前記接合導体と前記配線パッドは配線導体で連結されている。
【選択図】図３

Description

本発明は、携帯電話や携帯情報端末（ＰＤＡ）等の、移動通信機器に用いられる高周波回路モジュールに関するものである。

近年、携帯電話、ＰＤＡ及び車載通信機器などの移動通信機器の普及が急速に進んでいる。このような移動通信機器は、通信の伝送速度向の要求がある。これに対応するため、通信機器の動作周波数がより高くなる方向に向かっている。

このような高周波で動作する通信機器には、例えば特開２００５−１２３９０９号公報等に示されているような高周波回路モジュールが搭載されている。一般的な高周波回路モジュールの例を図６及び図７に示す。図６に示す高周波回路モジュール２１は、樹脂基板２２上に無線用半導体装置２３と、バランスフィルタ等のフィルタ装置２４と、電源ライン等のノイズ低減や高周波整合のための受動部品２５（インダクタ、コンデンサ、抵抗器）が搭載されている。

また、図７に示す高周波回路モジュール３１は、低温焼結性セラミック（ＬＴＣＣ）多層基板３２を配線基板としており、フィルタ装置や内蔵可能な受動部品等がＬＴＣＣ多層基板３２内に内蔵され、その他の受動部品３５が基板上に搭載されている構造である。

特開２００５−１２３９０９号公報

近年では、モジュールの小型化の要求が高まっている。上記のような構造においては、半導体の小型化、０６０３（０．６ｍｍ×０．３ｍｍ）形状や０４０２（０．４ｍｍ×０．２ｍｍ）形状の小型ＬＣＲ部品の搭載、フリップチップ実装等の採用、高精度マウンタによる狭い間隔での部品実装により、モジュールの小型化が進められてきた。そしてモジュールのさらなる小型化のため、半導体装置をベアチップの形で実装する方法が実用化されている。

しかし、ベアチップ半導体装置はパッケージ化を想定されていることが多く、ワイヤボンディング接続のために端子をチップ外周に並べて形成されているため、その端子間ピッチは８０μｍ以下となっている。一方半導体装置が搭載される配線基板は、例えばＬＴＣＣ多層基板の場合は端子間ピッチが２００μｍ以上となっている。そのためベアチップ半導体装置とＬＴＣＣ多層基板を電気的に接続するためには再配線のためのワイヤボンディングが必要であった。そのため、ワイヤボンディングに必要な面積が生じるため小型化が困難であった。また、ワイヤボンディングによる再配線では、ワイヤの線抵抗により高周波領域での損失が大きくなるという問題があった。

本発明は、このような課題を解決して、高周波領域での損失の少ない小型の高周波回路モジュールを得るものである。

本発明は、低温焼成セラミック（ＬＴＣＣ）多層基板と、前記低温焼成セラミック多層基板上に実装された、薄膜により形成された配線パターンを有する回路基板と、前記回路基板上に実装されたベアチップ半導体装置と、を有しており、前記回路基板は、前記ベアチップ半導体装置が実装される面と反対側の面に、前記低温焼成セラミック多層基板と電気的に接合される複数の接合パッドを有し、前記ベアチップ半導体装置が実装される面に、前記前記ベアチップ半導体装置の端子を接合する複数の接合導体を有しており、前記接合パッドと前記接合導体は、ビアホール導体で直接接続されるか、あるいは前記回路基板の何れかの面に配置された配線パッドを介して接続され、前記接合パッドと前記配線パッドは、ビアホール導体または配線導体で接続され、前記接合導体と前記配線パッドは配線導体またはビアホール導体で接続されていることを特徴とする高周波回路モジュールを提案する。

また、本発明では、前記回路基板は、何れかの面に薄膜受動素子が形成されており、前記薄膜受動素子は前記配線導体に接続されていることを特徴とする高周波回路モジュールを提案する。

また、本発明では、複数の前記配線パッドのうちのいくつかは前記接合導体と一体化されていることを特徴とする高周波回路モジュールを提案する。

また、本発明では、前記ベアチップ半導体装置、前記回路基板及び前記低温焼成セラミック多層基板は、外形寸法が略同一であることを特徴とする高周波回路モジュールを提案する。

本発明によれば、ワイヤボンディングによる再配線の必要がなくなるので、低損失で小型の高周波回路モジュールを得ることができる。また、回路基板と低温焼成セラミック多層基板の外形寸法を略同一とすることによって、その実装面積をベアチップ半導体装置と略同一とすることもできるようになる。

本発明に係る高周波回路モジュールの実施形態を、図１乃至図３に基づいて説明する。
図１は本発明の高周波回路モジュールの側面図、図３は本発明の高周波回路モジュールの構成を示す分解斜視図である。本発明の高周波回路モジュール１は、ＲＦ＋ベースバンドＬＳｌ等のベアチップ半導体装置２が薄膜により形成された配線パターンを有する回路基板３上に実装されおり、さらにこの回路基板３がＬＴＣＣ多層基板４上に実装されている。ＬＴＣＣ多層基板４には端子電極５ｃが形成されており、外部の回路と電気的に接続される。また、ＬＴＣＣ多層基板４の内部には、受動素子が内蔵されており（図示せず）、フィルタ装置等を形成している。ベアチップ半導体装置２と回路基板３とＬＴＣＣ多層基板４は外形寸法が略同一に形成されている。

図２に本発明の高周波回路のモジュールを構成する薄膜により形成された配線パターンを有する回路基板３を示す。図２（ａ）と図２（ｃ）はベアチップ半導体装置２が実装される面の平面図である。この面には配線パターンとして、ベアチップ半導体装置２の端子５ａと接続される複数の接合導体７と、ビアホール導体６を有する配線パッド８ａが形成されている。接合導体７は配線導体９によって配線パッド８ａと接続される。なお、接合導体７は、接合導体７ａのように配線パッドと一体になっているものや、接合導体７ｂのようにビアホール導体６を有するものがあっても良い。

図２（ｂ）と（ｄ）はベアチップ半導体装置２が実装される面と反対側の面すなわちＬＴＣＣ多層基板４と向き合う面の平面図で、図２（ｂ）は図２（ａ）の裏面、図２（ｄ）は図２（ｃ）の裏面を示す平面図である。図２（ｂ）に示した面では、ＬＴＣＣ多層基板４の上面に形成された複数の接続電極５ｂに対応する位置に接合パッド８ｂが形成されている。この接合パッド８ｂはビアホール導体６を通じて反対の面、すなわちベアチップ半導体装置２が実装される面に形成された配線パッド８ａまたは接合導体７ｂに接続されている。図２（ｄ）に示した面では、ＬＴＣＣ多層基板４の上面に形成された複数の接続電極５ｂに対応する位置に接合パッド８ｂ及び８ｄが形成されており、さらにビアホール導体６を有する配線パッド８ｃが形成されている。接合パッド８ｂはビアホール導体６を通じて反対の面に形成された配線パッド８ａに接続されており、接合パッド８ｄは配線導体９によって配線パッド８ｃと接続されている。配線パッド８ｃはビアホール導体６を通じて接合導体７ｂに接続されている。

接合パッド８ｂ及び８ｄは、接合導体７、７ａ及び７ｂと同数形成されている。接合導体７、７ａ及び７ｂは薄膜プロセスによりベアチップ半導体装置２の端子５ａのピッチと略同じピッチで回路基板３の外周部に形成されている。これを配線導体９及び配線パッド８ａ、８ｃによって引き回すことにより、導体間のピッチを大きく広げることができる。これにより、端子間ピッチが８０μｍ以下のベアチップ半導体装置２と端子間ピッチが２００μｍ以上のＬＴＣＣ多層基板４とを、ワイヤボンディングを用いずに接続することができるようになる。このように、本発明によれば端子間ピッチの異なるもの同士をワイヤボンディングを用いずに接続することができるため、高周波回路モジュール１を小型化することができる。

なお、回路基板３の何れかの面に薄膜受動素子１０を形成し、配線導体９にこの薄膜受動素子１０を接続しても良い。このような構造をとることにより、受動素子の実装が回路基板３を実装することでなされるため、実装コストを低減することができる。また、ＬＴＣＣ多層基板に内蔵できない素子例えば高容量のコンデンサのような受動素子を内蔵できるため、その分のモジュールの実装面積を削減することができ、より小型化することができる。このような薄膜受動素子１０を形成した回路基板３は、例えばＳｉＰ（Ｓｉｌｉｃｏｎ−ｉｎ−Ｐａｃｋａｇｅ）等によって得ることができる。また、回路基板３の基板材料としては例えばＳｉ、ＳｉＯ_２、ＳｉＣ、Ｓｉ_３Ｎ_４等のシリコン系の材料が好適である。

また、ＬＴＣＣ多層基板４と組み合わせることにより、熱膨張係数が近接するため、ワイヤボンディングを用いずにビアホール導体６接続することができるようになり、高周波回路モジュール１を小型化することができる。

また、ベアチップ半導体装置２の端子５ａと接合導体７、７ａ及び７ｂとの接続、及び接合パッド８ｂ及び８ｄとＬＴＣＣ多層基板４の接続電極５ｂとの接続は、半田バンプによるフリップチップ接続、またはＡｕバンプによるＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ：非等方性導電フィルム）接合、ＮＣＦ（Ｎｏｎ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）接合やＵＳ超音波接合などによって行われる。特にＡＣＦ接合やＵＳ接合はバンプの高さを抑えられるので、モジュールの低背化に有利である。

また、ベアチップ半導体装置２と回路基板３、及び回路基板３とＬＴＣＣ多層基板４をバンプで接続した場合、これらの間に隙間が形成されることがある。この隙間をアンダーフィルで充填しても良い。アンダーフィルの材料としては例えばエポキシ樹脂等がある。アンダーフィルを充填することにより、機械衝撃または熱衝撃への耐久性が向上する。

次に本発明に係る高周波回路モジュールのその他の実施形態を、図４及び図５に基づいて説明する。図４は高周波回路モジュール１にシールド１１を設けたものである。このシールド１１は、例えば導電ペーストを塗布する等の方法で形成することができる。このようなシールド１１を設けることにより、電気的な干渉を抑制することができる。

また、図５には、回路基板３とＬＴＣＣ多層基板４の間に回路基板３ａをさらに設けた高周波回路モジュール１‘が示されている。静電容量（コンデンサ）、インダクタンス（インダクタ）、抵抗値（抵抗器）等の特性値が大きな薄膜受動素子を形成する場合や、半導体装置の回路規模が大きい場合に、回路基板を複数スタックすることにより必要になるモジュール面積を軽減することができる。

以上、本発明の実施形態を説明したが、本発明の範囲内であれば、形状、接合部材、基板の配線の取り回し等は上記の実施形態に限定されるものではない。例えば、鏡面研磨されたＬＴＣＣ多層基板の上面に薄膜回路及び／または薄膜受動素子を形成して、その上にベアチップ半導体装置を実装した高周波回路モジュールでも良い。

本発明の高周波回路モジュールの側面図である。 本発明の高周波回路のジュールを構成する薄膜により形成された配線パターンを有する回路基板を示す平面図であり、（ａ）と（ｃ）はベアチップ半導装置が実装される面、（ｂ）と（ｄ）はベアチップ半導体装置が実装される面と反対側の面を示す。 本発明の高周波回路のジュールの構成を示す分解斜視図である。 本発明の高周波回路モジュールのその他の実施形態を示す側面図である。 本発明の高周波回路モジュールのその他の実施形態を示す側面図である。 従来の高周波回路モジュールを示す平面図である。 従来の高周波回路モジュールを示す平面図である。

符号の説明

１、１‘、２１、３１ 高周波回路モジュール
２ ベアチップ半導体装置
３、３ａ 回路基板
４ ＬＴＣＣ多層基板
５ａ ベアチップ半導体装置の端子
５ｂ ＬＴＣＣ多層基板の接続電極
５ｃ 端子電極
６ ビアホール導体
７、７ａ、７ｂ 接合導体
８ａ、８ｃ 配線パッド
８ｂ、８ｄ 接合パッド
９ 配線導体
１０ 薄膜受動素子
１１ シールド

Claims (4)

1. 低温焼成セラミック多層基板と、前記低温焼成セラミック多層基板上に実装された、薄膜により形成された配線パターンを有する回路基板と、前記回路基板上に実装されたベアチップ半導体装置と、を有しており、
   前記回路基板は、前記ベアチップ半導体装置が実装される面と反対側の面に、前記低温焼成セラミック多層基板と電気的に接合される複数の接合パッドを有し、
   前記ベアチップ半導体装置が実装される面に、前記前記ベアチップ半導体装置の端子を接合する複数の接合導体を有しており、
   前記接合パッドと前記接合導体は、ビアホール導体で直接接続されるか、あるいは前記回路基板の何れかの面に配置された配線パッドを介して接続され、
   前記接合パッドと前記配線パッドは、ビアホール導体または配線導体で接続され、
   前記接合導体と前記配線パッドは配線導体またはビアホール導体で接続されていることを特徴とする高周波回路モジュール。
2. 前記回路基板は、何れかの面に薄膜受動素子が形成されており、前記薄膜受動素子は前記配線導体に接続されていることを特徴とする請求項１に記載の高周波回路モジュール。
3. 複数の前記配線パッドのうちのいくつかは前記接合導体と一体化されていることを特徴とする請求項１に記載の高周波回路モジュール。
4. 前記ベアチップ半導体装置、前記回路基板及び前記低温焼成セラミック多層基板は、外形寸法が略同一であることを特徴とする請求項１に記載の高周波回路モジュール。

Images