JPS6145878B2 - - Google Patents

Info

Publication number
JPS6145878B2
JPS6145878B2 JP52152944A JP15294477A JPS6145878B2 JP S6145878 B2 JPS6145878 B2 JP S6145878B2 JP 52152944 A JP52152944 A JP 52152944A JP 15294477 A JP15294477 A JP 15294477A JP S6145878 B2 JPS6145878 B2 JP S6145878B2
Authority
JP
Japan
Prior art keywords
conductor
insulating layer
ceramic
fired
glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52152944A
Other languages
English (en)
Other versions
JPS5485375A (en
Inventor
Seiichi Yamada
Nobuo Kamehara
Kyohei Murakawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP15294477A priority Critical patent/JPS5485375A/ja
Publication of JPS5485375A publication Critical patent/JPS5485375A/ja
Publication of JPS6145878B2 publication Critical patent/JPS6145878B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【発明の詳細な説明】 本発明は配線密度の高いセラミツク多層回路基
板の製造方法に関するものである。
セラミツク多層回路基板は絶縁層となるセラミ
ツクの電気的及び熱的性質がエポキシ、ポリイミ
ド等の樹脂と比較して優れているために、LSI
(大規模集積回路)を直接塔載する回路基板とし
て使用されている。近年、LSIの高性能・高集積
化がますます進み、この回路基板には絶縁層の電
気的かつ熱的性質が優れていることの他に配線の
寸法精度が良く配線密度の高いこと等が求められ
ている。
これまでに、各種のセラミツク多層回路基板の
製造方法が提案されており、広く用いられている
スクリーン印刷法で導体回路を形成する方法で
は、導体の線幅及び線間隙を100μm以下、接続
ホール(先に形成した導体と後に形成する導体を
電気的に接続するのに使用する穴via hole)径を
200μm以下にすることは困難であるとされてい
る。このため、線幅、線間隙及び接続ホール径が
100μm以下の微細な回路をフオトエツチング法
で形成する方法が提案されている。このフオトエ
ツチング法で導体回路を形成する場合には、スク
リーン印刷又はメツキによりセラミツク絶縁層の
全表面に導体膜を形成し、エツチングによつて回
路となる部分以外の導体を除去している。実際的
には導体回路のある面積が絶縁層全表面積に対し
て大きくても数%であるために、大部分の導体を
無駄にして不経済である。特に、金のような高価
な金属を導体として用いる場合に、セラミツク多
層基板のコストで導体金属の割合が大きくなり、
高価なものとなつてしまう。
また、前述したこれら方法では、形成した導体
上に絶縁ペーストを塗布し焼成して絶縁層を形成
した場合に、第1図に示すように導体上の絶縁層
部が凸状になる。このことによつて、この絶縁層
上に次の導体回路を形成したときに導体に段が付
いたならば、その段部にて導体が断絶したり導体
が細くなつて発熱箇所となつたりする危険性が生
じる。さらに、凸状の部分が多層にすることで重
なつて凸凹な表面の製品となり、電子部品、特
に、ビームリード型半導体装置等をマウントする
ことが難しくなつてしまうので何らかの対策をこ
うじなければならない。
本発明の目的は、導体金属の使用量を大幅に少
なくすることであり、かつ100μm以下の微細な
導体回路を形成して配線密度の高いセラミツク多
層基板を製造する方法を提供することである。
本発明の別の目的は、焼成した絶縁層の表面が
平坦であるようにすることである。
前述の目的が下記のセラミツク多層基板の製造
方法によつて達成される。
下記工程(イ)〜(リ):(イ)焼結したセラミツク基板上
の全面にボロシリケイトガラスおよびアルミナを
含んでなる絶縁層用セラミツクペーストを塗布
し、焼成してガラスセラミツク絶縁層を形成する
工程;(ロ)前記(イ)工程で形成したガラスセラミツク
絶縁層に導体回路部及び接続ホール部と同一形状
の溝をフツ化水素酸系エツチング液を用いフオト
エツチング法によつて形成する工程;(ハ)フオトレ
ジストを残した状態で前記溝内へ導体ペーストを
埋め込み、焼成して導体を形成する工程;(ニ)焼成
した絶縁層及び焼成した導体上にボロシリケイト
ガラスおよびアルミナを含んでなる絶縁層用セラ
ミツクペーストを全面に塗布し焼成し、所定厚の
ガラスセラミツク絶縁層を形成する工程;(ホ)前記
(ニ)工程で形成したガラスセラミツク絶縁層に導体
回路部及び接続ホール部と同一形状で該所定厚よ
り浅い溝をフツ化水素酸系エツチング液を用いフ
オトエツチング法によつて形成する工程;(ヘ)前記
(ホ)工程で形成した該所定厚より浅い溝を有するガ
ラスセラミツク絶縁層の該接続ホール部の溝部の
みをフツ化水素酸系エツチング液を用いフオトエ
ツチングして前記(ハ)工程で形成した導体を露出さ
せる工程、(ト)フオトレジストを残した状態で前記
(ヘ)工程で示した接続ホール部に導体ペーストを埋
め込み焼成する工程;(チ)フオトレジストを塗布
し、露光現像して前記(ホ)工程の導体回路部及び接
続ホール部と同一形状の回路パターン形成領域の
みのフオトレジストを除去する工程、および(リ)前
記(ハ)乃至(チ)工程を繰り返す工程;からなることを
特徴とするセラミツク多層基板の製造方法であ
る。
本発明に係る方法では、絶縁層に形成した溝だ
けに導体ペーストを埋め込むために、導体金属の
使用量が大幅に削減できる。特に、金などの高価
金属を導体とする場合では、セラミツク多層基板
の製造コストを大幅に引き下げる。
また、本方法では、絶縁層にフオトレジストを
付けたままスクリーン印刷法その他適切な方法で
導体ペーストを埋め込むために、導体ペーストの
焼成後導体金属が回路部以外の部分に残留する恐
れは少なく、また、導体金属が残留してもエツチ
ング又は機械的な作用によつて容易に除去でき
る。
前述の(ロ)工程において、フオトレジストの厚さ
を焼結時の導体の収縮を考慮して定め、前述の(ハ)
工程で焼成した導体が絶縁層表面より突出又は凹
まないようにすることは好ましい。導体ペースト
の焼結収縮率は材質によつて異なるので、ペース
トの厚さ方向の収縮率を把握し、この収縮を考慮
してフオトレジストの厚さを定めて焼成した導体
の表面高さを調整することは重要である。先に焼
成した絶縁層表面とこの絶縁層内にある焼成した
導体の表面とが同じ高さであれば、これらの上に
塗布した次の絶縁ペーストを焼成したときに、平
坦な表面を有する絶縁層が得られる。このことを
図で説明すると第2図のようになる。第2図aに
おいて、同じ高さに焼成された導体1及び絶縁層
2上に絶縁ペースト3が塗布されている。これを
焼成したのが第2図bであり、先に焼成した絶縁
層と一体となつた絶縁層2の表面は平坦となる。
なお、この場合の導体1はベースとなるセラミツ
ク基板4上に形成されているが、多層化された後
の場合であつても同様にである。
前述の(ハ)工程の結果、絶縁層表面と焼成した導
体の表面とが同じ高さでない場合には、これら絶
縁層又は導体のいずれかを同じ高さまでエツチン
グすることは好ましい。このことは実際に同じ高
さにならなかつた場合の対策であり、絶縁層か導
体の高いほうをエツチングして低いほうに合わせ
て同じ表面高さ、すなわち、平坦にする。尚、絶
縁層をエツチングする液は導体を侵さず、一方、
導体をエツチングする液は絶縁層を侵さないもの
を選ぶ必要がある。
以下、第3図の本発明に係る製造方法の概略工
程図を参照して実施例によつて本発明を説明す
る。
工程1:高温で焼結されたベースとなるセラミツ
クス基板4上に絶縁層2を形成するための絶縁
ペースト3を全面にスクリーン印刷し、焼成す
る。セラミツクス基板の材質にはアルミナ、ム
ライト、フオルステライト等を用いることがで
きるが、絶縁層となるガラスセラミツクスの熱
膨張係数と一致するムライト基板を用いた。厚
さは0.6mmであつた。また、絶縁ペーストは、
ボロシリケイトガラスとアルミナ粉末を重量比
で1:1に混合したものを有機ビヒクル中に分
散させて作つた。焼成を900℃で行ない、焼成
した絶縁層の厚さは20μmであつた。
工程2:フオトレジスト5を全面に塗布し、回路
パターンを露光し、現像後エツチングして導体
回路用溝部及び接続ホール部を形成する。フオ
トレジストの塗布厚さは10μmであり、回路パ
ターンには導体の線幅50μm、線間隙150μ
m、接続ホール径80μmのものを用いた。エツ
チング液はフツ化水素酸系のものを使用した。
工程3:フオトレジストを付けたままでエツチン
グによつて形成した導体回路用溝部及び接続ホ
ール部に導体ペーストを埋め込み、焼成する。
この高温焼成時にフオトレジストは分解除去さ
れる。導体ペーストに金ペーストを使用し、結
果的な金導体の厚さは18μmであつた。これは
絶縁層より2μm薄い。尚、導体ペースト塗布
厚さをもつと厚くすることにより導体の厚さを
絶縁層の厚さと同じにすることは可能である。
工程4:導体回路及び接続ホール部以外の部分に
残留した導体をエツチング除去した後、絶縁層
表面を導体表面までエツチングする。導体をエ
ツチングする液はヨウ素―ヨウ化カリウム系の
ものを使用した。絶縁層のエツチング液は工程
2で使用したものと同じであり、2μmだけエ
ツチングした。
工程5:平坦な表面となつた導体及び絶縁層の上
に絶縁ペーストを焼成後所定厚さとなるように
印刷し、焼成する。焼成を900℃で行ない。導
体1の上にある絶縁層厚さは50μmであつた。
工程6:フオトレジスト5を塗布し、回路パター
ンを露光し、現像後エツチングして導体回路用
溝部及び接続ホール部を形成する。工程2と同
じ様にして深さ20μmエツチングした。ただ
し、回路パターンは異なるものであつた。
工程7:接続ホール6部のみをフオトエツチング
して先に工程3で接続ホール部に埋め込んだ導
体を露出させる工程である。フオトレジストを
10μmの厚さに塗布し、接続ホール用パターン
を露光し、現像後30μmエツチングした。工程
6での20μmエツチングと合わせて50μmエツ
チングしたことになり、導体1が露出した。
工程8:フオトレジストを付けたまま導体ペース
トを接続ホールに埋め込み、焼成するる。焼成
を900℃で行ない、ここで使用した金ペースト
は焼成時50%収縮するので、新たに焼成した金
導体の厚は30μmであつた。
工程9:フオトレジストを全面に塗布し、工程6
の回路パターンを露光し、現像後エツチングを
する。フオトレジストの厚さは10μmであつ
た。
以下、工程3〜9を繰り返して所望の層数のセ
ラミツク多層回路基板を製作する。尚、製品にす
る直前の工程は工程3及び4に相当する工程であ
る。以上のようにして5層の多層を行ない高密度
のセラミツク多層基板が製造できた。
【図面の簡単な説明】
第1図は導体上に絶縁層を焼成する場合の概略
断面図であり、aは焼成前そしてbは焼成後の断
面図である。第2図は本発明に係る製造方法によ
つて導体上に絶縁層を焼成する場合の概略断面図
であり、aは焼成前そしてbは焼成後の断面図で
ある。及び、第3図は本発明に係る製造方法の概
略工程図である。 1……導体、2……絶縁層、3……絶縁ペース
ト、4……ベースのセラミツク基板、5……フオ
トレジスト、6……接続ホール。

Claims (1)

  1. 【特許請求の範囲】 1 下記工程(イ)〜(リ): (イ) 焼結したセラミツク基板上の全面にボロシリ
    ケイトガラスおよびアルミナを含んでなる絶縁
    層用セラミツクペーストを塗布し、焼成してガ
    ラスセラミツク絶縁層を形成する工程; (ロ) 前記(イ)工程で形成したガラスセラミツク絶縁
    層に導体回路部及び接続ホール部と同一形状の
    溝をフツ化水素酸系エツチング液を用いフオト
    エツチング法によつて形成する工程; (ハ) フオトレジストを残した状態で前記溝内へ導
    体ペーストを埋め込み、焼成して導体を形成す
    る工程; (ニ) 焼成した絶縁層及び焼成した導体上にボロシ
    リケイトガラスおよびアルミナを含んでなる絶
    縁層用セラミツクペーストを全面に塗布し焼成
    し、所定厚のガラスセラミツク絶縁層を形成す
    る工程; (ホ) 前記(ニ)工程で形成したガラスセラミツク絶縁
    層に導体回路部及び接続ホール部と同一形状で
    該所定厚より浅い溝をフツ化水素酸系エツチン
    グ液を用いフオトエツチング法よつて形成する
    工程; (ヘ) 前記(ホ)工程で形成した該所定厚より浅い溝を
    有するガラスセラミツク絶縁層の該接続ホール
    部の溝部のみをフツ化水素酸系エツチング液を
    用いフオトエツチングして前記(ハ)工程で形成し
    た導体を露出させる工程、 (ト) フオトレジストを残した状態で前記(ヘ)工程で
    形成した接続ホール部に導体ペーストを埋め込
    み焼成する工程; (チ) フオトレジストを塗布し、露光現像して前記
    (ホ)工程の導体回路部及び接続ホール部と同一形
    状の回路パターン形成領域のみのフオトレジス
    トを除去する工程;および (リ) 前記(ハ)乃至(チ)工程を繰り返す工程; からなることを特徴とするセラミツク多層基板の
    製造方法。 2 前記(ロ)工程および前記(チ)工程において、フオ
    トレジストの厚さを焼結時の導体の収縮を考慮し
    て定め、前記(ハ)工程で焼成した導体が前記ガラス
    セラミツク絶縁層表面より突出又は凹まないよう
    にすることを特徴とする特許請求の範囲第1項記
    載の製造方法。 3 前記(ハ)工程と(ニ)工程の間に焼成した絶縁層表
    面と焼成した導体の表面とが同一高さとなるよう
    絶縁層又は導体のいずれかをエツチングして、絶
    縁層と導体との表面を平坦化する工程を有するこ
    とを特徴とする特許請求の範囲第1項記載の製造
    方法。
JP15294477A 1977-12-21 1977-12-21 Method of producing ceramic multiilayer circuit base board Granted JPS5485375A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15294477A JPS5485375A (en) 1977-12-21 1977-12-21 Method of producing ceramic multiilayer circuit base board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15294477A JPS5485375A (en) 1977-12-21 1977-12-21 Method of producing ceramic multiilayer circuit base board

Publications (2)

Publication Number Publication Date
JPS5485375A JPS5485375A (en) 1979-07-06
JPS6145878B2 true JPS6145878B2 (ja) 1986-10-09

Family

ID=15551561

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15294477A Granted JPS5485375A (en) 1977-12-21 1977-12-21 Method of producing ceramic multiilayer circuit base board

Country Status (1)

Country Link
JP (1) JPS5485375A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0197320A (ja) * 1987-10-09 1989-04-14 Sumitomo Electric Ind Ltd 超電導性配線パターンの形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5365970A (en) * 1976-11-26 1978-06-12 Tokyo Shibaura Electric Co Method of producing thick film circuit board

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5365970A (en) * 1976-11-26 1978-06-12 Tokyo Shibaura Electric Co Method of producing thick film circuit board

Also Published As

Publication number Publication date
JPS5485375A (en) 1979-07-06

Similar Documents

Publication Publication Date Title
JP3173439B2 (ja) セラミック多層基板及びその製造方法
JP3765627B2 (ja) 多層回路基板及びその製造方法
JPS62501181A (ja) 寸法の安定した内部接続板の製造方法
JP2005142523A (ja) 埋設抵抗を有する印刷回路基板の製造方法
US6150074A (en) Method of forming electrically conductive wiring pattern
JPS6145878B2 (ja)
JP2003264361A (ja) 回路基板の製造方法
JPH0227835B2 (ja)
GB2203290A (en) Manufacture of printed circuit boards
JP2009200294A (ja) 積層基板およびその製造方法
JP3136682B2 (ja) 多層配線基板の製造方法
JP2003304060A (ja) 両面回路基板の製造法
JP2005150554A (ja) 配線基板の製造方法
JPS63216398A (ja) 回路基板の製造方法
JPH0537156A (ja) 多層回路基板及びその製造方法
JPH0380358B2 (ja)
JPH0685434A (ja) セラミック回路基板の製造方法
JPH06268376A (ja) 多層回路基板の製造方法
JP2004179485A (ja) プリント配線板の製造方法及びプリント配線板
JPH066028A (ja) プリント配線板の製造方法
JPS5946439B2 (ja) 多層セラミツク回路基板の製造方法
JPH09275158A (ja) 回路基板の製造方法及び回路基板
JPH10125820A (ja) セラミックス回路基板及びその製造方法
JP2003298208A (ja) 回路基板の製造法
JPS6346597B2 (ja)