JP4560099B2 - 多数個取り基板 - Google Patents

多数個取り基板 Download PDF

Info

Publication number
JP4560099B2
JP4560099B2 JP2008057140A JP2008057140A JP4560099B2 JP 4560099 B2 JP4560099 B2 JP 4560099B2 JP 2008057140 A JP2008057140 A JP 2008057140A JP 2008057140 A JP2008057140 A JP 2008057140A JP 4560099 B2 JP4560099 B2 JP 4560099B2
Authority
JP
Japan
Prior art keywords
substrate
layer
substrate body
insulating layer
conductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008057140A
Other languages
English (en)
Other versions
JP2009218240A (ja
Inventor
泰章 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Spark Plug Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2008057140A priority Critical patent/JP4560099B2/ja
Publication of JP2009218240A publication Critical patent/JP2009218240A/ja
Application granted granted Critical
Publication of JP4560099B2 publication Critical patent/JP4560099B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、セラミックを含む複数の絶縁層を積層してなり、且つ反りが少ない複数の配線基板からなる製品領域および耳部を有する多数個取り基板に関する。
焼成後の反りをコントロールするため、半導体素子が搭載される上層に、アルミナ粒の平均粒径が他よりも大きいセラミックグリーンシートを、かかる上層と厚み方向で反対側の下層に、アルミナ粒の平均粒径が他よりも小さいセラミックグリーンシートを、それぞれ用いて積層し且つ焼成する、多層セラミック回路基板の製造方法が提案されている(例えば、特許文献1参照)。
上記製造方法によれば、焼成後の多層セラミック回路基板は、その中央部が上向きに持ち上がるように反っているため、その後にかかる中央部が自重の影響で垂れ下がることで、上記回路基板全体の反りを少なくすることが可能である。
特開平10−190228号公報(第1〜4頁、図1〜6)
ところで、例えば、セラミックを含む複数の絶縁層を積層してなり、表面および裏面を有する多数個取り配線基板の基板本体において、かかる基板本体の厚み方向における裏面側に位置する絶縁層間に広い面積を占める単一の内部導体層を有する配線基板では、焼成時において上記内部導体層は、個々の配線基板において、その中央部に向かって求心的な圧縮応力を作用させるので、各配線基板の中央部が表面側に持ち上がるような反りを生じる、という問題があった。
多数個取り基板において、前記のような各配線基板の中央部が表面側に持ち上がる反りを防ぐには、例えば、基板本体を構成する複数のセラミック層のうち、厚み方向における表面側に、含有するセラミック粒子の平均粒径が他の絶縁層よりも大きな絶縁層を用いたり、あるいは、基板本体の厚み方向における表面側に位置する絶縁層間に、単一で広い面積の内部導体層を形成する方法がある。これらによって、焼成収縮により生じる内部応力を、配線基板ごと表面側と裏面側とで相殺し、複数の配線基板の平坦度を確保することが可能である。
しかし、複数の配線基板が縦横に配置された製品領域の四辺を囲む耳部は、主に複数のセラミック層からなるため、各配線基板の中央部が若干表面側に持ち上がる程度に反る程度に反りを抑制し得ても、これらの外側に位置する耳部は、その幅方向の中間部分が裏面側に反って垂れ下がり、且つ該耳部の外側面が表面側に持ち上がるように反る。このため、耳部が幅方向でほぼU字形に変形する。
その結果、多数個取り基板の基板本体全体の平坦度が低下するため、例えば、上記耳部に隣接する配線基板の表面に設けた複数の表面側端子にハンダバンプを形成する際に、表面側端子ごとに高さのバラツキが生じ、引いては、実装すべき電子部品の外部電極との接続信頼性が低下する場合があった。
本発明は、背景技術において説明した問題点を解決し、セラミックを含む複数の絶縁層を積層してなり、表面および裏面を有する基板本体、その外周辺に沿った矩形枠状の耳部、該耳部の内側で縦横に複数の配線基板を連続した配置した製品領域、および上記配線基板ごとの厚み方向における裏面側の絶縁層間に形成された単一で広い面積の内部導体層を備え、各配線基板および耳部の双方が高い平坦度を有する多数個取り基板を提供する、ことを課題とする。
課題を解決するための手段および発明の効果
本発明は、前記課題を解決するため、前記多数個取り基板を形成する基板本体、および配線基板ごとの前記内部導体層の焼成時に生じるそれぞれの収縮を均衡化するため、基板本体の厚み方向における表面側の絶縁層に、含有するセラミック粒子の平均粒径が他の絶縁層よりも大きな絶縁層を用いると共に、耳部の厚み方向における表面側の絶縁層間などに矩形枠状の導体層を形成する、ことに着想して成されたものである。
即ち、本発明の多数個取り基板(請求項1)は、セラミックを含む複数の絶縁層を積層してなり、平面視が矩形の表面および裏面を有する基板本体と、かかる基板本体における四辺の内側に沿って位置し、平面視が矩形枠状の耳部と、かかる耳部の内側において縦横に複数の配線基板を連続して配置した平面視が矩形の製品領域と、を備え、上記基板本体は、その厚み方向における表面と裏面との中間に位置する仮想の平面を中間平面としたときに、当該中間平面から基板本体の表面側に位置し、且つ含有するセラミックの平均粒径が他の絶縁層よりも大きな第1絶縁層を有し、上記耳部は、上記第1絶縁層の裏面から基板本体の表面までの何れかの位置に、平面視が矩形枠状を呈する枠形導体層を有し、上記製品領域の配線基板は、上記中間平面から基板本体の裏面側に位置し、且つ上記他の絶縁層同士の間に形成され、平面視で該他の絶縁層の表面における面積の50%以上を占める単一の内部導体層を有している、ことを特徴とする。
これによれば、追って前記セラミックを含む複数の絶縁層となり、前記内部導体層となるメタライズ層が形成されたグリーンシートを含む複数のグリーンシートを積層・圧着した後、焼成する際に、前記第1絶縁層の焼成収縮と配線基板ごとの内部導体層の焼成収縮とにより生じる内部応力同士が、互いに相殺し合う。一方、焼成時の耳部では、前記第1絶縁層となるグリーンシートや枠形導体層などの焼成収縮による内部応力が生じるが、後述する実施例で示すように、その幅方向において、反りが抑制ないし低減される。
従って、製品領域の各配線基板および耳部の双方が高い平坦度を有する多数個取り基板を確実に提供できるため、例えば、各配線基板の表面に設けた複数の表面側端子に対し、高さにバラツキの少ないハンダバンプを容易に形成することが可能となる。
尚、前記「セラミックを含む」とは、セラミック以外にガラス成分を含有しても良いし、アルミナなどのセラミックを主成分とする形態も含む。
また、前記「第1絶縁層」は、その含有するアルミナなどのセラミックの平均粒径が、他の絶縁層(後述する実施形態では、第2絶縁層と称する)よりも大きいことを示す相対的な呼称である。
更に、前記セラミックの平均粒径は、前記絶縁層における所定倍率の矩形断面において、かかる断面の中心を通る仮想の垂直線の長さ、水平線の長さ、および左右対称な一対の対角線の長さの合計をLとし、前記4つの各線と交差するセラミック粒子の総個数をNとした際に、L/Nによって算出される。
また、前記「中間平面」とは、前記基板本体の厚み方向において、その表面と裏面との中間に位置し、かかる基板本体の中心を含む仮想の平面である。
更に、前記「単一の」とは、複数に分割されることなく連続し、且つ平面視でほぼベタ状にして形成されている形態を示す。
また、内部導体層の前記面積を50%以上としたのは、この面積率が50%未満では、焼成時において焼成中のグリーンシート積層体に対し、その平面方向に沿った焼成収縮による圧縮応力を生じ難く成り得るためである。
加えて、前記製品領域の配線基板ごとに形成される単一の内部導体層は、前記中間平面から基板本体の裏面側に位置する上記他の絶縁層同士の間に複数層が形成された形態としても良い。
また、本発明には、前記枠形導体層は、前記耳部における第1絶縁層の表面に形成されている、多数個取り基板(請求項2)も含まれる。
これによれば、前記焼成時における耳部の幅方向において、前記第1絶縁層となるグリーンシートや枠形導体層などの焼成収縮による内部応力が生じるが、後述する実施例で示すように、反りが一層確実に抑制ないし低減されるため、高い平坦度の耳部を有する多数個取り基板となる。
更に、本発明には、前記基板本体の表面には、電子部品が実装される、多数個取り基板(請求項3)も含まれる
以下において、本発明を実施するための最良の形態について説明する。
図1は、本発明による一形態の多数個取り基板Kを示す平面図、図2は、図1中のX−X線の矢視に沿った垂直断面図、図3は、図1中のY−Y線の矢視に沿った部分垂直断面図である。
多数個取り基板Kは、図1〜図3に示すように、平面視が正方形(矩形)の表面3および裏面4を有する基板本体2と、該基板本体2の四辺の内側に沿って位置し、平面視が矩形枠状の耳部mと、該耳部mの内側において複数の配線基板1を縦横に連続して配置した平面視が正方形の製品領域paとを備えている。
基板本体2は、ガラス−アルミナ(セラミック)からなり、アルミナ粒の平均粒径が約3.6μmと比較的大きく且つ厚みが125μmの第1絶縁層s1と、その上下両面に積層され、上記同様のガラス−アルミナからなり、アルミナ粒の平均粒径が約3.0μmと比較的小さく且つ厚みがそれぞれ125μmの第2絶縁層(他の絶縁層)s21〜s23とからなっている。
尚、基板本体2の表面3と裏面4との中間には、仮想の中間平面Fが位置し、この中間平面Fは、基板本体2では、第1絶縁層s1と第2絶縁層s22との間に位置している。また、第1絶縁層s1および第2絶縁層s21〜s23に含有されているガラス成分とアルミナとの比は、6:4ないし4:6の範囲である。更に、前記基板本体2は、耳部mと製品領域pa(複数の配線基板1)とを含み、それらに共通して表面3および裏面4が使用される。
図1〜図3に示すように、個々の配線基板1は、その表面3の周辺部に形成された複数のパッド5と、基板本体2の内部に形成された単一の内部導体層7と、基板本体2の裏面4に形成された複数のパッド8と、を備えている。各配線基板1において、基板本体2の中間平面Fから裏面4側で、且つ第2絶縁層s22,s23間には、平面視で第2絶縁層s23の表面における面積の50%以上を占める比較的面積の広いベタ状の内部導体層7が形成されている。かかる内部導体層7は、厚みが約40μmのAg層からなり、例えば、接地層または電源層として利用される。
また、各配線基板1において、その表面3に形成された複数のパッド5は、図3中の一点鎖線部分Z1の部分拡大図である図4に示すように、厚みが約15μmのAg層9、その表面に形成された厚みが約5〜9μmのNiメッキ層(金属メッキ層)11、および最表層に形成され厚みが約0.1〜0.3μmのAuメッキ層(金属メッキ層)12からなっている。
更に、各配線基板1の裏面4に形成された複数のパッド8は、図3中の一点鎖線部分Z2の部分拡大図である図5に示すように、厚みが約15μmのAg層10と、その表面に順次形成された上記同様のNiメッキ層11およびAuメッキ層12とからなっている。かかるパッド8は、最下層の第2絶縁層s23を貫通するビア導体vを介して、前記内部導体層7と導通している。
また、図2,図3に示すように、各配線基板1において、最上層の第2絶縁層s21と第1絶縁層s1との間には、所定パターンの配線層6が形成されている。
更に、表面3側の各パッド5と上記配線層6とは、最上層の第2絶縁層s21を貫通するビア導体vを介して互いに導通され、配線層6と前記内部導体層7とは、第1絶縁層s1や第2絶縁層s22を貫通するビア導体vを介して互いに導通している。上記各パッド5は、中間平面Fよりも裏面4側の第2絶縁層s22,s23を貫通するビア導体vを介して、第2絶縁層s22,s23間に形成された前記内部導体層7や、裏面4側のパッド8とも導通されている。
尚、前記ビア導体vや配線層6もAgからなり、個々の配線層6は、第1絶縁層s1の表面における面積が約5〜10%である。また、第1絶縁層s1と第2絶縁層s22との間にも、上記同様の面積率の図示しない配線層を中間平面Fとほぼ同一平面に形成しても良く、かかる配線層も上記ビア導体vを介して、内部導体層7や配線層6と導通させても良い。
図1〜図3に示すように、耳部mにおいて、最上層の第2絶縁層s21と第1絶縁層s1と間には、Agからなり比較的幅広で、且つ平面が矩形(正方形)枠状の枠形導体層14が形成されている。かかる枠形導体層14は、電気的に独立している。また、該耳部mにおいて、対向する一対の外側面には、平面視がほぼ半円形の凹部15が一対ずつ形成され、各凹部15の内壁面には、Agからなり、平面視がほぼ半円形のメッキ用電極16が形成されている。該メッキ用電極16は、図示しない接続配線やメッキ用結線を介して、製品領域pa内の各配線基板1の前記配線層6、内部導体層7、およびパッド5,8と導通可能とされている。
以下において、前記多数個取り基板Kの製造方法について説明する。
予め、平均粒径が約3.0μmのアルミナ粉末、ガラス粒子、有機系バインダ、および溶剤を所定量ずつ配合して、セラミックスラリを形成し、これをドクターブレード法によりシート状に成形することで、図6の上方に示すように、3つの第2グリーンシートg21〜g23を形成した。
また、平均粒径が約3.6μmのアルミナ粉末、ガラス粒子、有機系バインダ、および溶剤を所定量ずつ配合して、セラミックスラリを形成し、上記同様に成形して、図6の上方に示すように、第1グリーンシートg1を形成した。
第2グリーンシートg21〜g23は、それぞれ厚みが約130μmで、含有するアルミナ(セラミック成分)とガラス成分との重量比が6:4であり、追って前記第2絶縁層s21〜s23となる。一方、第1グリーンシートg1も上記と同じ厚みおよび重量比で、追って前記第1絶縁層s1となる。
先ず、第1グリーンシートg1および第2グリーンシートg21〜g23の所定の位置に対し、パンチングを施して、ビアホール(図示せず)を形成し、これらにAg粉末、有機系バインダ、および溶剤を所定量ずつ配合した導電性のペーストを充填して、前記ビア導体vを形成した。
次いで、第2グリーンシートg21の表面、第1グリーンシートg1の表面、および、第2グリーンシートg22,g23の裏面に、上記同様の導電性のペーストを約15〜40μmの厚みで印刷して、未焼成の複数のAu層9、配線層6、ベタ状の内部導体層7、複数のAu層10、および枠形導体層14を形成した。この際、内部導体層7は、第2グリーンシートg22の裏面の50%以上を占めるよう形成された。
次に、図6の上方の矢印で示すように、第2グリーンシートg21、第1グリーンシートg1、および第2グリーンシートg22,g23の順で、これらを厚み方向に沿って積層し且つ圧着した。その結果、第1グリーンシートg1および第2グリーンシートg21〜g23を積層してなり、表面3および裏面4を有する基板本体2を備えた未焼成のグリーンシート積層体(図示せず)が形成された。かかる積層体の基板本体2の厚み方向における表面3と裏面4との中間は、第1グリーンシートg1と第2グリーンシートg22との境界面であり、当該基板本体2の重心を含む仮想の中間平面Fが位置している。
かかる未焼成の積層体を、焼成炉内に挿入し、所定の温度帯で焼成した。その結果、図6の下方に示すように、焼成済みの多数個取り基板Kが得られた。
焼成済みの前記多数個取り基板Kは、前記第1グリーンシートg1が焼成されたガラス−アルミナの第1絶縁層s1と、その上下に位置し且つ前記第2グリーンシートg21〜g23が焼成されたガラス−アルミナの第2絶縁層(他の絶縁層)s21〜s23とが一体となった基板本体2を有する。
しかも、多数個取り基板Kにおける製品領域pa内の各配線基板1は、その表面3の中央部が表面3側に中央部が僅かに持ち上がる程度のほぼ平坦状となっていた。かかる焼成後の配線基板1ごとの平坦度は、前記焼成時において、中間平面Fから基板本体2の表面3側に位置する第1グリーンシートg1の焼成収縮による圧縮応力と、基板本体2の裏面4側に位置する内部導体層7の焼成収縮による圧縮応力とが、互いに均衡したことに起因した、ものと推定される。
一方、多数個取り基板Kの耳部mでは、後述する実施例で説明するように、基板本体2の表面3と裏面4とがほぼ平坦状となっていた。
そして、前記基板本体2の表面3に位置する複数のAg層9と、裏面4に位置する複数のAg層10との表面に対し、電解Niメッキおよび電解Auメッキを順次施して、それぞれ厚みが5〜7μmのNiメッキ層11、および厚みが0.1〜0.3μmのAuメッキ層12を形成した。
その結果、前記図1〜図5で示したように、製品領域pa内の配線基板1ごとの表面3には、複数の前記パッド5が形成され、裏面4には、前記パッド8が形成されると共に、これらの周囲に前記耳部mが位置する前記多数個取り基板Kが得られた。かかる多数個取り基板Kは、図2で示したように、その基板本体2の表面3および裏面4がほとんど平坦面となっており、反りは極く僅かであった。
ここで、本発明の効果を確認するための実験的な実施例を説明する。
前記製造方法で説明したものと同じ第1絶縁層s1および第2絶縁層s21を形成し、前記第2絶縁層s22,s23をそれぞれ半分の厚みとして、図7に示すように、第2絶縁層s22a,s22b,s23a,s23bを形成して、多数個取り基板を複数個形成した。これらの製品領域pa内に位置する各配線基板1には、前記同様のパッド5,8、配線層6、および内部導体層7を共通して形成した。
前記同様に、耳部mにおいて、最上層の第2絶縁層s21となる第2グリーンシートg21と第1絶縁層s1となる第1グリーンシートg1との間にのみ、枠形導体層14を印刷した後、積層・焼成して得られた10個の多数個取り基板を実施例(図7参照)とした。
一方、耳部mにおいて、最下層の第2絶縁層s23bとその真上の第2絶縁層s23aとなる第2グリーンシート間のみに、枠形導体層14を印刷した後、積層・焼成して得られた10個の多数個取り基板を比較例1(図7参照)とした。
また、耳部mにおいて、第2絶縁層s22b,s23a,s23bとなる3層の第2グリーンシート間ごとに、上下2層の枠形導体層14を印刷した後、積層・焼成して得られた10個の多数個取り基板を比較例2(図7参照)とした。
更に、耳部mにおいて、第1絶縁層s1,第2絶縁層s22a,s22b,s23a,s23bとなる第1グリーンシートg1と3層の第2グリーンシートとの間ごとに、上下4層の枠形導体層14を印刷した後、積層・焼成して得られた10個の多数個取り基板を比較例3(図7参照)とした。
加えて、耳部mには、枠形導体層14を印刷せずに、積層・焼成して得られた10個の多数個取り基板を比較例4(図7の上方参照)とした。
尚、前記各例の多数個取り基板は、耳部mの外辺が93mm×93mmで且つその内辺が83mm×83mmであり、実施例および比較例1〜3の枠形導体層14は、耳部mの幅方向でその外辺および内辺から0.5mmずつ引き下がった範囲内に形成した。
実施例および比較例1〜4の前記多数個取り基板の全数について、レーザ反り測定装置を用いて、各基板本体2の表面3における2つの対角線方向に沿って、レーザを照射して走査し、各例ごとに基板本体2の表面3(+)側あるいは裏面4(−)側に反った反り量を測定した。かかる変位量を各例ごとに平均値にして算出した。
その結果、実施例の多数個取り基板では、複数の配線基板1を有する製品領域paおよびその周囲を囲む耳部m共に、±20μm以下の反り量に留まっていた。
一方、比較例1の多数個取り基板では、耳部mの反り量が約−120μmであった。また、比較例2の多数個取り基板では、耳部mの反り量が約−160μmであった。更に、比較例3の多数個取り基板では、耳部mの反り量が約−170μmであった。加えて、比較例4の多数個取り基板では、耳部mの反り量が約−110μmであった。
以上のような実施例の結果によって、本発明による前記多数個取り基板Kの効果が裏付けられた。
本発明は、以上において説明した各形態に限定されるものではない。
例えば、前記第1絶縁層および第2絶縁層(他の絶縁層)は、アルミナ、ムライト、窒化アルミニウムなどのセラミック成分を主成分とするものとしても良い。
また、前記内部導体層7は、これらが形成される第2絶縁層の表面または裏面の55%〜90%の面積を占める形態としても良い。
更に、前記耳部mの枠形導体層14は、基板本体2の表面3、あるいは第1絶縁層s1の裏面に形成しても良い。
加えて、前記製品領域の配線基板ごとに形成される内部導体層は、前記中間平面から基板本体の裏面側に位置する前記他の絶縁層同士の間に複数層が形成された形態としても良い。
本発明による多数個取り基板を示す平面図。 図1中のX−X線の矢視に沿った垂直断面図。 図1中のY−Y線の矢視に沿った部分垂直断面図。 図3中の一点鎖線部分Z1の部分拡大図。 図3中の一点鎖線部分Z2の部分拡大図。 前記多数個取り基板の製造工程を示す概略図。 実施例および比較例の多数個取り基板の断面を示す概略図。
符号の説明
K…………………多数個取り基板
1…………………配線基板
2…………………基板本体
3…………………表面
4…………………裏面
7…………………内部導体層
14………………枠形導体層
s1………………第1絶縁層
s21〜s23…第2絶縁層(他の絶縁層)
pa………………製品領域
m…………………耳部
F…………………中間平面

Claims (3)

  1. セラミックを含む複数の絶縁層を積層してなり、平面視が矩形の表面および裏面を有する基板本体と、かかる基板本体における四辺の内側に沿って位置し、平面視が矩形枠状の耳部と、かかる耳部の内側において縦横に複数の配線基板を連続して配置した平面視が矩形の製品領域と、を備え、
    上記基板本体は、その厚み方向における表面と裏面との中間に位置する仮想の平面を中間平面としたときに、当該中間平面から基板本体の表面側に位置し、且つ含有するセラミックの平均粒径が他の絶縁層よりも大きな第1絶縁層を有し、
    上記耳部は、上記第1絶縁層の裏面から基板本体の表面までの何れかの位置に、平面視が矩形枠状を呈する枠形導体層を有し、
    上記製品領域の配線基板は、上記中間平面から基板本体の裏面側に位置し、且つ上記他の絶縁層同士の間に形成され、平面視で該他の絶縁層の表面における面積の50%以上を占める単一の内部導体層を有している、
    ことを特徴とする多数個取り基板。
  2. 前記枠形導体層は、前記耳部における第1絶縁層の表面に形成されている、
    ことを特徴とする請求項1に記載の多数個取り基板。
  3. 前記基板本体の表面には、電子部品が実装される、
    ことを特徴とする請求項1または2に記載の多数個取り基板
JP2008057140A 2008-03-07 2008-03-07 多数個取り基板 Active JP4560099B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008057140A JP4560099B2 (ja) 2008-03-07 2008-03-07 多数個取り基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008057140A JP4560099B2 (ja) 2008-03-07 2008-03-07 多数個取り基板

Publications (2)

Publication Number Publication Date
JP2009218240A JP2009218240A (ja) 2009-09-24
JP4560099B2 true JP4560099B2 (ja) 2010-10-13

Family

ID=41189849

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008057140A Active JP4560099B2 (ja) 2008-03-07 2008-03-07 多数個取り基板

Country Status (1)

Country Link
JP (1) JP4560099B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6526438B2 (ja) * 2015-02-19 2019-06-05 日本特殊陶業株式会社 セラミック基板
JP7232676B2 (ja) * 2019-03-13 2023-03-03 日本カーバイド工業株式会社 セラミック基板
JP7380681B2 (ja) 2019-04-26 2023-11-15 Tdk株式会社 集合基板及びその製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283864A (ja) * 1992-04-02 1993-10-29 Tdk Corp 多層配線基板およびその製造方法
JPH07283541A (ja) * 1994-04-14 1995-10-27 Murata Mfg Co Ltd 積層セラミック部品
JPH10190228A (ja) * 1996-12-27 1998-07-21 Sumitomo Kinzoku Electro Device:Kk 多層セラミック回路基板の製造方法
JPH11354376A (ja) * 1998-06-05 1999-12-24 Hitachi Metals Ltd セラミック積層体及びその製造方法
JP2002033555A (ja) * 2000-07-14 2002-01-31 Kyocera Corp 多数個取りセラミック基板
JP2004071852A (ja) * 2002-08-07 2004-03-04 Hitachi Metals Ltd 積層基板
JP2004327735A (ja) * 2003-04-24 2004-11-18 Kyocera Corp 低温焼成多層セラミック配線基板の製法
JP2006108529A (ja) * 2004-10-08 2006-04-20 Koa Corp セラミックス多層基板およびその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283864A (ja) * 1992-04-02 1993-10-29 Tdk Corp 多層配線基板およびその製造方法
JPH07283541A (ja) * 1994-04-14 1995-10-27 Murata Mfg Co Ltd 積層セラミック部品
JPH10190228A (ja) * 1996-12-27 1998-07-21 Sumitomo Kinzoku Electro Device:Kk 多層セラミック回路基板の製造方法
JPH11354376A (ja) * 1998-06-05 1999-12-24 Hitachi Metals Ltd セラミック積層体及びその製造方法
JP2002033555A (ja) * 2000-07-14 2002-01-31 Kyocera Corp 多数個取りセラミック基板
JP2004071852A (ja) * 2002-08-07 2004-03-04 Hitachi Metals Ltd 積層基板
JP2004327735A (ja) * 2003-04-24 2004-11-18 Kyocera Corp 低温焼成多層セラミック配線基板の製法
JP2006108529A (ja) * 2004-10-08 2006-04-20 Koa Corp セラミックス多層基板およびその製造方法

Also Published As

Publication number Publication date
JP2009218240A (ja) 2009-09-24

Similar Documents

Publication Publication Date Title
JP5104932B2 (ja) 多層配線基板及びその製造方法
JP4939630B2 (ja) 電子部品検査用配線基板およびその製造方法
WO2007026455A1 (ja) セラミック電子部品及びその製造方法
JPWO2008132913A1 (ja) 多層セラミック基板およびその製造方法ならびに電子部品
CN104589738A (zh) 多层陶瓷基板及其制造方法
JP4560099B2 (ja) 多数個取り基板
JP5880780B2 (ja) 絶縁性セラミックペースト、セラミック電子部品およびその製造方法
JP2014236134A (ja) 多層配線基板およびこれを備えるプローブカード
JP4403196B2 (ja) 配線基板および多数個取り基板
JP2005136232A (ja) 配線基板
JP6121860B2 (ja) 配線基板および電子装置
JP2011138833A (ja) 多層セラミック基板およびその製造方法
KR100956212B1 (ko) 다층 세라믹 기판의 제조 방법
JP2019079835A (ja) セラミック基板
JP6016510B2 (ja) 配線基板及び配線基板の製造方法
JP6235955B2 (ja) 多層セラミック配線基板
JP2007234662A (ja) 複数個取り配線基板
JP5400993B2 (ja) 多層セラミック配線基板およびその製造方法
JP6030373B2 (ja) 多層セラミック基板及びその製造方法
JP2017017081A (ja) 多数個取り配線基板
JP2019009243A (ja) 配線基板およびその製造方法
JP2007305886A (ja) 多数個取り基板
JP6813379B2 (ja) 検出素子搭載用基板、検出装置および検出モジュール
JP4774063B2 (ja) 電子部品検査用配線基板およびその製造方法
JP4254540B2 (ja) 多層セラミック基板および複合電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091117

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20100205

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20100324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100629

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100723

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4560099

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130730

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130730

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250