JP2007305886A - 多数個取り基板 - Google Patents

多数個取り基板 Download PDF

Info

Publication number
JP2007305886A
JP2007305886A JP2006134661A JP2006134661A JP2007305886A JP 2007305886 A JP2007305886 A JP 2007305886A JP 2006134661 A JP2006134661 A JP 2006134661A JP 2006134661 A JP2006134661 A JP 2006134661A JP 2007305886 A JP2007305886 A JP 2007305886A
Authority
JP
Japan
Prior art keywords
wiring
substrate
ceramic
via conductors
via conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006134661A
Other languages
English (en)
Inventor
Takaari Nasu
孝有 奈須
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2006134661A priority Critical patent/JP2007305886A/ja
Publication of JP2007305886A publication Critical patent/JP2007305886A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

【課題】セラミックからなり所要数のビア導体が貫通する複数の配線基板を併有し、且つ反りや変形が少ない多数個取り基板を提供する。
【解決手段】セラミックからなり、平面視が矩形を呈する多数個取り基板1の四辺5,6に配置された耳部mと、かかる四辺5,6に対して直交する方向および平行な方向に沿って配置された複数の配線基板pと、を備え、かかる複数の配線基板pのうち、一部の配線基板pは、上記耳部mに隣接して配置され、上記配線基板pは、平面視が矩形であって、複数のビア導体7,9を有し、耳部mは、配線基板pと同じ単位面積当たりの密度でビア導体7,9が設けられているビア導体領域aを有しており、耳部mの幅方向の長さw2は、多数個取り基板1の四辺5,6に対して直交する方向と平行な配線基板pの一辺の長さw1よりも短い、多数個取り基板1。
【選択図】 図2

Description

本発明は、セラミックからなり、それぞれ複数のビア導体を有する複数の配線基板を併有する多数個取り基板に関する。
一般に、複数のセラミック層からなる多数個取り基板は、ビア導体や配線層を有する複数の配線基板が縦横に配置された中央部の周辺に、上記セラミック層のみからなる耳部が配置されているが、かかる耳部が焼成時に反り上がったり、変形を生じる、という問題点があった。
上記多層セラミック基板の変形や反りを防ぐため、グリーンシートの表面上において、配線パターンを形成した製品領域以外の空き部分(耳部)にも同じ配線パターンから切り出した非配線パターンを配置した多層セラミック基板およびその製造方法が提案されている(例えば、特許文献1参照)。
特開平6−45757号公報(第1〜3頁、図1)
前記多層セラミック基板およびその製造方法によれば、複数のグリーンシートごとにおける中央部と周辺部との反りをある程度抑制することが可能である。
しかしながら、上記多層セラミック基板の場合、配線パターンが形成されるグリーンシートの製品領域に複数のビア導体が貫通して形成されていると、焼成時に多層セラミック基板のビア導体が貫通していない周辺部が反り上がる変形を抑制できない、という問題があった。特に、複数個のセラミック配線基板を同時に得るための多数個取り基板では、焼成時にビア導体が貫通していない周辺の耳部側が反るため、その後の工程で平坦にした際に割れを生じ易くなって、歩留まりが低下する、という問題がある。
本発明は、背景技術において説明した問題点を解決し、セラミックからなり所要数のビア導体が貫通する複数の配線基板を併有し、且つ反りや変形が少ない多数個取り基板を提供する、ことを課題とする。
課題を解決するための手段および発明の効果
本発明は、前記課題を解決するため、縦横に配置される複数の配線基板以外の周辺の耳部にも、個々の配線基板に形成するビア導体と同様のビア導体を形成して、焼成時の反りを可及的に抑制する、ことに着想して成されたものである。
即ち、本発明の多数個取り基板(請求項1)は、セラミックからなり、平面視が矩形を呈する多数個取り基板であって、かかる多数個取り基板の少なくとも一辺に配置された耳部と、上記多数個取り基板の上記一辺に対して直交する方向および平行な方向に沿って配置された複数の配線基板と、を備え、前記複数の配線基板のうち、一部の配線基板は、上記耳部に隣接して配置され、前記配線基板は、平面視が矩形であって、複数のビア導体を有し、上記耳部は、上記配線基板と同じ単位面積当たりの密度でビア導体が設けられているビア導体領域を有しており、かかる耳部の幅方向の長さは、上記多数個取り基板の上記一辺に対して直交する方向と平行な上記配線基板の一辺の長さよりも短い、ことを特徴とする。
これによれば、複数の配線基板および耳部には、同じ単位面積当たりの密度でビア導体が貫通して設けられているので、これらを備えたグリーンシートを焼成した際に生じる焼成収縮は、かかるグリーンシートの平面方向および厚み方向の双方で均一化されている。従って、全体に反りや変形の少ない配線基板を複数個有する多数個取り基板とすることができる。
尚、前記セラミックには、アルミナなどの高温焼成セラミックのほか、ガラス−セラミックなどの低温焼成セラミックも含まれる。
また、前記ビア導体は、上記高温焼成セラミックの場合には、例えばWまたはMoからなり、上記低温焼成セラミックの場合には、例えばAgまたはCuからなる。
更に、前記同じ単位面積当たりの密度とは、一方の密度に対して他方の密度が±10%以内、望ましくは±5%以内の範囲にあることを意味する。かかる密度の差が±10%を越えると、焼成時において配線基板に対し耳部が反り上がる変形を生じるおそれがあるため、上記範囲が推奨される。
また、前記複数の配線基板同士間の境界や、外周に位置する配線基板と耳部との間の境界は、仮想の切断予定面によって区画されている。
更に、多数個取り基板の表面および裏面には、前記ビア導体の上端面または下端面からなる接続端子のほか、これに導通するように形成された表面パッド(配線層)および裏面パッド(配線層)が形成されている形態も含まれる。
また、前記耳部は、前記ビア導体領域のほかに、メッキ用電極や位置決め用貫通孔などが形成される前記セラミックのみからなる非ビア導体領域を有している。
更に、前記多数個取り基板において、前記耳部のない辺には、複数の配線基板ごとの側面が位置している。
また、本発明には、前記多数個取り基板は、複数のセラミック層を積層した多層基板であり、前記配線基板のビア導体と接続する配線層が、上記複数のセラミック層の層間に形成されていると共に、前記耳部のビア導体領域に設けられた前記ビア導体と接続する配線層が、上記と同じ層間に同じ形状で形成されている、多数個取り基板(請求項2)も含まれる。
これによれば、複数の配線基板および耳部には、同じ単位面積当たりの密度でビア導体が貫通して設けられていると共に、複数のセラミック層の層間にも、同じ形状(パターンおよび厚み)からなる配線層がそれぞれ形成されている。このため、複数のグリーンシートを積層したグリーンシート積層体を焼成した際に生じる焼成収縮は、平面方向および厚み方向の双方で確実に均一化されるので、一層反りや変形の少ない複数の配線基板を有する多数個取り基板となる。
尚、前記配線層は、前記高温焼成セラミックの場合には、例えばWまたはMoからなり、前記低温焼成セラミックの場合には、例えば、AgまたはCuからなる。
また、前記同じ形状とは、平面視のパターンおよび厚みが殆んど共通していることを意味する。
更に、本発明には、前記配線基板のビア導体と接続する配線層が、上記多数個取り基板の表面に形成されていると共に、前記耳部のビア導体領域に設けられた前記ビア導体と接続する配線層が、上記と同じ表面に同じ形状で形成されている、多数個取り基板(請求項3)も含まれる。
これによれば、複数の配線基板および耳部には、同じ単位面積当たりの密度でビア導体が貫通して設けられると共に、それらの表面にも同じ配線層がそれぞれ形成されているため、複数のグリーンシートを積層した積層体焼成した際に生じる焼成収縮は、平面方向および厚み方向の双方で確実に均一化される。従って、一層反りや変形の少ない複数の配線基板を有する多数個取り基板とすることができる。
尚、配線基板および耳部の表面に形成される前記配線層は、かかる配線基板および耳部に形成したビア導体に接続する表面パッドとしても良い。
付言すれば、本発明には、前記配線基板のビア導体と接続する配線層が、前記多数個取り基板の裏面に形成されていると共に、前記耳部のビア導体領域に設けられた前記ビア導体と接続する配線層が、上記と同じ裏面に同じ形状で形成されている、多数個取り基板を含み得る。これによる場合も、前記同様に、反りや変形の少ない複数の配線基板を有する多数個取り基板とすることが可能となる。尚、上記配線層には、裏面パッドが含まれる。
以下において、本発明を実施するための最良の形態について説明する。
図1は、本発明による一形態の多数個取り基板1を示す平面図、図2は、図1中のX−X線の矢視に沿った垂直断面図である。
多数個取り基板1は、図1,図2に示すように、例えば、アルミナからなる上下2層のセラミック層s1,s2を積層した多層基板であり、平面視が長方形(矩形)を呈し、且つ表面3および裏面4を有する偏平な板形状のベース基板2からなる。かかるベース基板2は、その四つの辺5,6に沿って配置された全体が四角枠形状である耳部mと、当該ベース基板2(多数個取り基板1)の各辺5,6に対して直交する方向および平行する方向に沿った縦・横方向に配置された複数の配線基板pと、を備えている。かかる複数の配線基板pは、それぞれ平面視がほぼ正方形(矩形)を呈し、そのうち、多数個取り基板1の外周側に位置する配線基板p(一部)は、耳部mに隣接している。
尚、配線基板p,p間の境界や、それらの外周側に位置する配線基板pと耳部mとの間の境界は、図1,図2中の破線で示す仮想の切断予定面cによって区画されている。また、多数個取り基板1のサイズは、約10cm×10cm×0.25mmであり、各コーナに図示しない面取りやアールが付されていても良い。更に、前記表面3および裏面4は、多数個取り基板1(ベース基板2)、配線基板p、および耳部mについて共通して用いる。
個々の配線基板pにおいて、これを構成している上層側のセラミック層s1には、縦横に4個ずつ合計16個のビア導体7が格子状に貫通して形成され、それらの上端面である同数の接続端子8が表面3に露出している。一方、配線基板pにおける下層側のセラミック層s2には、縦横に2個ずつ合計4個のビア導体9が貫通して形成され、それらの下端面である同数の接続端子10が裏面4に露出している。上記ビア導体7,9は、断面がほぼ円形の円柱体である。
図1に示すように、多数個取り基板1における左右の長辺5には、平面視がほぼ半円形の溝14がそれぞれ一対ずつ形成され、各溝14の内壁には、WまたはMoからなり、ほぼ半円筒形を呈するメッキ用の電極16が形成されている。
また、図2で例示するように、耳部mの幅方向の長さw2は、多数個取り基板1の長辺5(短辺6)に対して直交する方向と平行な配線基板pの一辺の長さw1よりも短い。かかる耳部mは、その上層側のセラミック層s1において、複数の配線基板pの前記ビア導体7と同じ単位面積当たりの密度で、複数のビア導体7が縦横に形成され、下層側のセラミック層s2においても、複数の配線基板pの前記ビア導体9と同じ単位面積当たりの密度で、複数のビア導体9が縦横に形成されたビア導体領域a(図1中における左側の長辺5で例示する)を有している。かかるビア導体領域aは、図1に示すように、メッキ用の電極16に隣接する部分を除いた耳部mのほぼ全体に形成されている。
換言すれば、図1に示すように、耳部mにおいて、メッキ用の電極16に隣接する部分は、ビア導体7,9が設けられていない非ビア導体領域である。
以上における各ビア導体7,9の上・下端面である接続端子8,10には、Niメッキ膜およびAuメッキ膜(何れも図示せず)が被覆されている。
更に、図2に示すように、多数個取り基板1を構成するセラミック層s1,s2の層間には、平面視が所定の形状(パターンおよび厚み)である配線層12が複数形成されている。かかる配線層12は、WまたはMoからなり、配線基板pごとのビア導体7,9と接続していると共に、耳部mのビア導体7,9にも同じ形状(パターンおよび厚み)の配線層12が接続している。
尚、耳部mにおけるセラミック層s1,s2の層間に位置する配線層12の一部は、メッキ用の前記電極16と導通可能とされている。
以上のような多数個取り基板1は、以下のようにして製造した。
予め、アルミナ粉末の粒子、樹脂バインダ、可塑剤、および溶剤などからなる原料を混合して、セラミックスラリを製作した。かかるセラミックスラリにドクターブレード法を施して、平面視が長方形(矩形)である2層のグリーンシートを形成した。尚、かかる2層のグリーンシートは、多数個取り用である大版タイプであり、予め前記切断予定面cによって、それぞれ複数の配線基板(p)と耳部mとが区画され且つ設定されている。
先ず、上層側と下層側との各グリーンシートにおける複数の配線基板(p)と耳部mとに、それぞれ所要数のビアホールを打ち抜き加工により、貫通させて形成した。次に、各ビアホール内に、スキージに押されたWまたはMo粉末を含む導電性ペーストを、反対側の吸引による負圧を利用して充填して、ビア導体7,9を個別に形成した。各ビア導体7,9の上端面と下端面とは、各グリーンシートの表面または裏面に露出し、且つ極く僅かに突出していた。
次いで、下層側のグリーンシートの表面に対し、上記同様の導電性ペーストを、スクリーン印刷して配線層12を形成した。かかる配線層12は、複数の配線基板(p)と耳部mとに形成された上記ビア導体9の上端部と接続されていた。
更に、ビア導体7が形成された上層側のグリーンシートと、ビア導体9および配線層12が形成された下層側のグリーンシートとを積層し且つ圧着して、グリーンシート積層体を形成した。この際、上記配線層12は、上層側のビア導体7と接続された。
上記グリーンシート積層体の各長辺5に、切り欠き加工を施して断面ほぼ半円形の溝14を複数形成した。かかる溝14の内壁には、上記配線層12の一部が露出していた。この溝14の内壁に対し、前記同様の導電性ペーストを、印刷により形成して、メッキ用の電極16を形成した。
次いで、ビア導体7,9、配線層12、およびメッキ用の電極16が形成されたグリーンシート積層体を所定の温度帯に加熱して焼成した。この際、かかるグリーンシート積層体は、平面方向および厚み方向に沿って焼成収縮を受けるが、複数の配線基板pごとに設けたビア導体7,9と、耳部mのビア導体領域aに設けたビア導体7,9とが、同じ単位面積当たりの密度(例えば、密度の差が±10%以下)で形成されていたため、各辺5,6の耳部m側が反り上がる変形を防止できた。しかも、上下2層のグリーンシートの層間における複数の配線基板pと耳部mとには、同じ形状(平面視のパターンおよび厚み)の配線層12が形成されていたので、上記反りを一層確実に防止できた。
そして、焼成されたメッキ用の各電極16に、電極棒を接触させて、Ni電解メッキおよびAu電解メッキを行って、表面3に露出する接続端子8と、裏面4に露出する接続端子10とに、Niメッキ膜およびAuメッキ膜を被覆した。
この結果、前記図1,図2に示したように、セラミック層s1,s2からなり、複数の配線基板p、耳部m、表面3に露出する接続端子8、裏面4に露出する接続端子10、セラミック層s1,s2に形成されたビア導体7,9、セラミック層s1,s2の層間に形成された配線層12、および各長辺5に形成されたメッキ用の電極16を有する多数個取り基板1が得られた。
以上のように、本発明の多数個取り基板1によれば、上下2層のセラミック層s1,s2からなり、複数の配線基板pと耳部mとに、同じ単位面積当たりの密度でビア導体7,9が形成され、且つセラミック層s1,s2の層間における配線基板pおよび耳部mにも、ビア導体7,9と接続する同じ形状の配線層12が形成されている。このため、焼成時の収縮に伴う反りや変形を抑制した平坦な表面3および裏面4を有するので、以降の搬送時や実装工程などで、強制的に平坦としても割れにくくなると共に、表面3や裏面4に露出する接続端子8,10と電子部品やマザーボードの外部端子とのロウ付けなども容易に行える。従って、信頼性の高い配線基板pを効率良く提供することができる。
図3は、異なる形態の多数個取り基板20を示す平面図、図4は、図3中のY−Y線の矢視に沿った垂直断面図である。
多数個取り基板20は、図3,図4に示すように、前記同様の上下2層のセラミック層s1,s2を積層した多層基板であり、平面視が長方形(矩形)を呈し、且つ表面23および裏面24を有する偏平な板形状のベース基板22からなる。かかるベース基板22は、その四つの辺25,26に沿って配置された全体が四角枠形状である耳部mと、当該ベース基板22(多数個取り基板20)の各辺25,26に対して直交する方向および平行する方向に沿った縦・横方向に配置された複数の配線基板pと、を備えている。かかる複数の配線基板pは、それぞれ平面視がほぼ長方形(矩形)を呈し、そのうち、外周側に位置する配線基板p(一部)は、耳部mに隣接している。
尚、配線基板p,p間の境界や、それらの外周側に位置する配線基板pと耳部mとの間の境界は、図3,図4中の破線で示す仮想の切断予定面cにより区画されている。また、多数個取り基板20は、前記同様のサイズで、各コーナに図示しない面取りやアールが付されいても良い。更に、前記表面23および裏面24は、多数個取り基板20、配線基板p、および耳部mについて共通して用いる。
個々の配線基板pにおいて、これを構成している上層側のセラミック層s1には、縦4個×横3個ずつ合計12個のビア導体27が格子状に貫通して形成され、それらの上端面には、これらと接続する同数の表面パッド(配線層)28が表面23に形成されている。一方、配線基板pにおける下層側のセラミック層s2には、縦横に2個ずつ合計4個のビア導体29が貫通して形成され、それらの下端面には、これらと接続する同数の裏面パッド(配線層)30が裏面24に形成さている。上記ビア導体27,29は、断面ほぼ円形の円柱体であり、表面・裏面パッド28,30は、ビア導体27,29の断面よりも大きな平面視がほぼ正方形のWまたはMoからなる。かかる表面・裏面パッド28,30の表面には、Niメッキ膜およびAuメッキ膜(何れも図示せず)が被覆されている。
図3に示すように、多数個取り基板20における左右の長辺25には、前記同様の溝14が一対ずつ形成され、各溝14の内壁には、WまたはMoからなり、ほぼ半円筒形を呈する前記同様のメッキ用の電極16がに形成されている。
また、耳部mの幅方向の長さw2は、図4で例示するように、多数個取り基板20の長辺25(短辺26)に対して直交する方向と平行な配線基板pの一辺の長さw1よりも短い。かかる耳部mは、その上層側のセラミック層s1において、複数の配線基板pの前記ビア導体27と同じ単位面積当たりの密度(±10%以下)で、複数のビア導体27が縦横に形成され、下層側のセラミック層s2において、複数の配線基板pの前記ビア導体29と同じ単位面積当たりの密度(同上)で、複数のビア導体29が縦横に形成されたビア導体領域a(図3中における上側の短辺26と左側の長辺25とで例示する)を有している。
上記ビア導体領域aは、図3に示すように、メッキ用の電極16に隣接する部分を除いた耳部mの全体に形成されている。換言すれば、図3に示すように、耳部mにおいて、メッキ用の電極16に隣接する部分は、ビア導体27,29のない非ビア導体領域である。
更に、図4に示すように、多数個取り基板20を構成するセラミック層s1,s2の層間には、平面視が所定のパターン(例えば、平面視でほぼF字形状)である配線層32が形成されている。かかる配線層32は、WまたはMoからなり、配線基板pごとのビア導体27,29と接続していると共に、耳部mのビア導体27,29にも同じ形状(平面視でほぼF字形パターンおよび厚み)の配線層32が接続している。尚、耳部mにおけるセラミック層s1,s2の層間に位置する配線層32の一部は、メッキ用の前記電極16と導通可能とされている。
以上のような多数個取り基板20は、表面・裏面パッド28,30をスクリーン印刷して形成するほかは、前記多数個取り基板1と同様の製造方法によって得られた。
以上のように、多数個取り基板20によれば、上下2層のセラミック層s1,s2からなり、複数の配線基板pおよび耳部mに、同じ単位面積当たりの密度でビア導体27,29が形成され、且つセラミック層s1,s2の層間における配線基板pおよび耳部mには、ビア導体27,29と接続する同じ形状の配線層32が形成されている。更に、表面23や裏面24の配線基板pおよび耳部mには、ビア導体27,29と接続する同じ形状の表面・裏面パッド(配線層)28,30が形成されている。このため、焼成時の収縮に伴う反りや変形を抑制した平坦な表面23および裏面24を有するため、以降の搬送時や実装工程などで割れにくくなると共に、表面23や裏面24に位置する表面・裏面パッド28,30と電子部品やマザーボードの外部端子とのロウ付けなども容易に行える信頼性の高い配線基板pを提供することができる。
本発明は、以上において説明した各形態に限定されるものではない。
本発明の多数個取り基板を形成するセラミックは、前記アルミナに限らず、窒化アルミニウムやムライトなど、あるいは低温焼成セラミックの一種であるガラス−セラミックとしても良い。
また、多数個取り基板は、単層のセラミック層からなる形態としたり、3層以上のセラミック層を積層した多層セラミック基板としても良い。
更に、前記耳部は、平面視が矩形の多数個取り基板における三辺、対向または隣接する二辺、あるいは一辺にのみ備えた形態としても良い。かかる形態の多数個取り基板では、耳部のない辺に沿って配置した配線基板は、比較的反りが生じ易いことに留意することが必要である。
加えて、前記配線基板は、表面に開口するキャビティを有し、かかるキャビティの底面や表面にビア導体に接続される接続端子や表面パッドなどの配線層を有する形態としても良い。
本発明による一形態の多数個取り基板を示す平面図。 図1中のX−X線の矢視に沿った垂直断面図。 異なる形態の多数個取り基板を示す平面図。 図3中のY−Y線の矢視に沿った垂直断面図。
符号の説明
1,20………………多数個取り基板
3,23………………表面
5,6,25,26…辺
7,9,27,29…ビア導体
12,32……………配線層
28……………………表面パッド(配線層)
s1,s2……………セラミック層
p………………………配線基板
m………………………耳部
a………………………ビア導体領域
w1……………………配線基板の一辺の長さ
w2……………………耳部の幅の長さ

Claims (3)

  1. セラミックからなり、平面視が矩形を呈する多数個取り基板であって、
    上記多数個取り基板の少なくとも一辺に配置された耳部と、
    上記多数個取り基板の上記一辺に対して直交する方向および平行な方向に沿って配置された複数の配線基板と、を備え、
    上記複数の配線基板のうち、一部の配線基板は、上記耳部に隣接して配置され、
    上記配線基板は、平面視が矩形であって、複数のビア導体を有し、
    上記耳部は、上記配線基板と同じ単位面積当たりの密度でビア導体が設けられているビア導体領域を有しており、
    上記耳部の幅方向の長さは、上記多数個取り基板の上記一辺に対して直交する方向と平行な上記配線基板の一辺の長さよりも短い、
    ことを特徴とする多数個取り基板。
  2. 前記多数個取り基板は、複数のセラミック層を積層した多層基板であり、
    前記配線基板のビア導体と接続する配線層が、上記複数のセラミック層の層間に形成されていると共に、
    前記耳部のビア導体領域に設けられた前記ビア導体と接続する配線層が、上記と同じ層間に同じ形状で形成されている、
    ことを特徴とする請求項1に記載の多数個取り基板。
  3. 前記配線基板のビア導体と接続する配線層が、上記多数個取り基板の表面に形成されていると共に、
    前記耳部のビア導体領域に設けられた前記ビア導体と接続する配線層が、上記と同じ表面に同じ形状で形成されている、
    ことを特徴とする請求項1または2に記載の多数個取り基板。
JP2006134661A 2006-05-15 2006-05-15 多数個取り基板 Pending JP2007305886A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006134661A JP2007305886A (ja) 2006-05-15 2006-05-15 多数個取り基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006134661A JP2007305886A (ja) 2006-05-15 2006-05-15 多数個取り基板

Publications (1)

Publication Number Publication Date
JP2007305886A true JP2007305886A (ja) 2007-11-22

Family

ID=38839537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006134661A Pending JP2007305886A (ja) 2006-05-15 2006-05-15 多数個取り基板

Country Status (1)

Country Link
JP (1) JP2007305886A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015060976A (ja) * 2013-09-19 2015-03-30 京セラ株式会社 多数個取り配線基板
JP2021012896A (ja) * 2019-07-03 2021-02-04 日本特殊陶業株式会社 多数個取りセラミック基板およびその製造方法、並びにセラミック基板の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0645757A (ja) * 1992-07-24 1994-02-18 Matsushita Electric Ind Co Ltd 多層セラミック基板およびその製造方法
JPH10107437A (ja) * 1996-09-30 1998-04-24 Kyocera Corp 回路基板の製造方法
JP2002324952A (ja) * 2001-04-24 2002-11-08 Denso Corp プリント基板
JP2003347690A (ja) * 2002-05-27 2003-12-05 Kyocera Corp 多数個取り配線基板
JP2004103727A (ja) * 2002-09-06 2004-04-02 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法および集合電子部品

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0645757A (ja) * 1992-07-24 1994-02-18 Matsushita Electric Ind Co Ltd 多層セラミック基板およびその製造方法
JPH10107437A (ja) * 1996-09-30 1998-04-24 Kyocera Corp 回路基板の製造方法
JP2002324952A (ja) * 2001-04-24 2002-11-08 Denso Corp プリント基板
JP2003347690A (ja) * 2002-05-27 2003-12-05 Kyocera Corp 多数個取り配線基板
JP2004103727A (ja) * 2002-09-06 2004-04-02 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法および集合電子部品

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015060976A (ja) * 2013-09-19 2015-03-30 京セラ株式会社 多数個取り配線基板
JP2021012896A (ja) * 2019-07-03 2021-02-04 日本特殊陶業株式会社 多数個取りセラミック基板およびその製造方法、並びにセラミック基板の製造方法

Similar Documents

Publication Publication Date Title
TWI443695B (zh) 積層陶瓷電子零件之製造方法
US8105453B2 (en) Method for producing multilayer ceramic substrate
JP2011151281A (ja) 電子部品の製造方法
JP4190555B2 (ja) 多数個取り配線基板およびその製造方法
JP2007305886A (ja) 多数個取り基板
JP5738109B2 (ja) 多数個取り配線基板
JPH09260187A (ja) セラミック電子部品の製造方法
JP2007251017A (ja) 配線基板および多数個取り配線基板ならびにその製造方法
JP2017076698A (ja) 配線基板およびその製造方法
JP4560099B2 (ja) 多数個取り基板
JP4436336B2 (ja) 多数個取り配線基板およびその製造方法
JP2012089818A (ja) 積層型セラミック電子部品の製造方法
JP6005462B2 (ja) セラミック部品およびその製造方法
JP2002324973A (ja) セラミック多層基板
JP2000049038A (ja) 積層セラミックコンデンサ
JP5602536B2 (ja) 多数個取り配線基板の製造方法
JP2019009243A (ja) 配線基板およびその製造方法
JP6743903B2 (ja) セラミック基板及びセラミック基板の製造方法
JP3801843B2 (ja) 配線基板の製造方法
JP5723187B2 (ja) 多数個取り基板
JPH0380596A (ja) 多層セラミック回路基板の製造方法
JPH07273447A (ja) セラミック回路基板及びその製造方法
JP2004022958A (ja) 多数個取りセラミック基板
JP2017017081A (ja) 多数個取り配線基板
JP2004055957A (ja) 多数個取りセラミック基板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100127

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100706