JPH11354376A - セラミック積層体及びその製造方法 - Google Patents
セラミック積層体及びその製造方法Info
- Publication number
- JPH11354376A JPH11354376A JP10157031A JP15703198A JPH11354376A JP H11354376 A JPH11354376 A JP H11354376A JP 10157031 A JP10157031 A JP 10157031A JP 15703198 A JP15703198 A JP 15703198A JP H11354376 A JPH11354376 A JP H11354376A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- ceramic layer
- main
- laminate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Porous Artificial Stone Or Porous Ceramic Products (AREA)
- Ceramic Capacitors (AREA)
Abstract
(57)【要約】
【課題】 積層体内に形成された電極パターンが積層方
向でアンバランスな状態であっても、変形を抑制できる
セラミック積層体を提供する。 【解決手段】 積層体の変形を抑制するために、セラミ
ック積層体の主たるセラミック層を構成するグリーンシ
ートの焼成収縮率と異なる焼成収縮率の第２のセラミッ
ク層を形成した積層体を焼成する。
向でアンバランスな状態であっても、変形を抑制できる
セラミック積層体を提供する。 【解決手段】 積層体の変形を抑制するために、セラミ
ック積層体の主たるセラミック層を構成するグリーンシ
ートの焼成収縮率と異なる焼成収縮率の第２のセラミッ
ク層を形成した積層体を焼成する。
Description
【０００１】
【発明の属する技術分野】本発明は、内部に所定の回路
パターンが形成されたセラミック積層体に関し、その変
形を抑制することに関するものである。
パターンが形成されたセラミック積層体に関し、その変
形を抑制することに関するものである。
【０００２】
【従来の技術】セラミックグリーンシートに電極パター
ンを印刷し、それを積層し、焼成してなるセラミック積
層体は、チップ部品、回路基板などに使用されている。
ンを印刷し、それを積層し、焼成してなるセラミック積
層体は、チップ部品、回路基板などに使用されている。
【０００３】このセラミック積層体は、仮焼、粉砕した
セラミック粉末と溶剤等を混合したスラリーよりグリー
ンシートを作製し、そのグリーンシートにパンチングに
よりスルーホールを適宜形成し、銀、銅などの電極ペー
ストをスクリーン印刷してグリーンシート上に所定の電
極パターンを形成し、これを積層し、焼成してセラミッ
ク積層体を得ている。また、焼成前又は後に切断工程が
入る場合もある。
セラミック粉末と溶剤等を混合したスラリーよりグリー
ンシートを作製し、そのグリーンシートにパンチングに
よりスルーホールを適宜形成し、銀、銅などの電極ペー
ストをスクリーン印刷してグリーンシート上に所定の電
極パターンを形成し、これを積層し、焼成してセラミッ
ク積層体を得ている。また、焼成前又は後に切断工程が
入る場合もある。
【０００４】
【発明が解決しようとする課題】このセラミック積層体
は、９００〜１０００℃程度で一体焼成されるが、この
とき、セラミック層と電極との収縮特性が異なり、セラ
ミック積層体が変形することがあった。これは、一般に
電極部分が早く収縮を開始し、セラミック層が収縮する
ときには、電極部分は収縮せず、セラミック層の均一な
収縮を阻害することによるものと考えられる。
は、９００〜１０００℃程度で一体焼成されるが、この
とき、セラミック層と電極との収縮特性が異なり、セラ
ミック積層体が変形することがあった。これは、一般に
電極部分が早く収縮を開始し、セラミック層が収縮する
ときには、電極部分は収縮せず、セラミック層の均一な
収縮を阻害することによるものと考えられる。
【０００５】とりわけ、セラミック積層体の内部の電極
パターンの構造が、積層方向にアンバランスなとき変形
量が大きくなる。例えば、図５（ｂ）に示すように、電
極パターン５１が積層方向に対称に形成されている場合
は、ほとんど変形なしの状態で焼成することができる
が、図５（ａ）に示すように、電極パターン５１が積層
方向に非対称でアンバランスに形成されている場合、そ
の電極が集中している側の収縮と、集中していない側の
収縮に差を生じ、図に示すような変形を生じていた。
パターンの構造が、積層方向にアンバランスなとき変形
量が大きくなる。例えば、図５（ｂ）に示すように、電
極パターン５１が積層方向に対称に形成されている場合
は、ほとんど変形なしの状態で焼成することができる
が、図５（ａ）に示すように、電極パターン５１が積層
方向に非対称でアンバランスに形成されている場合、そ
の電極が集中している側の収縮と、集中していない側の
収縮に差を生じ、図に示すような変形を生じていた。
【０００６】本発明は、上記のことを鑑みて、積層体内
に形成された電極パターンが積層方向でアンバランスな
状態であっても、変形を抑制できるセラミック積層体を
提供することを目的とする。
に形成された電極パターンが積層方向でアンバランスな
状態であっても、変形を抑制できるセラミック積層体を
提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明は、電極パターン
の形成されたセラミックグリーンシートを積層し、焼成
してなり、内部に所定の回路を構成したセラミック積層
体において、前記積層体の変形を抑制するために、前記
セラミック積層体の主たるセラミック層とは異なる空孔
率を有する第２のセラミック層が形成されているセラミ
ック積層体である。
の形成されたセラミックグリーンシートを積層し、焼成
してなり、内部に所定の回路を構成したセラミック積層
体において、前記積層体の変形を抑制するために、前記
セラミック積層体の主たるセラミック層とは異なる空孔
率を有する第２のセラミック層が形成されているセラミ
ック積層体である。
【０００８】また本発明は、前記第２のセラミック層の
空孔率は５％〜２０％であり、前記主たるセラミック層
の空孔率よりも大きいものである。
空孔率は５％〜２０％であり、前記主たるセラミック層
の空孔率よりも大きいものである。
【０００９】また本発明は、電極パターンの形成された
セラミックグリーンシートを積層し、焼成してなり、内
部に所定の回路を構成したセラミック積層体において、
前記積層体の変形を抑制するために、前記セラミック積
層体の主たるセラミック層とは異なる密度を有する第２
のセラミック層が形成されているセラミック積層体であ
る。
セラミックグリーンシートを積層し、焼成してなり、内
部に所定の回路を構成したセラミック積層体において、
前記積層体の変形を抑制するために、前記セラミック積
層体の主たるセラミック層とは異なる密度を有する第２
のセラミック層が形成されているセラミック積層体であ
る。
【００１０】また本発明は、前記第２のセラミック層の
密度が、前記主たるセラミック層の密度の７０％〜９５
％となっているものである。
密度が、前記主たるセラミック層の密度の７０％〜９５
％となっているものである。
【００１１】また本発明は、電極パターンの形成された
セラミックグリーンシートを積層し、内部に所定の回路
を構成したセラミック積層体の製造方法において、前記
積層体の変形を抑制するために、前記セラミック積層体
の主たるセラミック層を構成するグリーンシートの焼成
収縮率と異なる焼成収縮率の第２のセラミック層を形成
した積層体を焼成するセラミック積層体の製造方法であ
る。
セラミックグリーンシートを積層し、内部に所定の回路
を構成したセラミック積層体の製造方法において、前記
積層体の変形を抑制するために、前記セラミック積層体
の主たるセラミック層を構成するグリーンシートの焼成
収縮率と異なる焼成収縮率の第２のセラミック層を形成
した積層体を焼成するセラミック積層体の製造方法であ
る。
【００１２】また本発明は、前記第２のセラミック層の
焼成収縮率は、主たるセラミック層の焼成収縮率の５０
％〜９０％であるものである。
焼成収縮率は、主たるセラミック層の焼成収縮率の５０
％〜９０％であるものである。
【００１３】また本発明は、主たるセラミック層が、異
なる２つ以上のセラミック材料から構成されていても良
く、また第２のセラミック層は主たるセラミック層と同
じ成分であることが好ましい。
なる２つ以上のセラミック材料から構成されていても良
く、また第２のセラミック層は主たるセラミック層と同
じ成分であることが好ましい。
【００１４】
【実施の形態】本発明は、例えば、電極パターンが積層
方向にアンバランスな場合に、その電極パターンが積層
方向に対称に形成されている場合と同じように、バラン
スの取れた応力が働くように、第２のセラミック層を介
在させるものである。この第２のセラミック層は、主た
るセラミック層よりも焼成収縮率が小さいことが適当で
ある。好ましくは、主たるセラミック層の焼成収縮率の
５０％〜９０％である。
方向にアンバランスな場合に、その電極パターンが積層
方向に対称に形成されている場合と同じように、バラン
スの取れた応力が働くように、第２のセラミック層を介
在させるものである。この第２のセラミック層は、主た
るセラミック層よりも焼成収縮率が小さいことが適当で
ある。好ましくは、主たるセラミック層の焼成収縮率の
５０％〜９０％である。
【００１５】また、この第２のセラミック層は、主たる
セラミック層とは、異なる空孔率のものとする。そし
て、その第２のセラミック層の空孔率は、５％〜２０％
であり、前記主たるセラミック層の空孔率よりも大きい
ことが好ましい。
セラミック層とは、異なる空孔率のものとする。そし
て、その第２のセラミック層の空孔率は、５％〜２０％
であり、前記主たるセラミック層の空孔率よりも大きい
ことが好ましい。
【００１６】また、この第２のセラミック層は、主たる
セラミック層とは、異なる密度のものとする。そして、
前記第２のセラミック層の密度が、前記主たるセラミッ
ク層の密度の７０％〜９５％であることが好ましい。
セラミック層とは、異なる密度のものとする。そして、
前記第２のセラミック層の密度が、前記主たるセラミッ
ク層の密度の７０％〜９５％であることが好ましい。
【００１７】この第２のセラミック層は、主たるセラミ
ック層と同成分であることが望ましい。このため、同成
分であるが、焼成収縮率を変える必要がある。このため
には、次のような手段がある。 （ａ）十分に結晶化した粉末を、通常の結晶化してない
仮焼粉とを混ぜたセラミック原料粉末を用いる。 （ｂ）仮焼温度を変えて結晶化の度合いを変えた粉末
を、通常の結晶化してない仮焼粉とを混ぜたセラミック
原料粉末を用いる。
ック層と同成分であることが望ましい。このため、同成
分であるが、焼成収縮率を変える必要がある。このため
には、次のような手段がある。 （ａ）十分に結晶化した粉末を、通常の結晶化してない
仮焼粉とを混ぜたセラミック原料粉末を用いる。 （ｂ）仮焼温度を変えて結晶化の度合いを変えた粉末
を、通常の結晶化してない仮焼粉とを混ぜたセラミック
原料粉末を用いる。
【００１８】
【実施例】セラミック材料として、Ａｌ、Ｓｉ、Ｃａ、
Ｓｒ、Ｋ、Ｎａ、Ｐｂの酸化物を混合し、７５０℃で仮
焼し、粉砕したセラミック粉末（通常仮焼粉と呼ぶこと
とする）を用いた。このセラミック粉末は、９００℃で
焼成可能であり、焼成後アルミナと長石族鉱物結晶の混
晶状態となる。また、仮焼後の状態は、アルミナとアル
ミナ以外の成分がガラス化したものが混在する状態であ
る。これを主たるセラミック層の材料とした。
Ｓｒ、Ｋ、Ｎａ、Ｐｂの酸化物を混合し、７５０℃で仮
焼し、粉砕したセラミック粉末（通常仮焼粉と呼ぶこと
とする）を用いた。このセラミック粉末は、９００℃で
焼成可能であり、焼成後アルミナと長石族鉱物結晶の混
晶状態となる。また、仮焼後の状態は、アルミナとアル
ミナ以外の成分がガラス化したものが混在する状態であ
る。これを主たるセラミック層の材料とした。
【００１９】次に第２のセラミック層の材料について説
明する。まず、主たるセラミック材料と同組成の材料を
９００℃で仮焼し、粉砕した仮焼粉（高温仮焼粉と呼ぶ
こととする）を得る。この高温仮焼粉は、焼成温度と同
じ温度で仮焼して有り、十分に結晶化された材料であ
る。この高温仮焼粉と通常仮焼粉を混合して、第２のセ
ラミック材料とした。
明する。まず、主たるセラミック材料と同組成の材料を
９００℃で仮焼し、粉砕した仮焼粉（高温仮焼粉と呼ぶ
こととする）を得る。この高温仮焼粉は、焼成温度と同
じ温度で仮焼して有り、十分に結晶化された材料であ
る。この高温仮焼粉と通常仮焼粉を混合して、第２のセ
ラミック材料とした。
【００２０】表１に示す配合比の第２のセラミック材料
を単独で焼成して、材料特性を評価した。その結果を表
１に示す。表１の主材料は、主たるセラミック材料単独
の特性である。表１の誘電損失は、円柱共振器法により
１０ＧＨｚ〜１５ＧＨｚで測定した。また、密度比率
は、主材料の密度を１００％としたときのそれぞれの密
度の比率である。収縮率比率は、主材料の焼成収縮率を
１００％としたときのそれぞれの焼成収縮率の比率であ
る。表１に示すように、通常仮焼粉と高温仮焼粉を混合
することにより、密度、焼成収縮率、空孔率を適当な値
に設定することができる。
を単独で焼成して、材料特性を評価した。その結果を表
１に示す。表１の主材料は、主たるセラミック材料単独
の特性である。表１の誘電損失は、円柱共振器法により
１０ＧＨｚ〜１５ＧＨｚで測定した。また、密度比率
は、主材料の密度を１００％としたときのそれぞれの密
度の比率である。収縮率比率は、主材料の焼成収縮率を
１００％としたときのそれぞれの焼成収縮率の比率であ
る。表１に示すように、通常仮焼粉と高温仮焼粉を混合
することにより、密度、焼成収縮率、空孔率を適当な値
に設定することができる。
【００２１】
【表１】
【００２２】主たるセラミック材料と溶剤等を混合した
スラリーを用意し、ドクターブレードにてグリーンシー
トを作製した。このグリーンシートに、図２に示すよう
に銀ペースト電極材料をスクリーン印刷して電極パター
ン３を形成した。これを第１層とし、その上に電極の印
刷してないグリーンシートを積層し、図３に示すような
構造の積層体を得た。このグリーンシートは、１００μ
ｍの厚さのものを用い、２０ｍｍ×２０ｍｍ×高さ１．
０ｍｍのチップに形成した。次いで、表１の試料１、
２、３の材料を第２のセラミック材料とし、これと溶剤
等を混合しペースト状とし、この第２のセラミック材料
のペーストをスクリーン印刷で各チップに印刷形成し
た。この概略図を図１に示す。この図１の１は主たるセ
ラミック層、２は第２のセラミック層、３は電極パター
ンを示す。そして、第２のセラミック層２の厚さを変え
て、９００℃で焼成した。そして、焼成品の変形量を調
べた。この結果を表２に示す。
スラリーを用意し、ドクターブレードにてグリーンシー
トを作製した。このグリーンシートに、図２に示すよう
に銀ペースト電極材料をスクリーン印刷して電極パター
ン３を形成した。これを第１層とし、その上に電極の印
刷してないグリーンシートを積層し、図３に示すような
構造の積層体を得た。このグリーンシートは、１００μ
ｍの厚さのものを用い、２０ｍｍ×２０ｍｍ×高さ１．
０ｍｍのチップに形成した。次いで、表１の試料１、
２、３の材料を第２のセラミック材料とし、これと溶剤
等を混合しペースト状とし、この第２のセラミック材料
のペーストをスクリーン印刷で各チップに印刷形成し
た。この概略図を図１に示す。この図１の１は主たるセ
ラミック層、２は第２のセラミック層、３は電極パター
ンを示す。そして、第２のセラミック層２の厚さを変え
て、９００℃で焼成した。そして、焼成品の変形量を調
べた。この結果を表２に示す。
【００２３】
【表２】
【００２４】表２において、変形量は、図４に示すよう
に、チップの厚さｄ（ｍｍ）と、チップの全高Ｄ（ｍ
ｍ）から、Ｄ−ｄを変形量とした。尚、マイナスは逆側
に反ったことを示す。この表１からわかるとおり、本発
明の実施例は、変形量が少なく、変形を抑制することが
できた。また、第２のセラミックス層の性状及び厚さに
より、変形量を制御できることがわかる。試料３（空孔
率３７％、密度比率６２．５％、収縮率比率１５％）で
は、逆向きの変形量が大きく、実用的でなかった。
に、チップの厚さｄ（ｍｍ）と、チップの全高Ｄ（ｍ
ｍ）から、Ｄ−ｄを変形量とした。尚、マイナスは逆側
に反ったことを示す。この表１からわかるとおり、本発
明の実施例は、変形量が少なく、変形を抑制することが
できた。また、第２のセラミックス層の性状及び厚さに
より、変形量を制御できることがわかる。試料３（空孔
率３７％、密度比率６２．５％、収縮率比率１５％）で
は、逆向きの変形量が大きく、実用的でなかった。
【００２５】第２のセラミック層の材料は、高温仮焼粉
の含有量が多い程、焼成時の変形量を抑制する効果は大
きくなるが、第２のセラミック層の空孔率が上昇しすぎ
るため、強度が低下して、外部回路を接続するための端
子電極の密着強度低下を生じたり、水分を吸収し易くな
り、信頼性の低下、材料の誘電損失の増大をまねくとい
った問題が発生する。このため、第２のセラミック層の
材料の空孔率は、第１のセラミック層の材料より大きい
値となるが、２０％以下であることが好ましい。また、
第２のセラミック層の材料の密度は、第１のセラミック
層の材料より小さい値となるが、その比率は７０〜９５
％が好ましい。
の含有量が多い程、焼成時の変形量を抑制する効果は大
きくなるが、第２のセラミック層の空孔率が上昇しすぎ
るため、強度が低下して、外部回路を接続するための端
子電極の密着強度低下を生じたり、水分を吸収し易くな
り、信頼性の低下、材料の誘電損失の増大をまねくとい
った問題が発生する。このため、第２のセラミック層の
材料の空孔率は、第１のセラミック層の材料より大きい
値となるが、２０％以下であることが好ましい。また、
第２のセラミック層の材料の密度は、第１のセラミック
層の材料より小さい値となるが、その比率は７０〜９５
％が好ましい。
【００２６】上記実施例では、セラミックス積層体の一
端面に全面に第２のセラミックス層を印刷形成したが、
積層体の内部に印刷形成しても良い。また、第２のセラ
ミックス層は、印刷形成以外に、シート状に成形し、積
層することもできる。また、内部回路に応じて、積層体
の内部又は表面に部分的に第２のセラミック層を形成し
てもよい。この例を図６に示す。この図６は、主たるセ
ラミックス層１１のなかに電極パターン１３が内蔵され
ているが、その電極パターンの配列が部分的に異なり、
それに合わせ第２のセラミックス層１２も部分的に配置
されている。このような構造は、大型基板において特に
有効な技術となる。このように、第２のセラミック層
は、セラミック積層体の内部構造に従って、形成する位
置、厚さ、性状を選択することができる。
端面に全面に第２のセラミックス層を印刷形成したが、
積層体の内部に印刷形成しても良い。また、第２のセラ
ミックス層は、印刷形成以外に、シート状に成形し、積
層することもできる。また、内部回路に応じて、積層体
の内部又は表面に部分的に第２のセラミック層を形成し
てもよい。この例を図６に示す。この図６は、主たるセ
ラミックス層１１のなかに電極パターン１３が内蔵され
ているが、その電極パターンの配列が部分的に異なり、
それに合わせ第２のセラミックス層１２も部分的に配置
されている。このような構造は、大型基板において特に
有効な技術となる。このように、第２のセラミック層
は、セラミック積層体の内部構造に従って、形成する位
置、厚さ、性状を選択することができる。
【００２７】本発明の実施例によれば、内部電極パター
ンが積層方向でアンバランスであった場合でも、第２の
セラミック層を形成することにより、変形を抑制するこ
とができる。この第２のセラミック層は主たるセラミッ
ク層と同組成であり、焼成後完全に一体化できる。また
外観上も優れる。また、第２のセラミック層は、主たる
セラミック層より空孔率が大きく、また密度が小さい層
として形成し、変形を抑制できた。
ンが積層方向でアンバランスであった場合でも、第２の
セラミック層を形成することにより、変形を抑制するこ
とができる。この第２のセラミック層は主たるセラミッ
ク層と同組成であり、焼成後完全に一体化できる。また
外観上も優れる。また、第２のセラミック層は、主たる
セラミック層より空孔率が大きく、また密度が小さい層
として形成し、変形を抑制できた。
【００２８】上記では、主たるセラミック層は、一つの
材質で形成されている構造について説明したが、例え
ば、磁性体と誘電体の２つの材料からなる複合積層体な
どにおいても本発明の技術を利用できる。この複合積層
体においても、内部に電極パターンが形成され、その電
極パターンのアンバランスにより変形が生じる場合、又
異なるセラミック層間の性状の違いにより変形が生じる
ことが考えられるが、いずれの場合であっても、変形を
抑制するために、上記した本発明を利用できることは容
易に理解できる。つまり、本発明は、主たるセラミック
層が異なる複数のセラミックから構成される場合も含む
ものである。またこのとき、第２のセラミック層は、主
たるセラミック層の一方と同じ成分を用いることが好ま
しい。
材質で形成されている構造について説明したが、例え
ば、磁性体と誘電体の２つの材料からなる複合積層体な
どにおいても本発明の技術を利用できる。この複合積層
体においても、内部に電極パターンが形成され、その電
極パターンのアンバランスにより変形が生じる場合、又
異なるセラミック層間の性状の違いにより変形が生じる
ことが考えられるが、いずれの場合であっても、変形を
抑制するために、上記した本発明を利用できることは容
易に理解できる。つまり、本発明は、主たるセラミック
層が異なる複数のセラミックから構成される場合も含む
ものである。またこのとき、第２のセラミック層は、主
たるセラミック層の一方と同じ成分を用いることが好ま
しい。
【００２９】
【発明の効果】本発明によれば、内部に電極パターンを
有するセラミック積層体において、内部電極構造が積層
方向にアンバランスなどにより、変形を生じ易い構造で
あっても、変形を抑制することができるものであり、セ
ラミック積層体の品質を向上させ、ひいては応用品の特
性向上につながるものである。
有するセラミック積層体において、内部電極構造が積層
方向にアンバランスなどにより、変形を生じ易い構造で
あっても、変形を抑制することができるものであり、セ
ラミック積層体の品質を向上させ、ひいては応用品の特
性向上につながるものである。
【図１】本発明に係る実施例の構造図である。
【図２】本発明に係る実施例の電極構造図である。
【図３】本発明に係る比較例の構造図である。
【図４】本発明に係る変形量を示す図である。
【図５】従来例の説明図である。
【図６】本発明に係る別の実施例の構造図である。
１、１１ 主たるセラミック層 ２、１２ 第２のセラミック層 ３、１３ 電極パターン
Claims (10)
- 【請求項１】電極パターンの形成されたセラミックグリ
ーンシートを積層し、焼成してなり、内部に所定の回路
を構成したセラミック積層体において、前記積層体の変
形を抑制するために、前記セラミック積層体の主たるセ
ラミック層とは異なる空孔率を有する第２のセラミック
層が形成されていることを特徴とするセラミック積層
体。 - 【請求項２】前記第２のセラミック層の空孔率は５％〜
２０％であり、前記主たるセラミック層の空孔率よりも
大きいことを特徴とする請求項１記載のセラミック積層
体。 - 【請求項３】電極パターンの形成されたセラミックグリ
ーンシートを積層し、焼成してなり、内部に所定の回路
を構成したセラミック積層体において、前記積層体の変
形を抑制するために、前記セラミック積層体の主たるセ
ラミック層とは異なる密度を有する第２のセラミック層
が形成されていることを特徴とするセラミック積層体。 - 【請求項４】前記第２のセラミック層の密度が、前記主
たるセラミック層の密度の７０％〜９５％であることを
特徴とする請求項３記載のセラミック積層体。 - 【請求項５】前記主たるセラミック層が異なる２つ以上
のセラミック材料から構成されていることを特徴とする
請求項１〜４記載のいずれかのセラミック積層体。 - 【請求項６】前記主たるセラミック層と前記第２のセラ
ミック層が同成分であることを特徴とする請求項１〜５
記載のいずれかのセラミック積層体。 - 【請求項７】電極パターンの形成されたセラミックグリ
ーンシートを積層し、焼成してなり、内部に所定の回路
を構成したセラミック積層体の製造方法において、前記
積層体の変形を抑制するために、前記セラミック積層体
の主たるセラミック層を構成するグリーンシートの焼成
収縮率と異なる焼成収縮率の第２のセラミック層を形成
した積層体を焼成することを特徴とするセラミック積層
体の製造方法。 - 【請求項８】前記第２のセラミック層の焼成収縮率は、
主たるセラミック層の焼成収縮率の５０％〜９０％であ
ることを特徴とする請求項７記載のセラミック積層体の
製造方法。 - 【請求項９】前記主たるセラミック層が異なる２つ以上
のセラミック材料から構成されていることを特徴とする
請求項７又は８記載のセラミック積層体の製造方法。 - 【請求項１０】前記主たるセラミック層と第２のセラミ
ック層が同成分であることを特徴とする請求項７〜９記
載のいずれかのセラミック積層体の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15703198A JP4300493B2 (ja) | 1998-06-05 | 1998-06-05 | セラミック積層体及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15703198A JP4300493B2 (ja) | 1998-06-05 | 1998-06-05 | セラミック積層体及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11354376A true JPH11354376A (ja) | 1999-12-24 |
| JP4300493B2 JP4300493B2 (ja) | 2009-07-22 |
Family
ID=15640684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15703198A Expired - Lifetime JP4300493B2 (ja) | 1998-06-05 | 1998-06-05 | セラミック積層体及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4300493B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2807612A1 (fr) * | 2000-04-10 | 2001-10-12 | Murata Manufacturing Co | Substrat en ceramique monolithique, son procede de conception et de fabrication et dispositif electronique l'utilisant |
| JP2003519023A (ja) * | 1999-12-30 | 2003-06-17 | セラミック・フューエル・セルズ・リミテッド | 積層構造体及びその形成方法 |
| US7251120B2 (en) | 2003-09-30 | 2007-07-31 | Murata Manufacturing Co., Ltd. | Monolithic ceramic electronic component and method for making the same |
| KR100891824B1 (ko) | 2007-12-06 | 2009-04-07 | 삼성전기주식회사 | 적층 세라믹 패키지 |
| JP2009218240A (ja) * | 2008-03-07 | 2009-09-24 | Ngk Spark Plug Co Ltd | 多数個取り基板 |
| JP2016152373A (ja) * | 2015-02-19 | 2016-08-22 | 日本特殊陶業株式会社 | セラミック基板 |
| JP2019029379A (ja) * | 2017-07-25 | 2019-02-21 | Tdk株式会社 | 電子部品及びその製造方法 |
-
1998
- 1998-06-05 JP JP15703198A patent/JP4300493B2/ja not_active Expired - Lifetime
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003519023A (ja) * | 1999-12-30 | 2003-06-17 | セラミック・フューエル・セルズ・リミテッド | 積層構造体及びその形成方法 |
| JP4845315B2 (ja) * | 1999-12-30 | 2011-12-28 | セラミック・フューエル・セルズ・リミテッド | 積層構造体及びその形成方法 |
| FR2807612A1 (fr) * | 2000-04-10 | 2001-10-12 | Murata Manufacturing Co | Substrat en ceramique monolithique, son procede de conception et de fabrication et dispositif electronique l'utilisant |
| US6468640B2 (en) | 2000-04-10 | 2002-10-22 | Murata Manufacturing Co., Ltd. | Monolithic ceramic substrate, manufacturing and designing methods therefor, and electronic device |
| US6582541B2 (en) * | 2000-04-10 | 2003-06-24 | Murata Manufacturing Co., Ltd. | Monolithic ceramic substrate, manufacturing and designing methods therefor, and electronic device |
| US7251120B2 (en) | 2003-09-30 | 2007-07-31 | Murata Manufacturing Co., Ltd. | Monolithic ceramic electronic component and method for making the same |
| KR100891824B1 (ko) | 2007-12-06 | 2009-04-07 | 삼성전기주식회사 | 적층 세라믹 패키지 |
| JP2009218240A (ja) * | 2008-03-07 | 2009-09-24 | Ngk Spark Plug Co Ltd | 多数個取り基板 |
| JP4560099B2 (ja) * | 2008-03-07 | 2010-10-13 | 日本特殊陶業株式会社 | 多数個取り基板 |
| JP2016152373A (ja) * | 2015-02-19 | 2016-08-22 | 日本特殊陶業株式会社 | セラミック基板 |
| JP2019029379A (ja) * | 2017-07-25 | 2019-02-21 | Tdk株式会社 | 電子部品及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4300493B2 (ja) | 2009-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5814366A (en) | Method of manufacturing multilayered ceramic substrate | |
| US7790271B2 (en) | Dielectric ceramic composition, ceramic substrate, and method for producing the same | |
| WO2017002434A1 (ja) | 多層セラミック基板および多層セラミック基板の製造方法 | |
| JP3350949B2 (ja) | 導電性ペースト | |
| JP2003342063A (ja) | ガラスセラミック組成物、ガラスセラミック、およびセラミック多層基板 | |
| JP2010147098A (ja) | 電子部品 | |
| JP4300493B2 (ja) | セラミック積層体及びその製造方法 | |
| JPH0629664A (ja) | 多層セラミックス配線基板 | |
| JPH05190375A (ja) | 銅多層セラミック基板の製造方法及びそれに用いる銅ペースト | |
| JPH09187809A (ja) | 微細貫通孔を有するセラミック部材の製造方法 | |
| JPH0529771A (ja) | セラミツク回路基板およびその製造方法 | |
| JP2004179349A (ja) | 積層型電子部品およびその製法 | |
| JP2002173362A (ja) | 誘電体磁器組成物及びそれを用いた多層基板 | |
| JP2003158376A (ja) | セラミックス多層基板の製造方法 | |
| JP2003002751A (ja) | セラミック部品の製造方法 | |
| JPH06172017A (ja) | セラミツクス基板用グリーンシート及びセラミツクス基板 | |
| JPH0786739A (ja) | 多層セラミック基板の製造方法 | |
| JPH08181514A (ja) | 高周波用セラミックス部品の製造方法 | |
| KR100992238B1 (ko) | 무수축 세라믹 기판의 제조 방법 | |
| JPH06244559A (ja) | セラミックス多層基板の製造方法 | |
| JP4416342B2 (ja) | 回路基板およびその製造方法 | |
| JP2005183482A (ja) | 多層基板及びその製造方法 | |
| JPH04290492A (ja) | 低誘電率セラミックス回路基板の製造方法 | |
| JP3688919B2 (ja) | セラミック多層配線基板 | |
| JPH04260316A (ja) | セラミック積層体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050517 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070928 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071011 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080530 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080716 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090327 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090409 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120501 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130501 Year of fee payment: 4 |
|
| EXPY | Cancellation because of completion of term |