CN112996240A - 嵌有电子组件的基板及电子封装件 - Google Patents

嵌有电子组件的基板及电子封装件 Download PDF

Info

Publication number
CN112996240A
CN112996240A CN202010361755.XA CN202010361755A CN112996240A CN 112996240 A CN112996240 A CN 112996240A CN 202010361755 A CN202010361755 A CN 202010361755A CN 112996240 A CN112996240 A CN 112996240A
Authority
CN
China
Prior art keywords
electronic component
layer
disposed
substrate
built
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010361755.XA
Other languages
English (en)
Inventor
李荣官
金庆俊
金容勳
李承恩
金学春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN112996240A publication Critical patent/CN112996240A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0212—Printed circuits or mounted components having integral heating means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本公开提供了一种嵌有电子组件的基板及电子封装件，所述嵌有电子组件的基板包括：芯层，在所述芯层的第一表面和第二表面上分别具有第一腔和第二腔，所述第二表面在所述芯层的厚度方向上与所述第一表面背对；电子组件，设置在所述第一腔中；第一绝缘材料，覆盖所述电子组件的至少一部分；第一布线层，设置在所述第一绝缘材料上，并且连接到所述电子组件；内置块，设置在所述第二腔中；以及第二绝缘材料，覆盖所述内置块的至少一部分。

Description

嵌有电子组件的基板及电子封装件
本申请要求于2019年12月16日在韩国知识产权局提交的第10-2019-0167954号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用被全部包含于此。
技术领域
本公开涉及一种嵌有电子组件的基板及电子封装件。
背景技术
近来，不但要求电子装置的纤薄化和小型化，还要求电子装置具有相对高的性能和相对高的功能性。因此，将要安装在印刷电路板上的电子组件的数量日益增加，而在印刷电路板的表面上能够安装的电子组件的数量受限。这是因为根据电子装置的小型化和纤薄化，也要求印刷电路板的尺寸减小。因此，已经开发了用于嵌有电子组件的基板(将诸如无源组件和有源组件的电子组件嵌在印刷电路板中)的技术。
发明内容
本公开的一方面在于提供一种具有改善的散热特性的嵌有电子组件的基板。
本公开的另一方面在于提供一种具有改善的翘曲的嵌有电子组件的基板。
根据本公开的一方面，一种嵌有电子组件的基板包括：芯层，在所述芯层的第一表面和第二表面上分别具有第一腔和第二腔，所述第二表面与所述第一表面背对；电子组件，设置在所述第一腔中；第一绝缘材料，覆盖所述电子组件的至少一部分；第一布线层，设置在所述第一绝缘材料上并且连接到所述电子组件；内置块，设置在所述第二腔中；以及第二绝缘材料，覆盖所述内置块的至少一部分。
根据本公开的另一方面，一种电子封装件包括：上述嵌有电子组件的基板；以及半导体封装件，通过至少一个电连接金属件安装在所述嵌有电子组件的基板上，所述至少一个电连接金属件将所述半导体封装件电连接到所述嵌有电子组件的基板。
根据本公开的另一方面，一种嵌有电子组件的基板包括：第一积聚结构，包括第一布线层；一个或更多个电子组件，设置在所述第一积聚结构中，并且连接到所述第一布线层；第二积聚结构，包括第二布线层，并且设置在所述第一积聚结构上；一个或更多个内置块，设置在所述第二积聚结构中；以及绝缘层，布置在所述第一积聚结构中的所述一个或更多个电子组件与所述第二积聚结构中的所述一个或更多个内置块之间。
附图说明
通过下面结合附图进行的详细描述，本公开的以上和其他方面、特征和优点将被更清楚地理解，在附图中：
图1是示意性地示出根据示例性实施例的电子装置系统的框图的示例。
图2是示意性地示出根据示例性实施例的电子装置的透视图。
图3是示意性地示出根据示例性实施例的嵌有电子组件的基板100A的截面图。
图4A至图4D示意性地示出了根据示例性实施例的嵌有电子组件的基板100A的制造工艺。
图5是示意性地示出根据另一示例性实施例的嵌有电子组件的基板100B的截面图。
图6是示意性地示出其中半导体封装件安装在根据示例性实施例的嵌有电子组件的基板100A上的电子封装件的截面图。
具体实施方式
在下文中，将参照附图描述本公开。为了描述的清楚，可夸大或减小附图中元件的形状和尺寸。
电子装置
图1是示意性地示出根据示例性实施例的电子装置系统的框图的示例。
参照附图，电子装置1000可将主板1010容纳在其中。主板1010可包括物理连接和/或电连接到其的芯片相关组件1020、网络相关组件1030、其他组件1040等。这些组件可通过各种信号线1090连接到将在下面描述的其他组件。
芯片相关组件1020可包括：存储器芯片，诸如，易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如，中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；以及逻辑芯片，诸如，模数转换器、专用集成电路(ASIC)等。然而，芯片相关组件1020不限于此，并且还可包括其他类型的芯片相关组件。此外，芯片相关组件1020可彼此组合。芯片相关组件1020可呈包括上述芯片或电子组件的封装件的形式。
网络相关组件1030可包括根据诸如以下的协议操作的组件：无线保真(Wi-Fi)(电气与电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE 802.16族等)、IEEE 802.20、长期演进(LTE)、仅数据演进(Ev-DO)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、全球移动通信系统(GSM)、增强型数据GSM环境(EDGE)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、无线局域网(LAN)、蓝牙、3G协议、4G协议和5G协议以及在上述协议之后指定的任意其他无线协议和有线协议。然而，网络相关组件1030不限于此，而是还可包括根据各种其他无线标准或协议或者有线标准或协议操作的组件。此外，网络相关组件1030可与上述芯片相关组件1020一起彼此组合。
其他组件1040可包括高频电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。然而，其他组件1040不限于此，而是还可包括用于各种其他目的的无源组件等。此外，其他组件1040可与上述芯片相关组件1020和/或网络相关组件1030一起彼此组合。
根据电子装置1000的类型，电子装置1000可包括可物理连接和/或电连接到主板1010或者可不物理连接和/或电连接到主板1010的其他组件。这些其他组件可包括例如相机1050、天线1060、显示器1070、电池1080等。然而，这些其他组件不限于此，而是还可包括音频编解码器、视频编解码器、功率放大器、指南针、加速度计、陀螺仪、扬声器、大容量存储单元(例如，硬盘驱动器)、光盘(CD)驱动器、数字通用光盘(DVD)驱动器等。这些其他组件还可根据电子装置1000的类型等而包括用于各种目的的其他组件。
电子装置1000可以是智能电话、个人数字助理(PDA)、数字摄像机、数码相机、网络系统、计算机、监视器、平板PC、膝上型PC、上网本PC、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，并且可以是处理数据的任意其他电子装置。
图2是示意性地示出根据示例性实施例的电子装置的透视图。
参照附图，电子装置可以是例如智能电话1100。主板1110可容纳在智能电话1100中，并且各种电子组件1120可物理连接和/或电连接到主板1110。此外，可物理连接和/或电连接到主板1110或者可不物理连接和/或电连接到主板1110的其他电子组件(诸如，相机模块1130和/或扬声器1140)可容纳在智能电话1100中。电子组件1120中的一部分可以是上述芯片相关组件(例如，半导体封装件1121)，但不限于此。半导体封装件1121可以是其中半导体芯片或无源组件安装在呈封装基板形式的封装基板上的表面安装组件，但不限于此。电子装置不必局限于智能电话1100，而可以是如上所述的其他电子装置。
嵌有电子组件的基板
图3是示意性地示出根据示例性实施例的嵌有电子组件的基板100A的截面图。
参照图3，根据示例性实施例的嵌有电子组件的基板100A可包括：芯层110，在第一表面110-1和第二表面110-2处分别具有第一腔110HA和第二腔110HB；电子组件120，设置在第一腔110HA中；第一绝缘材料141A，覆盖电子组件120的至少一部分；第一布线层142A，设置在第一绝缘材料141A上；第一过孔143A，贯穿第一绝缘材料141A，并且连接电子组件120和第一布线层142A；内置块130，设置在第二腔110HB中；第二绝缘材料141B，覆盖内置块130的至少一部分；第二布线层142B，设置在第二绝缘材料141B上；第二过孔143B，贯穿第二绝缘材料141B，并且连接内置块130和第二布线层142B；贯通过孔113，贯穿第一绝缘材料141A、芯层110、内置块130和第二绝缘材料141B，并且使第一布线层142A和第二布线层142B彼此连接；第一积聚结构150，设置在第一绝缘材料141A上；第二积聚结构160，设置在第二绝缘材料141B上；第一钝化层170，设置在第一积聚结构150上；以及第二钝化层180，设置在第二积聚结构160上。根据需要，还可包括设置在第一钝化层170和第二钝化层180中的每者的开口中的电连接金属件(未示出)。
第一腔110HA可在芯层110的厚度方向上从芯层110的第一表面110-1贯穿芯层110的一部分。类似地，第二腔110HB可在芯层110的厚度方向上从芯层110的第二表面110-2贯穿芯层110的一部分。在这种情况下，厚度方向是指第一方向1和/或第二方向2。因此，厚度方向可以是与连接芯层110的第一表面110-1和第二表面110-2的方向平行的方向。
第一腔110HA和第二腔110HB中的每者可贯穿芯层110的厚度的不到二分之一。例如，第一腔110HA和第二腔110HB中的每者可贯穿芯层110的厚度的约三分之一。因此，在截面图中，第一腔110HA和第二腔110HB可不具有重叠区域。
如此，当第一腔110HA较浅地穿过芯层110时，可有利于缩短与安装在嵌有电子组件的基板上的半导体封装件(未示出)的电连接路径。第二腔110HB的厚度可与第一腔110HA的厚度基本上相同。然而，本公开不限于此，并且第二腔110HB的厚度可与第一腔110HA的厚度不同。
本说明书中的术语“基本上相同”并不意味着完全相同而没有误差，而是包括具有本领域技术人员可理解的程度的公差范围。
如附图中所示，第一腔110HA和第二腔110HB可分别设置为多个第一腔110HA和多个第二腔110HB。尽管附图示出了形成两个第一腔110HA和三个第二腔110HB，但本公开不限于此。第一腔110HA和第二腔110HB的数量可根据设计而改变。
电子组件120和内置块130中的每者也可设置为多个。在这种情况下，一个或更多个电子组件120可设置在多个第一腔110HA中的每个中。此外，一个或更多个内置块130可设置在多个第二腔110HB中的每个中。设置在多个第一腔110HA中的每个中的电子组件120的数量可大于设置在多个第二腔110HB中的每个中的内置块130的数量。
当电子组件120设置为多个电子组件120时，一个或更多个电子组件120可设置在第一腔110HA中。此外，当第一腔110HA设置为多个第一腔110HA时，一个或更多个电子组件120可设置在多个第一腔110HA中的每个中。
当内置块130设置为多个内置块130时，一个或更多个内置块130可设置在第二腔110HB中。此外，当第二腔110HB设置为多个第二腔110HB时，一个或更多个内置块130可设置在多个第二腔110HB中的每个中。
电子组件120和内置块130可被布置为在平面上的投影彼此偏离。平面可垂直于第一方向1和第二方向2并且平行于第三方向3和第四方向4。因此，连接电子组件120的中心和内置块130的中心的直线可与连接芯层的第一表面和第二表面的直线相交。
第一腔110HA和第二腔110HB也可形成为在平面上彼此偏离。第一腔110HA的一部分和第二腔110HB的一部分可形成为在平面上彼此部分地重叠。
如上所述，第一腔110HA和第二腔110HB可分别设置为多个第一腔110HA和多个第二腔110HB。在这种情况下，截面图中的多个第一腔110HA中的每个和多个第二腔110HB中的每个可形成为在第三方向或第四方向上交替地设置在第一表面110-1和第二表面110-2上。因此，在截面图中，在第三方向或第四方向上依次连接多个第一腔110HA中的每个的中心和多个第二腔110HB中的每个的中心的线可具有V形状、W形状、倒V形状、倒W形状、锯齿形状等。
类似地，在截面图中设置在多个第一腔110HA中的每个中的电子组件120和设置在多个第二腔110HB中的每个中的内置块130还可形成为在第三方向或第四方向上交替地设置在第一表面110-1和第二表面110-2上。因此，在截面图中，在第三方向或第四方向上依次连接设置在多个第一腔110HA中的每个中的电子组件120的中心和设置在多个第二腔110HB中的每个中的内置块130的中心的线可具有V形状、W形状以及倒V形状、倒W形状、锯齿形状等。
近来，在嵌有电子组件的基板的情况下，为了缩短与安装在嵌有电子组件的基板上的半导体封装件(未示出)的电连接路径，可将电子组件嵌在所述基板的一侧上。在这种情况下，由于电子组件被设置为与嵌有电子组件的基板的一侧相邻，因此结构稳定性可能由于整个基板的不对称而劣化。因此，可能发生嵌有电子组件的基板的翘曲。
在根据示例性实施例的嵌有电子组件的基板100A的情况下，电子组件120可被设置为与芯层110的第一表面110-1相邻。内置块130可设置在芯层110的与第一表面110-1背对的第二表面110-2上，以改善不对称。因此，可改善嵌有电子组件的基板100A的翘曲。可考虑影响嵌有电子组件的基板100A的翘曲的因素(诸如，电子组件120和内置块130中的每个的热膨胀系数、体积、重量等)来设置内置块130。
贯通过孔113可贯穿芯层110并且可进一步贯穿内置块130。因此，贯通过孔113可与内置块130的至少一部分接触。
如下所述，内置块130可包括导热材料。在这种情况下，从安装在嵌有电子组件的基板100A上的半导体封装件(未示出)产生的热不仅可通过贯通过孔113排放，还可通过连接到贯通过孔113的内置块130排放。因此，可改善嵌有电子组件的基板100A的散热特性。
在这种情况下，在芯层110的第二表面110-2上，第二过孔143B可设置在贯通过孔113周围。因此，通过贯通过孔113和内置块130传递的热可通过第二过孔143B排放。
在下文中，将更详细地描述根据示例性实施例的嵌有电子组件的基板100A的每个构造。
芯层110可用于提高基板的刚性以抑制基板的翘曲等。用于形成芯层110的材料没有特别限制，并且可使用任意材料，只要该材料具有绝缘性质即可。例如，可使用热固性树脂(诸如，环氧树脂)、热塑性树脂(诸如，聚酰亚胺)或包括增强材料(诸如，无机填料和/或玻璃布、玻璃织物等)以及热固性树脂或热塑性树脂的材料(诸如，半固化片、ABF(Ajinomoto Build-up Film)、FR-4、双马来酰亚胺三嗪(BT)等)。根据需要，可使用感光介电(PID)树脂。
电子组件120和内置块130可分别设置在第一腔110HA和第二腔110HB中。第一腔110HA和第二腔110HB的深度可彼此相同或不同。
贯通过孔113可贯穿芯层110和内置块130，并且可使第一布线层142A和第二布线层142B彼此连接。如附图中所示，贯通过孔113还可贯穿第一绝缘材料141A和第二绝缘材料141B。
可使用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)、它们的合金等的导电材料作为用于形成贯通过孔113的材料。贯通过孔113可利用导电材料完全填充，或者可通过沿着通路孔的壁形成导电材料而形成。当贯通过孔113是其中导电材料沿着通路孔的壁形成的贯通过孔时，绝缘材料可填充通路孔的内部。此外，贯通过孔113的形状可以是本领域已知的全部形状，诸如，锥形形状、圆柱形形状等。
电子组件120可以是诸如电容器、电感器等的无源组件，并且可以是包括主体120B和电极120P的片式无源组件。例如，电子组件120可以是多层陶瓷电容器(MLCC)。然而，本公开不限于此，并且电子组件120可以是诸如集成电路(IC)、半导体芯片等的有源组件。如上所述，电子组件120可设置为多个电子组件120。在这种情况下，多个电子组件120可彼此相同或不同。例如，多个电子组件120中的一部分可以是电容器，并且多个电子组件120中的一部分可以是电感器。
内置块130可设置在基板的与其上设置有电子组件120的侧背对的侧上，并且可用于改善基板的翘曲。在这种情况下，用于形成内置块130的材料没有特别限制。
内置块130可呈块状的形式，并且内置块130的形状没有特别限制。例如，内置块130的形状可以是长方体形状、正六面体、三角柱、五角柱、六角柱等。
内置块130的材料可包括能够传递热的导热材料。例如，可使用铜(Cu)、石墨烯、铝(Al)、银(Ag)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)、它们的合金等。例如，内置块130可以是铜块。如此，当内置块130包括导热材料时，内置块130可用作传递到嵌有电子组件的基板100A的热以及从嵌有电子组件的基板100A产生的热等的热释放路径。
然而，本公开不限于此，并且可使用绝缘材料作为内置块130的材料。例如，可使用热固性树脂(诸如，环氧树脂)或其中在热固性树脂中进一步包含增强剂(诸如，无机填料和/或玻璃布、玻璃织物等)的树脂。
第一绝缘材料141A可覆盖电子组件120的至少一部分，以执行物理和化学保护。例如，第一绝缘材料141A可覆盖电子组件120的侧表面和电子组件120的面向第一积聚结构150的表面中的每个的至少一部分，并且可填充第一腔110HA的至少一部分。当第一腔110HA中设置有多个电子组件120时，多个电子组件120之间的空间可被填充。此外，芯层110的第一表面110-1的至少一部分可被覆盖。
用于形成第一绝缘材料141A的材料没有特别限制，并且可使用任意材料，只要该材料具有绝缘性质即可。例如，可使用热固性树脂(诸如，环氧树脂)、热塑性树脂(诸如，聚酰亚胺)或包括增强材料(诸如，无机填料和/或玻璃布、玻璃织物等)以及热固性树脂或热塑性树脂的材料(诸如，半固化片、ABF(Ajinomoto Build-up Film)、FR-4、双马来酰亚胺三嗪(BT)等)。根据需要，可使用感光介电(PID)树脂。
第一布线层142A可连接到电子组件120和/或贯通过孔113。可使用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)、它们的合金等的导电材料作为用于形成第一布线层142A的材料。第一布线层142A可根据其设计执行各种功能。例如，可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。在这种情况下，信号(S)图案可包括除了接地(GND)图案、电力(PWR)图案等之外的各种信号图案(例如，数据信号图案等)。此外，可包括过孔焊盘等。
第一过孔143A可连接电子组件120和第一布线层142A。可使用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)、它们的合金等的导电材料作为用于形成第一过孔143A的材料。第一过孔143A可利用导电材料完全填充，或者可通过沿着通路孔的壁形成导电材料而形成。此外，第一过孔143A的形状可以是本领域已知的全部形状，诸如，锥形形状、圆柱形形状等。
第二绝缘材料141B可覆盖内置块130的至少一部分以执行物理和化学保护。例如，第二绝缘材料141B可覆盖内置块130的侧表面和内置块130的面向第二积聚结构160的表面中的每个的至少一部分，并且可填充第二腔110HB的至少一部分。此外，芯层110的第二表面110-2的至少一部分可被覆盖。
用于形成第二绝缘材料141B的材料没有特别限制，并且可使用任意材料，只要该材料具有绝缘性质即可。例如，可使用热固性树脂(诸如，环氧树脂)、热塑性树脂(诸如，聚酰亚胺)或包括增强材料(诸如，无机填料和/或玻璃布、玻璃织物等)以及热固性树脂或热塑性树脂的材料(诸如，半固化片、ABF(Ajinomoto Build-up Film)、FR-4、双马来酰亚胺三嗪(BT)等)。根据需要，可使用感光介电(PID)树脂。
第二布线层142B可连接到内置块130和/或贯通过孔113。可使用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)、它们的合金等的导电材料作为用于形成第二布线层142B的材料。第二布线层142B可根据其设计执行各种功能。例如，可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。在这种情况下，信号(S)图案可包括除了接地(GND)图案、电力(PWR)图案等之外的各种信号图案(例如，数据信号图案等)。此外，可包括过孔焊盘等。
第二过孔143B可连接内置块130和第二布线层142B。可使用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)、它们的合金等的导电材料作为用于形成第二过孔143B的材料。第二过孔143B可利用导电材料完全填充，或者可通过沿着通路孔的壁形成导电材料而形成。此外，第二过孔143B的形状可以是本领域已知的全部形状，诸如，锥形形状、圆柱形形状等。
第一积聚结构150可包括绝缘层151、布线层152和过孔153。具体地，第一积聚结构150可包括：第一绝缘层151A，设置在第一绝缘材料141A上，并且覆盖第一布线层142A；第三布线层152A，设置在第一绝缘层151A上；第三过孔153A，贯穿第一绝缘层151A，并且连接第一布线层142A和第三布线层152A；第二绝缘层151B，设置在第一绝缘层151A上，并且覆盖第三布线层152A；第四布线层152B，设置在第二绝缘层151B上；以及第四过孔153B，贯穿第二绝缘层151B，并且连接第三布线层152A和第四布线层152B。
第一积聚结构150的结构不限于此，并且可在本领域技术人员能够设计的范围内改变。例如，包括在第一积聚结构150中的绝缘层、布线层和/或过孔的数量可多于或少于附图中所示的数量。
用于形成第一绝缘层151A和第二绝缘层151B中的每者的材料没有特别限制，并且可使用任意材料，只要该材料具有绝缘性质即可。例如，可使用热固性树脂(诸如，环氧树脂)、热塑性树脂(诸如，聚酰亚胺)、或包括增强材料(诸如，无机填料和/或玻璃布、玻璃织物等)以及热固性树脂或热塑性树脂的材料(诸如，半固化片、ABF(Ajinomoto Build-upFilm)、FR-4、双马来酰亚胺三嗪(BT)等)。根据需要，可使用感光介电(PID)树脂。
根据第一绝缘层151A和第二绝缘层151B的材料和工艺，可使第一绝缘层151A与第二绝缘层151B之间的边界无法辨别。例如，可使第一绝缘层151A和第二绝缘层151B彼此一体化，或者可在堆叠工艺期间使它们之间的边界不清晰。因此，可能难以在视觉上确定最终生产的嵌有电子组件的基板的第一绝缘层151A与第二绝缘层151B之间的边界。
此外，根据第一绝缘层151A和第一绝缘材料141A的材料和工艺，也可使第一绝缘层151A与接触第一绝缘层151A的第一绝缘材料141A之间的边界无法辨别。例如，可在层叠工艺期间使第一绝缘层151A和第一绝缘材料141A彼此一体化，或者可在堆叠工艺期间使它们之间的边界不清晰。因此，可能难以在视觉上确定最终生产的嵌有电子组件的基板的第一绝缘层151A与第一绝缘材料141A之间的边界。
可使用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)、它们的合金等的导电材料作为用于形成第三布线层152A和第四布线层152B中的每者的材料。第三布线层152A和第四布线层152B中的每个可根据其设计执行各种功能。例如，可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。在这种情况下，信号(S)图案可包括除了接地(GND)图案、电力(PWR)图案等之外的各种信号图案(例如，数据信号图案等)。此外，可包括过孔焊盘等。
可使用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)、它们的合金等的导电材料作为用于形成第三过孔153A和第四过孔153B中的每者的材料。第三过孔153A和第四过孔153B中的每个可利用导电材料完全填充，或者可通过沿着通路孔的壁形成导电材料而形成。当过孔是其中导电材料沿着通路孔的壁形成的过孔时，绝缘材料可填充通路孔的内部。此外，第三过孔153A和第四过孔153B中的每个的形状可以是本领域已知的任意形状，诸如，锥形形状、圆柱形形状等。
第二积聚结构160可包括绝缘层161、布线层162和过孔163。具体地，第二积聚结构160可包括：第三绝缘层161A，设置在第二绝缘材料141B上，并且覆盖第二布线层142B；第五布线层162A，设置在第三绝缘层161A上；第五过孔163A，贯穿第三绝缘层161A，并且连接第二布线层142B和第五布线层162A；第四绝缘层161B，设置在第三绝缘层161A上，并且覆盖第五布线层162A；第六布线层162B，设置在第四绝缘层161B上；以及第六过孔163B，贯穿第四绝缘层161B，并且连接第五布线层162A和第六布线层162B。
第二积聚结构160的结构不限于此，并且可在本领域技术人员能够设计的范围内改变。例如，包括在第二积聚结构160中的绝缘层、布线层和/或过孔的数量可多于或少于附图中所示的数量。
用于形成第三绝缘层161A和第四绝缘层161B中的每者的材料没有特别限制，并且可使用任意材料，只要该材料具有绝缘性质即可。例如，可使用热固性树脂(诸如，环氧树脂)、热塑性树脂(诸如，聚酰亚胺)、或包括增强材料(诸如，无机填料和/或玻璃布、玻璃织物等)以及热固性树脂或热塑性树脂的材料(诸如，半固化片、ABF(Ajinomoto Build-upFilm)、FR-4、双马来酰亚胺三嗪(BT)等)。根据需要，可使用感光介电(PID)树脂。
根据第三绝缘层161A和第四绝缘层161B的材料和工艺，可使第三绝缘层161A与第四绝缘层161B之间的边界无法辨别。例如，可使第三绝缘层161A和第四绝缘层161B彼此一体化，或者可在堆叠工艺期间使它们之间的边界不清晰。因此，可能难以在视觉上确定最终生产的嵌有电子组件的基板的第三绝缘层161A与第四绝缘层161B之间的边界。
此外，根据第三绝缘层161A和第二绝缘材料141B的材料和工艺，也可使第三绝缘层161A与接触第三绝缘层161A的第二绝缘材料141B之间的边界无法辨别。例如，可在层叠工艺期间使第三绝缘层161A和第二绝缘材料141B彼此一体化，或者可在堆叠工艺期间使它们之间的边界不清晰。因此，可能难以在视觉上确定最终生产的嵌有电子组件的基板的第三绝缘层161A与第二绝缘材料141B之间的边界。
可使用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)、它们的合金等的导电材料作为用于形成第五布线层162A和第六布线层162B中的每者的材料。第五布线层162A和第六布线层162B中的每个可根据其设计执行各种功能。例如，可包括接地(GND)图案、电力(PWR)图案、信号(S)图案等。在这种情况下，信号(S)图案可包括除了接地(GND)图案、电力(PWR)图案等之外的各种信号图案(例如，数据信号图案等)。此外，可包括过孔焊盘等。
可使用诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)、它们的合金等的导电材料作为用于形成第五过孔163A和第六过孔163B中的每者的材料。第五过孔163A和第六过孔163B中的每个可利用导电材料完全填充，或者可通过沿着通路孔的壁形成导电材料而形成。当过孔是其中导电材料沿着通路孔的壁形成的过孔时，绝缘材料可填充通路孔的内部。此外，第五过孔163A和第六过孔163B中的每个的形状可以是本领域已知的任意形状，诸如，锥形形状、圆柱形形状等。
第一钝化层170和第二钝化层180可保护嵌有电子组件的基板100A的内部结构免受外部的物理或化学损坏等。第一钝化层170和第二钝化层180中的每者可包括热固性树脂和无机填料。例如，第一钝化层170和第二钝化层180中的每者可以是ABF。本公开不限于此，并且第一钝化层170和第二钝化层180可以是已知的感光绝缘层，例如，阻焊剂(SR)层。
第一钝化层170和第二钝化层180可包括相同种类的材料，并且可具有彼此基本上相同的厚度。然而，本公开不限于此，并且第一钝化层170和第二钝化层180可包括不同种类的材料，并且可具有彼此不同的厚度。
第一钝化层170可具有使第一积聚结构150的第四布线层152B的至少一部分暴露的一个或更多个开口(未示出)。此外，第二钝化层180可具有使第二积聚结构160的第六布线层162B的至少一部分暴露的一个或更多个开口(未示出)。在这些情况下，可在布线层152B和162B中的每者的暴露的部分上形成表面处理层。表面处理层可通过例如镀金工艺、镀锡工艺、镀银工艺、镀镍工艺等形成。根据需要，第一钝化层170和第二钝化层180中的每者的开口可形成为多个通路孔。
图4A至图4D示意性地示出了根据示例性实施例的嵌有电子组件的基板100A的制造工艺。
参照图4A，首先，可分别在芯层110的第一表面110-1和第二表面110-2上形成第一腔110HA和第二腔110HB。可分别将电子组件120和内置块130设置在第一腔110HA和第二腔110HB中。
在这种情况下，可分别将电子组件120和内置块130设置为通过分别用于固定电子组件120和内置块130的粘合构件(未示出)附接到芯层110。
当将设置在第一腔110HA中的电子组件120提供为多个电子组件120时，可将第一腔110HA中的多个电子组件120设置为彼此间隔开预定距离。
第一腔110HA和第二腔110HB中的每个可通过使用研磨颗粒的喷砂工艺、使用等离子体的干蚀刻工艺、机械钻孔、激光钻孔等形成。当使用机械钻孔和/或激光钻孔形成第一腔110HA和第二腔110HB中的每个时，可执行诸如高锰酸盐工艺等的去污处理工艺，以去除第一腔110HA和第二腔110HB中的每个中的树脂污迹。
接下来，参照图4B，可分别形成第一绝缘材料141A和第二绝缘材料141B。
第一绝缘材料141A可形成为覆盖电子组件120的侧表面、电子组件120在第一方向上的最外表面和芯层110的第一表面110-1中的每个的至少一部分，并且可形成为填充第一腔110HA的至少一部分。当设置在第一腔110HA中的电子组件120设置为多个时，第一绝缘材料141A可形成为填充多个电子组件120之间的空间。
第二绝缘材料141B可形成为覆盖内置块130的侧表面、内置块130在第二方向上的最外表面和芯层110的第二表面110-2中的每者的至少一部分，并且可形成为填充第二腔110HB的至少一部分。
第一绝缘材料141A和第二绝缘材料141B中的每者可通过已知的方法形成。例如，第一绝缘材料141A和第二绝缘材料141B中的每者可通过包括通过已知的层叠工艺层叠其前体然后固化所层叠的前体的工艺形成，可通过包括涂覆其前体然后固化所涂覆的前体的工艺形成，或者可通过其他工艺形成。
接下来，参照图4C，可形成贯穿第一绝缘材料141A的第一过孔143A和贯穿第二绝缘材料141B的第二过孔143B。此外，可形成贯穿第一绝缘材料141A、芯层110、内置块130和第二绝缘材料141B的贯通过孔113。此外，可分别在第一绝缘材料141A和第二绝缘材料141B上形成第一布线层142A和第二布线层142B。
这些结构中的每个可通过已知的工艺形成。例如，这些结构可通过以下步骤形成：使用光刻工艺、机械钻孔、激光钻孔等形成贯通通路孔或通路孔，利用干膜等进行图案化，然后利用镀覆工艺等填充通路孔和图案化的空间。
接下来，参照图4D，可分别在第一绝缘材料141A和第二绝缘材料141B上形成第一积聚结构150和第二积聚结构160。在该工艺中使用的步骤可以与图4B至图4C中所描述的步骤相同。
此外，根据需要，可分别在第一积聚结构150和第二积聚结构160上形成第一钝化层170和第二钝化层180。第一钝化层170和第二钝化层180中的每者也可通过已知的工艺形成，例如，通过包括层叠第一钝化层170和第二钝化层180中的每者的前体然后固化所层叠的前体的工艺形成，可通过包括涂覆用于形成第一钝化层170和第二钝化层180中的每者的材料然后固化所涂覆的材料的工艺形成，或者可通过其他工艺形成。
根据示例性实施例的嵌有电子组件的基板100A的制造工艺不限于上述工艺，并且可由本领域技术人员执行。例如，可改变制造一些组件的顺序、可删除制造一些组件的工艺和/或可添加其他工艺。
图5是示意性地示出根据另一示例的嵌有电子组件的基板100B的截面图。
与根据示例性实施例的嵌有电子组件的基板100A相比，在根据另一示例的嵌有电子组件的基板100B中，芯层110可包括在芯层110的厚度方向上堆叠的绝缘层111和树脂层112。具体地，芯层110可包括在芯层110的厚度方向上堆叠的多个绝缘层111A、111B和111C以及多个树脂层112A和112B。在这种情况下，多个绝缘层111A、111B和111C中的每个可比多个树脂层112A和112B中的每个厚。
更具体地，芯层110可以是其中第一绝缘层111A、第一树脂层112A、第二绝缘层111B、第二树脂层112B和第三绝缘层111C在从第一方向到第二方向的方向上堆叠的芯层。因此，第一树脂层112A可设置在第一绝缘层111A与第二绝缘层111B之间，并且第二树脂层112B可设置在第二绝缘层111B与第三绝缘层111C之间。
多个绝缘层111A、111B和111C之中的在第一方向上设置在最外侧的第一绝缘层111A可具有第一腔110HA。多个绝缘层111A、111B和111C之中的在第二方向上设置在最外侧的第三绝缘层111C可具有第二腔110HB。当第一方向是向上的方向并且第二方向是向下的方向时，多个绝缘层111A、111B和111C之中的设置在最上侧的第一绝缘层111A可具有第一腔110HA。此外，多个绝缘层111A、111B和111C之中的设置在最下侧的第三绝缘层111C可具有第二腔110HB。
芯层110的结构不限于此，并且本领域技术人员可改变芯层110。例如，包括在芯层110中的绝缘层和/或树脂层的数量可多于或少于附图中所示的数量。此外，根据需要，本领域技术人员可采用不同的方式描述芯层110。例如，芯层110可仅包括第二绝缘层111B，而第一绝缘层111A、第一绝缘材料141A和第一布线层142A可统称作上部积聚结构，或者第一绝缘层111A、第一绝缘材料141A、第一布线层142A和第一积聚结构150统称作上部积聚结构，同样地，第三绝缘层111C、第二绝缘材料141B和第二布线层142B可统称作下部积聚结构，或者第三绝缘层111C、第二绝缘材料141B、第二布线层142B和第二积聚结构160统称作下部积聚结构。在这种情况下，电子组件120可设置在上部积聚结构中并且连接到第一布线层142A，内置块130可设置在下部积聚结构中，第二绝缘层111B可位于上部积聚结构中的电子组件120与下部积聚结构中的内置块130之间。
用于形成第一绝缘层111A、第二绝缘层111B和第三绝缘层111C中的每者的材料没有特别限制，并且可使用任意材料，只要该材料具有绝缘性质即可。例如，可使用热固性树脂(诸如，环氧树脂)、热塑性树脂(诸如，聚酰亚胺)或包括增强材料(诸如，无机填料和/或玻璃布、玻璃织物等)以及热固性树脂或热塑性树脂的材料(诸如，半固化片、ABF(Ajinomoto Build-up Film)、FR-4、双马来酰亚胺三嗪(BT)等)。根据需要，可使用感光介电(PID)树脂。
通过加压加热压制工艺，第一树脂层112A可使第一绝缘层111A和第二绝缘层111B结合在一起，并且第二树脂层112B可使第二绝缘层111B和第三绝缘层111C结合在一起。在压制工艺中，第一树脂层112A和第二树脂层112B可处于半固化状态。
用于形成第一树脂层112A和第二树脂层112B中的每者的材料没有特别限制，并且可使用任意材料，只要该材料具有绝缘性质即可。例如，可使用热固性树脂(诸如，环氧树脂)、热塑性树脂(诸如，聚酰亚胺)或包括增强材料(诸如，无机填料和/或玻璃布、玻璃织物等)以及热固性树脂或热塑性树脂的材料(诸如，半固化片、ABF(Ajinomoto Build-upFilm)、FR-4、双马来酰亚胺三嗪(BT)等)。根据需要，可使用感光介电(PID)树脂。
由于其他内容可与根据示例性实施例的嵌有电子组件的基板100A中描述的内容基本上相同，因此将省略其详细描述。
图6是示意性地示出其中半导体封装件安装在根据示例性实施例的嵌有电子组件的基板100A上的电子封装件的示例的截面图。
参照附图，当使用根据本公开的示例性实施例的上述嵌有电子组件的基板100A时，半导体封装件200可通过电连接金属件210安装在嵌有电子组件的基板100A上。在这种情况下，嵌入的电子组件120可通过相对短的电路径电连接到包括在半导体封装件200中的半导体芯片(未示出)。
半导体封装件200可以是其中半导体芯片(未示出)安装在单独的中介基板上的封装件，但不限于此。
包括在半导体封装件200中的半导体芯片(未示出)可以是专用集成电路(ASIC)和/或高带宽存储器(HBM)，但不限于此。
电连接金属件210可包括低熔点金属，例如，锡(Sn)或包含锡(Sn)的合金。更具体地，电连接金属件210可利用焊料等形成，但仅是说明性的，并且电连接金属件210的材料不特别限制于此。
此外，电连接金属件210可利用底部填充树脂固定，但不限于此。
另外，嵌有电子组件的基板100A可通过单独的电连接金属件(未示出)安装在主板(未示出)上。
本说明书中的术语“连接”或“结合”不仅可以是直接连接，还可以是包括通过粘合层等间接连接的概念。此外，本说明书中的术语“电连接的”或“电连接”是包括物理连接和物理断开两者的概念。此外，本说明书中的“第一”、“第二”等的表述用于将一个组件与另一组件区分开，并且不限制组件的顺序和/或重要性。在一些情况下，在不脱离本公开的精神的情况下，“第一”组件可被称作“第二”组件，并且类似地，“第二”组件可被称作“第一”组件。
在此说明书中使用的表述“示例”不是指彼此相同的示例，而是可被提供以强调和解释不同的特定特征。然而，上述示例不排除上述示例与其他示例的特征组合地实现。例如，除非另外描述或与另一示例相矛盾，否则特定示例中的描述尽管未在另一示例中描述，但其也可理解为与另一示例相关的解释。
在本公开中使用的术语仅用于说明各个示例，并非意图限制本发明构思。除非上下文另外清楚指示，否则单数表述包括复数表述。
作为本公开的一个效果，可提供一种具有改善的散热特性的嵌有电子组件的基板。
作为本公开的各个效果中的另一效果，可提供一种具有改善的翘曲的嵌有电子组件的基板。
虽然以上已经示出和描述了示例，但是对本领域技术人员将明显的是，在不脱离由所附权利要求限定的本公开的范围的情况下，可进行修改和变型。

Claims (18)

1.一种嵌有电子组件的基板，包括：
芯层，在所述芯层的第一表面和第二表面上分别具有第一腔和第二腔，所述第二表面在所述芯层的厚度方向上与所述第一表面背对；
电子组件，设置在所述第一腔中；
第一绝缘材料，覆盖所述电子组件的至少一部分；
第一布线层，设置在所述第一绝缘材料上并且连接到所述电子组件；
内置块，设置在所述第二腔中；以及
第二绝缘材料，覆盖所述内置块的至少一部分。
2.根据权利要求1所述的嵌有电子组件的基板，其中，所述第一腔在所述厚度方向上从所述第一表面贯穿所述芯层的一部分，并且
所述第二腔在所述厚度方向上从所述第二表面贯穿所述芯层的一部分。
3.根据权利要求1所述的嵌有电子组件的基板，其中，所述电子组件和所述内置块被布置为在与所述厚度方向垂直的方向上彼此偏离。
4.根据权利要求1所述的嵌有电子组件的基板，其中，所述芯层具有多个第一腔和多个第二腔，
一个或更多个电子组件设置在所述多个第一腔中的每个中，并且
一个或更多个内置块设置在所述多个第二腔中的每个中。
5.根据权利要求4所述的嵌有电子组件的基板，其中，设置在所述多个第一腔中的每个中的所述一个或更多个电子组件的数量大于设置在所述多个第二腔中的每个中的所述一个或更多个内置块的数量。
6.根据权利要求1所述的嵌有电子组件的基板，所述嵌有电子组件的基板还包括：
第二布线层，设置在所述第二绝缘材料上；以及
贯通过孔，贯穿所述芯层和所述内置块，并且使所述第一布线层和所述第二布线层彼此连接。
7.根据权利要求6所述的嵌有电子组件的基板，所述嵌有电子组件的基板还包括过孔，所述过孔贯穿所述第二绝缘材料并且使所述内置块与所述第二布线层彼此连接。
8.根据权利要求7所述的嵌有电子组件的基板，所述嵌有电子组件的基板还包括：
第一积聚结构，设置在所述第一绝缘材料上，并且包括连接到所述第一布线层的第三布线层；以及
第二积聚结构，设置在所述第二绝缘材料上，并且包括连接到所述第二布线层的第四布线层。
9.根据权利要求1所述的嵌有电子组件的基板，其中，所述内置块包括导热材料。
10.根据权利要求9所述的嵌有电子组件的基板，其中，所述内置块包括铜。
11.根据权利要求1所述的嵌有电子组件的基板，其中，所述芯层包括在所述芯层的所述厚度方向上堆叠的多个绝缘层，
所述多个绝缘层之中的最上面的绝缘层具有所述第一腔，并且
所述多个绝缘层之中的最下面的绝缘层具有所述第二腔。
12.根据权利要求11所述的嵌有电子组件的基板，其中，所述芯层还包括一个或更多个树脂层，所述一个或更多个树脂层分别设置在所述多个绝缘层中的相邻绝缘层之间。
13.根据权利要求12所述的嵌有电子组件的基板，其中，所述多个绝缘层中的每个比所述一个或更多个树脂层中的每个厚。
14.根据权利要求1所述的嵌有电子组件的基板，其中，所述电子组件包括具有电极的片式无源组件。
15.根据权利要求1所述的嵌有电子组件的基板，所述嵌有电子组件的基板还包括过孔，所述过孔贯穿所述第一绝缘材料并且使所述电子组件与所述第一布线层彼此连接。
16.一种电子封装件，包括：
根据权利要求1-15中的任一项所述的嵌有电子组件的基板；以及
半导体封装件，通过至少一个电连接金属件安装在所述嵌有电子组件的基板上，所述至少一个电连接金属件将所述半导体封装件电连接到所述嵌有电子组件的基板。
17.一种嵌有电子组件的基板，包括：
第一积聚结构，包括第一布线层；
一个或更多个电子组件，设置在所述第一积聚结构中，并且连接到所述第一布线层；
第二积聚结构，包括第二布线层，并且设置在所述第一积聚结构上；
一个或更多个内置块，设置在所述第二积聚结构中；以及
绝缘层，布置在所述第一积聚结构中的所述一个或更多个电子组件与所述第二积聚结构中的所述一个或更多个内置块之间。
18.根据权利要求17所述的嵌有电子组件的基板，所述嵌有电子组件的基板还包括：
第一树脂层，布置在所述绝缘层与所述一个或更多个电子组件之间；以及
第二树脂层，布置在所述绝缘层与所述一个或更多个内置块之间。
CN202010361755.XA 2019-12-16 2020-04-30 嵌有电子组件的基板及电子封装件 Pending CN112996240A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190167954A KR20210076585A (ko) 2019-12-16 2019-12-16 전자부품 내장기판
KR10-2019-0167954 2019-12-16

Publications (1)

Publication Number Publication Date
CN112996240A true CN112996240A (zh) 2021-06-18

Family

ID=74870489

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010361755.XA Pending CN112996240A (zh) 2019-12-16 2020-04-30 嵌有电子组件的基板及电子封装件

Country Status (3)

Country Link
US (1) US10952319B1 (zh)
KR (1) KR20210076585A (zh)
CN (1) CN112996240A (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1418048A (zh) * 2001-10-18 2003-05-14 松下电器产业株式会社 元件内置模块及其制造方法
US20070085188A1 (en) * 2005-10-18 2007-04-19 Phoenix Precision Technology Corporation Stack Structure of Carrier Board Embedded with Semiconductor Components and Method for Fabricating the same
CN101098584A (zh) * 2006-06-30 2008-01-02 三星电机株式会社 印刷电路板及其制造方法
CN101232776A (zh) * 1999-09-02 2008-07-30 伊比登株式会社 印刷布线板及其制造方法
CN101583239A (zh) * 2008-05-13 2009-11-18 株式会社东芝 组件嵌入的印刷电路板及其制造方法以及包括其的电子设备
CN101653053A (zh) * 2008-01-25 2010-02-17 揖斐电株式会社 多层线路板及其制造方法
US20120043127A1 (en) * 2010-08-20 2012-02-23 Nan Ya Pcb Corp. Printed circuit board and method for fabricating the same
CN107452726A (zh) * 2016-06-01 2017-12-08 瑞萨电子株式会社 半导体集成电路器件及其制造方法、以及印刷板
US20190103360A1 (en) * 2017-09-30 2019-04-04 Industrial Technology Research Institute Flexible chip package
CN109755191A (zh) * 2017-11-08 2019-05-14 三星电机株式会社 扇出型半导体封装件

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6680441B2 (en) 2001-06-13 2004-01-20 Denso Corporation Printed wiring board with embedded electric device and method for manufacturing printed wiring board with embedded electric device

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101232776A (zh) * 1999-09-02 2008-07-30 伊比登株式会社 印刷布线板及其制造方法
CN1418048A (zh) * 2001-10-18 2003-05-14 松下电器产业株式会社 元件内置模块及其制造方法
US20070085188A1 (en) * 2005-10-18 2007-04-19 Phoenix Precision Technology Corporation Stack Structure of Carrier Board Embedded with Semiconductor Components and Method for Fabricating the same
CN101098584A (zh) * 2006-06-30 2008-01-02 三星电机株式会社 印刷电路板及其制造方法
CN101653053A (zh) * 2008-01-25 2010-02-17 揖斐电株式会社 多层线路板及其制造方法
CN101583239A (zh) * 2008-05-13 2009-11-18 株式会社东芝 组件嵌入的印刷电路板及其制造方法以及包括其的电子设备
US20120043127A1 (en) * 2010-08-20 2012-02-23 Nan Ya Pcb Corp. Printed circuit board and method for fabricating the same
CN107452726A (zh) * 2016-06-01 2017-12-08 瑞萨电子株式会社 半导体集成电路器件及其制造方法、以及印刷板
US20190103360A1 (en) * 2017-09-30 2019-04-04 Industrial Technology Research Institute Flexible chip package
CN109755191A (zh) * 2017-11-08 2019-05-14 三星电机株式会社 扇出型半导体封装件

Also Published As

Publication number Publication date
KR20210076585A (ko) 2021-06-24
US10952319B1 (en) 2021-03-16

Similar Documents

Publication Publication Date Title
US10998247B2 (en) Board with embedded passive component
US10881004B1 (en) Electronic component embedded substrate
US11129280B2 (en) Electronic component-embedded substrate
US11284515B2 (en) Electronic component embedded substrate
US10939556B1 (en) Electronic component embedded substrate
CN113948482A (zh) 其中嵌入有电子组件的基板
CN114080092A (zh) 组件封装件和用于该组件封装件的印刷电路板
TWI764033B (zh) 具有嵌入式被動組件的板
CN113905516A (zh) 电子组件嵌入式基板
CN112420626A (zh) 嵌有电子组件的基板
CN112399700A (zh) 印刷电路板
US11758655B2 (en) Printed circuit board
US11039537B1 (en) Electronic component embedded substrate
CN112996240A (zh) 嵌有电子组件的基板及电子封装件
CN115209608A (zh) 印刷电路板和包括该印刷电路板的电子组件封装件
CN114531776A (zh) 印刷电路板以及印刷电路板安装组件
CN112996222A (zh) 嵌有电子组件的基板
CN112996223B (zh) 印刷电路板
US11903129B2 (en) Printed circuit board
US20230108748A1 (en) Electronic component embedded substrate
US11715680B2 (en) Printed circuit board
US20230199976A1 (en) Printed circuit board and method for manufacturing the same
US10881000B1 (en) Printed circuit board
US20240155771A1 (en) Printed circuit board and method of manufacturing the same
US20230199974A1 (en) Printed circuit board and method for manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination