CN101232776A - 印刷布线板及其制造方法 - Google Patents

印刷布线板及其制造方法 Download PDF

Info

Publication number
CN101232776A
CN101232776A CNA200810009768XA CN200810009768A CN101232776A CN 101232776 A CN101232776 A CN 101232776A CN A200810009768X A CNA200810009768X A CN A200810009768XA CN 200810009768 A CN200810009768 A CN 200810009768A CN 101232776 A CN101232776 A CN 101232776A
Authority
CN
China
Prior art keywords
capacitor
printed wiring
resin
wiring board
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200810009768XA
Other languages
English (en)
Other versions
CN101232776B (zh
Inventor
稻垣靖
浅井元雄
王东冬
矢桥英郎
白井诚二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN101232776A publication Critical patent/CN101232776A/zh
Application granted granted Critical
Publication of CN101232776B publication Critical patent/CN101232776B/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01002—Helium [He]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09545—Plated through-holes or blind vias without lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

一种印刷布线板及其制造方法，所述印刷布线板因为在印刷布线板10内设置了片状电容器20，所以能够缩短IC芯片90与片状电容器20的距离，降低环线电感。另外，因为在厚的核心基板30中容纳了片状电容器20，所以印刷布线板不会变厚。

Description

印刷布线板及其制造方法
本申请是下述申请的分案申请：
发明名称：印刷布线板及其制造方法
国际申请号：PCT/JP00/05972，中国申请号：00801835.9
国际申请日：2000年9月1日，最早的优先权日：1999年9月2日
技术领域
本发明涉及装载IC芯片等电子部件的印刷布线板，特别是涉及内置电容器的印刷布线板及其制造方法。
背景技术
通常，在计算机内部，电源与IC芯片之间的布线距离长，该布线部分的环路电感变得非常大。因此，高速工作时的IC驱动电压的变动也变大，可成为IC误工作的原因。另外，也难以稳定电源电压。因此，作为电源供给的补充，在印刷布线板的表面上安装电容器。
即，构成电压变动的环线电感依赖于从如图72(A)所示的电源通过印刷布线板300内的电源线到IC芯片270的电源端子272P的布线长度和从IC芯片270的接地端子272E通过来自电源的印刷布线板300内的地线到达电源的布线长度。另外，通过变窄反方向电流流过的布线之间、例如电源线和地线之间的间隔，能够降低环线电感。
因此，如图72(B)所示，由于在印刷布线板300上对片状电容器298进行表面安装，缩短了连接IC芯片270和成为电源供给源的片状电容器298的印刷布线板300内的电源线与地线的布线长度，同时，由于变窄了布线间隔，所以降低了环线电感。
但是，成为IC驱动电压变动的原因的电压下降的大小依赖于频率。因此，伴随IC芯片的驱动频率的增加，如上参照图72(B)所述，即使在表面上安装片状电容器也不能降低环线电感，因而难以充分抑制IC驱动电压的变动。
因此，本发明者期望将片状电容器容纳于印刷布线板中。作为将电容器埋入基板中的技术，有特开平6-326472号、特开平7-263619号、特开平10-256429号、特开平11-45955号、特开平11-126978号及特开平11-312868等。
在特开平6-326472号中，公开了在由玻璃环氧树脂制成的树脂基板中埋入电容器的技术。利用该结构可降低电源噪声，并且，不需要安装片状电容器的空间，能够使绝缘性基板小型化。另外，在特开平7-263619号中，公开了在陶瓷、氧化铝等基板中埋入电容器的技术。利用该结构，由于在电源层和接地层之间进行连接，所以缩短了布线长度，降低了布线的电感。
但是，所述技术基本不能使从IC芯片到电容器的距离变得很短，在IC芯片的更高频率区域内，不能使电感降低到当前所需要的那样。特别是，在树脂制的多层复合(build-up)布线板中，由于由陶瓷制成的电容器与由树脂制成的核心基板及层间树脂绝缘层的热膨胀率不同，所以会发生片状电容器的端子和通路(via hole)之间的断路、片状电容器和层间树脂绝缘层之间的剥离、层间树脂绝缘层中的裂纹，因此不能长时间实现高的可靠性。
发明内容
本发明为了解决所述问题而进行，其目的在于提供一种能够降低环线电感、同时具有高的可靠性的印刷布线板及其制造方法。
为了实现所述目的，在本发明第1方面中，为一种在核心基板上层叠树脂绝缘层和导体电路所形成的印刷布线板，其特征在于：
在所述核心基板中形成凹部，在所述凹部中容纳多个电容器。
在本发明第1方面中，在核心基板上形成大的凹部，在凹部中容纳多个电容器。因此，能够可靠地向核心基板内配置多个电容器。因为能够密集于凹部内配置电容器，所以能够提高电容器的安装密度。另外，因为在凹部内装载了多个电容器，由于多个电容器的高度对齐，所以能够以均一的厚度形成在核心基板上形成的树脂层，从而稳定通路孔的形成。另外，因为凹部形成得大，所以能够正确确定电容器的位置。因此，因为能够适当地在核心基板之上形成层间树脂绝缘层和导体电路，所以能够降低印刷布线板的不合格品的发生率。
期望在凹部内填充树脂。通过去除电容器、核心基板之间的空隙，内置的电容器的运动变小，即使产生以电容器为起点的应力时，也能通过该填充的树脂得到缓和。另外，该树脂具有连接电容器与核心基板和降低迁移的效果。
在本发明第2方面中，因为在凹部内的电容器之间填充树脂，所以能够在凹部内确定电容器的位置后固定。树脂的热膨胀率与核心基板相比小，即，设定为接近由陶瓷构成的电容器。因此，对于热循环试验而言，即使由于核心基板和电容器之间的热膨胀率差产生了内应力，也难以在核心基板中发生裂纹、剥离等，能够达到高的可靠性。另外，因为不会发生迁移，所以稳定了与电容器的连接。
在本发明第3方面中，因为在电容器之间的树脂层中形成通孔，由于信号线不通过电容器，所以不会发生由于高介电体的阻抗不连续引起的反射和通过高介电体所引起的传输延迟。
另外，通过通孔能实现内外的电连接，在电容器的下部也能通过组合层来设置布线，从而能够设置电容器的管脚和BGA。
在本发明第4方面中，对形成金属膜的片状电容器的电极用经电镀形成的通路孔实现电连接。这里，片状电容器的电极由金属化形成、在表面上存在凹凸，但由于经金属膜使得表面变平滑，形成了通路孔，所以在覆盖在电极上的树脂中形成通孔时，不会残留树脂，从而能够提高通路孔与电极的连接可靠性。另外，因为在电镀形成的电极中利用电镀形成通路孔，所以提高了电极与通路孔的连接性，即使进行热循环试验，也不会产生电极与通路孔之间的断路。
作为电容器电极的金属膜，期望配置铜、镍、贵金属之一的金属。这是由于内置的电容器中，锡或锌等层容易引起与通路孔的连接部中的迁移。
也可进行片状电容器的表面粗化处理。因此，由陶瓷制成的片状电容器和由树脂制成的粘接层、层间树脂绝缘层的密接性提高，即使进行热循环试验，也不会在界面中产生粘接层、层间树脂绝缘层的剥离。
在本发明第6方面中，片状电容器电极从覆盖层中，至少露出一部分容纳在印刷布线板中，在从覆盖层露出的电极中取得电连接。此时，期望从覆盖层露出的金属的主要成分为Cu。这是因为能够降低连接电阻。
在本发明第7方面中，因为使用在外缘的内侧中形成电极的片状电容器，所以即使经过通路孔取得导通，但由于外部电极大，对齐(allignment)的容许范围扩大，所以不会产生连接不良。
在本发明第8方面中，因为使用形成矩阵状电极的电容器，所以容易在核心基板上容纳大型的片状电容器。因此，因为静电电容可变大，所以能够解决电学上的问题。并且，即使经过各种热过程等，也难以在印刷布线板中发生翘曲。
另外，作为电容器也可使多个的多个使用的片状电容器连接。由此能够适当调整静电电容，从而能够使IC芯片适当地工作。
在本发明第9方面中，除在基板内容纳了的电容器外，还在表面上设置电容器。因为在印刷布线板中容纳了电容器，所以IC芯片和电容器的距离缩短，从而降低了环线电感，并能够瞬时供给电源，另一方面，因为在印刷布线板的表面上也设置有电容器，所以能够安装大容量的电容器，从而能够容易地向IC芯片提供大的功率。
在本发明第10方面中，为一种印刷布线板的制造方法，其技术特征在于，至少具有以下(a)～(c)的工序：
(a)在核心基板上形成凹部的工序；
(b)在所述凹部中装装多个电容器的工序；以及
(c)在所述电容器之间填充树脂的工序。
在本发明第10方面中，因为在核心基板上形成了大的凹部，所以能够可靠地向核心基板内设置多个电容器。并且，因为在凹部内装有多个电容器，由于多个电容器的高度对齐，所以能够平滑地制成核心基板。另外，因为凹部形成得较大，所以能够正确确定电容器的位置。由此，不会损坏核心基板的平滑性，因为能够在核心基板上适当地形成层间树脂绝缘层和导体电路，所以能够降低印刷布线板的不合格品的发生率。另外，因为在电容器之间填充了树脂，所以能够在凹部中确定电容器的位置以固定。
在本发明第11方面中，通过向凹部内的多个电容器的上表面施加压力，或者敲击来使电容器上表面的高度对齐。由此，在凹部内设置电容器时，即使多个电容器的大小参差不齐，也能使高度对齐，从而能够平滑地形成核心基板。由此，不会损坏核心基板的平滑性，因为能够适当地形成上层层间树脂绝缘层和导体电路，所以能够降低印刷布线板的不合格品发生率。
在本发明第12方面中，因为在电容器之间的树脂层中形成通孔，由于信号线不通过电容器，所以不会发生由于高介电体的阻抗不连续引起的反射和由通过高介电体所引起的传输延迟。另外，通过通孔能实现内外的电连接，在电容器的下部也能通过组合层来设置布线，从而能够设置电容器的管脚和BGA。
在本发明第13方面中，为一种印刷布线板的制造方法，其技术特征在于：具有至少以下(a)～(d)的工序：
(a)在由含有形成芯材的树脂构成的树脂材料中形成通孔的工序；
(b)在形成所述通孔的树脂材料中，粘贴树脂材料、形成具有凹部的核心基板的工序；
(c)在所述核心基板中装载多个电容器的工序；以及
(d)在所述电容器之间的凹部中填充树脂的工序。
在本发明第13方面中，因为在核心基板上形成大的凹部，所以能够确实向核心基板内设置多个电容器。并且，因为在凹部内装有多个电容器，由于多个电容器的高度对齐，所以能够平滑地制成核心基板。另外，因为凹部形成得较大，所以能够正确确定电容器的位置。由此，因为能够在核心基板之上适当地形成层间树脂绝缘层和导体电路，所以能够降低印刷布线板的不合格品的发生率。另外，因为在电容器之间填充了树脂，所以能够在凹部中确定电容器的位置以固定。
在本发明第14方面中，通过从上方压凹部内的多个电容器的上表面，或敲击来使电容器上表面的高度对齐。由此，在凹部内设置电容器时，即使多个电容器的大小参差不齐，也能使高度对齐。由此，不会损坏核心基板的平滑性，因为能够适当地在核心基板之上形成层间树脂绝缘层和导体电路，所以能够降低印刷布线板的不合格品发生率。
在本发明第15方面中，因为在电容器之间的树脂层中形成通孔，由于信号线不通过电容器，所以不会发生由于高介电体的阻抗不连续引起的反射和由通过高介电体所引起的传输延迟。另外，通过通孔能实现内外的电连接，在电容器的下部也能通过组合层来设置布线，从而能够设置电容器的管脚和BGA。
为了解决所述问题，在本发明第16方面中，为在核心基板上层叠树脂绝缘层和导体电路而形成的印刷布线板。
其技术特征在于，所述核心基板由至少为一层以上的绝缘树脂层形成的连接层和在锪孔部中容纳电容器的容纳层构成。
意思指的是在核心基板上设置层间树脂绝缘层，在该层间树脂绝缘层中加工通路孔或通孔，通过形成作为导电层的导体电路的复合法所形成的电路。其中，能使用半添加法(semi-additive)、全添加法(full-additive)之-。
在本发明第16方面中，因为在印刷布线板中设置了电容器，所以IC芯片和电容器的距离缩短，从而能够降低环线电感。另外，核心基板由至少一层以上的连接层和容纳电容器的容纳层构成，因为在厚度较厚的容纳层中容纳有电容器，所以核心基板不变厚，即使在核心基板上层层叠间树脂绝缘层和导体电路也不会变厚印刷布线板。
期望在凹部内填充树脂。通过去除电容器、核心基板之间的空隙，内置的电容器的运动变小，即使产生以电容器为起点的应力时，也能通过该填充的树脂得到缓和。另外，该树脂具有连接电容器与核心基板和降低迁移的效果。
在本发明第17方面中，因为容纳层由使树脂浸含在芯材中的树脂基板构成，所以在核心基板中能够得到足够的强度。
在本发明第18方面中，通过导电性粘接剂来连接连接层和容纳在容纳层内的电容器。由此可确保与电容器的电连接和电容器与连接层的密接性。作为导电性粘接材料可使用焊料(Sn/Pb、Sn/Ag、Sn/Sb、Sn/Ag/Cu)、导电性糊剂或在树脂中浸含金属粒子等的兼有导电性和粘接性的材料。
期望在导电粘接剂和电容器的空隙中填充树脂。这是因为能够缓和电容器引起的运动，并能防止导电粘接剂的迁移。
在本发明第19方面中，因为在连接层与容纳层之间设置了与导电性粘接剂连接的电路，所以通过该电路，能够确实取得与电容器的连接。另外，因为在连接层和容纳层之间设置了由金属层构成的电路，所以能够防止核心基板的翘曲。
在本发明第20方面中，连接于印刷布线板内表面侧的外部基板(子板、母板)和电容器的端子通过设置在连接层上的通路孔和形成于核心基板中的通孔而被连接。即，因为在具有芯材、加工困难的容纳层中形成通孔，而不直接连接电容器的端子和外部基板，所以能够提高连接的可靠性。
在本发明第21方面中，因为在电容器之间设置有IC芯片与外部基板的连接用布线，由于信号线不通过电容器，所以不会发生由于高介电体的阻抗不连续引起的反射和由通过高介电体所引起的传输延迟。由于具有电源用电容器，所以能够容易地向IC芯片提供大的功率。另外，能够降低印刷布线板的信号传输的噪声。
另外，通过设置连接用布线，在电容器的下部也能进行布线。因此，能够增大布线的自由度，实现高密度化、小型化。
在本发明第22方面中，因为使用了在外缘的内侧中形成电极的片状电容器，所以即使经过通路孔取得导通，但由于外部电极大，对齐的容许范围扩大，所以不会产生连接不良。
在本发明第23方面中，因为使用形成矩阵状电极的电容器，所以容易在核心基板上容纳大型的片状电容器。因此，因为静电电容可变大，所以能够解决电学上的问题。并且，即使经过各种热过程等，也难以在印刷布线板中发生翘曲。
另外，作为电容器也可使多个的多个使用的片状电容器连接。由此能够适当调整静电电容，从而能够使IC芯片适当地工作。
在本发明第24方面中，除在基板内容纳了的电容器外，还在表面上设置电容器。因为在印刷布线板中容纳了电容器，所以IC芯片和电容器的距离缩短，从而降低了环线电感，并能够瞬时供给电源，另一方面，因为在印刷布线板的表面上也设置有电容器，所以能够安装大容量的电容器，从而能够容易地向IC芯片提供大的功率。
在本发明第25方面中，因为表面电容器的静电电容在内层电容器的静电电容以上，所以不会产生在高频区域中的电源供给不足，从而确保了期望的IC芯片的工作。
在本发明第26方面中，因为表面电容器的电感在内层电容器的电感以上，所以不会产生在高频区域中的电源供给不足，从而确保了期望的IC芯片的工作。
能够在片状电容器的表面上进行粗化处理。因此，由陶瓷制成的片状电容器和由树脂制成的粘接层、层间树脂绝缘层的密接性提高，即使进行热循环试验，也不会在界面中产生粘接层、层间树脂绝缘层的剥离。
在本发明第27方面中，通过在片状电容器的周围形成铜，在内置的电容器中不会发生迁移。另外，不会使电容器与填充的树脂发生剥离和裂纹，提高了容纳性。因此也不会降低电特性。
在本发明第28方面中，在核心基板的锪孔部和电容器之间填充树脂，树脂的热膨胀率与核心基板相比小，即，设定为接近由陶瓷构成的电容器的。因此，对于热循环试验而言，即使由于核心基板和电容器之间的热膨胀率差产生了内应力，也难以在核心基板中发生裂纹、剥离等，能够达到高的可靠性。另外，也可防止发生迁移。
本发明第29方面的印刷布线板的制造方法，其技术特征在于，至少具有以下(a)～(c)的工序：
(a)在以单面或双面形成电路图形的树脂板中，通过粘接材料将电容器连接于所述电路图形上的工序；
(b)在所述树脂板中，粘贴形成容纳所述电容器的空腔(cavity)的树脂基板来形成核心基板的工序；以及
(c)在所述树脂板中设置到达所述电容器电极的开口以形成通路孔的工序。
在权利要求本发明第29方面的印刷布线板的制造方法中，提供了一种能够在核心基板内容纳片状电容器、降低环线电感的印刷布线板。
在本发明第30方面的印刷布线板的制造方法中，因为双面施加压力后使容纳电容器的树脂基板和树脂板糊剂合而形成核心基板，所以表面被平坦化，能够层叠具有高可靠性的层间树脂绝缘层和导体电路。
在本发明第31方面的印刷布线板的制造方法中，因为在电容器之间设置有IC芯片和外部基板的通孔，信号线不通过电容器，所以不会发生由于高介电体的阻抗不连续引起的反射和由通过高介电体所引起的传输延迟。由于具有电源用的电容器，所以能够容易地向IC芯片提供大的功率。
为了解决所述问题，在本发明第32方面中，为在核心基板上层叠树脂绝缘层和导体电路而形成的印刷布线板，
其技术特征在于，所述核心基板由至少为一层以上的绝缘树脂层形成的连接层和容纳电容器的由两层以上的树脂层构成的容纳层构成。
意思指的是在核心基板上设置层间树脂绝缘层，在该层间树脂绝缘层中加工通路孔或通孔，通过形成作为导电层的导体电路的复合法所形成的电路。其中，能使用半添加法(semi-additive)、全添加法(full-additive)之一。
在本发明第32方面中，因为在印刷布线板中设置了电容器，所以IC芯片和电容器的距离缩短，从而能够降低环线电感。另外，核心基板由至少一层以上的连接层和容纳电容器的容纳层构成，因为在厚度较厚的容纳层中容纳有电容器，所以核心基板不变厚，即使在核心基板上层层叠间树脂绝缘层和导体电路也不会变厚印刷布线板。
期望在空隙中填充树脂。通过去除电容器、核心基板之间的空隙，内置的电容器的运动变小，即使产生以电容器为起点的应力时，也能通过该填充的树脂得到缓和。另外，该树脂具有连接电容器与核心基板和降低迁移的效果。
在本发明第33方面中，为在核心基板上层叠树脂绝缘层和导体电路而形成的印刷布线板，
其技术特征在于，所述核心基板由至少为一层以上的绝缘树脂层形成的连接层和容纳电容器的由两层以上的树脂层构成的容纳层构成，在两面上形成与电容器连接的通路孔。
在本发明第33方面中，因为在印刷布线板内配置了电容器，所以IC芯片和电容器的距离缩短，从而能够降低环线电感。另外，核心基板由至少一层以上的连接层和容纳电容器的容纳层构成，因为在厚度较厚的容纳层中容纳有电容器，所以核心基板不变厚，即使在核心基板上层层叠间树脂绝缘层和导体电路也不会变厚印刷布线板。另外，因为在两面上形成与电容器连接的通路孔，所以缩短了电容器与IC芯片及外部基板的布线长度。
在本发明第36方面中，因为在电容器之间设置有IC芯片和外部基板的连接用布线，信号线不通过电容器，所以不会发生由于高介电体的阻抗不连续引起的反射和由通过高介电体所引起的传输延迟。由于具有电源用的电容器，所以能够容易地向IC芯片提供大的功率。另外，由于具有接地用电容器，所以能够降低印刷布线板的信号传输的噪声。
另外，通过设置连接用布线，在电容器的下部也能进行布线。因此，能够增大布线的自由度，实现高密度化、小型化。
在本发明第37方面中，因为使用了在外缘的内侧中形成电极的片状电容器，所以即使经过通路孔取得导通，但由于外部电极大，对齐的容许范围扩大，所以不会产生连接不良。
在本发明第38方面中，因为使用形成矩阵状电极的电容器，所以容易在核心基板上容纳大型的片状电容器。因此，因为静电电容可变大，所以能够解决电学上的问题。并且，即使经过各种热过程等，也难以在印刷布线板中发生翘曲。
另外，作为电容器也可使多个、多个使用的片状电容器连接。由此能够适当调整静电电容，从而能够使IC芯片适当地工作。
在本发明第39方面中，除在基板内容纳了的电容器外，还在表面上设置电容器。因为在印刷布线板中容纳了电容器，所以IC芯片和电容器的距离缩短，从而降低了环线电感，并能够瞬时供给电源，另一方面，因为在印刷布线板的表面上也设置有电容器，所以能够安装大容量的电容器，从而能够容易地向IC芯片提供大的功率。
在本发明第40方面中，因为表面电容器的静电电容在内层电容器的静电电容以上，所以不会产生在高频区域中的电源供给不足，从而确保了期望的IC芯片的工作。
在本发明第41方面中，因为表面电容器的电感在内层电容器的电感以上，所以不会产生在高频区域中的电源供给不足，从而确保了期望的IC芯片的工作。
在本发明第42、43方面中，对形成金属膜的片状电容器的电极用经电镀形成的通路孔实现电连接。这里，片状电容器的电极由金属化形成、在表面上存在凹凸，但由于经金属膜使得表面变平滑，形成了通路孔，所以在覆盖在电极上的树脂中形成通孔时，不会残留树脂，从而能够提高通路孔与电极的连接可靠性。另外，因为在电镀形成的电极中利用电镀形成通路孔，所以提高了电极与通路孔的连接性，即使进行热循环试验，也不会产生电极与通路孔之间的断路。
作为电容器电极的金属膜，期望配置铜、镍、贵金属之一的金属。这是由于内置的电容器中，锡或锌等层容易引起与通路孔的连接部中的迁移。所以还能防止迁移的发生。
另外，也可进行片状电容器的表面粗化处理。因此，由陶瓷制成的片状电容器和由树脂制成的粘接层、层间树脂绝缘层的密接性提高，即使进行热循环试验，也不会在界面中产生粘接层、层间树脂绝缘层的剥离。
在本发明第44方面中，片状电容器电极从覆盖层中，至少露出一部分容纳在印刷布线板中，在从覆盖层露出的电极中取得电连接。此时，期望从覆盖层露出的金属的主要成分为Cu。这是因为能够降低连接电阻。
在本发明第45方面中，绝缘性粘接剂的热膨胀率与容纳层相比小，即，设定为接近由陶瓷构成的电容器的。因此，对于热循环试验而言，即使在构成核心基板的容纳层和电容器之间由于热膨胀率差产生了内应力，也难以在核心基板中发生裂纹、剥离等，能够达到高的可靠性。
本发明第46方面的印刷布线板的制造方法，其技术特征在于，具有至少以下(a)～(e)的工序：
(a)在芯材中含有树脂而构成的第一树脂材料中形成电容器容纳用的通孔的工序；
(b)在形成所述通孔的第一树脂材料上粘贴第二树脂材料，形成具有电容器容纳部的容纳层的工序；
(c)在所述容纳层中容纳电容器的工序；
(d)在所述(c)工序的容纳层上粘贴第三绝缘树脂层，形成核心基板的工序；以及
(e)在所述第三绝缘树脂层中设置到达所述电容器电极的开口，形成通路孔的工序。
本发明第47方面的印刷布线板的制造方法，其技术特征在于，具有至少以下(a)～(e)的工序：
(a)在芯材中含有树脂而构成的第一树脂材料中形成电容器容纳用的通孔的工序；
(b)在第二树脂材料中，向相当于所述第一树脂材料的电容器容纳部的位置配置电容器的工序；
(c)粘贴经过所述(a)工序的第一树脂材料和经过所述(b)工序的第二树脂材料而形成容纳电容器的容纳层的工序；
(d)在容纳层上粘上第三绝缘树脂层，形成核心基板的工序；以及
(e)在所述第三绝缘树脂层中设置到达所述电容器电极的开口，形成通路孔的工序。
本发明第48方面的印刷布线板的制造方法，其技术特征在于，具有至少以下(a)～(f)的工序：
(a)在芯材中含有树脂而构成的第一树脂材料中形成电容器容纳用的通孔的工序；
(b)在第二树脂材料中设置成为通路孔的贯通孔，向相当于所述第一树脂材料的电容器容纳部的位置配置电容器的工序；
(c)贴着经过所述(a)工序的第一树脂材料和经过所述(b)工序的第二树脂材料而形成容纳电容器的容纳层的工序；
(d)在所述容纳层上粘上第三绝缘树脂层，形成核心基板的工序；
(e)在所述第三绝缘树脂层中设置到达所述电容器电极的开口的工序；以及
(f)在所述第一树脂材料的贯通孔和第三树脂材料的开口中形成导体膜，作为通路孔的工序。
在本发明第46、47方面的印刷布线板的制造方法中，可提供一种能够在核心基板中容纳片状电容器、降低环线电感的印刷布线板。
在本发明第48方面的印刷布线板的制造方法中，可提供一种能够在核心基板中容纳片状电容器、降低环线电感的印刷布线板。另外，因为在核心基板的两面上形成通路孔，所以缩短了电容器向IC芯片及外部基板的布线长度。
在本发明第49方面的印刷布线板的制造方法中，因为双面施加压力后使容纳电容器的容纳层和第三树脂材料糊剂合而形成核心基板，所以表面被平坦化，能够层叠具有高可靠性的层间树脂绝缘层和导体电路。
为了解决所述问题，在本发明第50方面中为一种在核心基板上层叠树脂绝缘层和导体电路而形成的印刷布线板，
其技术特征在于，所述核心基板由在通孔部中容纳电容器的容纳层和在所述容纳层的表面及内表面上配置的绝缘树脂层形成的连接层构成。
意思指的是在核心基板上设置层间树脂绝缘层，在该层间树脂绝缘层中加工通路孔或通孔，通过形成作为导电层的导体电路的复合法所形成的电路。其中，能使用半添加法、全添加法之一。
在本发明第50方面中，因为在印刷布线板中设置了电容器，所以IC芯片和电容器的距离缩短，从而能够降低环线电感。另外，核心基板由至少一层以上的连接层和容纳电容器的容纳层构成，因为在厚度较厚的容纳层中容纳有电容器，所以核心基板不变厚，即使在核心基板上层层叠间树脂绝缘层和导体电路也不会变厚印刷布线板。
另外，因为在核心基板的两面上设置了通路孔，所以能以最短的距离连接IC芯片和容纳在基板内的电容器、以及配置在外部连接基板上的电源和容纳在基板内的电容器。因此，能够从电源向IC芯片瞬时补充电压，从而能够快速稳定IC驱动电压。
期望在空隙中填充树脂。通过去除电容器、核心基板之间的空隙，内置的电容器的运动变小，即使产生以电容器为起点的应力时，也能通过该填充的树脂得到缓和。另外，该树脂具有连接电容器与核心基板和降低迁移的效果。
在本发明第51方面中，因为容纳层由使树脂浸含在芯材中的树脂基板构成，所以在核心基板中能够得到足够的强度。
在本发明第52方面中，因为电容器通过绝缘性粘接剂固定在容纳层的通孔上，所以能够将电容器固定在适当位置上。
在本发明第53方面中，通过设置在连接层上的通路孔来连接配置在印刷布线板的表面上的IC芯片、配置在内表面的外部基板(子板、母板)和电容器的端子。即，因为电容器的端子与IC芯片、外部基板直接连接，所以能够缩短布线长度。
在本发明第54方面中，因为在电容器之间设置有IC芯片和外部基板的连接用布线，信号线不通过电容器，所以不会发生由于高介电体的阻抗不连续引起的反射和由通过高介电体所引起的传输延迟。由于具有电源用的电容器，所以能够容易地向IC芯片提供大的功率。由于具有接地用电容器，所以能够降低印刷布线板信号传输的噪声。另外，通过设置连接用布线，在电容器的下部也能进行布线。因此，能够增大布线的自由度，实现高密度化、小型化。
在本发明第55方面中，除在基板内容纳了的电容器外，还在表面上设置电容器。因为在印刷布线板中容纳了电容器，所以IC芯片和电容器的距离缩短，从而降低了环线电感，并能够瞬时供给电源，另一方面，因为在印刷布线板的表面上也设置有电容器，所以能够安装大容量的电容器，从而能够容易地向IC芯片提供大的功率。
在本发明第56方面中，因为表面电容器的静电电容在内层电容器的静电电容以上，所以不会产生在高频区域中的电源供给不足，从而确保了期望的IC芯片的工作。
在本发明第57方面中，因为表面电容器的电感在内层电容器的电感以上，所以不会产生在高频区域中的电源供给不足，从而确保了期望的IC芯片的工作。
在本发明第58方面中，因为使用了在外缘的内侧中形成电极的片状电容器，所以即使经过通路孔取得导通，但由于外部电极大，对齐(allignment)的容许范围扩大，所以不会产生连接不良。
在本发明第59方面中，因为使用形成矩阵状电极的电容器，所以容易在核心基板上容纳大型的片状电容器。因此，因为静电电容可变大，所以能够解决电学上的问题。并且，即使经过各种热过程等，也难以在印刷布线板中发生翘曲。
另外，作为电容器也可使多个使用的片状电容器连接。由此能够适当调整静电电容，从而能够使IC芯片适当地工作。
在本发明第60、61方面中，对形成金属膜的片状电容器的电极用经电镀形成的通路孔实现电连接。这里，片状电容器的电极由金属化形成、在表面上存在凹凸，但由于用金属膜使得表面变平滑，形成了通路孔，所以在覆盖在电极上的树脂中形成通孔时，不会残留树脂，从而能够提高通路孔与电极的连接可靠性。另外，因为在电镀形成的电极中利用电镀形成通路孔，所以提高了电极与通路孔的连接性，即使进行热循环试验，也不会产生电极与通路孔之间的断路。
作为电容器电极的金属膜，期望配置铜、镍、贵金属之一的金属。这是由于内置的电容器中，锡或锌等层容易引起与通路孔的连接部中的迁移。所以还能防止迁移的发生。
另外，也可进行片状电容器的表面粗化处理。因此，由陶瓷制成的片状电容器和由树脂制成的粘接层、层间树脂绝缘层的密接性提高，即使进行热循环试验，也不会在界面中产生粘接层、层间树脂绝缘层的剥离。
在本发明第62方面中，片状电容器电极从覆盖层中，至少露出一部分容纳在印刷布线板中，在从覆盖层露出的电极中取得电连接。此时，期望从覆盖层露出的金属的主要成分为Cu。这是因为能够降低连接电阻。
在本发明第63方面中，绝缘性粘接剂的热膨胀率与容纳层相比小，即，设定为接近由陶瓷构成的电容器的。因此，对于热循环试验而言，即使在构成核心基板的容纳层和电容器之间由于热膨胀率差产生了内应力，也难以在核心基板中发生裂纹、剥离等，能够达到高的可靠性。
本发明第64方面的印刷布线板的制造方法，其技术特征在于，具有至少以下(a)～(d)的工序：
(a)在芯材中浸含树脂而构成的第一树脂材料中形成电容器容纳用的通孔的工序；
(b)在所述第一树脂材料的通孔中容纳电容器的工序；
(c)在所述第一树脂材料上粘贴第二树脂材料，形成核心基板的工序；以及
(d)在所述核心基板的第二树脂树料中设置到达所述电容器电极的开口，形成通路孔的工序。
在本发明第64方面的印刷布线板的制造方法中，能够提供了一种可在核心基板中容纳片状电容器、降低环线电感的印刷布线板。
在本发明第65方面的印刷布线板的制造方法中，因为在电容器之间设置有IC芯片和外部基板的通孔，信号线不通过电容器，所以不会发生由于高介电体的阻抗不连续引起的反射和由通过高介电体所引起的传输延迟。由于具有电源用的电容器，所以能够容易地向IC芯片提供大的功率。
在本发明第66方面的印刷布线板的制造方法中，因为双面施加压力后使容纳电容器的第一树脂材料和第二树脂材料糊剂合而形成核心基板，所以表面被平坦化，能够层叠具有高可靠性的层间树脂绝缘层和导体电路。
为了解决所述问题，在本发明第67中为一种在核心基板上层叠树脂绝缘层和导体电路而形成的印刷布线板，
其技术特征在于，在所述核心基板内容纳有电容器。
意思指的是在核心基板上设置层间树脂绝缘层，在该层间树脂绝缘层中加工通路孔或通孔，通过形成作为导电层的导体电路的复合法所形成的电路。其中，能使用半添加法、全添加法之一。
在本发明第67方面中，因为在印刷布线板中设置了电容器，所以IC芯片和电容器的距离缩短，从而能够降低环线电感。另外，因为在厚度较厚的核心基板内容纳有电容器，所以即使在核心基板上层层叠间树脂绝缘层和导体电路也不会变厚印刷布线板。
期望在空隙中填充树脂。通过去除电容器、核心基板之间的空隙，内置的电容器的运动变小，即使产生以电容器为起点的应力时，也能通过该填充的树脂得到缓和。另外，该树脂具有连接电容器与核心基板和降低迁移的效果。
本发明第68方面为在核心基板上层叠树脂绝缘层和导体电路而形成的印刷布线板，
其技术特征在于，至少使片状电容器电极的一部分从覆盖层露出、容纳在所述印刷布线板中，向从所述覆盖层露出的电极上通过电镀取得电连接。
在本发明第68、69方面中，片状电容器电极从覆盖层中至少露出一部分、容纳在印刷布线板中，以从覆盖层露出的电极上通过电镀取得电连接。此时，期望从覆盖层露出的金属的主要成分为Cu。其原因是，提高了在露出的金属上形成电镀时的连接性，电特性没有变差，并能够降低连接电阻。
本发明第70方面为在核心基板上层叠树脂绝缘层和导体电路而形成的印刷布线板，
其技术特征在于，在片状电容器的电极上形成金属膜，容纳在所述印刷布线板中、向形成所述金属膜的电极通过电镀来得到电连接。
在本发明第70、71方面中，对形成金属膜的片状电容器的电极用经电镀形成的通路孔实现电连接。这里，片状电容器的电极由金属化形成、在表面上存在凹凸，但由于用金属膜使得表面变平滑，形成了通路孔，所以在覆盖在电极上的树脂中形成通孔时，不会残留树脂，从而能够提高通路孔与电极的连接可靠性。另外，因为在电镀形成的电极中利用电镀形成通路孔，所以提高了电极与通路孔的连接性，即使进行热循环试验，也不会产生电极与通路孔之间的断路。
作为电容器电极的金属膜，期望配置铜、镍、贵金属之一的金属。这是由于内置的电容器中，锡或锌等层容易引起与通路孔的连接部中的迁移。所以还能防止迁移的发生。
在本发明第72方面中，因为使用了在外缘的内侧中形成电极的片状电容器，所以即使经过通路孔取得导通，但由于外部电极大，对齐的容许范围扩大，所以不会产生连接不良。
在本发明第73方面中，因为使用形成矩阵状电极的片状电容器，所以容易在核心基板上容纳大型的片状电容器。并且，即使经过各种热过程等，也难以在印刷布线板中发生翘曲。
在本发明第74方面中，多个连接多个使用的片状电容器以用作电容器，即，因为使用了大型的片状电容器，所以能够使用容量大的片状电容器。因此，即使经过各种热过程等，也难以在印刷布线板中发生翘曲。
本发明第75方面为在核心基板上层叠树脂绝缘层和导体电路而形成的印刷布线板，
其技术特征在于，在所述核心基板内容纳电容器，并且，在所述印刷布线板的表面上安装电容器。
在本发明第75方面中，除在基板内容纳了的电容器外，还在表面上配置电容器。因为在印刷布线板中容纳了电容器，所以IC芯片和电容器的距离缩短，从而降低了环线电感，并能够瞬时供给电源，另一方面，因为在印刷布线板的表面上也设置有电容器，所以能够安装大容量的电容器，从而能够容易地向IC芯片提供大的功率。
在本发明第76方面中，因为表面电容器的静电电容在内层电容器的静电电容以上，所以不会产生在高频区域中的电源供给不足，从而确保了期望的IC芯片的工作。
在本发明第77方面中，因为表面电容器的电感在内层电容器的电感以上，所以不会产生在高频区域中的电源供给不足，从而确保了期望的IC芯片的工作。
另外，能够在片状电容器的表面上进行粗化处理。因此，由陶瓷制成的片状电容器和由树脂制成的粘接层、层间树脂绝缘层的密接性提高，即使进行热循环试验，也不会在界面中产生粘接层、层间树脂绝缘层的剥离。
本发明第78方面的印刷布线板的内置用电容器的特征在于，在片状电容器的金属化电极的表面上覆盖铜电镀膜。
在本发明第78方面中，因为在片状电容器的电极上形成金属膜、使表面平滑，所以在容纳于印刷布线板内、在覆盖电极上的树脂中形成通孔时，因为不会残留树脂，从而能够提高通路孔与电极的连接可靠性。
附图说明
图1是根据本发明的实施形态1的印刷布线板的制造工序图；
图2是根据实施形态1的印刷布线板的制造工序图；
图3是根据实施形态1的印刷布线板的制造工序图；
图4是根据实施形态1的印刷布线板的制造工序图；
图5是根据实施形态1的印刷布线板的制造工序图；
图6是根据实施形态1的印刷布线板的制造工序图；
图7是根据实施形态1的印刷布线板的剖面图；
图8是表示在根据实施形态1的印刷布线板上装有IC芯片的状态的剖面图；
图9是根据实施形态1的第一变形例的印刷布线板的制造工序图；
图10是根据实施形态1的第一变形例的印刷布线板的制造工序图；
图11是根据实施形态1的第一变形例的印刷布线板的制造工序图；
图12是根据实施形态1的第一变形例的印刷布线板的制造工序图；
图13是根据实施形态1的第一变形例的印刷布线板的制造工序图；
图14是根据实施形态1的第一变形例的印刷布线板的制造工序图；
图15是表示在根据实施形态1的第一变形例的印刷布线板上装有IC芯片的状态的剖面图；
图16是根据实施形态1的第二变形例的印刷布线板的制造工序图；
图17是根据实施形态1的片状电容器的剖面图；
图18是根据实施形态1的第三变形例的片状电容器的平面图；
图19是根据实施形态1的第三变形例的片状电容器的平面图；
图20是根据实施形态1的第三变形例的片状电容器的平面图；
图21是根据实施形态1的第四变形例的印刷布线板的剖面图；
图22是表示向IC芯片提供的电压与时间的变化的曲线图；
图23是根据本发明的实施形态2的印刷布线板的制造工序图；
图24是根据实施形态2的印刷布线板的制造工序图；
图25是根据实施形态2的印刷布线板的制造工序图；
图26是根据实施形态2的印刷布线板的制造工序图；
图27是根据实施形态2的印刷布线板的制造工序图；
图28是根据实施形态2的印刷布线板的制造工序图；
图29是根据实施形态2的印刷布线板的剖面图；
图30是根据实施形态2的印刷布线板的剖面图；
图31是根据实施形态2的第一变形例的印刷布线板的剖面图；
图32是根据实施形态2的第二变形例的印刷布线板的剖面图；
图33是根据实施形态2的第三变形例的印刷布线板的剖面图；
图34是根据本发明的实施形态3的印刷布线板的制造工序图；
图35是根据实施形态3的印刷布线板的制造工序图；
图36是根据实施形态3的印刷布线板的制造工序图；
图37是根据实施形态3的印刷布线板的剖面图；
图38是根据实施形态3的印刷布线板的剖面图；
图39是根据实施形态3的第一变形例的印刷布线板的剖面图；
图40是根据实施形态3的第二变形例的印刷布线板的制造工序图；
图41是根据实施形态3的第二变形例的印刷布线板的制造工序图；
图42是根据实施形态3的第二变形例的印刷布线板的剖面图；
图43是根据实施形态3的第三变形例的印刷布线板的制造工序图；
图44是根据实施形态3的第三变形例的印刷布线板的剖面图；
图45是片状电容器的剖面图；
图46是根据实施形态3的第四变形例的印刷布线板的剖面图；
图47是第四变形例的片状电容器的剖面图；
图48是根据本发明的实施形态4的印刷布线板的制造工序图；
图49是根据实施形态4的印刷布线板的制造工序图；
图50是根据实施形态4的印刷布线板的制造工序图；
图51是根据实施形态4的印刷布线板的剖面图；
图52是根据实施形态4的印刷布线板的剖面图；
图53是根据实施形态4的第一变形例的印刷布线板的剖面图；
图54是根据实施形态4的第二变形例的印刷布线板的剖面图；
图55是根据实施形态4的第三变形例的印刷布线板的剖面图；
图56是根据实施形态4的第四变形例的印刷布线板的剖面图；
图57是根据实施形态4的第五变形例的印刷布线板的剖面图；
图58是根据实施形态4的第六变形例的印刷布线板的剖面图；
图59是第六变形例的片状电容器的剖面图；
图60是根据本发明的实施形态5的印刷布线板的制造工序图；
图61是根据本发明的实施形态5的印刷布线板的制造工序图；
图62是根据本发明的实施形态5的印刷布线板的制造工序图；
图63是根据实施形态5的印刷布线板的剖面图；
图64是根据实施形态5的印刷布线板的剖面图；
图65是根据实施形态5的第一变形例的印刷布线板的剖面图；
图66是第一变形例的片状电容器的剖面图；
图67是根据实施形态5的第二变形例的印刷布线板的剖面图；
图68是第二变形例的片状电容器的剖面图；
图69是根据实施形态5的第三变形例的印刷布线板的剖面图；
图70是根据本发明的第四变形例的印刷布线板的剖面图；
图71是根据第五变形例的印刷布线板的剖面图；
图72是根据第六变形例的印刷布线板的剖面图；和
图73是根据现有技术的印刷布线板的环线电感的说明图。
具体实施方式
(实施形态1)
下面，参照附图来说明本发明的实施形态。
首先，参照图7、8来说明根据本发明的实施形态1的印刷布线板的结构。图7表示印刷布线板10的剖面，图8表示在图7所示的印刷布线板10上装载IC芯片90、并安装到子板95侧的状态。
如图7所示，印刷布线板10由容纳多个片状电容器20的核心基板30和复合布线层80A、80B构成。复合布线层80A、80B由层间树脂绝缘层50、150构成。在层间树脂绝缘层50中形成通路孔160和导体电路158，在层间树脂绝缘层150中形成通路孔161和导体电路159。在层间树脂绝缘层150上设置阻焊剂层70。
片状电容器20，如图17(A)所示，由第一电极21、第二电极22和被第一、第二电极夹住的介电体23构成，在介电体23中相对配置多个连接于第一电极21侧的第一导电膜24和连接于第二电极22侧的第二导电膜25。
如图8所示，在上侧复合布线层80A的通路孔161中形成用于连接到IC芯片90的焊区92的焊锡凸点76U。另一方面，在下侧复合布线层80B的通路孔161中形成用于连接到子板95的焊区94的焊锡凸点76D。另外，在核心基板30中形成通孔46。
在本实施形态的印刷布线板10中，因为形成大的凹部32，所以即使锪孔加工的精度低，也能可靠地在基板上设置多个片状电容器20。因为能够在凹部32内密集地配置片状电容器20，所以能够提高电容器的安装密度。另外，因为凹部32内的多个片状电容器20的高度对齐，所以能够如后述那样在核心基板上形成均一厚度的树脂层，稳定通路孔的形成。由此，因为能够适当地在核心基板30上形成层间树脂绝缘层50、150和导体电路158、159，所以能够降低印刷布线板10的不合格品产生率。
可用由树脂构成的板作为核心基板。可以使用例如，玻璃环氧树脂树脂浸含基材、酚醛树脂浸含基材等在一般的印刷布线板中使用的树脂材料。但是，对于基板而言，不能使用陶瓷或AIN等基板。这是因为该基板的外形加工性差，不能容纳电容器，即使填充树脂也会产生空隙。
另外，因为在片状电容器20之间填充了树脂层36，所以能够对于被配置在凹部32中正确位置上的片状电容器20进行定位并固定。另外，能够防止电容器和通路孔的连接部中的迁移。
这里，树脂层36和片状电容器20下部的粘接材料34的热膨胀率与核心基板30和树脂绝缘层40的相比小，即，设定为接近由陶瓷构成的片状电容器20。因此，对于热循环试验而言，即使发生由核心基板30及树脂绝缘层40和片状电容器20之间的热膨胀率差引起的内应力，在核心基板30和树脂绝缘层40中也难以产生裂纹、剥离等，能够达到高的可靠性。
另外，在片状电容器20之间的树脂层36中，因为形成有通孔46，由于信号线不通过由陶瓷构成的片状电容器20，所以不会发生高介电体的阻抗不连续引起的反射和由通过高介电体所引起的传输延迟。因为在电容器的下部也装有布线，所以增加了布线、管脚等的外部端子的自由度，实现高密度化、小型化。
片状电容器20，如图17(A)所示，在构成第一电极21和第二电极22的金属层26的表面上覆盖铜电镀膜29。电镀膜的覆盖由电解电镀、非电解电镀等的电镀形成。因此，如图7所示，在覆盖铜电镀膜29的第一、第二电极21、22上利用由铜电镀构成的通路孔60来进行电连接。这里，片状电容器的电极21、22由金属化构成、在表面上有凹凸。因此，在剥去金属层26的状态下使用时，对于在下述的树脂绝缘层40中穿设开口48的工序而言，在该凹凸内残留有树脂。此时，由于该树脂的残留，会发生第一、第二电极21、22与通路孔60的连接不良。与此相反，在本实施形态中，通过铜电镀膜29来使第一、第二电极21、22的表面变得平滑，当在覆盖在电极上的树脂绝缘层40中穿设开口48时，不会残留树脂，能够提高形成通路孔60时与电极21、22的连接可靠性。
另外，因为在形成铜电镀膜29的电极21、22中利用电镀形成了通路孔60，所以提高了电极21、22与通路孔60的连接性，即使实施热循环试验，在电极21、22与通路孔60之间也不会发生断路。
并且，在片状电容器制造阶段中在向印刷布线板安装的阶段中，在把覆盖在金属层26表面上的镍/锡层剥离之后来设置所述铜电镀膜29。可代之以在片状电容器20的制造阶段中，在金属层26之上直接覆盖铜电镀膜29。即，在本实施形态中，通过激光来设置直到电极的铜电镀膜29的开口后，进行去污斑处理等，由铜电镀形成通路孔。因此，即使在铜电镀膜29的表面上形成氧化膜，由于也能够通过所述激光和去污斑处理来去除氧化膜，所以能够得到适当的连接。
并且，如图17(B)所示，还能去除电容器20的第一电极21、第二电极22的覆盖28的一部分后使用。这是由于通过露出第一电极21、第二电极22能够提高与由电镀形成的通路孔的连接性。
另外，也可在片状电容器20的由陶瓷构成的介电体23的表面上设置粗化层23α。因此，提高了由陶瓷构成的片状电容器20与由树脂构成的树脂绝缘层40的密接性，即使进行热循环试验，也不会产生界面上的树脂绝缘层40的剥离。该粗化层23α可通过在烧制后研磨片状电容器20的表面、还在烧制前进行粗化处理来形成。并且，在本实施形态中，在电容器的表面上进行粗化处理，提高了与树脂的密接性，但可代之以在电容器的表面上进行硅烷耦联处理。
接着，参照图1～7来说明对于参照图7所述的印刷布线板的制造方法。
(1)首先，将绝缘树脂基板构成的核心基板30作为原始材料(参照图1(A))。接着，在核心基板30的一面上通过锪孔加工形成电容器配置用的凹部32(参照图1(B))。此时，凹部32形成得比能够配置多个电容器的区域大。由此，能够在核心基板30上可靠地配置多个电容器。
(2)之后，用印刷机在凹部32中涂布粘接材料34(参照图1(C))。此时，在涂布以外也可进行浇灌等。粘接材料34使用热膨胀率比核心基板30和树脂绝缘层40的小的材料。接着，在凹部32中在粘接34材料上设置多个由陶瓷构成的片状电容器20(参照图17)(参照图1(D))。这里，如下所述，通过在底部平滑的凹部32中设置多个片状电容器20，由于多个片状电容器20的高度对齐，所以能够平滑地制成核心基板30。另外，由于较大地形成凹部32，所以能够正确地进行片状电容器20的定位，另外，能够以高密度来配置。
(3)然后，压或敲击片状电容器20的上表面来使高度对齐，以使多个片状电容器20的上表面为相同高度(参照图2(A))。通过该工序，当在凹部32内设置多个片状电容器20时，即使多个片状电容器20的大小参差不齐，也能使高度完全对齐，从而能够使核心基板20平滑。
(4)之后，在凹部32内的片状电容器20之间填充热固化性树脂，加热固化后形成树脂层36(参照图2(B))。此时，作为热固化性树脂，最好是环氧树脂、苯酚树脂、聚酰亚胺树脂、三嗪树脂。由此，能够固定凹部32内的片状电容器20。树脂层36的热膨胀率比核心基板30和树脂绝缘层40的小。
此外，也可使用热塑性树脂等树脂。另外，为了使树脂中的热膨胀率一致，也可浸含填料。作为该填料的一个例子，可以是无机填料、陶瓷填料、金属填料等。
(5)随后，使用印刷机从其上涂布后述的由环氧系树脂构成的树脂，形成树脂绝缘层40(参照图2(C))。并且，也可用粘贴树脂膜来替代涂布树脂。
除此之外，也能使用一种以上的热固化性树脂、热塑性树脂、感光性树脂热固化树脂和热塑性树脂的组合体、感光性树脂和热可塑性树脂的组合等树脂。也可以把它们做成两层结构。
(6)接着，通过激光在树脂绝缘层40上形成通路孔用开口48(参照图2(D))。之后，进行去污斑(デスミヤ)处理。也可使用曝光、显影处理来替代激光。因此，通过钻头或激光在树脂层36中形成通孔用的通孔46a，进行加热固化(参照图3(A))。也可通过过锰酸等药液或等离子体处理来进行去污斑处理。
(7)之后，利用非电解铜电镀在树脂绝缘层40的表面上形成铜电镀膜52(参照图3(B))。替代非电解电镀，进行将Ni-Cu合金作为靶的溅射，可设置Ni-Cu合金层，也可根据情况在通过溅射形成之后，形成非电解电镀膜。
(8)接着，在铜电镀膜52的表面上粘贴感光性干膜，设置掩模，进行曝光、显影处理，形成规定图形的抗蚀剂54。此后，在电解电镀液中对核心基板30进行浸渍，通过铜电镀膜52流过电流而析出电解电镀膜56(参照图3(C))。
(9)随后，用5％的NaOH剥离去除电镀抗蚀剂54后，用硫酸和过氧化氢的混合液蚀刻处理后溶解去除该电镀抗蚀剂54下的铜电镀膜52，形成由铜电镀膜52和电解铜电镀膜56构成的导体电路58(包含通路孔60)和通孔46。这里，通过形成通孔46，由于信号线不通过片状电容器20，所以不会发生由于高介电体的阻抗不连续引起的反射和由通过高介电体所引起的传输延迟。
接着，用喷雾器在基板两面上喷上蚀刻液，通过对导体电路58的表面和通孔46的凸缘表面进行蚀刻，在导体电路58的整体表面上形成粗化面58α(参照图3(D))。
(10)之后，在通孔46内填充以环氧系树脂为主的树脂填充剂62后进行干燥(参照图4(A))。可使用热固化性树脂、热塑性树脂、紫外固化性树脂等。其中希望使用热固化性树脂。这是因为填充通孔内时，操作方便。
(11)在经过所述工序的基板的两面上，一面对厚度为50μm的热固化型环氧系树脂板进行升温直到50～150℃，一面在压力5kg/cm2下进行真空压接层叠，设置由环氧系树脂构成的层间树脂绝缘层50(参照图4(B))。真空压接时的真空度为10mmHg。也可用烯烃系树脂来替代环氧系树脂。
(12)接着，以波长为10.4μm的CO2气体激光，在光束直径为5mm、顶盖模式、脉冲宽度为5.0μ秒、掩模孔径为0.5mm、三拍发射的条件下，在层间树脂绝缘层50中设置直径为80μm的通路孔用开口148(参照图4(C))。之后，用氧等离子体进行去污斑处理。
(13)接着，用日本真空技术株式会社制造的SV-4540进行等离子体处理，粗化层间树脂绝缘层50的表面，形成粗化面50α(参照图4(D))。此时，作为惰性气体使用氩气，在功率为200W、气压为0.6Pa、温度为70℃的条件下，进行两分钟等离子体处理。也可用酸或氧化剂来进行粗化处理。另外，期望粗化层为0.1～5μm。
(14)接着，使用相同的装置，交换内部的氩气后，在气压为0.6Pa、温度为80℃、功率为200W、时间为5分钟的条件下进行对以Ni-Cu合金为靶的溅射，在层间树脂绝缘层50的表面上形成Ni-Cu合金152。此时，形成的Ni-Cu合金层152的厚度为0.2μm(参照图5(A))。也可在非电解电镀等电镀膜或在溅射膜上施加电镀膜。
(15)在结束所述处理后的基板30的两面上粘贴市售的感光性干膜，设置光掩模膜，以100mJ/cm2曝光后，在0.8％的碳酸钠中进行显影处理，设置厚度为15μm的电镀抗蚀剂154。然后，在下面的条件下进行电解电镀，形成厚度为15μm的电解电镀膜156(参照图5(B))。并且，在下述工序中利用该电解电镀膜156进行构成导体电路158的部分的增厚和构成通路孔160的部分的电镀填充等。并且，电解电镀水溶液中的添加剂为アトテツクジヤパン社制造的癸酸盐(カパラシド)HL。
[电解电镀水溶液]
硫酸                                     2.24mol/l
硫酸铜                                   0.26mol/l
添加剂(アトテツクジヤパン社制造的癸酸盐  19.5m/l
(カパラシド)HL)
[电解电镀的条件]
电流密度                        1A/dm2
时间                            65分
温度                            22±2℃
(16)在以5％NaOH剥离去除电镀抗蚀剂154后，通过用硝酸、硫酸和过氧化氢的混合液蚀刻来溶解去除该电镀抗蚀剂下的Ni-Cu合金层152，形成由Ni-Cu合金层152和电解电镀膜156构成的厚度为16μm的导体电路158和通路孔160(参照图5(C))。
(17)随后，通过重复所述(11)～(16)的工序，进而形成上层的层间树脂绝缘层150和导体电路159(包含通路孔161)(参照图5(D))。
(18)接着，重量份为46.67的在二甘醇二甲基乙醚(DMDG)中将溶解成60％重量浓度的甲酚酚醛型环氧树脂(日本化药社制)的环氧基50％进行丙烯基化后带有感光性的齐聚物(分子量4000)、重量份为15的溶解于丁酮的80％重量的双酚A型环氧树脂(油化シエル社制、商品名为：エピユ一ト1001)、重量份为1.6的咪唑固化剂(四国化成社制、商品名为：2E4MZ-CN)、重量份为3的为感光性单体的多功能丙烯基单体(共荣化学社制、商品名为：R604)、重量份为1.5的相同多价丙烯基单体(共荣化学社制、商品名为：DPE6A)、重量份为0.71的分散系消泡剂(サンノプコ社制、商品名为：S-65)在容器中搅拌、混合后调制混合组成物，对该混合组成物加入作为光重量开始剂的重量份为2.0的苯酮(关东化学社制)、作为增光剂的重量份为0.2的米蚩酮(关东化学社制)，得到在25℃下将粘度调整为2.0Pa·s的阻焊剂剂组成物(有机树脂绝缘材料)。
并且，用B型粘度计(东京计器社制、DVL-B型)在60rpm时以No.4回转器、6rpm时以No.3来进行粘度测定。
(19)接着，在基板30的两面上以20μm的厚度来涂布所述阻焊剂组成物，在70℃下进行20分钟、70℃下进行30分钟的条件下进行干燥处理后，在阻焊剂层70中密接描绘阻焊剂层的抗蚀开口部图形、厚度为5mm的光掩模，用1000mJ/cm2的紫外线曝光，在DMTG溶液中进行显影处理，形成200μm直径的开口71U、71D(参照图6(A))。另外，也可使用LPSR等市售的阻焊剂剂。
(20)接着后，在包含氯化镍(2.3×10-1mol/l)、次亚磷酸钠(2.8×10-1mol/l)、柠檬酸钠(1.6×10-1mol/l)的PH＝4.5的非电解镍电镀液中浸渍20分钟形成了阻焊剂层(有机树脂绝缘层)70的基板，在开口部71U、71D上形成厚度为5μm的镍电镀层72。之后，将该基板在80℃的条件下在包含氰化金钾(7.6×10-3mol/l)、氯化铵(1.9×10-1mol/l)、柠檬酸钠(1.2×10-1mol/l)、次亚磷酸钠(1.7×10-1mol/l)的非电解电镀液中浸渍7.5分钟，通过在镍电镀层72上形成厚度为0.03μm的金电镀层74，在通路孔161和导体电路159中形成焊锡焊区75(参照图6(B))。
(21)此后，在阻焊剂层70的开口部71U、71D上印刷焊锡糊剂，通过在200℃下进行回流，形成焊锡凸点(焊锡体)76U、76D。由此，可得到具有焊锡凸点76U、76D的印刷布线板10(参照图7)。
接着，参照图8来说明向用所述工序完成的印刷布线板10安装IC芯片和向子板的安装。通过将IC芯片90的焊锡焊区92对应于完成后的印刷布线板10的焊锡凸点76U来安装IC芯片90，进行回流来进行IC芯片90的安装。同样地，通过将子板95的焊区94对应于印刷布线板10的焊锡凸点76D，进行回流将印刷布线板10安装到子板95上。
在所述的树脂膜中，含有难溶性树脂、可溶性粒子、固化剂、其它成分。下面分别进行说明。
本发明的制造方法中使用的树脂膜为将酸或氧化剂中可溶性的粒子(下面称为可溶性粒子)分散于酸或氧化剂中难溶性的树脂(下面称为难溶性树脂)中的材料。
并且，本发明中使用的[难溶性]、[可溶性]这样的术语，在同一时间浸渍在由同一酸或氧化剂构成的溶液中的情况下，将溶解速度相对快的方便地称为[可溶性]、将溶解速度相对慢的方便地称为[难溶性]。
作为所述可溶性粒子，例如可举出在酸或氧化剂中可溶性的树脂粒子(下面称为可溶性树脂粒子)、在酸或氧化剂中可溶性的无机粒子(下面称为可溶性无机粒子)、在酸或氧化剂中可溶性的金属粒子(下面称为可溶性金属粒子)等。这些可溶性粒子既可以单独使用，也可以两种以上合用。
所述可溶性粒子的形状不特别限定，例如可举出球状、破碎状等。另外，期望所述可溶性粒子的形状为一样的形状。这是因为可形成具有均匀粗度的凹凸的粗化面。
所述可溶性粒子的平均颗粒直径期望为0.1～10μm。只要在该颗粒直径的范围内，则也可含有两种以上的不同的颗粒直径。即，可以含有平均颗粒直径为0.1～0.5μm的可溶性粒子和平均颗粒直径为1～3μm的可溶性粒子。由此，可形成更复杂的粗化面，也有利于与导体电路的密接性。并且，本发明中，所谓可溶性粒子的颗粒直径为可溶性粒子最长部分的长度。
作为所述可溶性树脂粒子，可举出由热固化性树脂、热塑性树脂等构成。只要是当浸渍在酸或氧化剂构成的溶液中时溶解速度比所述难溶性树脂的快，就不作特别限定。
作为所述可溶性树脂粒子的具体实例，例如可举出是由环氧树脂、酚醛树脂、聚酰亚胺树脂、聚苯树脂、聚烯树脂、含氟树脂等构成的，可以是由这些树脂的一种构成、也可以是由两种以上的树脂的混合物构成。
另外，作为可溶性树脂粒子，可使用由橡糊剂构成的树脂粒子。作为所述橡糊剂，例如，可举出聚丁二烯橡糊剂，环氧变性、尿烷变性、(亚)丙烯腈变性等各种变性聚丁二烯橡糊剂，含有羧基的(亚)丙烯腈·聚丁橡糊剂等。通过使用这些橡糊剂，可溶性树脂粒子变得容易溶解于酸或氧化剂中。总之，当用酸来溶解可溶性树脂粒子时，即使用强酸以外的酸也能溶解，当使用氧化剂来溶解可溶性树脂粒子时，即使用氧化能力比较弱的过锰酸盐也能溶解。另外，即使使用铬酸的情况下，也能以低浓度溶解。因此，酸或氧化剂不会残留在树脂表面上，如后所述，形成粗化面后，在提供氯化钯等催化剂时，也不会一边提供催化剂、一边氧化催化剂。
作为所述可溶性无机粒子，例如可举出为从铝化合物、钙化合物、钾化合物、镁化合物以及硅化合物构成的组中选择至少由一种构成的粒子。
作为所述铝化合物，例如可举出氧化铝、氢氧化铝等，作为所述钙化合物，例如可举出碳酸钙、氢氧化钙等，作为所述钾化合物，例如可举出碳酸钾等，作为所述镁化合物，例如可举出氧化镁、白云石、碱性碳酸镁等，作为所述硅化合物，例如可举出二氧化硅、沸石等。这些既可单独使用，也可二种以上合用。
作为所述可溶性金属粒子，例如可举出由铜、镍、铁、锌、铅、金、银、铝、镁、钙和硅构成的组中选择的至少一种所构成的粒子等。另外，为了确保绝缘性，这些可溶性金属粒子的表层也可用树脂等覆盖。
将所述可溶性粒子两种以上混合使用时，作为混合的两种可溶性粒子的组合期望是树脂粒子和无机粒子的组合。这是因为两者的导电性都低，所以在能确保树脂膜的绝缘性的同时，也容易实现与难溶性树脂之间的热膨胀的调整，在由树脂膜构成的层间树脂绝缘层中不会发生裂纹，在层间树脂绝缘层和导体电路之间也不会发生剥离。
作为所述难溶性树脂，只要是使用酸或氧化剂在层间树脂绝缘层上形成粗化面时能保持粗化面的形状的树脂就不特别加以限定，例如，可举出热固化性树脂、热塑性树脂、其组合体等。另外，也可以是对这些树脂提供了感光性的感光性树脂。通过使用感光性树脂，能够使用曝光、显影处理在层间树脂绝缘层上形成通路孔用开口。
其中，期望含有热固性树脂。这是由于即使通过电镀液或各种热处理，也能够保持粗化面的形状。
作为所述难溶性树脂的具体实例，例如，可举出环氧树脂、苯酚树脂、苯氧基树脂、聚酰亚胺树脂、对聚苯树脂、聚烯树脂、含氟树脂等。这些树脂既可单独使用，也可两种以上合用。
其中，更期望在一个分子中具有两个以上的环氧基的环氧树脂。因为不仅能形成所述的粗化面，而且耐热性等优越，所以即使在热循环条件下，在金属层中也不会发生应力集中，也难以引起金属层的剥离等。
作为所述环氧树脂，例如，可举出甲酚酚醛型环氧树脂、双酚A型环氧树脂、双酚F型环氧树脂、苯酚酚醛型环氧树脂、烷基苯酚酚醛型环氧树脂、联酚F型环氧树脂、萘型环氧树脂、双戊型环氧树脂、与具有酚类和酚性氢氧基的芳香族乙醛缩合物的环氧化物、トリクリシジルイソシアヌレ-ト、脂环式环氧树脂等。它们既可单独使用，也可两种以上合用。由此耐热性等优越。
对于本发明中使用的树脂膜，期望所述可溶性粒子基本均匀地分散于所述难溶性树脂中。这是因为能够形成具有均匀粗度的凹凸的粗化面，即使在树脂膜上形成通路孔和通孔，也能确保在其上形成的导体电路的金属层的密接性。另外，也可使用仅在形成粗化面的表层部中含有可溶性粒子的树脂膜。由此，因为树脂膜的表层部以外不施加酸或氧化剂，所以可靠地保证了通过层间树脂绝缘层的导体电路间的绝缘性。
对于所述树脂膜而言，期望分散于难溶性树脂中的可溶性粒子的配比为相对树脂膜的3-40重量％。当可溶性粒子的配比不足3重量％时，则有时不能形成具有期望凹凸的粗化面，当超过40重量％时，在使用酸或氧化剂来溶解可溶性粒子时，会溶解到树脂膜的深部，不能维持通过由树脂膜构成的层间树脂绝缘层的导体电路间的绝缘性，有时成为短路的原因。
所述树脂膜除所述可溶性粒子、所述难溶性树脂以外，还期望含有固化剂和其它成分等。
作为所述固化剂，例如，可举出咪唑系固化剂、胺系固化剂、胍系固化剂、这些固化剂的环氧加合物或将这些固化剂微囊化后的产物、三苯磷、四苯基·四苯硼酸酯等有机磷系化合物等。
所述固化剂的含量期望是相对树脂膜的重量的0.05-10％。重量不足0.05％时，因为树脂膜的固化不够，酸或氧化剂侵入树脂膜的程度变大，有时损坏树脂膜的绝缘性。另一方面，如果重量超过10％，则过剩的固化剂成分使树脂的组成变性，导致可靠性降低。
作为所述的其它成分，例如可举出不影响粗化面形成的无机化合物或树脂等填料。作为所述无机化合物，例如可举出二氧化硅、氧化物铝、白云石等，作为所述树脂，例如可举出聚酰亚胺树脂、聚丙烯酰胺树脂、聚酰胺亚胺树脂、聚苯树脂、黑色素树脂、烯烃树脂等。通过含有这些填料力求提高热膨胀系数的一致和耐热性、耐药性等，可提高印刷布线板的性能。
另外，所述树脂膜也可含有溶剂。作为所述溶剂，例如可举出丙酮、丁酮、环己酮等酮类，乙基醋酸、丁基醋酸、溶纤剂醋酸盐或甲苯、二甲苯等芳香族碳氢化合物等。它们既可单独使用，也可两种以上合用。
(实施形态1的第一变形例)
接着，参照图15来说明根据本发明实施形态1的第一变形例的印刷布线板110。在所述实施形态1中，说明了配置BGA的情况。在实施形态1的第一变形例中，与实施形态1基本一样，但如图15所示，以通过导电性连接管脚96取得连接的PGA方式构成。
然后，参照图9～图15来对参照图15所述的印刷布线板的制造方法进行说明。
(1)首先，在层叠四个浸含环氧树脂的聚脂糊剂片33而构成的层叠板31a上形成片状电容器容纳用的通孔37a。另外，在其另一方向中准备层叠二个聚脂糊剂片33而构成的层叠板31b(参照图9(A))。这里，作为聚脂糊剂片33，除环氧树脂外，还可用含有BT、苯酚树脂或玻璃织物等强化材料的树脂。
通过大地形成片状电容器容纳用的通孔37a，可在后述的工序中将多个片状电容器20可靠地容纳在凹部37中。
(2)接着，焊接层叠板31a和层叠板31b，通过加热后使之固化，形成具备能够容纳多个片状电容器20的凹部37的核心基板31(参照图9(B))。
(3)然后，用印刷机在凹部37的电容器配置位置上涂布粘接材料34。之后，通过粘接材料34在凹部37中容纳多个由陶瓷形成的片状电容器20(参照图9(C))。这里，通过在凹部37内配置多个片状电容器20，由于多个片状电容器20的高度对齐，所以能够平滑地制成核心基板31。另外，因为大地形成凹部37，所以能够正确地确定片状电容器20的位置，并以高密度来配置。由此，能够在核心基板上以均匀厚度形成树脂层，如后所述，因为可在核心基板31之上适当地形成通路孔，所以能够降低印刷布线板的不合格品产生率。
(4)然后，通过压或敲击片状电容器20的上表面使高度对齐，以使多个片状电容器20的上表面变为相同高度(参照图9(D))。通过该工序，在凹部37内配置多个片状电容器20时，即使多个片状电容器20的大小参差不齐，也能使高度对齐，从而能平滑地制成核心基板31。
(5)然后，在凹部37内的片状电容器20之间填充热固化性树脂，加热固化后形成树脂层36(参照图10(A))。此时，作为热固化性树脂，最好是环氧树脂、苯酚树脂、聚酰亚胺树脂、三嗪树脂。由此，能够固定凹部37内的片状电容器20。
(6)随后，使用印刷机来从其上涂布所述的环氧系树脂或聚烯系树脂来形成树脂绝缘层40(参照图10(B))。并且，也可用粘贴树脂膜来替代涂布树脂。
(7)接着，通过曝光、显影处理或激光来在树脂绝缘层40上形成通路孔用开口48(参照图10(C))。因此，通过钻头或激光在树脂层36中形成通孔用的通孔46a，并进行加热固化(参照图10(D))。
(8)然后，在基板31上提供钯催化剂后，将核心基板浸渍在非电解电镀液中，均匀地析出非电解电镀膜53(参照图11(A))。这里，虽然使用非电解电镀，但也可通过溅射来形成铜、镍等金属层。另外，也可根据情况在以溅射形成后，形成非电解电镀膜。
(9)之后，在非电解电镀膜53的表面上粘贴感光性干膜，设置掩模，进行曝光、显影处理，形成规定图形的抗蚀剂54。因此，在电解电镀液中对核心基板31进行浸渍，通过非电解电镀膜53流过电流而析出电解电镀膜56(参照图11(B))。
(10)在所述工序之后，用5％的NaOH剥离抗蚀剂54后，用硫酸和过氧化氢的混合液蚀刻处理后去除抗蚀剂54下的非电解电镀膜53，形成由非电解电镀膜53和电解铜电镀膜56构成的导体电路58(包含通路孔60)和通孔46。这里，通过形成通孔46，由于信号线不通过片状电容器20，所以不会发生由于高介电体的阻抗不连续引起的反射和由通过高介电体所引起的传输延迟。
(11)然后，对基板31进行水洗、酸性脱脂后，进行软蚀刻，接着，用喷雾器在走基板31的两面上喷上蚀刻液，对导体电路58的表面和通孔46的凸缘表面及内壁进行蚀刻，在导体电路58的整体表面上形成粗化面58a(参照图11(C))。作为蚀刻液，可使用由重量份为10的咪唑铜(II)络合物、重量份为7的甘醇酸、重量份为5的氯化钙构成的蚀刻液(メツク社制造的メツク蚀刻粘合剂)。
(12)接着，通过将重量份为100的双酚F型环氧单体(油化シエル社制造，分子量：310，YL983U)；重量份为170的在表面上涂布了硅烷耦联剂的平均颗粒直径为1.6μm、最大粒子直径为15μm以下的SiO2球状粒子(アドテツク社制造，CRS 1101-CE)；和重量份为1.5的均衡剂(サンノプコ社制造，ペレノ-ルS4)在容器中搅拌、混合，在23±1℃下调制粘度为45～49Pa·s的树脂填充剂62。并且，作为固化剂可使用重量份6.5的咪唑固化剂(四国化成社制造，2E4MZ-CN)。
之后，向通孔46内填充树脂填充剂62后，进行干燥(参照图11(D))。
(13)接着，在重量份为20的乙烷二甘醇醋酸盐、重量份为20的溶剂油中一边搅拌一边加热溶解重量份为30的双酚A型环氧树脂(环氧当量469，油化シエルエポキシ社制，エピユ-ト1001)、重量份为40的甲酚酚醛型环氧树脂(环氧当量215，大日本インキ化学工业社制造，エピクロンN-673)、重量份为30的含有三嗪构造的苯酚酚醛树脂(苯酚性羟基当量120，大日本インキ化学工业社制造，フエノライトKA-7052)，向其添加重量份为15的末端环氧化聚丁二烯橡糊剂咪唑固化剂(ナガセ化成社制、デナレツクスR-45EPT)和重量份为1.5的2-苯基-4、5-双(羟基甲基)咪唑粉末品、重量份为2的微粉碎二氧化硅、重量份为0.5的硅系消泡剂后调制环氧树脂组成物。
使用旋涂机在厚度为38μm的PET膜上涂布所得到的环氧树脂组成物以使干燥后的厚度变为50μm，之后，在80-120℃下干燥10分钟，制成层间树脂绝缘层用树脂膜。
(14)在基板的两面上，在基板31上设置比在(13)中制成的基板31稍大的层间树脂绝缘层用树脂膜，在压力为4kgf/cm2、温度为80℃、压接时间为10秒的条件下进行假压接并切断后，通过以下方法使用真空层叠装置进行粘贴来形成层间树脂绝缘层50(参照图12(A))。即，在真空度为0.5Torr、压力为4kgf/cm2、温度为80℃、压接时间为60秒的条件下将层间树脂绝缘层用树脂膜压接在基板31上，之后，在170℃下热固化30分钟。
(15)接着，通过在层间树脂绝缘层50上厚度为1.2mm的形成了通孔47a的掩模47，以波长为10.4μm的CO2气体激光，在光束直径为4.0mm、顶盖模式、脉冲宽度为8.0μ秒、掩模贯通孔的直径为1.0mm、单拍发射的条件下，在层间树脂绝缘层50上形成直径为80微米的通路孔用开口148(参照图12(B))。
(16)将形成通路孔用开口148的基板31在含60g/l的过锰酸的80℃的溶液中浸渍10分钟，通过溶解去除存在于层间树脂绝缘层50表面上的环氧树脂粒子，将包含通路孔用开口148的内壁的层间树脂绝缘层50的表面作成粗化面50α(参照图12(C))。也可通过酸或氧化剂来进行粗化处理。另外，期望粗化层为0.1～5μm。
(17)接着，将所述处理结束后的基板31浸渍在中和溶液(シプレイ社制造)后进行水洗。随后，通过在粗面化处理(粗化深度为3μm)了的该基板31的表面上提供钯催化剂，使催化剂核附着在层间树脂绝缘层50的表面和通路孔用开口148的内壁面上。
(18)接着，将基板浸渍在以下组成的非电解铜电镀水溶液中，在整个粗化面50α上形成厚度为0.6～3.0微米的非电解铜电镀膜153(参照图12(D))。
[非电解电镀水溶液]
NiSO4                  0.003mol/l
酒石酸                 0.200mol/l
硫酸铜                 0.030mol/l
HCHO                   0.050mol/l
NaOH                   0.100mol/l
α、α’-ビピリジル    40mg/l
聚乙烯乙二醇(PEG)      0.10g/l
[非电解电镀条件]
35℃的液温下，40分钟
(19)在非电解电镀膜153上粘贴市售的感光性干膜，设置掩模后，在100mJ/cm2下曝光，通过用0.8％的碳酸钠水溶液进行显影处理，设置厚度为30μm的电镀抗蚀剂154(参照图13(A))。
(20)接着，用50℃的水洗净基板31后进行脱脂，用25℃的水清洗后再用硫酸洗净，之后，在以下条件下进行电解电镀，形成厚度为20μm的电解铜电镀膜156(参照图13(B))。
[电解电镀水溶液]
硫酸          2.24mol/l
硫酸铜        0.26mol/l
添加剂        19.5ml/l
(アトテツクジヤパン社制，HL)
[电解电镀条件]
电流密度       1A/dm2
时间           65分钟
温度           22±2℃
(21)用5％的NaOH剥离去除电镀抗蚀剂154后，用硫酸和过氧化氢的混合液来对该电镀抗蚀剂154下的非电解铜电镀膜153进行蚀刻处理、将其溶解去除，形成由非电解铜电镀膜153和电解铜电镀膜156构成的厚度为18μm的导体电路158(包含通路孔161)。之后，进行与(11)相同的处理，通过含有第二铜络合物和有机酸的蚀刻液来形成粗化面158α(参照图13(C))。
(22)接着，通过重复所述(14)-(21)的工序，形成上层的导间树脂绝缘层150和导体电路159(包含通路孔161)(参照图13(D))。
(23)接着，得到与实施形态1相同调整的阻焊剂组成物(有机树脂绝缘材料)。
(24)接着，在多层布线基板的两面上涂布20μm厚度的在(23)中调制的阻焊剂组成物。之后，在进行了干燥处理后，用紫外线进行曝光，用DMTG溶液进行显影处理，形成200μm直径的开口71U、71D。
然后，进行加热处理，固化阻焊剂组成物，形成具有开口71U、71D的、厚度为20μm的阻焊剂层70(参照图14(A))。作为所述阻焊剂组成物，可使用市售的阻焊剂组成物。
(25)然后，将形成阻焊剂层70的基板浸渍在与实施形态1相同的非电解镍电镀液中，在开口部71U、71D中形成厚度为5μm的镍电镀层72。随后，将该基板浸渍在与实施形态1相同的非电解金电镀液中，在镍电镀层72上形成厚度为0.03μm的金电镀层74(参照图14(B))。
(26)之后，在基板的装有IC芯片的面的阻焊剂层70的开口71U中印刷含有锡-铅的焊锡糊剂。之后，在另一面的开口部71D内作为导电性粘接剂97印刷焊锡糊剂。接着，将导电性连接管脚96安装支持在适当的管脚保持装置中，使导电性连接管脚96的固定部98与开口部71D内的导电性粘接剂97适当接触。然后，进行回流，将导电性连接管脚96固定在导电性粘接剂97上。另外，作为安装导电性连接管脚96的方法，也可将形成柱状等的导电性粘接剂97放入开口部71D内，或者，也可在固定部98中接合导电性粘接剂97来安装导电性连接管脚96，然后回流。
之后，印刷布线板110的开口71U侧的焊锡凸点76U对应于IC芯片90的焊锡焊区92来装载IC芯片90，通过进行回流来安装IC芯片90(参照图15)。
(实施形态1的第二变形例)
接着，参照图16来说明根据实施形态1的印刷布线板的第二变形例的制造方法。
(1)首先，在层叠了四个浸含环氧树脂的聚脂糊剂片33后固化的层叠板31a上形成片状电容器容纳用通孔37a。另一方面，准备未固化的由聚脂糊剂片33构成的片31c和固化聚脂糊剂片33而形成的板31b(参照图16(A))。
(2)接着，利用片31c来压接层叠板31a和板31b，形成具有凹部37的基板31(参照图16(B))。
(3)然后，在未固化的由聚脂糊剂片33构成的片31c上容纳多个由陶瓷构成的片状电容器20(参照图16(C))。
(4)然后，压或敲击片状电容器20的上表面来使高度对齐，以使多个片状电容器20的上表面为相同高度(参照图16(D))。之后，加热以形成使未固化的聚脂糊剂片33固化的核心基板31。因为下面的工序与参照图9～15所述的第一变形例相同，故省略其说明。
(实施形态1的第三变形例)
接着，参照图18来说明根据实施形态1的第三变形例的印刷布线板的结构。
该第三变形例的印刷布线板的结构与所述实施形态1基本相同。但是，容纳在核心基板30中的片状电容器20是不同的。图18表示片状电容器的平面图。图18(A)表示多个使用的切断前的片状电容器，图中的点划线表示切断线。在所述的实施形态1的印刷布线板中，如图18(B)的平面图所示，在片状电容器的侧边缘上设置有第一电极21和第二电极22。图18(C)表示第三变形例的多个使用的切断前的片状电容器，图中的点划线表示切断线。在第三变形例的印刷布线板中，如图18(D)的平面图所示，在片状电容器的侧边缘的内侧上设置第一电极21和第二电极22。
在该第三变形例的印刷布线板中，因为使用在外缘的内侧中形成电极的片状电容器20，所以能够使用容量大的片状电容器。
接着，参照图19来说明根据第三变形例的第一特例的印刷布线板。
图19表示容纳在根据第一特例的印刷布线板的核心基板中的片状电容器20的平面图。在所述实施形态1中，在核心基板上容纳了多个小容量的片状电容器，但在第一特例中，在核心基板上容纳了大容量的大型的片状电容器20。这里，片状电容器20由第一电极21、第二电极22、介电体23、连接到第一电极21的第一导电膜24、连接到第二电极22侧的第二导电膜25和未连接到第一导电膜24和第二导电膜25上的片状电容器的上下面连接用的电极27构成。通过该电极27来连接IC芯片侧和子板侧。
在该第一变形例的印刷布线板中，因为使用大型的片状电容器20，所以能够使用容量大的片状电容器。另外，因为使用了大型的片状电容器20，所以即使重复热循环，也不会在印刷布线板中发生翘曲。
参照图20来说明根据第二特例的印刷布线板。图20(A)表示多个使用的切断前的片状电容器，图中的点划线表示通常的切断线，图20(B)表示片状电容器的平面图。如图20(B)所示，在该第二特例中，连接多个(图中的示例为3个)、多个使用的片状电容器而以大型来使用。
在该第二特例中，因为使用了大型的片状电容器20，所以能够使用容量大的片状电容器。另外，因为使用了大型的片状电容器20，所以即使重复热循环，也不会在印刷布线板中发生翘曲。
在所述的实施形态中，虽然将片状电容器内置于印刷布线板中，但也可用在陶瓷板上设置导电体膜而构成的板状电容器来替代片状电容器。
(实施形态1的第四变形例)
接着，参照图21来说明根据本发明的实施形态1的第四变形例的印刷布线板。在所述实施形态1中，仅具有容纳在核心基板30上的片状电容器20，在第四变形例中，在表面上安装大容量的片状电容器120。
IC芯片瞬时耗费大的功率来进行复杂的演算处理。这里，为了向IC芯片侧提供大的功率，在本实施形态中，在印刷布线板上具有电源用的片状电容器20和片状电容器120。参照图22来说明该片状电容器的效果。
图22以纵轴表示向IC芯片提供的电压，横轴表示时间。这里，双点划线C表示不具有电源用电容器的印刷布线板的电压变动。在不具有电源用电容器的情况下，大的电压衰减。虚线A表示在表面上安装了片状电容器的印刷布线板的电压变动。与所述双点划线C相比，电压没有大的下降，但因环路长度变长，所以不能充分地进行速度快的电源供给。即，在供电开始时电压下降。另外，双点划线B表示参照图8内置了所述的片状电容器的印刷布线板的电压下降。虽然能缩短环线长度，但因为不能在核心基板30中容纳容量大的片状电容器，所以电压变动。这里，实线E表示安装参照图21安装所述核心基板内的片状电容器20、还在表面上安装大容量的片状电容器120的第四变形例的印刷布线板的电压变动。由于在IC芯片附近具有片状电容器20还具有大容量(和相对大的电感)的片状电容器120，故可将电压变动抑制为最小。
这里，对于实施形态1的印刷布线板，把测定的埋入于核心基板内的片状电容器20的电感和安装在印刷布线板内表面(子板侧的表面)上的片状电容器的电感的值表示如下。
电容器单体的情况
埋入形式          137PH
内表面安装形式    287PH
并联连接八个电容器的情况
埋入形式          60PH
内表面安装形式    72PH
如上所述，以单体使用电容器、或为了增大容量而并联连接的情况下，由于内置了片状电容器，所以都能降低电感。
下面说明进行可靠性试验的结果。这里，对于实施形态1的印刷布线板，测定一个片状电容器的静电电容的变化率。
 静电电容变化率
 测定频率(100Hz)   测定频率(1KHz)
 Steam   168小时  0.3％   0.4％
 HAST   100小时  -0.9％   -0.9％
 TS   1000次循环  1.1％   1.3％
在Steam试验中，在蒸气下湿度保持为100％。另外，在HAST试验中，在相对湿度100％、施加电压1.3V，温度121下放置100小时。在TS试验中，1000次重复在-125℃下放置30分钟、在55℃下放置30分钟的试验。
对于所述可靠性试验，获知即使是对于内置片状电容器的印刷布线板，也能实现与现有的电容器表面安装形式同等的可靠性。另外，如上所述，对于TS试验，已知即使由于由陶瓷构成的电容器与由树脂构成的核心基板30和树脂绝缘层40的热膨胀率不同而发生内部应力，也不会发生片状电容器20的第一电极21、第二电极22与通路孔60之间的断路、片状电容器20和树脂绝缘层40之间的剥离、树脂绝缘层40中的裂纹，并可长期实现高的可靠性。
在实施形态1中，如上所述，因为形成了大的凹部，在凹部中容纳多个电容器，所以即使锪孔加工的精度低也能够可靠地正确确定多个电容器的位置，而在核心基板内以高密度配置。另外，因为在凹部内装载了多个电容器，由于多个电容器的高度对齐，所以能够使电容器上的绝缘层的厚度均匀。因此，因为能够适当地形成通路孔和导体电路，所以能够降低印刷布线板的不合格品的发生率。
因为在核心基板和电容器之间填充了树脂，所以即使发生由电容器等引起的应力，也能够缓和，并不会发生迁移。因此，不会有对电容器的电极和通路孔的连接部的剥离或溶解等影响。
因此，即使进行可靠性试验也能确保期望的性能。另外，在利用铜来覆盖电容器的情况下，也可防止发生迁移。
(实施形态2)
首先，参照图29、30来说明根据本发明的实施形态2的印刷布线板的结构。图29表示印刷布线板210的剖面，图30表示在图29所示的印刷布线板210上装有IC芯片290，并安装在子板294侧的状态。
如图29所示，印刷布线板210由片状电容器220、容纳片状电容器220的核心基板230和构成组合层280A、280B的层间树脂绝缘层250构成。核心基板230由容纳电容器220的容纳层230a和连接层240构成。在连接层240中形成通路孔260和导体电路258，在层间树脂绝缘层250中形成通路孔360和导体电路358。在本实施形态中，组合层虽然由一层层间树脂绝缘层250构成，但组合层也可由多个层间树脂绝缘层构成。
如图30所示，在上侧组合层280A的通路孔360中形成连接于IC芯片290的焊区292S1、292S2、292P1、292P2用的凸点276。另一方面，在下侧的组合层280B的通路孔360中设置连接于子板294的焊区295S1、295S2、295P1、295P2于的凸点276。在核心基板230中形成通孔246。
片状电容器220，如图17(A)所示，由第一电极221、第二电极222和被该第一、第二电极夹住的介电体23构成，在该介电体23中，相对地设置了多个连接在第一电极221侧的第一导电膜24和连接在第二电极222侧的第二导电膜25。在第一电极221和第二电极222的表面上覆盖有铜电镀等金属覆盖。这是因为能够改善与导电性粘接剂234的电连接性，另外，还能防止迁移的发生。
图30所示的IC芯片290的信号用的焊区292S2通过凸点276-导体电路358-通路孔360-通孔246-通路孔360-凸点276连接于子板294的信号用的焊区295S2上。另一方面，IC芯片290的信号用的焊区292S1通过凸点276-通路孔360-通孔246-通路孔360-凸点276连接于子板294的信号用的焊区295S1上。
IC芯片290的电源用焊区292P1通过凸点276-通路孔360-导体电路258-通路孔260连接于片状电容器220的第一电极221上。另一方面，子板294的电源用焊区295P1通过凸点276-通路孔360-通孔246-导体电路258-通路孔260连接于片状电容器220的第一电极221上。
IC芯片290的电源用焊区292P2通过凸点276-通路孔360-导体电路258-通路孔260连接于片状电容器220的第二电极222上。另一方面，子板294的电源用焊区295P2通过凸点276-通路孔360-通孔246-导体电路258-通路孔260连接于片状电容器220的第二电极222上。
在本实施形态的印刷布线板210中，因为在IC芯片290的正下方配置了片状电容器220，所以缩短了IC芯片与电容器的距离，能够瞬时向IC芯片侧提供功率。即，能够缩短确定环线电感的环路长度。
另外，在片状电容器220和片状电容器220之间设置了通孔246，信号线不通过片状电容器220。因此，能够防止在通过电容器时发生的由于高介电体的阻抗不连续引起的反射和由通过高介电体所引起的传输延迟。
另外，通过设置在IC芯片侧的连接层240上的通路孔260和在核心基板230上形成的通孔246来连接连接于印刷布线板的内表面侧的外部基板(子板)294和电容器220的第一电极221、第二电极222。即，因为在具有芯材、加工困难的容纳层230a中形成通孔而不直接连接电容器的端子和外部基板，所以能够提高连接可靠性。
在本实施形态中，如图17(A)所示，在片状电容器220的由陶瓷构成的介电体23的表面上设置粗化层23α。因此，提高了由陶瓷构成的片状电容器220与由树脂构成的连接层240的密接性，即使进行热循环试验时，也不会在界面中发生连接层240的剥离。该粗化层23α可通过在烧制成后研磨片状电容器220的表面、还在烧制前进行粗化处理来形成。并且，在本实施形态中，在电容器的表面上进行粗化处理，提高了与树脂的密接性，但也可代之以在电容器表面上进行硅烷耦联处理。
另外，在本实施形态中，如图29所示，使树脂层236介于核心基板230的空腔232的侧面和片状电容器220之间。这里，树脂层236的热膨胀率比核心基板230和连接层240的小，即，设定在由陶瓷构成的片状电容器220的附近。因此，对于热循环试验，即使在核心基板和连接层240与片状电容器220之间因热膨胀率差而产生了内应力，也难以在核心基板230和连接层240中发生裂纹、剥离等，可达到高的可靠性，另外，还能防止迁移的发生。
下面，参照图23-28来说明参照图29所述的印刷布线板的制造方法。
(1)形成作为形成核心基板的树脂层的连接层，在该单面上形成由金属层构成的电路图形。因此，准备在单面上层叠金属膜257的树脂膜240a(图23(A))。作为该树脂膜240a与实施形态1一样，可使用环氧、BT、聚酰亚胺、烯烃等热固化性树脂，或热固化性树脂与热可塑性树脂的混合物。这里，希望是不具有芯材的膜以便容易地形成通孔。对该金属膜257进行图形蚀刻来形成规定的电路图形257α(图23(B))。接着，通过导电性粘接剂234来将片状电容器220粘接于树脂膜240a的下面的电路图形257α上(图23(C))。由于，可确保与电容器220的电连接和电容器220与电路图形257α的密接性。导电性粘接材料234可使用在焊料(Sn/Pb、Sn/Sb、Sn/Ag、Sn/Ag/Cu)、导电性糊剂或树脂中浸含有金属粒子等的兼有导电性和粘接性的材料。在导电性粘接剂与电容器中产生的空隙中可填充树脂。
(2)另一方面，准备穿设了容纳片状电容器的空腔232的容纳层用层叠板232a(图23(C))。
空腔232通过锪孔形成。通过除了锪孔以外还形成了通孔的聚脂糊剂片和未形成通孔的聚脂糊剂片的接合或注射成形，可形成具有空腔的层叠板。作为该容纳层用层叠板232a可使用层叠在玻璃织物等芯材中浸含环氧树脂的聚脂糊剂片所构成的层叠板。可使用除了环氧树脂外，还可以含有BT、苯酚树脂或玻璃织物等强化材料等的、一般用于印刷布线板中的材料。并且，也可使用没有玻璃织物等芯材的树脂基板。但是，对于核心基板，不能使用陶瓷或AIN等基板。这是因为该基板的外形加工性差，有时不能容纳电容器，即使填充树脂也会产生空隙。因为树脂基板的熔点为300℃以下，如果加热到超过350℃则溶解、软化或碳化。
(3)然后，层叠安装了片状电容器220的树脂膜240a、具有电容器容纳部的核心基板用树脂层叠板232a以及再一层树脂膜240a，从两面加压后使表面平坦(图23(D))。在本实施形态中，由于对两面施加压力来糊剂合容纳电容器220的容纳层230a和连接层240以形成核心基板230，故使表面平坦化。由此，在后述工序中，可层层叠间树脂绝缘层250和导体电路358而具有高的可靠性。并且，此时，在电容器220和树脂膜240a之间的间隙中填充从树脂膜240a渗出的树脂。这里，当该间隙不能充分填充时，则如图24(A)所示，在树脂膜240a侧的电路图形257α之间设置比核心基板的热膨胀率小的填充材料236a，也可如图24(D)所示进行填充，还可如图24(C)所示，在电容器220侧设置填充材料236a，也可如图24(D)所示进行填充。
(4)之后，通过加热、固化来形成由容纳片状电容器220的容纳层230a和连接层240构成的核心基板230(图25(A))。另外，在核心基板的空腔232内填充比核心基板的热膨胀率小的树脂层236以提高气密性，是适当的。另外，这里，在树脂膜240a中，虽然使用不是金属层的层来层叠，但也可使用在单面上设置了金属层的树脂膜(RCC)。即，可使用两面板、单面板、没有金属膜的树脂板、树脂膜。
(5)在本实施形态中，因为在形成核心基板230的连接层240和容纳层230a之间设置了与导电性粘接剂234连接的电路图形257α，所以可通过该电路图形257α可靠地连接到电容器220上。另外，通过在连接层240和容纳层230a之间设置由金属层构成的电路图形257α，能够防止核心基板230的翘曲。
(6)接着，通过CO2激光、YAG激光、激元激光或UV激光来在上表面侧的连接层240中穿设构成通路孔的非贯通孔248(图25(B))。也可根据情况对应于非贯通孔的位置，装载穿设了通孔的区域掩模用激光进行区域加工。此外，在形成通路孔的大小或直径不同的物体时，也可用混合激光来形成。
(7)另外，也可根据需要，对通路孔内的污斑进行氧、氮气等气体的等离子体处理、电晕处理等的处理、或者进行过锰酸等氧化剂的浸渍处理。接着，对于由连接层240、容纳层230a和连接层240构成的核心基板230，用钻孔或激光以50～500μm穿设通孔用的通孔246a(图25(C))。
(8)在核心基板230的连接层240的表层、通路孔用非贯通孔248和通孔用贯通孔246a中形成金属膜。因此，在连接层240的表面上提供钯催化剂之后，将核心基板230浸渍在非电解电镀液中，均匀地析出非电解铜电镀膜252(图26(A))。这里，虽然使用非电解电镀，但也可通过溅射来形成铜、镍等金属层。虽然溅射在成本方面是高的，但具有可改善与树脂层的密接性的优点。另外，也可根据情况在利用溅射来形成后，形成非电解电镀膜。这是因为，利用树脂在提供催化剂是不稳定的地方是有效的，或者，在形成非电解电镀膜方面可稳定电解电镀的析出性。期望金属膜252在0.1～3mm的范围内形成。
(9)之后，在金属膜252的表面上粘贴感光性干膜，设置掩模，进行曝光、显影处理，形成规定图形的抗蚀剂254。然后，将核心基板230浸渍在电解电镀液中，通过非电解电镀膜252流过电流来析出电解铜电镀膜256(图26(B))。用5％的KOH剥离抗蚀剂254后，用硫酸和过氧化氢混合液来蚀刻去除抗蚀剂254下的非电解电镀膜252，在连接层240中形成通路孔260和导体电路258，另一方面，在核心基板230的通孔246a中形成通孔246(图26(C))。
(10)在导体电路258、通路孔260和通孔246的导体层的表面上设置粗化层。对于由Cu-Ni-P构成的合金等非电解电镀膜进行氧化(黑化)-还原处理、或者，利用第二铜络合物和有机酸盐构成的蚀刻液等的蚀刻处理，来实施粗化层。粗化层的Ra(平均粗度高度)＝0.01～5μm。最好是在0.5～3μm的范围内。并且，这里，虽然形成了粗化层，但也可不形成粗化层，而是如后所述，直接填充树脂、粘贴树脂膜。
(11)然后，在通孔246中填充树脂层262。作为树脂层，可以是以环氧树脂等树脂为主要成分的没有导电性的树脂、含有铜等金属糊剂的导电性树脂之一。此时，为了整合硅等的热膨胀率，将含有热固化性环氧树脂的树脂作为树脂填充材料进行填充。向通孔246填充树脂层262后，粘贴树脂膜250(图27(A))。另外，也可用涂布树脂来替代粘贴树脂膜。粘贴树脂膜250后，通过光、激光来在绝缘层250中形成开口直径为20-250μm的通路孔348后，进行热固化(图27(B))。之后，在核心基板上提供催化剂，浸渍到非电解电镀液中，在层间树脂绝缘层250的表面上均匀析出厚度为0.9μm的非电解电镀膜352，之后，用抗蚀剂354形成规定的图形(图27(C))。
(12)浸渍在电解电镀液中，通过非电解电镀膜352流过电流，在抗蚀剂354的非形成部中形成电解铜电镀膜356(图28(A))。剥离去除抗蚀剂354后，溶解去除电镀抗蚀剂下的非电解电镀膜352，得到由非电解电镀膜352和电解铜电镀膜356构成的导体电路358和通路孔360(图28(B))。
(13)通过含有第二铜络合物和有机酸的蚀刻液在导体电路358和通路孔360的表面上形成粗化面(未图示)。之后，也可在该表面上进行Sn置换。
(14)在所述印刷布线板上形成焊锡凸点。在基板的两面上涂布阻焊剂组成物，进行干燥处理后，密接并装载描绘了圆形图形(掩模图形)的光掩模膜(未图示)，用紫外线进行曝光、显影处理。此后，加热过程，形成具有焊锡焊区(含有通路孔和其脊面部分)的开口部271U、271D的阻焊剂层(厚度为20μm)270(图28(C))。
(15)然后，在阻焊剂层270的开口部271U、271D中填充焊锡糊剂(未图示)。之后，通过在200℃下对填充在开口部271U、271D中的焊锡进行回流，形成焊锡凸点(焊锡体)276(参照图29)。并且，为了提高耐蚀性，在开口部271中电镀Ni、Au、Ag、Pd等金属层，也可由溅射来形成。
由于在向该印刷布线板安装IC芯片和向子板安装中与实施形态1相同，故省略其说明。
(实施形态2的第一变形例)
接着，参照图31来说明根据本发明的实施形态2的第一变形例的印刷布线板。第一变形例的印刷布线板与所述实施形态2的基本相同。但是，在该第一变形例的印刷布线板中将其形成为，设置了导电性管脚296，通过该导电性管脚296来实现与子板的连接。另外，参照图23(A)，在所述实施形态中，使用在单面上层叠了金属膜257的树脂膜240a，但在该第一改变例中，使用在两面上层叠金属膜的树脂膜来制造IC芯片290侧的层间树脂绝缘层240。即，对上表面的金属进行图形蚀刻膜，形成电路图形257α。另外，将该电路图形257α的开口257α用作保形掩模，通过激光穿设非贯通孔248来形成通路孔260。
另外，在所述实施形态2中，仅具有容纳在核心基板230中的片状电容器220，但在第一变形例中，在表面和内表面上安装了大容量的片状电容器320。
IC芯片瞬时消耗大功率来进行复杂的运算处理。这里，为向IC芯片侧提供大的功率，在第一变形例中，在印刷布线板中具有电源用的片状电容器420和片状电容器520。由于该片状电容器的效果与实施形态1的第四变形例相同，故省略其说明。
(实施形态2的第二变形例)
接着，参照图32来说明根据本发明的实施形态2的第二变形例的印刷布线板。第二变形例的印刷布线板与所述的实施形态2的基本相同。但是，在该第二变形例的印刷布线板中，通过IC芯片290的电源用焊区292P1、292P2和凸点276来直接连接片状电容器220的第一电极221和第二电极222。在该第二变形例中，可进一步缩短IC芯片与片状电容器的距离。
(实施形态2的第三变形例)
下面，参照图33来说明根据本发明的实施形态2的第三变形例的印刷布线板。第三变形例的印刷布线板与所述实施形态2的基本相同。但是，在该第三变形例的印刷布线板中，通过设置在容纳层230a和连接层240之间的电路图形257α，将电容器220的第一电极221和第二电极222直接与通孔246连接。在该第三变形例中，能够缩短电容器220的第一电极221和第二电极222与子板的布线长度。
(实施形态2的第四变形例)
接着，参考图18说明实施形态2的第4变形例的印刷布线板的结构。
该第四变形例的印刷布线板的结构与所述实施形态1的基本相同。但是，容纳于核心基板30中的片状电容器20不同。图18是表示片状电容器的平面图。图18(A)表示多个使用的切断前的片状电容器，图中的点划线表示切断线。在所述实施形态1的印刷布线板中，如图18(B)的平面图所示，在片状电容器的侧缘上配置了第一电极21和第二电极22。图18(C)表示第四变形例的多个使用的切断前的片状电容器，图中点划线表示切断线。在第四变形例的印刷布线板中，如图18(D)的平面图所示，在片状电容器的侧缘的内侧设置第一电极21和第二电极22。
在该第四变形例的印刷布线板中，因为使用在外缘的内侧上形成电极的片状电容器20，所以能够使用容量大的片状电容器。
接着，参照图19来说明根据第四变形例的第一特例的印刷布线板。
图19表示容纳在根据第一特例的印刷布线板的核心基板中的片状电容器20的平面图。在所述的实施形态1中，在核心基板上容纳了多个小容量的片状电容器，但在第一特例中，在核心基板中容纳了大容量的大型的片状电容器20。这里，片状电容器20由第一电极21、第二电极22、介电体23、连接于第一电极21的第一导电膜24、连接于第二电极22侧的第二导电膜25和未连接于第一导电膜24和第二导电膜25的片状电容器的上下表面连接用的电极27构成。通过该电极27来连接IC芯片侧和子板侧。
在该第一变形例的印刷布线板中，因为使用了大型的片状电容器20，所以能够使用容量大的片状电容器。另外，因为使用了大型的片状电容器20，所以即使重复热循环，在印刷布线板中也不会发生翘曲。
参照图20来说明根据第二特例的印刷布线板。图20(A)表示多个使用的切断前的片状电容器，图中的点划线表示通常的切断线，图20(B)表示片状电容器的平面图。如图20(B)所示，在该第二特例中，连接多个(图中的实例为3个)、多个使用的片状电容器而以大型来使用。
在该第二特例中，因为使用大型的片状电容器20，所以可使用容量大的片状电容器。另外，因为使用大型的片状电容器20，所以即使重复热循环，在印刷布线板中也不会发生翘曲。
在所述的实施形态中印刷布线板中内置有片状电容器，但也可用在陶瓷板上设置导电体膜而构成的板状电容器来替代片状电容器。
这里，对于实施形态2的印刷布线板，把测定的埋入在核心基板中的片状电容器220的电感和安装在印刷布线板内表面(子板侧的表面)上的片状电容器的电感的值表示如下。
电容器单体的情况
埋入形式          137PH
内表面安装形式    287PH
并联连接八个电容器的情况
埋入形式          60PH
内表面安装形式    72PH
如上所述，以单体使用电容器，或为了增大容量而并联连接的情况下，通过内置片状电容器，都能降低电感。
下面对进行可靠性试验的结果进行说明。这里，对于实施形态2的印刷布线板，测定一个片状电容器的静电电容的变化率。
                                静电电容变化率
                      测定频率(100Hz)    测定频率(1kHz)
Steam   168小时       0.3％              0.4％
HAST    100小时       -0.9％             -0.9％
TS      1000次循环    1.1％             1.3％
在Steam试验中，在蒸气下湿度保持为100％。另外，在HAST试验中，在相对湿度100％、施加电压1.3V，温度121℃下放置100小时。在TS试验中，1000次重复在-125℃下放置30分钟、在55℃下放置30分钟的试验。
对于所述可靠性试验，获知即使是对于内置片状电容器的印刷布线板，也能实现与现有的电容器表面安装形式同等的可靠性。另外，如上所述，对于TS试验，已知即使由于由陶瓷构成的电容器220与由树脂构成的核心基板230和粘结层240的热膨胀率不同而发生内部应力，也不会发生片状电容器220和粘接层40之间的剥离、核心基板230和粘接层240中的裂纹，并可长期实现高的可靠性。
通过实施形态2的结构，不会降低由电感引起的电特性。
另外，因为在核心基板和电容器之间填充了树脂，所以即使产生由电容器等引起的应力也会得到缓解，不会发生迁移。因此，没有对电容器的电极和通路孔的连接部的剥离和溶解等影响。因此，即使实施可靠性试验也可确保期望的性能。
另外，在由铜覆盖电容器的情况下也能防止迁移的发生。
(实施形态3)
首先，参照图37、38来说明根据本发明的实施形态3的印刷布线板的结构。图37表示印刷布线板410的剖面，图38表示在图37所示的印刷布线板410中装有IC芯片490，安装到子板494侧的状态。
如图37所示，印刷布线板410由片状电容器420、容纳片状电容器420的核心基板430和构成组合层480A、480B的层间树脂绝缘层450构成。核心基板430由容纳电容器420的容纳层430a和连接层440构成。在连接层440中形成通路孔460和导体电路458，在层间树脂绝缘层450中形成通路孔560和导体电路558。在本实施形态中，组合层虽然由一层层间树脂绝缘层450构成，但组合层也可由多个层间树脂绝缘层构成。
片状电容器420如图45所示，由第一电极421、第二电极422和被该第一电极、第二电极夹住的介电体423构成，在该介电体423中相对地配置了多个连接于第一电极421侧的第一导电膜424和连接于第二电极422侧的第二导电膜425。在本实施形态中，通过由电镀构成的通路孔460来获得第一电极421和第二电极422的连接。这里，如图45所示，从第一电极421和第二电极422的上表面的覆盖层428露出金属(铜)层426。因此，如图37所示，提高了与由铜电镀形成的通路孔460的连接性，另外，可降低连接电阻。
如图38所示，在上侧的组合层480A的通路孔560中形成连接于IC芯片490的焊区492S1、492S2、492P1、492P2用的凸点476。另一方面，在下侧的组合层480B的通路孔560中配置连接于子板494的焊区495S1、495S2、495P1、495P2用的凸点476。在核心基板430中形成通孔446。
IC芯片490的信号用的焊区492S 2通过凸点476-导体电路558-通路孔560-通孔446-通路孔560-凸点476与子板494的信号用的焊区495S2相连接。另一方面，IC芯片490的信号用的焊区492S1通过凸点476-通路孔560-通孔446-通路孔560-凸点476与子板494的信号用的焊区495S1相连接。
IC芯片490的电源用焊区492P1通过凸点476-通路孔560-导体电路458-通路孔460连接到片状电容器420的第一电极421上。另一方面，子板494的电源用焊区495P1通过凸点476-通路孔560-通孔446-导体电路458-通路孔460连接到片状电容器420的第一电极421上。
IC芯片490的电源用焊区492P2通过凸点476-通路孔560-导体电路458-通路孔460连接到片状电容器420的第二电极422上。另一方面，子板494的电源用焊区495P2通过凸点476-通路孔560-通孔446-导体电路458-通路孔460连接到片状电容器420的第二电极422上。
在实施形态3的印刷布线板410中，因为在IC芯片490的正下方配置了片状电容器420，所以缩短了IC芯片与电容器的距离，从而能够瞬时向IC芯片侧提供功率。即，能够缩短确定环线电感的环线长度。
另外，在片状电容器420和片状电容器420之间设置了通孔446，信号线不通过片状电容器420。因此，可防止通过电容器时产生的由于高介电体的阻抗不连续引起的反射和由通过高介电体所引起的传输延迟。
另外，连接于印刷布线板的内表面侧的外部基板(子板)494与电容器420的第一电极421、第二电极422通过设置在IC芯片侧的连接层440上的通路孔460和形成在核心基板上的通孔446来连接。即，因为在具有芯材、加工困难的容纳层430a中形成通孔，电容器的端子与外部基板不直接连接，所以能提高连接可靠性。
另外，在本实施形态中，如图37所示，使粘接剂436介于核心基板430的通孔437的下面和片状电容器420之间，在通孔437的侧面和片状电容器420之间填充树脂填充剂436a。这里，粘接剂436和树脂填充剂436a的热膨胀率设定得比核心基板430和连接层440的小，即，设定为接近由陶瓷构成的片状电容器420的。因此，对于热循环试验，即使在核心基板和连接层440与片状电容器420之间因热膨胀率差而产生了内应力，也难以在核心基板和连接层440中产生裂纹、剥离等，可实现高的可靠性。另外，还可防止迁移的发生。
参照图34-37来说明实施形态3的印刷布线板的制造工序。
(1)首先，在层叠四个在芯材中浸含环氧树脂的聚脂糊剂片435而构成的层叠板432a中形成片状电容器容纳用的通孔437，另一方面，准备由层叠两个聚脂糊剂片435而构成的层叠板432b(图34(A))。这里，作为聚脂糊剂片，除环氧树脂外，还可用含有BT、苯酚树脂或玻璃织物等强化材料的树脂。然后，在把层叠板432a和层叠板432b重叠、形成了容纳层430a后，参照图45(A)，如上所述，在通孔437内容纳剥去第一、第二电极421、422的上表面的覆盖428的片状电容器420(图34(B))。这里，使粘接剂436介于通孔437和片状电容器420之间，是适当的。并且，因为本申请中使用的树脂或层间树脂绝缘层的熔点为300℃以下，所以加到超过350℃的温度时，则溶解、软化或碳化。期望粘接剂436的热膨胀率比核心基板的小。
并且，不能使用陶瓷或AIN等的基板作为核心基板。这是因为该基板的外形加工性差，不能容纳电容器，即使填充树脂也会产生空隙。
(2)接着，在由容纳所述片状电容器420的层叠板432a和层叠板432b构成的容纳层的两面上层叠树脂膜(连接层)440a(图34(C))。然后，从两面加压来使表面变平坦。之后，通过加热固化来形成由容纳片状电容器420的容纳层430a和连接层440构成的核心基板430(图34(D))。在本实施形态中，因为对容纳电容器420的容纳层430a和连接层440在两面上施加压力进行糊剂合来形成核心基板430，所以能使表面平坦化。因此，在后述的工序中，可层层叠间树脂绝缘层450和导体电路558以具有高的可靠性。
并且，在核心基板的通孔437的侧面内填充树脂填充剂436a，以提高气密性是适当的。期望树脂填充剂436a的热膨胀率比核心基板的小。另外，在这里，作为树脂膜440a可使用与实施形态1相同的树脂膜，使用不是金属层的层来进行层叠，但也可使用在单面上配置金属层的树脂膜(RCC)。即，可使用两面板、单面板、不具有金属膜的树脂板、树脂膜。
(3)接着，对于层间树脂绝缘层450、核心基板和层间树脂绝缘层450用钻头穿设通孔用的300～500μm的通孔446(图35(A))。然后，通过CO2激光、YAG激光、激元激光或UV激光来在上表面侧的层间树脂绝缘层450中穿设到达片状电容器420的第一电极421和第二电极422的非贯通孔448(图35(B))。也可根据情况对应于非贯通孔的位置装载穿设了通孔的区域掩模，用激光进行区域加工。另外，在形成通路孔的大小或直径不同的物体时，也可用混合激光来形成。
(4)之后，进行去污斑处理。接着，提供表面钯催化剂后，将核心基板430浸渍在非电解电镀液中，均匀地析出非电解铜电镀膜452(图35(C))。在非电解铜电镀膜452的表面上形成粗化层。粗化层的Ra(平均粗度高度)＝0.01-5μm。最好是在0.5～3μm的范围内。
(5)然后，在非电解电镀膜452的表面上粘上感光性干膜，设置掩模，进行曝光、显影处理，形成规定图形的抗蚀剂454(图36(A))。这里，虽然使用非电解电镀，但也可由溅射来形成铜、镍等金属膜。虽然溅射的成本高，但具有可改善与树脂的密接性的优点。然后，将核心基板430浸渍在电解电镀液中，通过非电解电镀膜452来流过电流以析出电解铜电镀膜456(图36(B))。然后，用5％的KOH剥离抗蚀剂454后，用硫酸和过氧化氢混合液来蚀刻抗蚀剂454下的非电解电镀膜452后去除，在连接层440的非贯通孔448中形成通路孔460，在连接层440的表面上形成导体电路458，在核心基板430的通孔446a中形成通孔446(图36(C))。由于以后的工序与实施形态2的(10)-(15)一样，故省略其说明。
由于向该印刷布线板的IC芯片的装载和向子板的安装与实施形态1相同，故省略其说明。
(实施形态3的第一变形例)
接着，参照图39来说明根据本发明的实施形态3的第一变形例的印刷布线板。第一变形例的印刷布线板与所述实施形态3的基本相同。但是，在该第一变形例的印刷布线板中将其形成为，设置有导电性管脚496，通过该导电性管脚496来得到与子板的连接。
另外，在所述实施形态3中，仅具有容纳在核心基板430中的片状电容器420，但在第一变形例中，在表面和内表面上安装了大容量的片状电容器520。
IC芯片瞬时消耗大功率以进行复杂的运算处理。这里，为了向IC芯片侧提供大功率，在第一变形例中，在印刷布线板上具有电源用的片状电容器420和片状电容器520。由于该片状电容器的效果与实施形态1的第四变形例的一样，故省略其说明。
(实施形态3的第二变形例)
接着，参照图42来说明根据本发明的实施形态3的第二变形例的印刷布线板。第二变形例的印刷布线板与所述实施形态3的基本相同。但是，在实施形态3中，连接层440设置在核心基板430的容纳层430a的两面上，但在实施形态2中，连接层440仅设置在容纳层430a的上表面。
参照图39-41来说明根据实施形态3的第二变形例的印刷布线板的制造工序。
(1)首先，在层叠四个浸含环氧树脂的聚脂糊剂片435而构成的层叠板432a中形成片状电容器容纳用的通孔437，另一方面，准备层叠两个聚脂糊剂片435而构成的层叠板432b(图40(A))。接着，对应于层叠板432b、层叠板432a的通孔形成位置，通过粘接材料436来安装片状电容器420(图40(B))。然后，重层叠叠板432a和层叠板432b形成片状电容器420的容纳层430a(图40(C))。
(2)接着，在由容纳所述片状电容器420的层叠板432a和层叠板432b构成的容纳层430a的上表面层叠树脂膜(连接层)440a(图40(D))。然后，从两面加压使表面平坦。之后，通过加热固化，形成由容纳片状电容器420的容纳层430a和连接层440构成的核心基板430(图41(A))。在本实施形态中，因为对容纳电容器420的容纳层430a和连接层440在两面上施加压力进行糊剂合来形成核心基板430，所以能使表面平坦化。由此，可层层叠间树脂绝缘层450和导体电路558以具有高的可靠性。
(3)接着，对于层间树脂绝缘层450、核心基板和层间树脂绝缘层450用钻头穿设通孔用的300～500μm的通孔446(图41(B))。然后，通过CO2激光、YAG激光、激元激光或UV激光来在上表面侧的层间树脂绝缘层450中穿设到达片状电容器420的第一电极421和第二电极422的非贯通孔448(图41(C))。由于以后的工序与实施形态3的(3)以后的工序相同，故省略其说明。
(实施形态3的第三变形例)
接着，参照图44来说明根据本发明的实施形态3的第三变形例的印刷布线板。第三变形例的印刷布线板与所述实施形态3的第二变形例基本相同。但是，在第二变形例中，通路孔460只设置在核心基板430的IC芯片侧，但在第三变形例中，通路孔460不仅设置在IC芯片侧，而且设置在子板侧。
在该第三变形例中，因为在内表面侧也设置了通路孔460，所以能够缩短片状电容器420与子板的布线长度。
参照图43来说明根据第三变形例的印刷布线板的制造工序。
(1)首先，在层叠四个浸含环氧树脂的聚脂糊剂片435而构成的层叠板432a上形成片状电容器容纳用的通孔437。另一方面，在由层叠两个聚脂糊剂片435而构成的层叠板432b的片状电容器的安装位置上穿设到达电极的通孔439(图43(A))。接着，对应于层叠板432b、层叠板432a的通孔形成位置，通过粘接材料436来安装片状电容器420(图43(B))。然后，重层叠叠板432a和层叠板432b形成容纳层430a(图43(C))。
(2)接着，在容纳层430a的上表面层叠树脂膜(连接层)440a(图43(D))。然后，从两面加压使表面平坦。之后，通过加热固化，形成由容纳片状电容器420的容纳层430a和连接层440构成的核心基板430(参照图44)。由于以后的工序与实施形态3的(3)以后的工序相同，故省略其说明。
(实施形态3的第四变形例)
接着，参照图46、47来说明根据实施形态3的第四变形例的印刷布线板。
第四变形例的结构与参照图37所述的实施形态3的相同。但是，在第四变形例的印刷布线板中，如图47所示，片状电容器420在完全剥离第一、第二电极421、422的覆盖层428(参照图45(A))后，利用铜电镀膜429进行覆盖。因此，在由铜电镀膜429覆盖的第一、第二电极421、422上通过由铜电镀形成的通路孔460来得到电连接。这里，片状电容器的电极421、422在由金属化构成的表面上具有凹凸。因此，在剥掉金属层的状态下使用时，在连接层440中穿设非贯通孔448的工序中，在该凹凸中残留有树脂。此时，由于该树脂残留使第一、第二电极421、422与通路孔460产生连接不良。与此相反，在第四变形例中，通过铜电镀膜429来使第一、第二电极421、422的表面平滑，当在覆盖在电极上的连接层440中穿设非贯通孔448时，不会残留树脂，可提高形成通路孔460时的与电极421、422的连接可靠性。
另外，在形成了铜电镀膜429的电极421、422中，因为利用电镀形成了通路孔460，所以电极421、422与通路孔460的连接性高，即使进行热循环试验，在电极421、422与通路孔460之间也不会产生断路。也不会发生迁移，不会引起在电容器的通路孔的连接部中的不良情况。
并且，在装到印刷布线板上的阶段中剥离在片状电容器的制造阶段中覆盖在金属层426表面上的镍/锡层(覆盖层)之后，来设置所述铜电镀膜429。也可代之以在片状电容器420的制造阶段中在金属层426之上直接覆盖铜电镀膜429。即，在第四变形例中，与实施形态3相同，在利用激光设置达到电极的铜电镀膜429的开口后，进行去污斑处理等，利用铜电镀形成通路孔。因而，由于即使在铜电镀膜429的表面上形成氧化膜，也能够利用所述激光和去污斑处理来去除氧化膜，所以能够得到适当的连接。
另外，在片状电容器420的由陶瓷形成的介电体423的表面上设置粗化层423α。因此，由陶瓷形成的片状电容器420与由树脂形成的连接层440的密接性高，即使进行热循环试验，也不会在界面中发生连接层440的剥离。该粗化层423α可通过烧制后研磨片状电容器420的表面形成，也可通过在烧制前进行粗化处理来形成。另外，在第四变形例中，在电容器的表面上进行粗化处理以提高与树脂的密接性，但也可代之以在电容器表面上进行硅烷耦联处理。
在所述实施形态中，在印刷布线板中内置有片状电容器，但也可使用在陶瓷板上设置导体膜而构成的板状电容器来替代片状电容器。勿须多言，第四变形例的覆盖铜电镀的结构和粗化片状电容器的表面的结构可适用于实施形态3、第一、第二、第三变形例中。
(实施形态3的第五变形例)
接着，参照图18来说明根据实施形态3的第五变形例的印刷布线板的结构。
该第五变形例的印刷布线板的结构与所述实施形态1的基本相同。但是，容纳在核心基板30中的片状电容器20是不同的。图18表示片状电容器的平面图。图18(A)表示多个使用的切断前的片状电容器。图中的点划线表示切断线。在所述的实施形态1的印刷布线板中，如图18(B)中的平面图所示，在片状电容器的侧缘上配置有第一电极21和第二电极22。图18(C)表示第五变形例的多个使用的切断前的片状电容器，图中的点划线表示切断线。在第五变形例的印刷布线板中，如图18(D)中的平面图所示，在片状电容器的侧缘的内侧上设置了第一电极21和第二电极22。
在该第五变形例的印刷布线板中，因为使用了在外缘内侧上形成电极的片状电容器20，所以可使用容量大的片状电容器。
接着，参照图19来说明根据第五变形例的第一特例的印刷布线板。
图19表示容纳在根据第一特例的印刷布线板的核心基板上的片状电容器20的平面图。在所述的实施形态1中，在核心基板上容纳了多个小容量的片状电容器，但在第一特例中，在核心基板中容纳了大容量的大型的片状电容器20。这里，片状电容器20由第一电极21、第二电极22、介电体23、连接于第一电极21上的第一导电膜24、连接于第二电极22侧的第二导电膜25和未连接于第一导电膜24和第二导电膜25的片状电容器的上下面的连接用的电极27构成。通过该电极27来连接IC芯片侧和子板侧。
在该第一变形例的印刷布线板中，因为使用了大型的片状电容器20，所以能够使用容量大的片状电容器。另外，因为使用大型的片状电容器20，所以即使重复热循环，也不会在印刷布线板中产生翘曲。
参照图20来说明根据第二特例的印刷布线板。图20(A)表示多个使用的切断前的片状电容器，图中的点划线表示通常的切断线，图20(B)表示片状电容器的平面图。如图20(B)所示，在该第二特例中，连接多个(图中的实例为3个)、多个使用的片状电容器而以大型来使用。
在该第二特例中，因为使用了大型的片状电容器20，所以可使用容量大的片状电容器。另外，因为使用了大型的片状电容器20，所以即使重复热循环，也不会在印刷布线板中产生翘曲。
在所述实施形态中，在印刷布线板中内置片状电容器，但也可用在陶瓷板上设置导体膜而构成的板状电容器来替代片状电容器。
这里，对于实施形态3的第四变形例的印刷布线板，把测定的埋入在核心基板中的片状电容器420的电感和安装在印刷布线板内表面(子板侧的表面)上的片状电容器的电感的值表示如下。
电容器单体的情况
埋入形式          137PH
内表面安装形式    287PH
并联连接八个电容器的情况
埋入形式          60PH
内表面安装形式    72PH
如上所述，以单体使用电容器，或为了增大容量而并联连接的情况下，通过内置片状电容器，都能降低电感。
下面对进行可靠性试验的结果进行说明。这里，对于第4变形例的印刷布线板，测定一个片状电容器的静电电容的变化率。
                                静电电容变化率
                      测定频率(100Hz)    测定频率(1kHz)
Steam   168小时       0.3％              0.4％
HAST    100小时       -0.9％             -0.9％
TS      1000次循环    1.1％              1.3％
在Steam试验中，在蒸气下湿度保持为100％。另外，在HAST试验中，在相对湿度100％、施加电压1.3V，温度121℃下放置100小时。在TS试验中，1000次重复在-125℃下放置30分钟、在55℃下放置30分钟的试验。
对于所述可靠性试验，获知即使是对于内置片状电容器的印刷布线板，也能实现与现有的电容器表面安装形式同等的可靠性。另外，如上所述，对于TS试验，已知即使由于由陶瓷构成的电容器与由树脂构成的核心基板和层间树脂绝缘层的热膨胀率不同而发生内部应力，也不会发生片状电容器的端子与通路孔之间的断路、片状电容器和层间树脂绝缘层之间的剥离、层间树脂绝缘层中的裂纹，并可长期实现高的可靠性。
通过实施形态3的结构，没有由电感引起的电特性的下降。
另外，因为在核心基板和电容器之间填充了树脂，所以即使产生由电容器等引起的应力也会得到缓解，不会发生迁移。因此，没有对电容器的电极和通路孔的连接部的剥离和溶解等影响。因此，即使实施可靠性试验也可确保期望的性能。
另外，在由铜覆盖电容器电极的情况下也能防止迁移的发生。
(实施形态4)
参照图51、52来说明根据本发明的实施形态4的印刷布线板的结构。图51表示印刷布线板610的剖面，图52表示在图51所示的印刷布线板610中装有IC芯片690，安装到子板694侧的状态。
如图51所示，印刷布线板610由片状电容器620、容纳片状电容器620的核心基板630和构成组合层680A、680B的层间树脂绝缘层650构成。核心基板630由容纳电容器620的容纳层630a和连接层640构成。在连接层640中形成通路孔660和导体电路658，在层间树脂绝缘层650中形成通路孔760和导体电路758。在本实施形态中，组合层虽然由一层层间树脂绝缘层650构成，但组合层也可由多个层间树脂绝缘层构成。
片状电容器620如图45所示，由第一电极621、第二电极622和被该第一电极、第二电极夹住的介电体623构成，在该介电体623中相对地配置了多个连接于第一电极621侧的第一导电膜624和连接于第二电极622侧的第二导电膜625。
如图52所示，在上侧的组合层680A的通路孔760中形成连接于IC芯片690的焊区692S1、692S2、692P1、692P2用的凸点676。另一方面，在下侧的组合层680B的通路孔760中配置连接于子板694的焊区695S1、695S2、695P1、695P2用的凸点676。在核心基板630中形成通孔646。
IC芯片690的信号用的焊区692S2通过凸点676-导体电路758-通路孔760-通孔646-通路孔760-凸点676与子板694的信号用的焊区695S2相连接。另一方面，IC芯片690的信号用的焊区692S1通过凸点676-通路孔760-通孔646-通路孔760-凸点676与子板694的信号用的焊区695S1相连接。
IC芯片690的电源用焊区692P1通过凸点676-通路孔760-导体电路658-通路孔660连接到片状电容器620的第一电极621上。另一方面，子板694的电源用焊区695P1通过凸点676-通路孔760-导体电路658-通路孔660连接到片状电容器620的第一电极621上。
IC芯片690的电源用焊区692P2通过凸点676-通路孔760-导体电路658-通路孔660连接到片状电容器620的第二电极622上。另一方面，子板694的电源用焊区695P2通过凸点676-通路孔760-导体电路658-通路孔660连接到片状电容器620的第二电极622上。
在实施形态4的印刷布线板610中，因为在IC芯片690的正下方配置了片状电容器620，所以缩短了IC芯片与电容器的距离，从而能够瞬时向IC芯片侧提供功率。即，能够缩短确定环线电感的环线长度。
另外，在片状电容器620和片状电容器620之间设置了通孔646，信号线不通过片状电容器620。因此，可防止通过电容器时产生的由于高介电体的阻抗不连续引起的反射和由通过高介电体所引起的传输延迟。
另外，连接于印刷布线板的内表面侧的外部基板(子板)694与电容器620的第一电极621、第二电极622通过设置在IC芯片侧的连接层640上的通路孔660和设置在子板侧的连接层640上的通路孔660来连接。即，因为直接连接电容器620的端子621、622和IC芯片690、子板694，所以能够缩短布线长度。
另外，在第4实施形态中，如图51所示，使粘接剂636介于核心基板630的通孔637的侧面和片状电容器620之间。这里，粘接剂636的热膨胀率设定得比核心基板630和连接层640的小，即，设定为接近由陶瓷构成的片状电容器620的。因此，对于热循环试验，即使在核心基板和连接层640与片状电容器620之间因热膨胀率差而产生了内应力，也难以在核心基板和连接层640中产生裂纹、剥离等，可实现高的可靠性。另外，还可防止迁移的发生。
接着，参照图48-49来说明参照图51所述的印刷布线板的制造方法。
(1)首先，在层叠在玻璃织物等芯材中浸含环氧树脂的聚脂糊剂片而构成的层叠板(容纳层)632a中形成片状电容器容纳用通孔637(图48(A))。这里，作为聚脂糊剂片，除环氧树脂外，还可是含有BT、苯酚树脂或玻璃织物等强化材料的树脂，可用于一般的印刷布线板中。另外，也可用没有玻璃织物等芯材的树脂基板。
但是，对于核心基板而言，不能使用陶瓷或AIN等的基板。这是因为该基板的外形加工性差，不能容纳电容器，即使填充树脂也会产生空隙。
(2)下面，在容纳层632a的通孔637内容纳片状电容器620(图48(B))。这里，由于剥去片状电容器620的第一、第二电极621、622的表面覆盖626(参照图45)提高了与在上层形成的通路孔660的连接性，故是期望的。另外，使粘接剂636介于该通孔637和片状电容器620之间，是适当的。期望粘接剂636的热膨胀率比核心基板和连接层的小。
(3)下面，层叠树脂膜640a、容纳所述片状电容器620的容纳层632a以及树脂膜640a(图48(C))。在这里，该树脂膜640a与实施形态1相同，可使用环氧树脂、BT、聚酰亚胺、烯烃等热固化性树脂，或热固化性树脂与热可塑性树脂的混合物。这里，期望不具有芯材的膜以容易形成通孔。另外，在树脂膜640a中可使用不是金属层的层来进行层叠，但也可使用在单面上配置金属层的树脂膜(RCC)。即，可使用两面板、单面板、不具有金属膜的树脂板、树脂膜。并且，在片状电容器620的上下面上填充树脂填充剂636a，以提高气密性是适当的。并且，因为本申请中使用的树脂或层间树脂绝缘层的熔点在300℃以下，所以加热到超过350℃时，则溶解、软化或碳化。
(4)然后，从两面加压层叠的容纳层632a和树脂膜640a来使表面变平坦。之后，通过加热固化来完成由容纳片状电容器620的容纳层630a和连接层640构成的核心基板630(图49(A))。在本实施形态中，因为从两面施加压力糊剂合容纳电容器620的容纳层630a和连接层640来形成核心基板630，所以能使表面平坦。因此，在后述的工序中，可层层叠间树脂绝缘层650和导体电路758以具有高的可靠性。
(5)接着，通过CO2激光、YAG激光、激元激光或UV激光来在上表面侧的连接层640中穿设构成通路孔的非贯通孔648(图49(B))。也可根据情况对应于非贯通孔的位置装载穿设了通孔的区域掩模，用激光进行区域加工。另外，在形成通路孔的大小或直径不同的物体时，也可由混合激光来形成。
(6)另外，也可根据需要，对通路孔内的污斑进行氧、氮气等气体的等离子体处理、电晕处理等的干处理、或者进行过锰酸等氧化剂的浸渍处理。接着，对于由连接层640、容纳层630a和连接层640构成的核心基板630，用钻孔或激光以50～500μm穿设通孔用的通孔646a(图49(C))。
(7)在核心基板630的连接层640的表层、通路孔用非贯通孔648和通孔用贯通孔646a中形成金属膜。因此，在连接层640的表面上提供钯催化剂之后，将核心基板630浸渍在非电解电镀液中，均匀地析出非电解铜电镀膜652(图50(A))。这里，虽然使用非电解电镀，但也可通过溅射来形成铜、镍等金属层。虽然溅射在成本方面是高的，但具有可改善与树脂层的密接性的优点。另外，也可根据情况在利用溅射来形成后，形成非电解电镀膜。这是因为，利用树脂催化剂是不稳定的地方是有效的，或者，在形成非电解电镀膜方面可稳定电解电镀的析出性。期望金属膜652在0.1～3mm的范围内形成。
(8)之后，在金属膜652的表面上粘贴感光性干膜，设置掩模，进行曝光、显影处理，形成规定图形的抗蚀剂654。然后，将核心基板630浸渍在电解电镀液中，通过非电解电镀膜652流过电流来析出电解铜电镀膜656(图50(B))。用5％的KOH剥离抗蚀剂654后，用硫酸和过氧化氢混合液来蚀刻去除抗蚀剂654下的非电解电镀膜652，在连接层640中形成通路孔660和导体电路658，另一方面，在核心基板630的通孔646a中形成通孔646(图50(C))。由于以后的工序与实施形态2的(10)-(15)的工序相同，省略其说明。
由于IC芯片到该印刷布线板的装载及到子板的安装与实施形态1相同，故省略其说明。
(实施形态4的第一变形例)
图53表示实施形态4的印刷布线板的第一变形例。通过图53所示的第一变形例，也可通过粘接材料634来连接片状电容器620的第一电极621、第二电极622和通路孔660。粘接材料634可使用在焊料(Sn/Pb、Sn/Sb、Sn/Ag)、导电性糊剂或树脂中浸含有金属粒子等的兼有导电性和粘接性的材料。
(实施形态4的第二变形例)
接着，参照图54来说明根据本发明的实施形态4的第二变形例的印刷布线板。第二变形例的印刷布线板与所述实施形态4的基本相同。但是，在该第二变形例的印刷布线板中将其形成为，设置有导电性管脚696，通过该导电性管脚696来得到与子板的连接。
另外，在所述实施形态4中，仅具有容纳在核心基板630中的片状电容器620，但在第一变形例中，在表面和内表面上安装了大容量的片状电容器720。
IC芯片瞬时消耗大功率以进行复杂的运算处理。这里，为了向IC芯片侧提供大功率，在本实施形态中，在印刷布线板上具有电源用的片状电容器620和片状电容器720。由于该片状电容器的效果与实施形态1的第四变形例的一样，故省略其说明。
(实施形态4的第三变形例)
参照图55来说明根据本发明的第三变形例的印刷布线板。第三变形例的印刷布线板610与所述实施形态4基本相同。但是，在该第三变形例的印刷布线板中，在片状电容器620的第一电极621、第二电极622上形成填充的通路孔660，填充通路孔760连接到IC芯片690的凸点692上。
(实施形态4的第四变形例)
参照图56来说明根据本发明的实施形态4的第四变形例的印刷布线板。第四变形例的印刷布线板610与所述实施形态4基本相同。但是，在该变形例的印刷布线板中，在片状电容器620的第一电极621、第二电极622上形成填充的通路孔660，通过在该填充通路孔660的正上方形成的填充的通路孔760连接到IC芯片690的凸点692P1、692P2上。在该第四变形例中，可使IC芯片与片状电容器的距离最短。
(实施形态4的第五变形例)
参照图57来说明根据第五变形例的印刷布线板。第五变形例的印刷布线板610与所述实施形态4基本相同。但是，在该变形例的印刷布线板中，通过片状电容器620的第一电极621、第二电极622来连接IC芯片690侧的焊区和子板694侧的焊区695。即，省略了IC芯片和子板的电源用、接地用的通孔。在该第五变形例中，与实施形态4相比，能够提高布线密度。
(实施形态4的第六变形例)
接着，参照图58、59来说明根据实施形态4的第六变形例的印刷布线板。
第六变形例的结构与参照图51所述的实施形态4的相同。但是，在第六变形例的印刷布线板中，如图59所示，片状电容器620在完全剥离第一、第二电极621、622的覆盖层626(参照图45)后，利用铜电镀膜629覆盖。然后，在用铜电镀膜629覆盖的第一、第二电极621、622上通过由铜电镀形成的通路孔660来得到电连接。这里，片状电容器的电极621、622在由金属化构成的表面上具有凹凸。因此，在剥掉金属层的状态下使用时，在连接层640中穿设非贯通孔648的工序中，在该凹凸中残留有树脂。此时，由于该树脂残留使第一、第二电极621、622与通路孔660产生连接不良。与此相反，在第六变形例中，通过铜电镀膜629来使第一、第二电极621、622的表面平滑，当在覆盖在电极上的连接层640中穿设非贯通孔648时，不会残留树脂，可提高形成通路孔660时的与电极621、622的连接可靠性。
另外，在形成了铜电镀膜629的电极621、622中，因为利用电镀形成了通路孔660，所以电极621、622与通路孔660的连接性高，即使进行热循环试验，在电极621、622与通路孔660之间也不会产生断路。
并且，在装到印刷布线板上的阶段中剥离在片状电容器的制造阶段中覆盖在构成第1、第2电极的金属层628表面上的镍/锡层(覆盖层)之后，来设置所述铜电镀膜629。也可代之以在片状电容器620的制造阶段中在金属层628上直接覆盖铜电镀膜629。即，在第六变形例中，与实施形态4相同，在利用激光设置达到电极的铜电镀膜629的开口后，进行去污斑处理等，利用铜电镀形成通路孔。因而，由于即使在铜电镀膜629的表面上形成氧化膜，也能够利用所述激光和去污斑处理来去除氧化膜，所以能够得到适当的连接。
并且，与实施形态1相同，如图17(B)所示，也可在去除了电容器20的第一电极21、第二电极22的覆盖层28之一部分后使用。这是因为通过露出第一电极21、第二电极22可提高与由电镀形成的通路孔的连接性。
另外，在片状电容器620的由陶瓷形成的介电体623的表面上设置粗化层623α。因此，由陶瓷形成的片状电容器620与由树脂形成的连接层640的密接性高，即使进行热循环试验，也不会在界面中发生连接层640的剥离。该粗化层623α可通过烧制后研磨片状电容器620的表面形成，也可通过在烧制前进行粗化处理来形成。另外，在第六变形例中，在电容器的表面上进行粗化处理以提高与树脂的密接性，但也可代之以在电容器表面上进行硅烷耦联处理。
(实施形态4的第七变形例)
接着，参照图18来说明根据实施形态4的第七变形例的印刷布线板的结构。
该第七变形例的印刷布线板的结构与所述实施形态1的基本相同。但是，容纳在核心基板30中的片状电容器20是不同的。图18表示片状电容器的平面图。图18(A)表示多个使用的切断前的片状电容器。图中的点划线表示切断线。在所述的实施形态1的印刷布线板中，如图18(B)中的平面图所示，在片状电容器的侧缘上配置有第一电极21和第二电极22。图18(C)表示第7变形例的多个使用的切断前的片状电容器，图中的点划线表示切断线。在第七变形例的印刷布线板中，如图18(D)中的平面图所示，在片状电容器的侧缘的内侧上设置了第一电极21和第二电极22。
在该第七变形例的印刷布线板中，因为使用了在外缘内侧上形成电极的片状电容器20，所以可使用容量大的片状电容器。
接着，参照图19来说明根据第七变形例的第一特例的印刷布线板。
图19表示容纳在根据第一特例的印刷布线板的核心基板上的片状电容器20的平面图。在所述的实施形态1中，在核心基板中容纳了多个小容量的片状电容器，但在第一特例中，在核心基板中容纳了大容量的大型的片状电容器20。这里，片状电容器20由第一电极21、第二电极22、介电体23、连接于第一电极21上的第一导电膜24、连接于第二电极22侧的第二导电膜25和未连接于第一导电膜24和第二导电膜25的片状电容器的上下面的连接用的电极27构成。通过该电极27来连接IC芯片侧和子板侧。
在该第一变形例的印刷布线板中，因为使用了大型的片状电容器20，所以能够使用容量大的片状电容器。另外，因为使用大型的电容器20，所以即使重复热循环，也不会在印刷布线板中产生翘曲。
参照图20来说明根据第二特例的印刷布线板。图20(A)表示多个使用的切断前的片状电容器，图中的点划线表示通常的切断线，图20(B)表示片状电容器的平面图。如图20(B)所示，在该第二特例中，连接多个(图中的实例为3个)、多个使用的片状电容器而以大型来使用。
在该第二特例中，因为使用了大型的片状电容器20，所以可使用容量大的片状电容器。另外，因为使用了大型的片状电容器20，所以即使重复热循环，也不会在印刷布线板中产生翘曲。
在所述实施形态中，在印刷布线板中内置片状电容器，但也可用在陶瓷板上设置导体膜而构成的板状电容器来替代片状电容器。勿需多言，覆盖第六变形例的铜电镀的结构和粗化片状电容器的表面的结构也可适用于实施形态4、第1、第2、第3、第4、第5、第6变形例。
这里，对于实施形态4的第六变形例的印刷布线板，把测定的埋入在核心基板中的片状电容器620的电感和安装在印刷布线板内表面(子板侧的表面)上的片状电容器的电感的值表示如下。
电容器单体的情况
埋入形式          137PH
内表面安装形式    287PH
并联连接八个电容器的情况
埋入形式          60PH
内表面安装形式    72PH
如上所述，以单体使用电容器，或为了增大容量而并联连接的情况下，通过内置片状电容器，都能降低电感。
下面对进行可靠性试验的结果进行说明。这里，对于第六变形例的印刷布线板，测定一个片状电容器的静电电容的变化率。
                                 静电电容变化率
                      测定频率(100Hz)    测定频率(1kHz)
Steam   168小时       0.3％              0.4％
HAST    100小时       -0.9％             -0.9％
TS      1000次循环    1.1％              1.3％
在Steam试验中，在蒸气下湿度保持为100％。另外，在HAST试验中，在相对湿度100％、施加电压1.3V，温度121℃下放置100小时。在TS试验中，1000次重复在-125℃下放置30分钟、在55℃下放置30分钟的试验。
对于所述可靠性试验，获知即使是对于内置片状电容器的印刷布线板，也能实现与现有的对电容器进行表面安装的形式同等的可靠性。另外，如上所述，对于TS试验，已知即使由于由陶瓷构成的电容器与由树脂构成的核心基板和层间树脂绝缘层的热膨胀率不同而发生内部应力，也不会发生片状电容器的端子与通路孔之间的断路、片状电容器和层间树脂绝缘层之间的剥离、层间树脂绝缘层中的裂纹，并可长期实现高的可靠性。
通过实施形态4的结构，没有由电感引起的电特性的下降。
因为从电容器的下部也可连接，所以缩短了环线电感的距离，可以说是增加了配置自由度的结构。
因为在核心基板和电容器之间填充了树脂，所以即使产生由电容器等引起的应力也会得到缓解，不会发生迁移。因此，没有对电容器的电极和通路孔的连接部的剥离和溶解等的影响。
因此，即使进行可靠性试验也可确保期望的性能。另外，在由铜覆盖电容器电极的情况下也能防止迁移的发生。
(实施形态5)
首先，参照图63、64来说明根据本发明的实施形态5的印刷布线板的结构。图63表示印刷布线板810的剖面，图64表示在图63所示的印刷布线板810中装有IC芯片890，安装到子板894侧的状态。
如图63所示，印刷布线板810由片状电容器820、容纳片状电容器820的核心基板830和构成组合层880A、880B的层间树脂绝缘层850构成。核心基板830由容纳电容器820的容纳层830a和连接层840构成。在连接层840中形成通路孔860和导体电路858，在层间树脂绝缘层850中形成通路孔960和导体电路958。在本实施形态中，组合层虽然由一层层间树脂绝缘层850构成，但组合层也可由多个层间树脂绝缘层构成。
片状电容器820如图66(A)所示，由第一电极821、第二电极822和被该第一电极、第二电极夹住的介电体823构成，在该介电体823中相对地配置了多个连接于第一电极821侧的第一导电膜824和连接于第二电极822侧的第二导电膜825。第一电极821和第二电极822在由铜金属化构成的金属层826上覆盖焊锡等的覆盖层828。在本实施形态中，用由电镀构成的通路孔860来获得与第一电极821和第二电极822的连接。在实施形态5的印刷布线板中，如图66(B)所示，从片状电容器820的第一电极821和第二电极822上表面的覆盖层828露出金属层826。因此，如图63所示，提高了第一、第二电极821、822与由电镀形成的通路孔860的连接性，另外，可降低连接电阻。
另外，在片状电容器820的由陶瓷形成的介电体823的表面上设置粗化层823α。因此，由陶瓷形成的片状电容器820与由树脂形成的连接层840的密接性高，即使进行热循环试验，也不会在界面中发生连接层840的剥离。该粗化层823α可通过烧制后研磨片状电容器820的表面形成，也可通过在烧制前进行粗化处理来形成。
如图64所示，在上侧的组合层880A的通路孔960中形成连接于IC芯片890的焊区892S1、892S2、892P1、892P2用的凸点876。另一方面，在下侧的组合层880B的通路孔960中配置连接于子板894的焊区895S1、895S2、895P1、895P2用的凸点876。在核心基板830中形成通孔846。
IC芯片890的信号用的焊区892S2通过凸点876-导体电路958-通路孔960-通孔846-通路孔960-凸点876与子板894的信号用的焊区895S 2相连接。另一方面，IC芯片890的信号用的焊区892S1通过凸点876-通路孔960-通孔846-通路孔960-凸点876与子板894的信号用的焊区895S1相连接。
IC芯片890的电源用焊区892P1通过凸点876-通路孔960-导体电路858-通路孔860连接到片状电容器820的第一电极821上。另一方面，子板894的电源用焊区895P1通过凸点876-通路孔960-通孔846-导体电路858-通路孔860连接到片状电容器820的第一电极821上。
IC芯片890的电源用焊区892P2通过凸点876-通路孔960-导体电路858-通路孔860连接到片状电容器820的第二电极822上。另一方面，子板894的电源用焊区895P2通过凸点876-通路孔960-通孔846-导体电路858-通路孔860连接到片状电容器820的第二电极822上。
在实施形态5的印刷布线板810中，因为在IC芯片890的正下方配置了片状电容器820，所以缩短了IC芯片与电容器的距离，从而能够瞬时向IC芯片侧提供功率。即，能够缩短确定环线电感的环线长度。
另外，在片状电容器820和片状电容器820之间设置了通孔846，信号线不通过片状电容器820。因此，可防止通过电容器时产生的由于高介电体的阻抗不连续引起的反射和由通过高介电体所引起的传输延迟。
另外，连接于印刷布线板的内表面侧的外部基板(子板)894与电容器820的第一电极821、第二电极822通过设置在IC芯片侧的连接层840上的通路孔860和形成于核心基板上的通孔846来连接。即，因为在具有芯材、加工困难的容纳层830a中形成通孔，而不直接连接电容器的端子和外部基板，所以能够提高连接的可靠性。
另外，在本实施形态中，如图63所示，使粘接剂836介于核心基板830的通孔837的下面和片状电容器820之间，在通孔837的侧面和片状电容器820之间填充树脂填充剂836a。这里，粘接剂836和树脂填充剂836a的热膨胀率设计得比核心基板830和连接层840的小，即，设定为接近由陶瓷构成的片状电容器820的。因此，对于热循环试验，即使在核心基板和连接层840与片状电容器820之间因热膨胀率差而产生了内应力，也难以在核心基板和连接层840中产生裂纹、剥离等，可实现高的可靠性。另外，还可防止迁移的发生。
参照图60-63来说明实施形态5的印刷布线板的制造工序。
(1)首先，在层叠四个在芯材中浸含环氧树脂的聚脂糊剂片835而构成的层叠板832a上形成片状电容器容纳用的通孔837。另一方面，准备层叠二个聚脂糊剂片835而构成的层叠板832b(图60(A))。这里，作为聚脂糊剂片，除环氧树脂外，还可用含有BT、苯酚树脂或玻璃织物等强化材料。但是，对于核心基板而言，不能使用陶瓷或AIN等的基板。这是因为该基板的外形加工性差，不能容纳电容器，即使填充树脂也会产生空隙。接着，在重层叠叠板832a和层叠板832b形成了容纳层830a后，参照图66(B)，如上所述在通孔837内容纳剥去第一、第二电极821、822的上表面的覆盖层828的片状电容器820(图60(B))。这里，使粘接剂836介于该通孔837和片状电容器820之间，是适当的。并且，用于本申请中的树脂及层间树脂绝缘层的熔点为300℃以下，当加到超过350℃以上的温度时，则溶解、软化或碳化。
(2)接着，在由容纳所述片状电容器820的层叠板832a和层叠板832b构成的容纳层的两面上层叠与实施形态1相同的树脂膜(连接层)840a(图60(C))。然后，从两面上加压使表面平坦。之后，通过加热固化，形成由容纳片状电容器820的容纳层830a和连接层840构成的核心基板830(图60(D))。在本实施形态中，因为对容纳电容器820的容纳层830a和连接层840在两面上施加压力进行糊剂合来形成核心基板830，所以能使表面平坦化。因此，在后述的工序中，可层层叠间树脂绝缘层850和导体电路958以具有高的可靠性。
(3)另外，在核心基板的通孔837的侧面内填充树脂填充剂836a，以提高气密性是适当的。另外，在这里，作为树脂膜840a使用不是金属层的层来进行层叠，但也可使用在单面上配置金属层的树脂膜(RCC)。即，可使用两面板、单面板、不具有金属膜的树脂板、树脂膜。
(4)接着，对于层间树脂绝缘层850、核心基板和层间树脂绝缘层850用钻头穿设通孔用的300～500μm的通孔846a(图61(A))。然后，通过CO2激光、YAG激光、激元激光或UV激光来在上表面侧的层间树脂绝缘层850中穿设到达片状电容器820的第一电极821和第二电极822的非贯通孔848(图61(B))。也可根据情况对应于非贯通孔的位置装载穿设了通孔的区域掩模，用激光进行区域加工。另外，在形成通路孔的大小或直径不同的物体时，也可用混合激光来形成。
(5)之后，进行去污斑处理。接着，提供表面钯催化剂后，将核心基板830浸渍在非电解电镀液中，均匀地析出非电解铜电镀膜852(图61(C))。可在非电解铜电镀膜852的表面上形成粗化层。粗化层的Ra(平均粗度高度)＝0.01-5μm。最好是在0.5～3μm的范围内。
(6)然后，在非电解电镀膜852的表面上粘上感光性干膜，设置掩模，进行曝光、显影处理，形成规定图形的抗蚀剂854(图62(A))。这里，虽然使用非电解电镀，但也可由溅射来形成铜、镍等金属膜。虽然溅射的成本高，但具有可改善与树脂的密接性的优点。然后，将核心基板830浸渍在电解电镀液中，通过非电解电镀膜852来流过电流以析出电解铜电镀膜856(图62(B))。然后，用5％的KOH剥离抗蚀剂854后，用硫酸和过氧化氢混合液来蚀刻抗蚀剂854下的非电解电镀膜852后去除，在连接层840的非贯通孔848中形成通路孔860，在连接层840的表面上形成导体电路858，在核心基板830的通孔846a中形成通孔846(图62(C))。由于以后的工序与实施形态2的(10)～(15)一样，故省略其说明。
由于向该印刷布线板的IC芯片的装载和向子板的安装与实施形态1相同，故省略其说明。
(实施形态5的第一变形例)
接着，参照图65来说明根据本发明的实施形态5的第一变形例的印刷布线板。在第一变形例的印刷布线板810中将其形成为，配置有导电性管脚896，通过该导电性896来连接子板。另外，核心基板830由具有通孔837的容纳层830a和设置在该容纳层830a的两面上的连接层840构成。然后，在设置在容纳层830a的两面上的连接层840中设置与片状电容器820的电极821、822连接的通路孔860，连接到IC芯片890和导电性管脚896上。在该第一变形例中，如图66(C)所示，完全去除了片状电容器820的电极821、822的覆盖层。
在所述实施形态5中，仅具有容纳在核心基板830中的片状电容器820，但在第一变形例中，在表面和内表面上安装了大容量的片状电容器920。
IC芯片瞬时消耗大功率以进行复杂的运算处理。这里，为了向IC芯片侧提供大功率，在第1变形例中，在印刷布线板上具有电源用的片状电容器820和片状电容器920。由于该片状电容器的效果与实施形态1的第四变形例的一样，故省略其说明。
(实施形态5的第二变形例)
接着，参照图67、68来说明根据第二变形例的印刷布线板。
该第二变形例的结构与所述实施形态5的基本相同。但是，在所述实施形态5中，剥去部分片状电容器820的电极821、822的覆盖层的一部分、露出金属层826的表面。与此相反，在第二变形例中，如图68(A)所示，片状电容器820在完全剥去金属层826的覆盖层后，如图68(B)所示，在金属层826的表面上覆盖铜电镀膜829。电镀膜的覆盖可由电解电镀、非电解电镀等电镀形成。因此，如图67所示，通过由铜电镀形成的通路孔860来得到与由铜电镀膜829覆盖的第一、第二电极821、822的电连接。这里，片状电容器的电极821、822在由金属化构成的表面上具有凹凸。因此，在实施形态5的图61(B)所示的连接层840中穿设非贯通孔848的工序中，在该凹凸中残留有树脂。此时，由于该树脂残留使第一、第二电极821、822与通路孔860有时产生连接不良。另一方面，在第二变形例中，通过铜电镀膜829来使第一、第二电极821、822的表面变得平滑，当在覆盖在电极上的连接层840中穿设非通孔848时，不会残留树脂，可提高形成通路孔860时的与电极821、822的连接可靠性。
另外，在形成了铜电镀膜829的电极821、822中，因为利用电镀形成了通路孔860，所以电极821、822与通路孔860的连接性高，即使进行热循环试验，在电极821、822与通路孔860之间也不会产生断路。
并且，在这里，在容纳在印刷布线板上的阶段中得到覆盖层828，设置铜电镀膜829，但也可在片状电容器820的制造阶段中在金属层826之上直接覆盖铜电镀膜829。即，在第二变形例中，在利用激光设置达到电极的铜电镀膜829的开口后，进行去污斑处理等，利用铜电镀形成通路孔。因而，由于即使在铜电镀膜829的表面上形成氧化膜，也能够利用所述激光和去污斑处理来去除氧化膜，所以能够得到适当的连接。
另外，在片状电容器820的由陶瓷形成的介电体823的表面上设置粗化层823α。因此，由陶瓷形成的片状电容器820与由树脂形成的连接层840的密接性高，即使进行热循环试验，也不会在界面中发生连接层840的剥离。
(实施形态5的第三变形例)
接着，参照图69和图18来说明根据第三变形例的印刷布线板的结构。
该第三变形例的印刷布线板810的结构与所述实施形态5的基本相同。但是，容纳在核心基板830中的片状电容器20是不同的。图18表示片状电容器的平面图。图18(A)表示多个使用的切断前的片状电容器。图中的点划线表示切断线。在所述的第三变形例的印刷布线板中，如图18(B)中的平面图所示，在片状电容器的侧缘上配置有第一电极21和第二电极22。图18(C)表示第三变形例的多个使用的切断前的片状电容器，图中的点划线表示切断线。在第三变形例的印刷布线板中，如图18(D)中的平面图所示，在片状电容器的侧缘的内侧上设置了第一电极21和第二电极22。
在该第三变形例的印刷布线板中，因为使用了在外缘内侧上形成电极的片状电容器20，所以可使用容量大的片状电容器。并且，在第三变形例中，也进行了片状电容器的表面粗化处理。
(实施形态5的第四变形例)
接着，参照图70和图19来说明根据本发明的第四变形例的印刷布线板的结构。
图70表示第四变形例的印刷布线板810的剖面，图68表示容纳在该印刷布线板810的核心基板830上的片状电容器20的平面图。在所述的实施形态5中，在核心基板上容纳了多个小容量的片状电容器，但在第四变形例中，在核心基板830中容纳了以矩阵状形成电极的大容量的大型的片状电容器20。这里，片状电容器20由第一电极21、第二电极22、介电体23、连接于第一电极21上的第一导电膜24、连接于第二电极22侧的第二导电膜25和未连接于第一导电膜24和第二导电膜25的片状电容器的上下面的连接用的电极27构成。通过该电极27来连接IC芯片侧和子板侧。
在该第四变形例的印刷布线板中，因为使用了大型的片状电容器20，所以能够使用容量大的片状电容器。另外，因为使用大型的片状电容器20，所以即使重复热循环，也不会在印刷布线板810中产生翘曲。并且，在第四变形例中，也进行了片状电容器的表面粗化处理。
(实施形态5的第五变形例)
参照图71和图20来说明根据第五变形例的印刷布线板。图71表示该印刷布线板的剖面。图20(A)表示多个使用的切断前的片状电容器，图中的点划线表示通常的切断线，图20(B)表示片状电容器的平面图。如图20(B)所示，在该变形例中，连接多个(图中的实例为3个)、多个使用的片状电容器而以大型来使用。
在该第五变形例中，因为使用了大型的片状电容器20，所以可使用容量大的片状电容器。另外，因为使用了大型的片状电容器20，所以即使重复热循环，也不会在印刷布线板中810产生翘曲。并且，在第五变形例中，也进行了片状电容器的表面粗化处理。
(实施形态5的第六变形例)
参照图72来说明根据第六变形例的印刷布线板。图72表示该印刷布线板的剖面。在参照图63所述的实施形态5中，在核心基板830的凹部832中容纳了一个片状电容器820。与此相反，在第六变形例中，在凹部832中容纳了多个片状电容器820。在该第六变形例中，能以高密度内置片状电容器。并且，在第六变形例中，也进行了片状电容器的表面粗化处理。
在所述实施形态中，在印刷布线板中内置片状电容器，但也可用在陶瓷板上设置导体膜而构成的板状电容器来替代该片状电容器。另外，在所述实施形态中，在电容器的表面上进行粗化处理，提高与树脂的密接性，但也可代之以在电容器的表面上进行硅烷耦联处理。
这里，对于第二变形例的印刷布线板，把测定的埋入在核心基板中的片状电容器20的电感和安装在印刷布线板内表面(子板侧的表面)上的片状电容器的电感的值表示如下。
电容器单体的情况
埋入形式          137PH
内表面安装形式    287PH
并联连接八个电容器的情况
埋入形式          60PH
内表面安装形式    72PH
如上所述，以单体使用电容器，或为了增大容量而并联连接的情况下，通过内置片状电容器，都能降低电感。
下面对进行可靠性试验的结果进行说明。这里，对于第二变形例的印刷布线板，测定一个片状电容器的静电电容的变化率。
                                静电电容变化率
                      测定频率(100Hz)    测定频率(1kHz)
Steam   168小时       0.3％              0.4％
HAST    100小时       -0.9％             -0.9％
TS      1000次循环    1.1％              1.3％
在Steam试验中，在蒸气下湿度保持为100％。另外，在HAST试验中，在相对湿度100％、施加电压1.3V，温度121℃下放置100小时。在TS试验中，1000次重复在-125℃下放置30分钟、在55℃下放置30分钟的试验。
对于所述可靠性试验，获知即使是对于内置片状电容器的印刷布线板，也能实现与现有的对电容器进行表面安装的形式同等的可靠性。另外，如上所述，对于TS试验，已知即使由由于陶瓷构成的电容器与由树脂构成的核心基板和层间树脂绝缘层的热膨胀率不同而发生内部应力，也不会发生片状电容器的端子与通路孔之间的断路、片状电容器和层间树脂绝缘层之间的剥离、层间树脂绝缘层中的裂纹，并可长期实现高的可靠性。
通过实施形态5的结构，没有由电感引起的电特性的下降。
另外，在可靠性条件下也不会引起电特性或在印刷布线板中的剥离或裂纹等。因此，在电容器和通路孔之间不会产生不良情况。
另外，因为在核心基板和电容器之间填充了树脂，所以即使产生由电容器等引起的应力也会得到缓解，不会发生迁移。因此，没有对电容器的电极和通路孔的连接部的剥离和溶解等的影响。因此，即使进行可靠性试验，也能确保期望的性能。
另外，在由铜覆盖电容器的情况下也能防止迁移的发生。

Claims (2)

1.一种印刷布线板，包括一个核心基板，以及在该核心基板上层叠的树脂绝缘层和导体电路，
其特征在于，在将包括主要成分为铜的电镀膜形成在所述电容器的电极上的情况下，片状电容器被容纳在所述核心基板中，且通过电镀来建立电极的电连接。
2.如权利要求1所述的印刷布线板，其特征在于：
所述电镀膜是铜电镀膜，该铜电镀膜被涂敷在片状电容器的金属化电极的表面。
CN200810009768XA 1999-09-02 2000-09-01 印刷布线板 Expired - Lifetime CN101232776B (zh)

Applications Claiming Priority (22)

Application Number Priority Date Filing Date Title
JP24831199 1999-09-02
JP248311/1999 1999-09-02
JP36030699 1999-12-20
JP360306/1999 1999-12-20
JP2000103731 2000-04-05
JP103732/2000 2000-04-05
JP2000103732 2000-04-05
JP103731/2000 2000-04-05
JP2000103730 2000-04-05
JP103730/2000 2000-04-05
JP103733/2000 2000-04-05
JP2000103733 2000-04-05
JP2000221353 2000-07-21
JP2000221349 2000-07-21
JP221353/2000 2000-07-21
JP2000221354 2000-07-21
JP221351/2000 2000-07-21
JP221352/2000 2000-07-21
JP221354/2000 2000-07-21
JP2000221352 2000-07-21
JP221349/2000 2000-07-21
JP2000221351 2000-07-21

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB008018359A Division CN100381026C (zh) 1999-09-02 2000-09-01 印刷布线板及其制造方法

Publications (2)

Publication Number Publication Date
CN101232776A true CN101232776A (zh) 2008-07-30
CN101232776B CN101232776B (zh) 2011-04-20

Family

ID=27582283

Family Applications (3)

Application Number Title Priority Date Filing Date
CNB008018359A Expired - Lifetime CN100381026C (zh) 1999-09-02 2000-09-01 印刷布线板及其制造方法
CN2008100097675A Expired - Lifetime CN101232775B (zh) 1999-09-02 2000-09-01 印刷布线板及其制造方法
CN200810009768XA Expired - Lifetime CN101232776B (zh) 1999-09-02 2000-09-01 印刷布线板

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CNB008018359A Expired - Lifetime CN100381026C (zh) 1999-09-02 2000-09-01 印刷布线板及其制造方法
CN2008100097675A Expired - Lifetime CN101232775B (zh) 1999-09-02 2000-09-01 印刷布线板及其制造方法

Country Status (5)

Country Link
US (9) US6876554B1 (zh)
EP (2) EP1137332B1 (zh)
KR (2) KR100823767B1 (zh)
CN (3) CN100381026C (zh)
WO (1) WO2001019149A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106663670A (zh) * 2014-08-25 2017-05-10 高通股份有限公司 包括嵌入式电容器的封装基板
CN108074907A (zh) * 2016-11-18 2018-05-25 日月光半导体制造股份有限公司 包含嵌入式组件的半导体衬底和制造所述半导体衬底的方法
CN112996240A (zh) * 2019-12-16 2021-06-18 三星电机株式会社 嵌有电子组件的基板及电子封装件

Families Citing this family (181)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69936892T2 (de) * 1998-02-26 2007-12-06 Ibiden Co., Ltd., Ogaki Mehrschichtige Leiterplatte mit gefüllten Kontaktlöchern
DE60031680T2 (de) 1999-06-02 2007-09-06 Ibiden Co., Ltd., Ogaki Mehrschichtige, gedruckte leiterplatte und herstellungsmethode für eine mehrschichtige, gedruckte leiterplatte
KR101084525B1 (ko) * 1999-09-02 2011-11-18 이비덴 가부시키가이샤 프린트배선판 및 그 제조방법
KR100823767B1 (ko) * 1999-09-02 2008-04-21 이비덴 가부시키가이샤 프린트배선판 및 프린트배선판의 제조방법
US6545346B2 (en) * 2001-03-23 2003-04-08 Intel Corporation Integrated circuit package with a capacitor
JP2003243604A (ja) * 2002-02-13 2003-08-29 Sony Corp 電子部品及び電子部品の製造方法
JP4052111B2 (ja) 2002-06-07 2008-02-27 ソニー株式会社 無線情報記憶媒体
US6964881B2 (en) * 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
JP5000071B2 (ja) * 2003-02-26 2012-08-15 新光電気工業株式会社 半導体装置用基板及び半導体装置
JP2004356569A (ja) * 2003-05-30 2004-12-16 Shinko Electric Ind Co Ltd 半導体装置用パッケージ
JP3709882B2 (ja) * 2003-07-22 2005-10-26 松下電器産業株式会社 回路モジュールとその製造方法
DE10343053A1 (de) * 2003-09-16 2005-04-07 Siemens Ag Elektronisches Bauelement und Anordnung mit einem elektronischen Bauelement
CN101887880B (zh) * 2004-02-04 2012-11-14 揖斐电株式会社 多层印刷电路板
KR20060118578A (ko) * 2004-02-04 2006-11-23 이비덴 가부시키가이샤 다층프린트배선판
JP4298559B2 (ja) * 2004-03-29 2009-07-22 新光電気工業株式会社 電子部品実装構造及びその製造方法
FI20041680A (fi) 2004-04-27 2005-10-28 Imbera Electronics Oy Elektroniikkamoduuli ja menetelmä sen valmistamiseksi
US7359213B2 (en) * 2004-07-09 2008-04-15 The Agency For Science, Technology And Research Circuit board
JP3807505B2 (ja) * 2004-07-13 2006-08-09 セイコーエプソン株式会社 配線基板の製造方法
WO2006011068A1 (en) 2004-07-19 2006-02-02 Koninklijke Philips Electronics N.V. Electronic device comprising an integrated circuit and a capacitance element
TWI241007B (en) * 2004-09-09 2005-10-01 Phoenix Prec Technology Corp Semiconductor device embedded structure and method for fabricating the same
US20060094225A1 (en) * 2004-10-28 2006-05-04 Cheng-Yuan Lin Methods for forming solder bumps on circuit boards
JP2006216711A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
TWI414218B (zh) * 2005-02-09 2013-11-01 Ngk Spark Plug Co 配線基板及配線基板內建用之電容器
TWI396481B (zh) * 2005-06-03 2013-05-11 Ngk Spark Plug Co 配線基板及其製造方法
US7649748B2 (en) * 2005-06-15 2010-01-19 Ibiden Co., Ltd. Multilayer printed wiring board
JP2007027683A (ja) * 2005-06-15 2007-02-01 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP4838068B2 (ja) 2005-09-01 2011-12-14 日本特殊陶業株式会社 配線基板
JP4546415B2 (ja) * 2005-09-01 2010-09-15 日本特殊陶業株式会社 配線基板、セラミックキャパシタ
KR100700922B1 (ko) * 2005-10-17 2007-03-28 삼성전기주식회사 수동 소자를 내장한 기판 및 그 제조 방법
JP5089880B2 (ja) * 2005-11-30 2012-12-05 日本特殊陶業株式会社 配線基板内蔵用キャパシタ、キャパシタ内蔵配線基板及びその製造方法
TWI423282B (zh) 2005-12-22 2014-01-11 Ngk Spark Plug Co 電容器與配線板及其製造方法
JP5114041B2 (ja) * 2006-01-13 2013-01-09 日本シイエムケイ株式会社 半導体素子内蔵プリント配線板及びその製造方法
JP3942190B1 (ja) * 2006-04-25 2007-07-11 国立大学法人九州工業大学 両面電極構造の半導体装置及びその製造方法
KR20130023362A (ko) * 2006-05-24 2013-03-07 다이니폰 인사츠 가부시키가이샤 부품 내장 배선판, 부품 내장 배선판의 제조 방법
US7336501B2 (en) * 2006-06-26 2008-02-26 Ibiden Co., Ltd. Wiring board with built-in capacitor
JP5082321B2 (ja) * 2006-07-28 2012-11-28 大日本印刷株式会社 多層プリント配線板及びその製造方法
JP4783692B2 (ja) * 2006-08-10 2011-09-28 新光電気工業株式会社 キャパシタ内蔵基板及びその製造方法と電子部品装置
JP5329028B2 (ja) * 2006-09-15 2013-10-30 パナソニック株式会社 電子部品実装構造体の製造方法
TWI304719B (en) * 2006-10-25 2008-12-21 Phoenix Prec Technology Corp Circuit board structure having embedded compacitor and fabrication method thereof
JP5068060B2 (ja) * 2006-10-30 2012-11-07 新光電気工業株式会社 半導体パッケージおよびその製造方法
JP2008147427A (ja) * 2006-12-11 2008-06-26 Shinko Electric Ind Co Ltd 電子部品装置及び電子部品の実装方法
TWI334747B (en) * 2006-12-22 2010-12-11 Unimicron Technology Corp Circuit board structure having embedded electronic components
US20080157313A1 (en) * 2006-12-29 2008-07-03 Sriram Dattaguru Array capacitor for decoupling multiple voltages
TWI353661B (en) * 2007-04-09 2011-12-01 Unimicron Technology Corp Circuit board structure capable of embedding semic
JP5280014B2 (ja) * 2007-04-27 2013-09-04 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
KR100856209B1 (ko) * 2007-05-04 2008-09-03 삼성전자주식회사 집적회로가 내장된 인쇄회로기판 및 그 제조방법
US7936567B2 (en) * 2007-05-07 2011-05-03 Ngk Spark Plug Co., Ltd. Wiring board with built-in component and method for manufacturing the same
JP5012896B2 (ja) * 2007-06-26 2012-08-29 株式会社村田製作所 部品内蔵基板の製造方法
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
JP5025399B2 (ja) * 2007-09-27 2012-09-12 新光電気工業株式会社 配線基板及びその製造方法
EP2234130B1 (en) * 2007-10-12 2015-12-23 Panasonic Intellectual Property Management Co., Ltd. Case mold type capacitor and method for manufacturing the same
KR101143837B1 (ko) * 2007-10-15 2012-07-12 삼성테크윈 주식회사 전자 소자를 내장하는 회로기판 및 회로기판의 제조 방법
JP4434268B2 (ja) * 2007-11-28 2010-03-17 Ｔｄｋ株式会社 電子部品モジュール
US8115113B2 (en) 2007-11-30 2012-02-14 Ibiden Co., Ltd. Multilayer printed wiring board with a built-in capacitor
US8564967B2 (en) 2007-12-03 2013-10-22 Cda Processing Limited Liability Company Device and method for reducing impedance
TW200930173A (en) * 2007-12-31 2009-07-01 Phoenix Prec Technology Corp Package substrate having embedded semiconductor element and fabrication method thereof
JP2009194096A (ja) 2008-02-13 2009-08-27 Murata Mfg Co Ltd 部品内蔵基板、及びそれを用いた部品パッケージ
US8018043B2 (en) * 2008-03-10 2011-09-13 Hynix Semiconductor Inc. Semiconductor package having side walls and method for manufacturing the same
JP5284155B2 (ja) * 2008-03-24 2013-09-11 日本特殊陶業株式会社 部品内蔵配線基板
US7759163B2 (en) * 2008-04-18 2010-07-20 Infineon Technologies Ag Semiconductor module
JP2010004028A (ja) * 2008-05-23 2010-01-07 Shinko Electric Ind Co Ltd 配線基板及びその製造方法、及び半導体装置
JP2009290124A (ja) * 2008-05-30 2009-12-10 Fujitsu Ltd プリント配線板
JP5217640B2 (ja) * 2008-05-30 2013-06-19 富士通株式会社 プリント配線板の製造方法およびプリント基板ユニットの製造方法
JP5217639B2 (ja) * 2008-05-30 2013-06-19 富士通株式会社 コア基板およびプリント配線板
JP2009290135A (ja) * 2008-05-30 2009-12-10 Fujitsu Ltd プリント配線板の製造方法および導電性接合剤
TWI363411B (en) 2008-07-22 2012-05-01 Advanced Semiconductor Eng Embedded chip substrate and fabrication method thereof
JP5419406B2 (ja) * 2008-09-18 2014-02-19 三菱重工業株式会社 インバータ装置
KR101055471B1 (ko) * 2008-09-29 2011-08-08 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
WO2010038532A1 (ja) 2008-09-30 2010-04-08 イビデン株式会社 多層プリント配線板、及び、多層プリント配線板の製造方法
CN102150482B (zh) * 2008-09-30 2013-07-10 揖斐电株式会社 电子零件内置线路板及其制造方法
KR101025520B1 (ko) * 2008-11-26 2011-04-04 삼성전기주식회사 다층 인쇄회로기판 제조방법
FR2940588B1 (fr) * 2008-12-19 2011-01-07 St Microelectronics Grenoble Ensemble multicomposant blinde a montage en surface
US8188380B2 (en) 2008-12-29 2012-05-29 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
US8413324B2 (en) * 2009-06-09 2013-04-09 Ibiden Co., Ltd. Method of manufacturing double-sided circuit board
KR101046392B1 (ko) * 2009-07-07 2011-07-05 주식회사 하이닉스반도체 반도체 패키지용 기판과, 이를 포함하는 반도체 패키지 및 이를 이용한 스택 패키지
US8222088B2 (en) * 2009-09-21 2012-07-17 Alpha And Omega Semiconductor Incorporated Semiconductor package with adhesive material pre-printed on the lead frame and chip, and its manufacturing method
US8207453B2 (en) 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
US9420707B2 (en) * 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
KR101104210B1 (ko) * 2010-03-05 2012-01-10 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
WO2011121993A1 (ja) * 2010-03-30 2011-10-06 株式会社村田製作所 部品集合体
KR101085733B1 (ko) * 2010-05-28 2011-11-21 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
US8847376B2 (en) 2010-07-23 2014-09-30 Tessera, Inc. Microelectronic elements with post-assembly planarization
FR2963478B1 (fr) * 2010-07-27 2013-06-28 St Microelectronics Grenoble 2 Dispositif semi-conducteur comprenant un composant passif de condensateurs et procede pour sa fabrication.
TWI446497B (zh) * 2010-08-13 2014-07-21 Unimicron Technology Corp 嵌埋被動元件之封裝基板及其製法
TWI411073B (zh) * 2010-08-13 2013-10-01 Unimicron Technology Corp 嵌埋被動元件之封裝基板及其製法
KR20120026855A (ko) 2010-09-10 2012-03-20 삼성전기주식회사 임베디드 볼 그리드 어레이 기판 및 그 제조 방법
US8710623B1 (en) * 2010-11-18 2014-04-29 Xilinx, Inc. Integrated circuit having a discrete capacitor mounted on a semiconductor die
US20120152606A1 (en) * 2010-12-16 2012-06-21 Ibiden Co., Ltd. Printed wiring board
JP5892388B2 (ja) * 2011-01-12 2016-03-23 株式会社村田製作所 樹脂封止型モジュール
JP2012186440A (ja) * 2011-02-18 2012-09-27 Ibiden Co Ltd インダクタ部品とその部品を内蔵しているプリント配線板及びインダクタ部品の製造方法
TWI420634B (zh) * 2011-02-24 2013-12-21 Unimicron Technology Corp 封裝結構及其製法
JP2012212867A (ja) * 2011-03-30 2012-11-01 Ibiden Co Ltd プリント配線板及びその製造方法
JP5275401B2 (ja) * 2011-04-18 2013-08-28 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
KR101283821B1 (ko) * 2011-05-03 2013-07-08 엘지이노텍 주식회사 인쇄회로기판의 제조 방법
CN103563498B (zh) * 2011-05-13 2016-07-06 揖斐电株式会社 电路板及其制造方法
JP2012256675A (ja) * 2011-06-08 2012-12-27 Shinko Electric Ind Co Ltd 配線基板、半導体装置及びその製造方法
JP2013074178A (ja) * 2011-09-28 2013-04-22 Ngk Spark Plug Co Ltd 部品内蔵配線基板の製造方法
TWI438882B (zh) * 2011-11-01 2014-05-21 Unimicron Technology Corp 嵌埋電容元件之封裝基板及其製法
US9439289B2 (en) * 2012-01-12 2016-09-06 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
TWI444123B (zh) * 2012-02-16 2014-07-01 Via Tech Inc 線路板製作方法及線路板
US9445496B2 (en) 2012-03-07 2016-09-13 Intel Corporation Glass clad microelectronic substrate
US20130256007A1 (en) * 2012-03-28 2013-10-03 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same
US20140117559A1 (en) 2012-03-30 2014-05-01 Paul A. Zimmerman Process and material for preventing deleterious expansion of high aspect ratio copper filled through silicon vias (tsvs)
JP6133549B2 (ja) * 2012-04-26 2017-05-24 新光電気工業株式会社 配線基板及び配線基板の製造方法
KR101947722B1 (ko) * 2012-06-07 2019-04-25 삼성전자주식회사 적층 반도체 패키지 및 이의 제조방법
JP5574073B2 (ja) * 2012-06-14 2014-08-20 株式会社村田製作所 高周波モジュール
TWI517189B (zh) * 2012-07-09 2016-01-11 頎邦科技股份有限公司 具立體電容之承載器結構
US10373930B2 (en) * 2012-08-10 2019-08-06 Cyntec Co., Ltd Package structure and the method to fabricate thereof
JP5236826B1 (ja) * 2012-08-15 2013-07-17 太陽誘電株式会社 電子部品内蔵基板
US9001520B2 (en) 2012-09-24 2015-04-07 Intel Corporation Microelectronic structures having laminated or embedded glass routing structures for high density packaging
US8664656B1 (en) 2012-10-04 2014-03-04 Apple Inc. Devices and methods for embedding semiconductors in printed circuit boards
US9035194B2 (en) * 2012-10-30 2015-05-19 Intel Corporation Circuit board with integrated passive devices
KR101420526B1 (ko) * 2012-11-29 2014-07-17 삼성전기주식회사 전자부품 내장기판 및 그 제조방법
US20140167900A1 (en) 2012-12-14 2014-06-19 Gregorio R. Murtagian Surface-mount inductor structures for forming one or more inductors with substrate traces
CN103906371B (zh) * 2012-12-27 2017-09-19 碁鼎科技秦皇岛有限公司 具有内埋元件的电路板及其制作方法
US9337182B2 (en) * 2012-12-28 2016-05-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method to integrate different function devices fabricated by different process technologies
CN103971934B (zh) * 2013-02-01 2017-08-01 苹果公司 低声学噪声电容器
DE102013102542A1 (de) * 2013-03-13 2014-09-18 Schweizer Electronic Ag Elektronisches Bauteil und Verfahren zum Herstellen eines elektronischen Bauteils
JP5639242B2 (ja) * 2013-04-12 2014-12-10 太陽誘電株式会社 電子部品内蔵基板
JP2015028986A (ja) * 2013-07-30 2015-02-12 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
US9576909B2 (en) * 2013-08-21 2017-02-21 Intel Corporation Bumpless die-package interface for bumpless build-up layer (BBUL)
KR20150025859A (ko) * 2013-08-30 2015-03-11 삼성전기주식회사 코일 부품 및 이를 이용하는 전자 모듈
US9455211B2 (en) * 2013-09-11 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out structure with openings in buffer layer
US9425121B2 (en) 2013-09-11 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out structure with guiding trenches in buffer layer
WO2015043495A1 (zh) * 2013-09-30 2015-04-02 南通富士通微电子股份有限公司 晶圆封装结构和封装方法
JP2015095587A (ja) * 2013-11-13 2015-05-18 日本特殊陶業株式会社 多層配線基板
JP5846185B2 (ja) 2013-11-21 2016-01-20 大日本印刷株式会社 貫通電極基板及び貫通電極基板を用いた半導体装置
CN103996627A (zh) * 2013-12-05 2014-08-20 申宇慈 制造含有图形阵列通孔的基板的方法和金属线集成体
US9628052B2 (en) * 2014-02-18 2017-04-18 Qualcomm Incorporated Embedded multi-terminal capacitor
KR102186148B1 (ko) * 2014-02-28 2020-12-03 삼성전기주식회사 임베디드 기판 및 임베디드 기판의 제조 방법
US9330994B2 (en) * 2014-03-28 2016-05-03 Stats Chippac, Ltd. Semiconductor device and method of forming RDL and vertical interconnect by laser direct structuring
JP2015211194A (ja) 2014-04-30 2015-11-24 イビデン株式会社 プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
US9502490B2 (en) 2014-05-21 2016-11-22 Qualcomm Incorporated Embedded package substrate capacitor
JP2015225895A (ja) * 2014-05-26 2015-12-14 イビデン株式会社 プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
WO2015191641A1 (en) * 2014-06-10 2015-12-17 Smart Hybrid Systems Incorporated High energy density capacitor with micrometer structures and nanometer components
US9691726B2 (en) * 2014-07-08 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming fan-out package structure
US10447166B2 (en) 2015-08-31 2019-10-15 Delta Electronics, Inc. Power module
CN111106074B (zh) * 2018-10-26 2022-04-08 台达电子企业管理（上海）有限公司 功率模块及其制造方法
US11036269B2 (en) 2014-09-02 2021-06-15 Delta Electronics (Shanghai) Co., Ltd. Power module and manufacturing method thereof
DE102014112678A1 (de) 2014-09-03 2016-03-03 Epcos Ag Elektrisches Bauelement, Bauelementanordnung und Verfahren zur Herstellung eines elektrischen Bauelements sowie einer Bauelementanordnung
JP2016076658A (ja) * 2014-10-08 2016-05-12 イビデン株式会社 電子部品内蔵配線板及びその製造方法
CN107689332B (zh) * 2014-10-15 2019-07-26 申宇慈 导线柱体集成体、功能性柱体及其集成体、以及功能性基板
US9552995B2 (en) * 2014-11-26 2017-01-24 Intel Corporation Electrical interconnect for an electronic package
KR102139755B1 (ko) * 2015-01-22 2020-07-31 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR102356810B1 (ko) * 2015-01-22 2022-01-28 삼성전기주식회사 전자부품내장형 인쇄회로기판 및 그 제조방법
US9627311B2 (en) 2015-01-22 2017-04-18 Mediatek Inc. Chip package, package substrate and manufacturing method thereof
KR101975133B1 (ko) * 2015-01-30 2019-05-03 가부시키가이샤 무라타 세이사쿠쇼 전자 부품의 제조 방법 및 전자 부품
GB2535762B (en) * 2015-02-26 2019-04-10 Murata Manufacturing Co An embedded magnetic component device
KR101605172B1 (ko) * 2015-04-07 2016-03-22 삼성전자주식회사 패키지 기판 및 그 제조방법
US9748227B2 (en) 2015-07-15 2017-08-29 Apple Inc. Dual-sided silicon integrated passive devices
DE102015215942A1 (de) * 2015-08-20 2017-02-23 Robert Bosch Gmbh Elektronische Baugruppe, insbesondere für ein Getriebesteuermodul
CN108140616B (zh) * 2015-10-15 2021-04-30 瑞萨电子株式会社 半导体器件
US10182499B2 (en) * 2015-11-09 2019-01-15 The University Of Memphis Research Foundation Multilayer additive printed circuit
JP6631212B2 (ja) * 2015-12-07 2020-01-15 株式会社村田製作所 積層コンデンサの実装構造
US9743526B1 (en) 2016-02-10 2017-08-22 International Business Machines Corporation Wiring board with stacked embedded capacitors and method of making
JP2018006450A (ja) * 2016-06-29 2018-01-11 新光電気工業株式会社 電子部品内蔵基板及びその製造方法と電子部品装置
US10636730B2 (en) * 2016-11-10 2020-04-28 Advanced Semiconductor Engineering, Inc. Semiconductor package and semiconductor manufacturing process
US9984984B1 (en) 2016-11-29 2018-05-29 Kyocera Corporation Semiconductor element mounting board
KR102542594B1 (ko) * 2016-12-16 2023-06-14 삼성전자 주식회사 다층 인쇄 회로 기판 및 이를 포함하는 전자 장치
US10054979B1 (en) * 2017-06-19 2018-08-21 Dell Products, L.P. Placement of ground vias for high-speed differential signals
DE102017114891A1 (de) * 2017-07-04 2019-01-10 Rogers Germany Gmbh Verfahren zur Herstellung einer Durchkontaktierung in einer aus einer Keramik gefertigten Trägerschicht und Trägerschicht mit Durchkontaktierung
US10861840B2 (en) * 2017-08-30 2020-12-08 Advanced Semiconductor Engineering, Inc. Integrated passive component and method for manufacturing the same
JP2019067858A (ja) * 2017-09-29 2019-04-25 イビデン株式会社 プリント配線板及びその製造方法
JP7046639B2 (ja) * 2018-02-21 2022-04-04 新光電気工業株式会社 配線基板及びその製造方法
US11101186B2 (en) * 2018-03-16 2021-08-24 Advanced Semiconductor Engineering, Inc. Substrate structure having pad portions
US10879220B2 (en) * 2018-06-15 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structure and manufacturing method thereof
KR102111302B1 (ko) * 2018-07-27 2020-05-15 삼성전자주식회사 팬-아웃 반도체 패키지
US11367695B2 (en) * 2018-07-31 2022-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Interposer with capacitors
CN111010797A (zh) * 2018-10-08 2020-04-14 中兴通讯股份有限公司 电路板、设备及过孔形成方法
CN113423321B (zh) * 2019-03-18 2024-06-14 奥林巴斯株式会社 内窥镜的前端框、前端单元和内窥镜
CN112151459B (zh) * 2019-06-26 2023-03-24 庆鼎精密电子（淮安）有限公司 封装电路结构及其制作方法
CN110323061B (zh) * 2019-07-10 2024-05-31 南方科技大学 具有多种烧制模式的三维模组
US11943869B2 (en) * 2020-02-04 2024-03-26 Kemet Electronics Corporation Electrically functional circuit board core material
US11716117B2 (en) * 2020-02-14 2023-08-01 Texas Instruments Incorporated Circuit support structure with integrated isolation circuitry
US11417637B2 (en) * 2020-05-01 2022-08-16 Qualcomm Incorporated Stacked decoupling capacitors with integration in a substrate
CN113838829A (zh) * 2020-06-23 2021-12-24 欣兴电子股份有限公司 封装载板及其制作方法
JP7536620B2 (ja) * 2020-11-27 2024-08-20 太陽誘電株式会社 セラミック電子部品、実装基板およびセラミック電子部品の製造方法
KR20220086320A (ko) * 2020-12-16 2022-06-23 삼성전기주식회사 연결구조체 내장기판
TWI775280B (zh) * 2021-01-20 2022-08-21 力晶積成電子製造股份有限公司 電容集成結構、電容單元及其製造方法
CN117560860A (zh) * 2022-08-04 2024-02-13 辉达公司 堆叠多个印刷电路板的方法和配置
US20240145447A1 (en) * 2022-10-28 2024-05-02 Psemi Corporation Integration of Discrete Embeddable Capacitors on Integrated Circuit Chips

Family Cites Families (124)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2998859A (en) * 1958-02-27 1961-09-05 Niklas Josef Propeller-driven snow vehicle
JPS54157296A (en) * 1978-06-02 1979-12-12 Tdk Corp Electrode structure and the manufacturing method
DE3248385A1 (de) 1982-12-28 1984-06-28 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Ausweiskarte mit integriertem schaltkreis
JPS6164187A (ja) 1984-09-06 1986-04-02 松下電器産業株式会社 電子回路装置の製造方法
JPS6199319A (ja) 1984-10-20 1986-05-17 ティーディーケイ株式会社 セラミツク電子部品
JPS61193418A (ja) * 1985-02-21 1986-08-27 株式会社村田製作所 積層セラミツクコンデンサ
JPS62210613A (ja) 1986-03-12 1987-09-16 松下電器産業株式会社 積層コンデンサ素子
FR2599893B1 (fr) 1986-05-23 1996-08-02 Ricoh Kk Procede de montage d'un module electronique sur un substrat et carte a circuit integre
JPS63114299A (ja) 1986-10-31 1988-05-19 株式会社東芝 プリント配線板
GB2197540B (en) 1986-11-12 1991-04-17 Murata Manufacturing Co A circuit structure.
JPS63169013A (ja) 1987-01-06 1988-07-13 松下電器産業株式会社 チツプコンデンサ−の外部電極端子の形成方法
JPS63300507A (ja) 1987-05-30 1988-12-07 Murata Mfg Co Ltd 積層型セラミック電子部品の電極形成方法
JPH01256161A (ja) 1988-04-05 1989-10-12 Toshiba Corp 印刷配線板装置
US5010641A (en) 1989-06-30 1991-04-30 Unisys Corp. Method of making multilayer printed circuit board
JP2852372B2 (ja) 1989-07-07 1999-02-03 株式会社村田製作所 積層セラミックコンデンサ
US5108825A (en) * 1989-12-21 1992-04-28 General Electric Company Epoxy/polyimide copolymer blend dielectric and layered circuits incorporating it
JPH03225810A (ja) 1990-01-30 1991-10-04 Rohm Co Ltd 積層型コンデンサーにおける端子電極膜の構造及び端子電極膜の形成方法
ATE124599T1 (de) * 1990-04-05 1995-07-15 Dyconex Ag Herstellung von mehrschichtigen leiterplatten mit erhöhter leiterbahnendichte.
US5027253A (en) * 1990-04-09 1991-06-25 Ibm Corporation Printed circuit boards and cards having buried thin film capacitors and processing techniques for fabricating said boards and cards
US5081563A (en) 1990-04-27 1992-01-14 International Business Machines Corporation Multi-layer package incorporating a recessed cavity for a semiconductor chip
US5161093A (en) * 1990-07-02 1992-11-03 General Electric Company Multiple lamination high density interconnect process and structure employing a variable crosslinking adhesive
US5055966A (en) 1990-12-17 1991-10-08 Hughes Aircraft Company Via capacitors within multi-layer, 3 dimensional structures/substrates
JPH06120670A (ja) 1991-03-12 1994-04-28 Japan Radio Co Ltd 多層配線基板
JP3094481B2 (ja) * 1991-03-13 2000-10-03 松下電器産業株式会社 電子回路装置とその製造方法
US5250843A (en) * 1991-03-27 1993-10-05 Integrated System Assemblies Corp. Multichip integrated circuit modules
JPH04356998A (ja) 1991-06-01 1992-12-10 Ibiden Co Ltd マルチチップモジュール
US5523137A (en) 1991-07-24 1996-06-04 Tomoegawa Paper Co., Ltd. Adhesive paper for tape automated bonding
EP0547807A3 (en) 1991-12-16 1993-09-22 General Electric Company Packaged electronic system
JPH05218660A (ja) 1992-01-31 1993-08-27 Hitachi Aic Inc 多層配線板の製造方法
JPH05235531A (ja) 1992-02-24 1993-09-10 Matsushita Electric Ind Co Ltd 電子部品実装方法および実装装置
US5800575A (en) 1992-04-06 1998-09-01 Zycon Corporation In situ method of forming a bypass capacitor element internally within a capacitive PCB
JP2800550B2 (ja) 1992-04-24 1998-09-21 日立化成工業株式会社 印刷配線用基板の製造方法
DE4223371A1 (de) * 1992-07-16 1994-01-20 Thomson Brandt Gmbh Verfahren und Platine zur Montage von Bauelementen
JPH0646615A (ja) * 1992-08-05 1994-02-22 Kubota Corp 水田作業機のローリング駆動構造
JPH06120673A (ja) 1992-10-07 1994-04-28 Matsushita Electric Ind Co Ltd 多層印刷配線板およびその製造方法
US5366906A (en) * 1992-10-16 1994-11-22 Martin Marietta Corporation Wafer level integration and testing
US6274391B1 (en) * 1992-10-26 2001-08-14 Texas Instruments Incorporated HDI land grid array packaged device having electrical and optical interconnects
JPH06216532A (ja) 1993-01-18 1994-08-05 Toshiba Corp 素子内蔵多層基板
JPH06216689A (ja) * 1993-01-19 1994-08-05 Murata Mfg Co Ltd ディレイライン
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5306670A (en) * 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
JP2970334B2 (ja) 1993-03-02 1999-11-02 住友金属工業株式会社 チップ形３端子コンデンサ
JPH06283380A (ja) 1993-03-30 1994-10-07 Hitachi Ltd コンデンサ内蔵セラミック多層回路板の製法
US5422514A (en) 1993-05-11 1995-06-06 Micromodule Systems, Inc. Packaging and interconnect system for integrated circuits
JPH06326472A (ja) * 1993-05-14 1994-11-25 Toshiba Corp チップコンデンサ内蔵基板
JPH06326471A (ja) 1993-05-17 1994-11-25 Sony Corp 多層配線基板
JP3198796B2 (ja) 1993-06-25 2001-08-13 富士電機株式会社 モールドモジュール
JP3527766B2 (ja) 1993-11-30 2004-05-17 京セラ株式会社 積層回路基板の製造方法及び積層回路基板
TW258829B (zh) * 1994-01-28 1995-10-01 Ibm
JPH07235632A (ja) 1994-02-21 1995-09-05 Hitachi Ltd コンデンサユニットおよびコンデンサユニット内蔵電子回路装置
JPH07263619A (ja) 1994-03-17 1995-10-13 Toshiba Corp 半導体装置
TW256013B (en) * 1994-03-18 1995-09-01 Hitachi Seisakusyo Kk Installation board
JPH07302859A (ja) 1994-04-29 1995-11-14 Ibiden Co Ltd 半導体チップ搭載用多層配線基板の製造方法及び半導体チップ搭載装置の製造方法
JPH0846085A (ja) 1994-08-02 1996-02-16 Fujitsu Ltd 半導体装置及びその製造方法
JP2715934B2 (ja) 1994-09-14 1998-02-18 日本電気株式会社 多層印刷配線基板装置及びその製造方法
JPH0888473A (ja) 1994-09-16 1996-04-02 Taiyo Yuden Co Ltd 積層複合部品
US5527741A (en) * 1994-10-11 1996-06-18 Martin Marietta Corporation Fabrication and structures of circuit modules with flexible interconnect layers
US5864178A (en) 1995-01-12 1999-01-26 Kabushiki Kaisha Toshiba Semiconductor device with improved encapsulating resin
JPH08241827A (ja) * 1995-03-03 1996-09-17 Murata Mfg Co Ltd 積層電子部品及びその製造方法
JPH08302161A (ja) 1995-05-10 1996-11-19 Hitachi Chem Co Ltd 樹脂組成物及びその樹脂組成物をケミカルエッチングする方法
JPH08339952A (ja) * 1995-06-12 1996-12-24 Mitsubishi Electric Corp マーク位置識別装置およびマーク位置識別方法
JPH0992983A (ja) 1995-07-17 1997-04-04 Sumitomo Kinzoku Electro Device:Kk セラミック多層基板の製造方法
JP3178784B2 (ja) 1995-09-21 2001-06-25 イビデン株式会社 半導体パッケージ基板の検査装置及び検査方法
JPH0992978A (ja) 1995-09-21 1997-04-04 Sumitomo Metal Mining Co Ltd コンデンサ内蔵ガラスセラミック基板
JPH09199824A (ja) 1995-11-16 1997-07-31 Matsushita Electric Ind Co Ltd プリント配線板とその実装体
EP0794542B1 (en) * 1996-03-08 2000-02-16 Murata Manufacturing Co., Ltd. Dielectric ceramic and monolithic ceramic electronic part using the same
US5841193A (en) * 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
JP2842378B2 (ja) 1996-05-31 1999-01-06 日本電気株式会社 電子回路基板の高密度実装構造
US5796587A (en) 1996-06-12 1998-08-18 International Business Machines Corporation Printed circut board with embedded decoupling capacitance and method for producing same
JPH1013024A (ja) * 1996-06-27 1998-01-16 Nec Toyama Ltd 多層プリント配線板の製造方法
JP3322575B2 (ja) * 1996-07-31 2002-09-09 太陽誘電株式会社 ハイブリッドモジュールとその製造方法
EP0883173B1 (en) 1996-09-12 2007-09-12 Ibiden Co., Ltd. Circuit board for mounting electronic parts
KR19980030876A (ko) 1996-10-30 1998-07-25 배순훈 냉장고용 자동제빙방법
JPH10149945A (ja) 1996-11-20 1998-06-02 Tokin Corp 積層セラミックチップ部品及びその製造方法
JPH10150273A (ja) 1996-11-20 1998-06-02 Kokusai Electric Co Ltd 弾性表面波素子チップを有する高密度実装基板
JP3726985B2 (ja) * 1996-12-09 2005-12-14 ソニー株式会社 電子部品の製造方法
DE69637558D1 (de) * 1996-12-13 2008-07-17 Ibiden Co Ltd Mehrlagen gedruckte Schaltungsplatte
JPH10190241A (ja) 1996-12-26 1998-07-21 Kyocera Corp 多層配線基板
JP3039417B2 (ja) 1997-02-07 2000-05-08 株式会社村田製作所 積層セラミックコンデンサ
JPH10229272A (ja) 1997-02-17 1998-08-25 Ibiden Co Ltd プリント配線板
JPH10242335A (ja) 1997-02-27 1998-09-11 Nec Corp 半導体装置
JPH10256429A (ja) 1997-03-07 1998-09-25 Toshiba Corp 半導体パッケージ
JP3882954B2 (ja) * 1997-03-19 2007-02-21 Ｔｄｋ株式会社 チップ型積層セラミックコンデンサ
JP3926880B2 (ja) 1997-03-31 2007-06-06 富士通株式会社 多層プリント板
US5909350A (en) * 1997-04-08 1999-06-01 X2Y Attenuators, L.L.C. Paired multi-layered dielectric independent passive component architecture resulting in differential and common mode filtering with surge protection in one integrated package
JPH10322024A (ja) 1997-05-16 1998-12-04 Hitachi Ltd 非貫通ビアホールを有するビルドアップ多層プリント配線板及びその製造方法
JP3051700B2 (ja) 1997-07-28 2000-06-12 京セラ株式会社 素子内蔵多層配線基板の製造方法
JP3188856B2 (ja) 1997-08-09 2001-07-16 イビデン株式会社 多層プリント配線板の製造方法
US6005197A (en) 1997-08-25 1999-12-21 Lucent Technologies Inc. Embedded thin film passive components
US6058004A (en) 1997-09-08 2000-05-02 Delaware Capital Formation, Inc. Unitized discrete electronic component arrays
JPH11126978A (ja) * 1997-10-24 1999-05-11 Kyocera Corp 多層配線基板
JPH11144904A (ja) 1997-11-05 1999-05-28 Hokuriku Electric Ind Co Ltd チップ電子部品
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
JP3786512B2 (ja) 1997-11-27 2006-06-14 京セラ株式会社 多層配線基板の製造方法
JP3311977B2 (ja) 1997-12-05 2002-08-05 イビデン株式会社 無電解めっき用接着剤および多層プリント配線板
JP3307307B2 (ja) 1997-12-19 2002-07-24 株式会社村田製作所 多層型高周波電子部品
JPH11189894A (ja) * 1997-12-24 1999-07-13 Murata Mfg Co Ltd Ｓｎ合金メッキ皮膜、電子部品およびチップ型セラミック電子部品
WO1999034654A1 (fr) * 1997-12-29 1999-07-08 Ibiden Co., Ltd. Plaquette a circuits imprimes multicouche
JP3322199B2 (ja) * 1998-01-06 2002-09-09 株式会社村田製作所 多層セラミック基板およびその製造方法
JPH11214819A (ja) * 1998-01-28 1999-08-06 Sony Corp 配線板及びその製造方法
JPH11233678A (ja) 1998-02-16 1999-08-27 Sumitomo Metal Electronics Devices Inc Ｉｃパッケージの製造方法
US5939782A (en) * 1998-03-03 1999-08-17 Sun Microsystems, Inc. Package construction for integrated circuit chip with bypass capacitor
JP3236818B2 (ja) 1998-04-28 2001-12-10 京セラ株式会社 素子内蔵多層配線基板の製造方法
US6616794B2 (en) 1998-05-04 2003-09-09 Tpl, Inc. Integral capacitance for printed circuit board using dielectric nanopowders
JP3561147B2 (ja) 1998-05-29 2004-09-02 京セラ株式会社 発光ダイオード素子アレイの実装構造
JP2000068650A (ja) 1998-08-24 2000-03-03 Ibiden Co Ltd 多層プリント配線板
JP2000091742A (ja) 1998-09-16 2000-03-31 Ibiden Co Ltd プリント配線板の製造方法
JP2000165046A (ja) 1998-09-24 2000-06-16 Ibiden Co Ltd 多層ビルドアップ配線板
JP4127433B2 (ja) 1998-09-17 2008-07-30 イビデン株式会社 多層ビルドアップ配線板及び多層ビルドアップ配線板の製造方法
TW383984U (en) 1998-12-09 2000-03-01 Via Tech Inc Structure for multi-layers printing circuit board
KR100823767B1 (ko) 1999-09-02 2008-04-21 이비덴 가부시키가이샤 프린트배선판 및 프린트배선판의 제조방법
KR101084525B1 (ko) 1999-09-02 2011-11-18 이비덴 가부시키가이샤 프린트배선판 및 그 제조방법
JP3540976B2 (ja) 2000-02-29 2004-07-07 京セラ株式会社 電気素子内蔵配線基板
US6507834B1 (en) * 1999-12-22 2003-01-14 Ncr Corporation Method and apparatus for parallel execution of SQL from stored procedures
US6769074B2 (en) * 2000-05-25 2004-07-27 Lumigent Technologies, Inc. System and method for transaction-selective rollback reconstruction of database objects
JP4227738B2 (ja) * 2000-09-18 2009-02-18 日本特殊陶業株式会社 スパークプラグ
EP1476827A2 (en) * 2002-02-22 2004-11-17 Iplocks, Inc. Method and apparatus for monitoring a database system
US7082455B2 (en) * 2002-04-23 2006-07-25 International Business Machines Corporation Method and apparatus of parameter passing of structured data for stored procedures in a content management system
JP4488684B2 (ja) * 2002-08-09 2010-06-23 イビデン株式会社 多層プリント配線板
US20040162822A1 (en) * 2003-02-13 2004-08-19 Khachatur Papanyan Method and apparatus for converting in-line database queries to stored procedures
US7392246B2 (en) * 2003-02-14 2008-06-24 International Business Machines Corporation Method for implementing access control for queries to a content management system
KR20060118578A (ko) * 2004-02-04 2006-11-23 이비덴 가부시키가이샤 다층프린트배선판
CN101887880B (zh) * 2004-02-04 2012-11-14 揖斐电株式会社 多层印刷电路板
US7356545B2 (en) * 2004-12-22 2008-04-08 Oracle International Corporation Enabling relational databases to incorporate customized intrusion prevention policies

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106663670A (zh) * 2014-08-25 2017-05-10 高通股份有限公司 包括嵌入式电容器的封装基板
CN106663670B (zh) * 2014-08-25 2019-10-18 高通股份有限公司 包括嵌入式电容器的封装基板
CN108074907A (zh) * 2016-11-18 2018-05-25 日月光半导体制造股份有限公司 包含嵌入式组件的半导体衬底和制造所述半导体衬底的方法
CN108074907B (zh) * 2016-11-18 2021-07-23 日月光半导体制造股份有限公司 包含嵌入式组件的半导体衬底和制造所述半导体衬底的方法
CN112996240A (zh) * 2019-12-16 2021-06-18 三星电机株式会社 嵌有电子组件的基板及电子封装件

Also Published As

Publication number Publication date
EP1137332B1 (en) 2006-11-22
US20080055872A1 (en) 2008-03-06
KR20010092431A (ko) 2001-10-24
EP1137332A1 (en) 2001-09-26
US20130107482A1 (en) 2013-05-02
US20050157478A1 (en) 2005-07-21
KR100823767B1 (ko) 2008-04-21
CN1321410A (zh) 2001-11-07
WO2001019149A1 (fr) 2001-03-15
US9060446B2 (en) 2015-06-16
KR20070101408A (ko) 2007-10-16
EP1744606A3 (en) 2007-04-11
EP1137332A4 (en) 2004-03-03
CN101232776B (zh) 2011-04-20
US7855894B2 (en) 2010-12-21
US8780573B2 (en) 2014-07-15
US8107253B2 (en) 2012-01-31
US6876554B1 (en) 2005-04-05
US20080158838A1 (en) 2008-07-03
US20150250056A1 (en) 2015-09-03
US20140247572A1 (en) 2014-09-04
US7307852B2 (en) 2007-12-11
CN101232775A (zh) 2008-07-30
CN101232775B (zh) 2010-06-09
EP1744606A2 (en) 2007-01-17
US7995352B2 (en) 2011-08-09
US8331102B2 (en) 2012-12-11
US20080158841A1 (en) 2008-07-03
CN100381026C (zh) 2008-04-09
US20100118502A1 (en) 2010-05-13

Similar Documents

Publication Publication Date Title
CN101232776B (zh) 印刷布线板
CN101232779B (zh) 印刷布线板
CN100461383C (zh) 多层印刷线路板
KR101107976B1 (ko) 다층프린트배선판
CN101471323B (zh) 多层印刷线路板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20110420