JP2970334B2 - チップ形３端子コンデンサ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はチップ形３端子コンデン
サに関し、より詳細には端部電極及び対向する容量形成
用電極が形成され、フィルタ等のノイズ防止用電子部品
としてＯＡ機器、デジタル機器及び自動車用電子機器等
に使用されるチップ形３端子コンデンサの構造に関す
る。

【０００２】

【従来の技術】近年、電子機器の小型化、軽量化及び高
密度実装化を図るため、コンデンサ等の電子部品の小型
チップ化が進められている。従来、ＩＣ基板等に表面実
装することができるチップ形コンデンサとしては、チッ
プ形積層コンデンサが知られている。該チップ形積層コ
ンデンサは誘電体セラミックの間に内部電極が層状に埋
設されて積層体が形成され、さらに該積層体の両端部に
外部電極が形成されて構成されている。通常、このよう
な構成のコンデンサは２端子コンデンサであり、フィル
タ等のノイズ除去部品として使用される。

【０００３】しかし、２端子コンデンサをＯＡ機器、自
動車用電子部品及びデジタル機器等のノイズ除去部品と
して用いた場合、高周波ノイズの除去効果や不要輻射に
対する効果が不十分であった。このような問題に対処す
ることができるノイズ除去部品としての特性は３端子コ
ンデンサが優れている。従来の３端子コンデンサとして
は、図２２に示したような、くし形３端子コンデンサ３
１が知られている。くし形３端子コンデンサ３１は誘電
体磁器基板３２の両面に対向電極３３が形成され、一方
の対向電極３３に端子３４が接続され、もう一方の対向
電極３３に端子３５ａ及び３５ｂが接続され、誘電体磁
器基板３２の周囲に樹脂層３６が形成されて構成されて
いる。

【０００４】

【発明が解決しようとする課題】しかしながら、上記し
たくし形３端子コンデンサ３１においては、誘電体磁器
基板３２を円板形状にくり抜き、さらに個別に対向電極
３３を形成する必要があり、量産化を図ることが困難
で、このため製造コストが高いという課題があった。ま
た、差し込みによる実装であり、表面実装することがで
きず、実装される側の部品に端子３４、端子３５ａ及び
端子３５ｂに対応する孔部を形成する工程が必要であ
り、実装に手間取り、製品としてのコストが高くなると
いう課題もあった。

【０００５】本発明はこのような課題に鑑みなされたも
のであって、３端子構造でありながらチップ化を図るこ
とができ、またノイズを効果的に除去することができ、
さらに簡単な構造にすることができ、量産化及びコスト
削減を図ることができ、しかも高い信頼性を確保するこ
とができるチップ形３端子コンデンサを提供することを
目的としている。

【０００６】上記目的を達成するために、本発明に係る
チップ形３端子コンデンサは、粒界絶縁形半導体磁器か
らなるセラミックス単板の一主面に少なくとも１個の容
量形成用電極が形成され、該容量形成用電極の両端部に
接続される少なくとも２個の端部電極が一組の端面に形
成され、前記容量形成用電極に接続されない少なくとも
１個のアース接続用電極が他の一組の端面の片面あるい
は両面に形成されていることを特徴としている。（１）

【０００７】また、本発明に係るチップ形３端子コンデ
ンサは、粒界絶縁形半導体磁器からなるセラミックス単
板の両主面にそれぞれ少なくとも１個の容量形成用電極
が形成され、前記両主面の一方に形成された前記容量形
成用電極の両端部に接続される少なくとも２個の端部電
極が一組の端面に形成され、前記両主面の他方に形成さ
れた前記容量形成用電極に接続される少なくとも１個の
アース接続用電極が他の一組の端面の片面あるいは両面
に形成されていることを特徴としている。（２）

【０００８】さらに、本発明に係るチップ形３端子コン
デンサは、上記（１）又は（２）記載のチップ形３端子
コンデンサにおいて、前記端部電極が形成された前記一
組の端面を除く少なくとも一面に、前記アース接続用電
極部分を除いて絶縁層が形成されていることを特徴とし
ている（３）。

【０００９】

【００１０】

【００１１】

【作用】上記した構成のチップ形３端子コンデンサ
（１）によれば、セラミックス単板の一主面に少なくと
も１個の容量形成用電極が形成され、該容量形成用電極
の両端部に接続される少なくとも２個の端部電極が一組
の端面に形成され、前記容量形成用電極に接続されない
少なくとも１個のアース接続用電極が他の一組の端面の
片面あるいは両面に形成されているので、３端子構造で
ありながらチップ化が図られることとなる。これによ
り、ノイズが効果的に除去され、また大量生産に適した
簡単な構造にすることが可能となり、量産化が図られ、
コストが削減される。

【００１２】またチップ形状であることにより、ＩＣ基
板等に表面実装することが可能となり、実装される側の
部品に、端子に対応する孔部を形成する必要がなくな
り、工程数が減り、実装の際の手間が省かれ、製品コス
トが削減される。

【００１３】さらに、内部に電極が形成されないチップ
形であり、前記容量形成用電極、前記端部電極及び前記
アース接続用電極が後付けにより形成されるため、同時
焼結を行う必要がなく、電極の材料として融点の低い安
価なＡｇ等を用いることが可能となり、製造コストが削
減される。

【００１４】また、前記アース接続用電極が容量形成用
としても作用することにより、前記容量形成用電極及び
前記アース接続用電極の幅や個数を種々に選択すること
により所望の容量を形成することが可能となり、利用範
囲が広がる。

【００１５】さらに、前記アース接続用電極、前記端部
電極及び前記アース接続用電極間の接続部分の数を増や
すことによりこれらの接続が確実になり、接続不良率が
低減され、高い信頼性が確保される。

【００１６】また、上記した構成のチップ形３端子コン
デンサ（２）によれば、セラミックス単板の両主面それ
ぞれに少なくとも１個の容量形成用電極が形成され、前
記一主面に形成された前記容量形成用電極の両端部に接
続される少なくとも２個の端部電極が一組の端面に形成
され、前記他の主面に形成された前記容量形成用電極に
接続される少なくとも１個のアース接続用電極が他の一
組の端面の片面あるいは両面に形成されており、前記両
主面それぞれに１個の前記容量形成用電極が形成されて
いる場合は、上記（１）記載のものにおける作用と同様
の作用が得られる。また、前記両主面に合計３個以上の
前記容量形成用電極が形成されている場合は、上記
（１）記載のものにおける作用に加え、簡単な形状であ
っても３端子を有するコンデンサアレイが得られること
となる。

【００１７】さらに、上記した構成のチップ形３端子コ
ンデンサ（３）によれば、上記（１）又は（２）記載の
チップ形３端子コンデンサにおいて、前記端部電極が形
成された前記一組の端面を除く少なくとも一面に、前記
アース接続用電極部分を除いて絶縁層が形成されている
ので、上記（１）又は（２）記載のものにおける作用と
同様の作用が得られ、これに加えて前記セラミックス単
板及び前記容量形成電極への湿気等の侵入が防止され、
前記セラミックス単板及び前記容量形成用電極の酸化や
腐食等を防止することが可能となり、信頼性が向上す
る。しかも、前記アース接続用電極は前記絶縁層に覆わ
れずに露出しているため、ＩＣ基板等に表面実装する
際、前記端部電極及び前記アース接続用電極の接続が前
記絶縁層によって妨げられることはない。

【００１８】また、上記した構成のチップ形３端子コン
デンサ（１）、（２）又は（３）において、比誘電率の
選択幅が広い粒界絶縁形半導体磁器をセラミックス単板
として用いたことにより、大から小までの所望値の静電
容量を得ることが容易であり、したがって、ノイズ防止
用電子部品として極めて有効である。

【００１９】

【００２０】

【実施例】以下、本発明に係るチップ形３端子コンデン
サの実施例を図面に基づいて説明する。 ［実施例１］図１（ａ）、（ｂ）及び（ｃ）は実施例１
に係るチップ形３端子コンデンサを示した斜視図、平面
図及び底面図である。図中１１はチップ形３端子コンデ
ンサを示しており、セラミックス単板１２の一主面１２
ａに１個の容量形成用電極１４ａが所定幅を有して形成
され、この容量形成用電極１４ａの両端部に接続される
２個の端部電極１３ａ、１３ｂが一組の端面の略全面に
形成されている。また、容量形成用電極１４ａに接続さ
れない１個のアース接続用電極１５ａが他の一面１２ｅ
に所定幅を有して形成されている。これらセラミックス
単板１２、端部電極１３ａ、１３ｂ、容量形成用電極１
４ａ及びアース接続用電極１５ａを含んでチップ形３端
子コンデンサ１１は構成されている。

【００２１】このような構成のチップ形３端子コンデン
サ１１を製造する場合は、まずＳｒＴｉＯ₃粉末を主原
料とし、この主原料１００モルに対して、原料を半導体
化する原子価制御剤としてＮｂ₂Ｏ₅を０．１モル〜０．
５モル、磁器の性質の改良や特性の安定化等に寄与する
焼結助剤としてＣｕＯを０．２モル程度の割合で配合す
る。これらの原料を混合し、バインダ、水及び分散剤と
ともに混練した後、これらの混練物を例えば押出成形法
によってシート状に成形してセラミックス生基板を得
る。該セラミックス生基板の表面にチップ形３端子コン
デンサ１１が所定の大きさとなるようなスリット加工を
施し、水素を数％含む還元性雰囲気中において、温度が
１４５０℃〜１５００℃で約６時間の焼成を行って半導
体化させ、焼結体を得る。さらに、粒界絶縁化ペースト
（例えばＢｉ₂Ｏ₃やＣｕＯ等の混合物ペースト）を塗布
し、１１００℃〜１３００℃の空気中で熱処理を施す。
この熱処理により、焼結体の結晶粒間に粒界絶縁化成分
が拡散し、結晶粒界が絶縁される。

【００２２】次に、このようにして得られた粒界絶縁形
半導体磁器基板をセラミックス単板１２として用い、セ
ラミックス単板１２の一主面１２ａに銀、アルミニウ
ム、亜鉛またはニッケルのうち一種を含む電極用ペース
ト１４０をスクリーン印刷で塗布する（図２（ａ））。

【００２３】この後、６５０℃〜８５０℃の空気中で焼
き付け処理を施し、容量形成用電極１４ａと端部電極１
３ａ、１３ｂの一部とを形成し、次に所定位置Ａでセラ
ミックス単板１２を切断し（図２（ｂ））、チップ形状
とする（図２（ｃ））。

【００２４】次に、セラミックス単板１２の一組の端面
１２ｃ、１２ｄと、他の一面１２ｅとに銀等の電極用ペ
ーストを塗布またはディップした後、５００℃〜７００
℃の空気中で焼成し、端部電極１３ａ、１３ｂ及びアー
ス接続用電極１５ａを形成する（図２（ｄ））。なお、
必要に応じて端部電極１３ａ、１３ｂ、容量形成用電極
１４ａ及びアース接続用電極１５ａにニッケル及び半田
の電極メッキを施す。

【００２５】上記した構成のチップ形３端子コンデンサ
１１では、容量形成用電極１４ａ及びアース接続用電極
１５ａによって容量が形成され、アース接続用電極１５
ａがコンデンサ端子となり、容量形成用電極１４ａと接
続される端部電極１３ａ及び端部電極１３ｂが２つの外
部端子となる３端子を有しており、その回路構成は図３
に示した等価回路であらわせる。

【００２６】チップ形３端子コンデンサ１１をプリント
基板等に接続する場合、信号ラインに端部電極１３ａ、
１３ｂを、グランドラインにアース接続用電極１５ａを
それぞれ半田等を用いて接続する。

【００２７】上記したように本実施例に係るチップ形３
端子コンデンサ１１にあっては、３端子構造でありなが
らチップ化を図ることができる。このため、ノイズを効
果的に除去することができ、また大量生産に適した簡単
な構造にすることができ、前記電極用ペーストをセラミ
ックス単板１２の一主面１２ａ上にスクリーン印刷で塗
布することができるため、量産化を図ることができ、製
造コストを削減することができる。

【００２８】また、チップ形状であるため、ＩＣ基板等
に表面実装することができ、実装される側の部品に、端
子に対応する孔部を形成する必要がなくなり、工程数が
減り、実装の際の手間を省くことができ、製品コストを
削減することができる。

【００２９】さらに、内部に電極が積層されないチップ
形であり、端部電極１３ａ、１３ｂ、容量形成用電極１
４ａ及びアース接続用電極１５ａが後付けにより形成さ
れるため、同時焼結を行う必要がなく、電極の材料とし
て融点の低い安価なＡｇ等を用いることができ、製造コ
ストを削減することができる。

【００３０】また、セラミックス単板１２として粒界絶
縁形半導体磁器基板を用いているので、大きな静電容量
を得ることができる。

【００３１】したがって、優れたノイズ防止用電子部品
としてＯＡ機器、デジタル機器及び自動車用電子機器等
に使用することができる。

【００３２】なお、本実施例ではセラミックス単板１２
として、温度特性が良好であり、しかも大容量である前
記粒界絶縁形半導体磁器基板を用いた場合を例にとって
説明をしたが、セラミックス単板１２として、表層絶縁
形半導体磁器基板等を用いた場合においても同様に本発
明を適用することができる。

【００３３】［実施例２］図４（ａ）、（ｂ）及び
（ｃ）は実施例２に係るチップ形３端子コンデンサを示
した斜視図、平面図及び底面図である。図中１１０はチ
ップ形３端子コンデンサを示しており、チップ形３端子
コンデンサ１１０は図１に示した実施例１に係るチップ
形３端子コンデンサ１１と略同様の構成を有している
が、容量形成用電極１４ａに接続されない２個のアース
接続用電極１５ａ、１５ｂが一組の対向した端面１２
ｅ、１２ｆに所定幅を有して形成されている点が異な
る。

【００３４】本実施例に係るチップ形３端子コンデンサ
１１０にあっては、実施例１に係るチップ形３端子コン
デンサ１１と同様の効果を有し、これに加えて容量形成
用電極１４ａと２個のアース接続用電極１５ａ、１５ｂ
とにより容量を形成することができ、実施例１に係るチ
ップ形３端子コンデンサ１１に比べ、大容量を得ること
ができる。さらに、一組の対向した端面１２ｅ、１２ｆ
の両面において他の配線基板等に接続することができ
る。

【００３５】［実施例３］図５（ａ）、（ｂ）及び
（ｃ）は実施例３に係るチップ形３端子コンデンサを示
した斜視図、平面図及び底面図である。図中１１１はチ
ップ形３端子コンデンサを示しており、チップ形３端子
コンデンサ１１１は図１に示した実施例１に係るチップ
形３端子コンデンサ１１と略同様の構成を有している
が、セラミックス単板１２の一主面１２ａに２個の容量
形成用電極１４ａ、１４ｃが所定幅を有して形成されて
いる点が異なる。

【００３６】本実施例に係るチップ形３端子コンデンサ
１１１にあっては、実施例１に係るチップ形３端子コン
デンサ１１と同様の効果を有し、これに加えて端部電極
１３ａ、１３ｂが容量形成用電極１４ａ、１４ｃに４か
所において接続されていることにより、これらの接続を
確実に行うことができ、接続不良率を低減することがで
き、信頼性を向上させることができる。

【００３７】［実施例４］図６（ａ）、（ｂ）及び
（ｃ）は実施例４に係るチップ形３端子コンデンサを示
した斜視図、平面図及び底面図である。図中１１２はチ
ップ形３端子コンデンサを示しており、チップ形３端子
コンデンサ１１２は図５に示した実施例３に係るチップ
形３端子コンデンサ１１１と略同様の構成を有している
が、容量形成用電極１４ａ、１４ｃに接続されない２個
のアース接続用電極１５ａ、１５ｂが一組の対向した端
面１２ｅ、１２ｆに所定幅を有して形成されている点が
異なる。

【００３８】本実施例に係るチップ形３端子コンデンサ
１１２にあっては、実施例３に係るチップ形３端子コン
デンサ１１１と同様の効果を有し、これに加えて容量形
成用電極１４ａ、１４ｃと２個のアース接続用電極１５
ａ、１５ｂとにより容量を形成することができ、実施例
３に係るチップ形３端子コンデンサ１１１に比べ、大容
量を得ることができる。

【００３９】［実施例５］図７（ａ）、（ｂ）及び
（ｃ）は実施例５に係るチップ形３端子コンデンサを示
した斜視図、平面図及び底面図である。図中１１３はチ
ップ形３端子コンデンサを示しており、チップ形３端子
コンデンサ１１３は図１に示した実施例１に係るチップ
形３端子コンデンサ１１と略同様の構成を有している
が、容量形成用電極１４ａの一端に接続される２個の端
部電極１３ａ、１３ｃが一面１２ｃに所定幅を有して形
成され、容量形成用電極１４ａの他端に接続される１個
の端部電極１３ｂが一面１２ｃと対向する端面の略全面
に形成されている点が異なる。

【００４０】本実施例に係るチップ形３端子コンデンサ
１１３にあっては、実施例１に係るチップ形３端子コン
デンサ１１と同様の効果を有し、これに加えて端部電極
１３ａ、１３ｂ、１３ｃが容量形成用電極１４ａに３か
所において接続されていることにより、これらの接続を
確実に行うことができ、接続不良率を低減することがで
き、信頼性を向上させることができる。

【００４１】［実施例６］図８（ａ）、（ｂ）及び
（ｃ）は実施例６に係るチップ形３端子コンデンサを示
した斜視図、平面図及び底面図である。図中１１４はチ
ップ形３端子コンデンサを示しており、セラミックス単
板１２の一主面１２ａに１個の容量形成用電極１４ａが
所定幅を有して形成され、他の主面１２ｂに１個の容量
形成用電極１４ｂが容量形成用電極１４ａと交差するよ
うに所定幅を有して形成されている。また、容量形成用
電極１４ａの両端部に接続される２個の端部電極１３
ａ、１３ｂが一組の端面の略全面に形成され、また容量
形成用電極１４ｂの両端部に接続される２個のアース接
続用電極１５ａ、１５ｂが他の一組の端面１２ｅ、１２
ｆに所定幅を有して形成されており、容量形成用電極１
４ａ、端部電極１３ａ、１３ｂと、容量形成用電極１４
ｂ、アース接続用電極１５ａ、１５ｂとは非接触となっ
ている。そして、これらセラミックス単板１２、端部電
極１３ａ、１３ｂ、容量形成用電極１４ａ、１４ｂ及び
アース接続用電極１５ａ、１５ｂを含んでチップ形３端
子コンデンサ１１４は構成されている。

【００４２】このような構成のチップ形３端子コンデン
サ１１４を製造する場合は、図２に示した実施例１に係
るチップ形３端子コンデンサ１１の製造工程と略同様の
工程を行うが、一主面１２ａに銀、アルミニウム、亜鉛
またはニッケルのうち一種を含む電極用ペーストをスク
リーン印刷で塗布した後（図２（ａ））に、次の工程で
他の主面１２ｂにも前記電極用ペーストをスクリーン印
刷で塗布し、その後６５０℃〜８５０℃の空気中で焼き
付け処理を施すことにより容量形成用電極１４ａ、１４
ｂを形成する工程を挿入し、チップ形３端子コンデンサ
１１４を製造する。

【００４３】本実施例に係るチップ形３端子コンデンサ
１１４にあっては、対向する容量形成用電極１４ａ及び
容量形成用電極１４ｂにより容量が形成され、容量形成
用電極１４ａと接続される端部電極１３ａ及び端部電極
１３ｂが２つの外部端子となる３端子を有しており、そ
の回路構成は図９に示した等価回路であらわせる。この
ため、図１に示した実施例１に係るチップ形３端子コン
デンサ１１と同様の効果を有している。

【００４４】［実施例７］図１０（ａ）、（ｂ）及び
（ｃ）は実施例７に係るチップ形３端子コンデンサを示
した斜視図、平面図及び底面図である。図中１１５はチ
ップ形３端子コンデンサを示しており、チップ形３端子
コンデンサ１１５は図８に示した実施例６に係るチップ
形３端子コンデンサ１１４と略同様の構成を有している
が、容量形成用電極１４ｂの一端に接続される２個のア
ース接続用電極１５ａ、１５ｃが他の一面１２ｅに所定
幅を有して形成され、容量形成用電極１４ｂの他端に接
続される２個のアース接続用電極１５ｂ、１５ｄが他の
一面１２ｅと対向する端面に所定幅を有して形成されて
いる点が異なる。

【００４５】本実施例に係るチップ形３端子コンデンサ
１１にあっては、実施例６に係るチップ形３端子コンデ
ンサ１１４と同様の効果を有し、これに加えてアース接
続用電極１５ａ、１５ｂ、１５ｃ、１５ｄと、容量形成
用電極１４ｂとが４か所において接続されていることに
よりこれらの接続を確実に行うことができ、接続不良率
を低減することができ、信頼性を向上させることができ
る。さらに、４個のアース接続用電極１５ａ、１５ｂ、
１５ｃ、１５ｄが形成されているので、表面実装の際に
おけるＩＣ基板等との接続箇所を多くすることによりこ
れらの接続を確実に行うことができ、接続不良率を低減
することができ、信頼性をより一層向上させることがで
きる。

【００４６】［実施例８］図１１（ａ）、（ｂ）及び
（ｃ）は実施例８に係るチップ形３端子コンデンサを示
した斜視図、平面図及び底面図である。図中１１６はチ
ップ形３端子コンデンサを示しており、チップ形３端子
コンデンサ１１６は図８に示した実施例６に係るチップ
形３端子コンデンサ１１４と略同様の構成を有している
が、他の主面１２ｂに２個の容量形成用電極１４ｂ、１
４ｄが所定幅を有して形成され、容量形成用電極１４
ｂ、１４ｄの一端に接続される１個のアース接続用電極
１５ａが他の一面１２ｅに所定幅を有して形成され、容
量形成用電極１４ｂ、１４ｄの他端に接続される１個の
アース接続用電極１５ｂが他の一面１２ｅと対向する端
面に所定幅を有して形成されている点が異なる。

【００４７】本実施例に係るチップ形３端子コンデンサ
１１６にあっては、実施例６に係るチップ形３端子コン
デンサ１１４と同様の効果を有し、これに加えてアース
接続用電極１５ａ、１５ｂが容量形成用電極１４ｂ、１
４ｄに４か所において接続されていることによりこれら
の接続を確実に行うことができ、接続不良率を低減する
ことができ、信頼性を向上させることができる。

【００４８】［実施例９］図１２（ａ）、（ｂ）及び
（ｃ）は実施例９に係るチップ形３端子コンデンサを示
した斜視図、平面図及び底面図である。図中１１７はチ
ップ形３端子コンデンサを示しており、チップ形３端子
コンデンサ１１７は図１１に示した実施例８に係るチッ
プ形３端子コンデンサ１１６と略同様の構成を有してい
るが、一主面１２ａに２個の容量形成用電極１４ａ、１
４ｃが所定幅を有して形成されている点が異なる。

【００４９】本実施例に係るチップ形３端子コンデンサ
１１７にあっては、実施例８に係るチップ形３端子コン
デンサ１１６と同様の効果を有し、これに加えて端部電
極１３ａ、１３ｂが容量形成用電極１４ａ、１４ｃに４
か所において接続されていることによりこれらの接続を
確実に行うことができ、接続不良率をより一層低減する
ことができ、信頼性をより一層向上させることができ
る。

【００５０】［実施例１０］図１３（ａ）、（ｂ）及び
（ｃ）は実施例１０に係るチップ形３端子コンデンサを
示した斜視図、平面図及び底面図である。図中１１８は
チップ形３端子コンデンサを示しており、チップ形３端
子コンデンサ１１８は図１０に示した実施例７に係るチ
ップ形３端子コンデンサ１１５と略同様の構成を有して
いるが、他の主面１２ｂに２個の容量形成用電極１４
ｂ、１４ｄが所定幅を有して形成され、容量形成用電極
１４ｂ、１４ｄそれぞれの一端に接続される２個のアー
ス接続用電極１５ａ、１５ｃが他の一面１２ｅに所定幅
を有して形成され、容量形成用電極１４ｂ、１４ｄそれ
ぞれの他端に接続される２個のアース接続用電極１５
ｂ、１５ｄが他の一面１２ｅと対向する端面に所定幅を
有して形成されている点が異なる。

【００５１】本実施例に係るチップ形３端子コンデンサ
１１８にあっては、実施例７に係るチップ形３端子コン
デンサ１１５と同様の効果を有し、これに加えて対向す
る容量形成用電極１４ａと容量形成用電極１４ｂ、１４
ｄとが形成されていることにより、チップ形でかつ３端
子のコンデンサアレイが得られ、使用範囲を大きく広げ
ることができる。

【００５２】［実施例１１］図１４（ａ）、（ｂ）及び
（ｃ）は実施例１１に係るチップ形３端子コンデンサを
示した斜視図、平面図及び底面図である。図中１１９は
チップ形３端子コンデンサを示しており、チップ形３端
子コンデンサ１１９は図１３に示した実施例１０に係る
チップ形３端子コンデンサ１１８と略同様の構成を有し
ているが、一主面１２ａに２個の容量形成用電極１４
ａ、１４ｃが所定幅を有して形成され、この容量形成用
電極１４ａ、１４ｃそれぞれの一端に接続される２個の
端部電極１３ａ、１３ｃが一面１２ｃに形成されてお
り、また容量形成用電極１４ａ、１４ｃそれぞれの他端
に接続される２個の端部電極１３ｂ、１３ｄが一面１２
ｃと対向する端面に形成されている点が異なる。

【００５３】本実施例に係るチップ形３端子コンデンサ
１１９にあっては、実施例１０に係るチップ形３端子コ
ンデンサ１１８と同様の効果を有し、これに加えて端部
電極１３ａ、１３ｂ、１３ｃ、１３ｄが容量形成用電極
１４ａ、１４ｃに４か所において接続されていることに
よりこれらの接続を確実に行うことができ、接続不良率
を低減することができ、信頼性を向上させることができ
る。

【００５４】［実施例１２］図１５（ａ）、（ｂ）及び
（ｃ）は実施例１２に係るチップ形３端子コンデンサを
示した斜視図、平面図及び底面図である。図中１２０は
チップ形３端子コンデンサを示しており、チップ形３端
子コンデンサ１２０は図８に示した実施例６に係るチッ
プ形３端子コンデンサ１１４と略同様の構成を有してい
るが、両主面（図示せず）の略全面にガラスを用いて絶
縁層１６が形成されている点が異なる。

【００５５】このような構成のチップ形３端子コンデン
サ１２０を製造する場合は、図２に示した実施例１に係
るチップ形３端子コンデンサ１１の製造工程と略同様の
工程を行うが、容量形成用電極１４ａ、１４ｂを形成し
た後に、両主面１２ａ、１２ｂに容量形成用電極１４
ａ、１４ｂを覆うように端部電極１３ａ、１３ｂの一部
分を除いてガラスペーストを印刷し、次に６００〜７０
０℃の空気中で焼き付けを行う絶縁層１６形成工程を挿
入してチップ形３端子コンデンサ１２０を製造する。

【００５６】本実施例に係るチップ形３端子コンデンサ
１２０にあっては、実施例６に係るチップ形３端子コン
デンサ１１４と同様の効果を有し、これに加えて両主面
１２ａ、１２ｂ及び容量形成用電極１４ａ、１４ｂへの
湿気等の侵入を防止することができ、両主面１２ａ、１
２ｂ及び容量形成用電極１４ａ、１４ｂの酸化や腐食等
を防止することができる。このため、信頼性を向上させ
ることができる。しかも、端部電極１３ａ、１３ｂ及び
アース接続用電極１５ａ、１５ｂは絶縁層１６に覆われ
ずに露出しているため、ＩＣ基板等に表面実装する際、
端部電極１３ａ、１３ｂ及びアース接続用電極１５ａ、
１５ｂの接続が絶縁層１６によって妨げられることはな
い。

【００５７】なお、本実施例では絶縁層１６の材料とし
てガラスを用いたが、別の実施例では絶縁層１６の材料
としてその他、フェノール樹脂、エポキシ樹脂などの熱
硬化性の絶縁物を用いることができる。

【００５８】［実施例１３］図１６（ａ）、（ｂ）及び
（ｃ）は実施例１３に係るチップ形３端子コンデンサを
示した斜視図、平面図及び底面図である。図中１２１は
チップ形３端子コンデンサを示しており、チップ形３端
子コンデンサ１２１は図１５に示した実施例１２に係る
チップ形３端子コンデンサ１２０と略同様の構成を有し
ているが、一組の対向した端面（図示せず）に端部電極
１３ａ、１３ｂの一部分及びアース接続用電極１５ａ、
１５ｂ部分を除いてガラスを用いて絶縁層１６が形成さ
れている点が異なる。

【００５９】このような構成のチップ形３端子コンデン
サ１２１を製造する場合は、図１５に示した実施例１２
に係るチップ形３端子コンデンサ１２０の製造工程と略
同様の工程を行うが、容量形成用電極１４ａ、１４ｂを
形成した後に次の工程、すなわち両主面１２ａ、１２ｂ
に容量形成用電極１４ａ、１４ｂを覆うように端部電極
１３ａ、１３ｂの一部分を除いてガラスペーストを印刷
し、また一組の対向する端面（図示せず）の全面にガラ
スペーストを印刷する。次に、６００〜７００℃の空気
中で焼き付けを行い絶縁層１６を形成する工程を挿入
し、チップ形３端子コンデンサ１２１を製造する。

【００６０】本実施例に係るチップ形３端子コンデンサ
１２１にあっては、実施例１２に係るチップ形３端子コ
ンデンサ１２０と同様の効果を有し、これに加えて一組
の対向した端面１２ｅ、１２ｆへの湿気等の侵入を防止
することができ、一組の対向した端面１２ｅ、１２ｆの
酸化や腐食等を防止することができる。このため、信頼
性をより一層向上させることができる。

【００６１】［実施例１４］図１７（ａ）、（ｂ）及び
（ｃ）は実施例１４に係るチップ形３端子コンデンサを
示した斜視図、平面図及び底面図である。図中２１はチ
ップ形３端子コンデンサを示しており、誘電体磁器基板
２２の両端部には端部電極２３ａ及び端部電極２３ｂが
形成され、また表主面２２ａのほぼ全面にはコンデンサ
電極２４ａが端部電極２３ａ及び端部電極２３ｂと非接
触で形成されており、表主面２２ａ、一側面２２ｅ及び
裏主面２２ｂには対向電極２４の一部を構成する接続用
電極２４ｂが端部電極２３ａから視てコの字形状に形成
され、また表主面２２ａ、他の側面２２ｆ及び裏主面２
２ｂには対向電極２４の一部を構成する接続用電極２４
ｃが端部電極２３ａから視て逆コの字形状に形成されて
おり、コンデンサ電極２４ａ、接続用電極２４ｂ及び接
続用電極２４ｃで対向電極が構成されている。また、誘
電体磁器基板裏主面２２ｂには対向電極２５が端部電極
２３ａ及び端部電極２３ｂに接続されて形成されてい
る。さらに、表主面２２ａ上の接続用電極２４ｂ及び接
続用電極２４ｃの一部とコンデンサ電極２４ａとが絶縁
層２６ａで覆われ、対向電極２５が一部を除いて絶縁層
２６ｂで覆われている。これら誘電体磁器基板２２、端
部電極２３ａ、２３ｂ、コンデンサ電極２４ａ、接続用
電極２４ｂ、２４ｃ、対向電極２５及び絶縁層２６ａ、
２６ｂを含んでチップ形３端子コンデンサ２１は構成さ
れている。

【００６２】このような構成のチップ形３端子コンデン
サ２１を製造する場合は、まずＳｒＴｉＯ₃ 粉末を主原
料とし、この主原料１００モルに対して、原料を半導体
化する原子価制御剤としてＮｂ₂ Ｏ₅ を０．１モル〜
０．５モル、磁器の性質の改良や特性の安定化等に寄与
する焼結助剤としてＣｕＯを０．２モル程度の割合で配
合する。これらの原料を混合し、バインダ、水及び分散
剤とともに混練した後、これらの混練物を例えば押出成
形法によってシート状に成形してセラミックス生基板を
得る。該セラミックス生基板の表面にチップ形３端子コ
ンデンサが所定の大きさとなるようなスリット加工を施
し、水素を数％含む還元性雰囲気中において、１４００
℃〜１５４０℃の温度で約６時間の焼成を行なって半導
体化させ、焼結体を得る。さらに、粒界絶縁化ペースト
（例えばＢｉ₂ Ｏ₃ やＣｕＯ等の混合物ペースト）を塗
布し、１０００℃〜１３００℃の空気中で熱処理を施
す。この熱処理により、焼結体の結晶間に粒界絶縁化成
分が拡散し、結晶粒界が絶縁される。

【００６３】次に、このようにして得られた粒界絶縁形
半導体磁器基板を誘電体磁器基板２２として用い、誘電
体磁器基板２２の表主面２２ａに銀、アルミニウム、亜
鉛またはニッケルのうち一種を含む電極用ペーストをス
クリーン印刷で塗布し（図１８（ａ））、次に裏主面２
２ｂに前記電極用ペーストをスクリーン印刷で塗布し
（図１８（ｂ））、この後６５０℃〜８５０℃の空気中
で焼き付け処理を施し、対向電極２５と、対向電極２４
及び端部電極２３ａ、２３ｂの一部分とを形成する。さ
らに、表主面２２ａの対向電極２４の一部を除いて覆う
ようにガラスペーストを塗布し（図１８（ｃ））、次に
裏主面２２ｂの対向電極２５の一部を除いて覆うように
前記ガラスペーストを塗布し（図１８（ｄ））、この後
６００℃〜８００℃の空気中で焼成し、絶縁層２６ａ及
び絶縁層２６ｂを形成する。この後、所定位置Ａで誘電
体磁器基板２２を切断し（図１８（ｅ））、チップ形状
とする（図１８（ｆ）、（ｇ））。次に、一端面２２
ｃ、他の端面２２ｄ、一側面２２ｅ及び他の側面２２
ｆ、に銀等の電極用ペーストを塗布またはディップした
後、５００℃〜７００℃の空気中で焼成する。

【００６４】なお、必要に応じて対向電極２４及び対向
電極２５の絶縁層２６ａ及び絶縁層２６ｂで覆われてい
ない部分と端部電極２３ａ及び端部電極２３ｂとにニッ
ケル及び半田の電極メッキを施す。

【００６５】本実施例に係るチップ形３端子コンデンサ
２１にあっては、対向電極２４がコンデンサ端子とな
り、対向電極２５と接続された端部電極２３ａ及び端部
電極２３ｂが２つの外部端子となる３端子を有してお
り、その回路構成は図１９に示した等価回路であらわせ
る。このため、図８に示した実施例６に係るチップ形３
端子コンデンサ１１４と同様の効果を有し、これに加え
て対向電極２４、２５への湿気等の侵入を防止すること
ができ、対向電極２４、２５の酸化や腐食等を防止する
ことができる。また、対向電極２４、２５に銀を用いて
もマイグレーションの発生を防止することができ、さら
に半田を用いた接合による絶縁不良部分の発生を防止し
て確実な接合ができる。このため、信頼性を向上させる
ことができる。しかも、対向電極２４、２５及び接続用
電極２４ｂ、２４ｃの一部を除いて絶縁層２６ａ、２６
ｂが形成されているため、表面実装する際には、表裏ど
ちらからでも接続を行うことができる。

【００６６】なお、本実施例では誘電体磁器基板２２と
して、温度特性が良好であり、しかも大容量が得られる
前記粒界絶縁形半導体磁器基板を用いた場合を例にとっ
て説明をしたが、誘電体磁器基板２２として、表層絶縁
形半導体磁器基板を用いた場合においても同様に本発明
を適用することができる。

【００６７】また、絶縁層２６ａ、２６ｂの材料として
は、ガラスの他、フェノール樹脂、エポキシ樹脂などの
熱硬化性の絶縁物を用いることができる。

【００６８】［実施例１５］図２０（ａ）、（ｂ）及び
（ｃ）は実施例１５に係るチップ形３端子コンデンサを
示した斜視図、平面図及び底面図である。図中２１０は
チップ形３端子コンデンサを示しており、誘電体磁器基
板２２の両端部には端部電極２３ａ及び端部電極２３ｂ
が形成され、また誘電体磁器基板２２表主面２２ａには
６個の個別電極２４ｄが配列されて端部電極２３ａ及び
端部電極２３ｂと非接触で形成されており、表主面２２
ａ、一側面２２ｅ及び裏主面２２ｂには対向電極２４の
一部を構成する接続用電極２４ｂが端部電極２３ａから
視てコの字形状に形成され、また表主面２２ａ、他の側
面２２ｆ及び裏主面２２ｂには対向電極２４の一部を構
成する接続用電極２４ｃが端部電極２３ａから視て逆コ
の字形状に形成されており、接続用電極２４ｂ、接続用
電極２４ｃ及び個別電極２４ｄと共通電極２５ａとで対
向電極２４と対向電極２５とが構成されている。また、
裏主面２２ｂには共通電極２５ａが端部電極２３ａ及び
端部電極２３ｂに接続されて形成されている。さらに、
表主面２２ａ上の接続用電極２４ｂ及び接続用電極２４
ｃの一部と個別電極２４ｄとが絶縁層２６ａで覆われ、
共通電極２５ａが一部を除いて絶縁層２６ｂで覆われて
いる。これら誘電体磁器基板２２、端部電極２３ａ、２
３ｂ、接続用電極２４ｂ、２４ｃ、個別電極２４ｄ、共
通電極２５ａ及び絶縁層２６ａ、２６ｂを含んでチップ
形３端子コンデンサ２１０は構成されている。

【００６９】本実施例に係るチップ形３端子コンデンサ
２１０にあっては、その回路構成は図２１に示した等価
回路であらわせる。このため、実施例１４に係るチップ
形３端子コンデンサ２１と同様の効果を有し、これに加
えて配列された複数個の個別電極２４ｄ及び共通電極２
５ａが形成されていることにより、チップ形でかつ３端
子のコンデンサアレイが得られ、使用範囲を大きく広め
ることができる。

【００７０】

【発明の効果】以上詳述したように、本発明に係るチッ
プ形３端子コンデンサ（１）にあっては、粒界絶縁形半
導体磁器からなるセラミックス単板の一主面に少なくと
も１個の容量形成用電極が形成され、該容量形成用電極
の両端部に接続される少なくとも２個の端部電極が一組
の端面に形成され、前記容量形成用電極に接続されない
少なくとも１個のアース接続用電極が他の一組の端面の
片面あるいは両面に形成されているので、３端子構造で
ありながらチップ化を図ることができる。また、比誘電
率の選択幅が広い粒界絶縁形半導体磁器をセラミックス
単板として用いたことにより、所望の静電容量を得るこ
とが容易であり、このため、ノイズを効果的に除去する
ことができる。さらに、大量生産に適した簡単な構造で
あるため、量産化を図ることができ、コスト削減を図る
ことができる。

【００７１】また、チップ形であることにより、ＩＣ基
板等に表面実装することができ、実装される側の部品
に、端子に対応する孔部を形成する必要がなくなり、工
程数が減り、実装の際の手間を省くことができ、製品コ
ストを削減することができる。

【００７２】さらに、内部に電極が積層されないチップ
形であり、前記容量形成用電極、前記端部電極及び前記
アース接続用電極が後付けにより形成されるため、同時
焼結を行う必要がなく、電極の材料として融点の低い安
価なＡｇ等を用いることができ、製造コストを削減する
ことができる。

【００７３】また、前記アース接続用電極が容量形成用
としても作用することにより、前記容量形成用電極及び
前記アース接続用電極の幅や個数を種々に選択すること
により所望の容量を形成することができ、利用範囲を広
げることができる。

【００７４】さらに、前記アース接続用電極、前記端部
電極及び前記アース接続用電極間の接続部分の数を増や
すことによりこれらの接続を確実に行うことができ、接
続不良率を低減することができ、高い信頼性を確保する
ことができる。

【００７５】したがって、優れたノイズ防止用電子部品
としてＯＡ機器、デジタル機器及び自動車用電子機器等
に使用することができる。

【００７６】また、本発明に係るチップ形３端子コンデ
ンサ（２）にあっては、粒界絶縁形半導体磁器からなる
セラミックス単板の両主面にそれぞれ少なくとも１個の
容量形成用電極が形成され、前記両主面の一方に形成さ
れた前記容量形成用電極の両端部に接続される少なくと
も２個の端部電極が一組の端面に形成され、前記両主面
の他方に形成された前記容量形成用電極に接続される少
なくとも１個のアース接続用電極が他の一組の端面の片
面あるいは両面に形成されており、前記両主面それぞれ
に１個の前記容量形成用電極が形成されている場合は、
上記記載のチップ形３端子コンデンサ（１）における効
果と同様の効果を有している。また、前記両主面に合計
３個以上の前記容量形成用電極が形成されている場合
は、上記記載のチップ形３端子コンデンサ（１）におけ
る効果に加え、簡単な形状であっても複数個のコンデン
サを有することができ、３端子を有するコンデンサアレ
イを得ることができ、製品の利用範囲をさらに大きく広
げることができる。

【００７７】さらに、本発明に係るチップ形３端子コン
デンサ（３）にあっては、上記記載のチップ形３端子コ
ンデンサ（１）又は（２）において、前記端部電極が形
成された前記一組の端面を除く少なくとも一面に、前記
アース接続用電極部分を除いて絶縁層が形成されている
ので、上記記載のチップ形３端子コンデンサ（１）又は
チップ形３端子コンデンサ（２）における効果と同様の
効果を有し、これに加えて前記セラミックス単板及び前
記容量形成用電極への湿気等の侵入を防止することがで
き、前記セラミックス単板及び前記容量形成用電極の酸
化や腐食等を防止することができ、信頼性を向上させる
ことができる。しかも、前記アース接続用電極は前記絶
縁層に覆われずに露出しているため、ＩＣ基板等に表面
実装する際、前記端部電極及び前記アース接続用電極の
接続が前記絶縁層によって妨げられることはない。

【００７８】

【００７９】

【図面の簡単な説明】

【図１】（ａ）、（ｂ）及び（ｃ）は本発明に係るチッ
プ形３端子コンデンサの実施例１を示した斜視図、平面
図及び底面図である。

【図２】（ａ）〜（ｄ）は実施例１に係るチップ形３端
子コンデンサの製造工程を示した斜視図である。

【図３】実施例１に係るチップ形３端子コンデンサの回
路構成を示した等価回路図である。

【図４】（ａ）、（ｂ）及び（ｃ）は実施例２に係るチ
ップ形３端子コンデンサを示した斜視図、平面図及び底
面図である。

【図５】（ａ）、（ｂ）及び（ｃ）は実施例３に係るチ
ップ形３端子コンデンサを示した斜視図、平面図及び底
面図である。

【図６】（ａ）、（ｂ）及び（ｃ）は実施例４に係るチ
ップ形３端子コンデンサを示した斜視図、平面図及び底
面図である。

【図７】（ａ）、（ｂ）及び（ｃ）は実施例５に係るチ
ップ形３端子コンデンサを示した斜視図、平面図及び底
面図である。

【図８】（ａ）、（ｂ）及び（ｃ）は実施例６に係るチ
ップ形３端子コンデンサを示した斜視図、平面図及び底
面図である。

【図９】実施例６に係るチップ形３端子コンデンサの回
路構成を示した等価回路図である。

【図１０】（ａ）、（ｂ）及び（ｃ）は実施例７に係る
チップ形３端子コンデンサを示した斜視図、平面図及び
底面図である。

【図１１】（ａ）、（ｂ）及び（ｃ）は実施例８に係る
チップ形３端子コンデンサを示した斜視図、平面図及び
底面図である。

【図１２】（ａ）、（ｂ）及び（ｃ）は実施例９に係る
チップ形３端子コンデンサを示した斜視図、平面図及び
底面図である。

【図１３】（ａ）、（ｂ）及び（ｃ）は実施例１０に係
るチップ形３端子コンデンサを示した斜視図、平面図及
び底面図である。

【図１４】（ａ）、（ｂ）及び（ｃ）は実施例１１に係
るチップ形３端子コンデンサを示した斜視図、平面図及
び底面図である。

【図１５】（ａ）及び（ｂ）は実施例１２に係るチップ
形３端子コンデンサを示した斜視図及び裏正面図であ
る。

【図１６】（ａ）及び（ｂ）は実施例１３に係るチップ
形３端子コンデンサを示した斜視図及び裏正面図であ
る。

【図１７】（ａ）、（ｂ）及び（ｃ）は実施例１４に係
るチップ形３端子コンデンサを示した斜視図、平面図及
び底面図である。

【図１８の１】及び

【図１８の２】（ａ）〜（ｇ）は実施例１４に係るチッ
プ形３端子コンデンサの製造工程を示した斜視図であ
る。

【図１９】実施例１４に係るチップ形３端子コンデンサ
の回路構成を示した等価回路図である。

【図２０】（ａ）、（ｂ）及び（ｃ）は実施例１５に係
るチップ形３端子コンデンサを示した斜視図、平面図及
び底面図である。

【図２１】実施例１５に係るチップ形３端子コンデンサ
の回路構成を示した等価回路図である。

【図２２】（ａ）、（ｂ）は従来のくし形３端子コンデ
ンサを示した模式的構造図及び側面図である。

【符号の説明】

１１、１１０、１１１、１１２、１１３、１１４、１１
５、１１６、１１７、１１８、１１９、１２０、１２
１、２１、２１０ チップ形３端子コンデンサ １２ セラミックス単板 １２ａ 一主面 １２ｂ 他の主面 １２ｃ、１２ｄ 一組の端面 １２ｅ、１２ｆ 一組の対向した端面（他の一組の端
面） １３ａ、１３ｂ、１３ｃ、２３ａ、２３ｂ 端部電極 １４ａ、１４ｂ、１４ｃ １４ｄ 容量形成用電極 １５ａ、１５ｂ、１５ｃ、１５ｄ アース接続用電極 １６、２６ａ、２６ｂ 絶縁層 ２２ 誘電体磁器基板 ２２ａ 表主面（一主面） ２２ｂ 裏主面（他の主面） ２４、２５ 対向電極 ２４ｄ 個別電極 ２５ａ 共通電極

フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) H01G 4/12 406 H01G 4/252 H01G 4/35

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 粒界絶縁形半導体磁器からなるセラミッ
   クス単板の一主面に少なくとも１個の容量形成用電極が
   形成され、該容量形成用電極の両端部に接続される少な
   くとも２個の端部電極が一組の端面に形成され、前記容
   量形成用電極に接続されない少なくとも１個のアース接
   続用電極が他の一組の端面の片面あるいは両面に形成さ
   れていることを特徴とするチップ形３端子コンデンサ。
2. 【請求項２】 粒界絶縁形半導体磁器からなるセラミッ
   クス単板の両主面にそれぞれ少なくとも１個の容量形成
   用電極が形成され、前記両主面の一方に形成された前記
   容量形成用電極の両端部に接続される少なくとも２個の
   端部電極が一組の端面に形成され、前記両主面の他方に
   形成された前記容量形成用電極に接続される少なくとも
   １個のアース接続用電極が他の一組の端面の片面あるい
   は両面に形成されていることを特徴とするチップ形３端
   子コンデンサ。
3. 【請求項３】 請求項１又は２記載のチップ形３端子コ
   ンデンサにおいて、前記端部電極が形成された一組の端
   面を除く少なくとも一面に、前記アース接続用電極の部
   分を除いて絶縁層が形成されていることを特徴とするチ
   ップ形３端子コンデンサ。