JPH10303065A - チップ型ｃｒ複合部品及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 ＣＲ直列回路を有する小型で低コストのチッ
プ型ＣＲ複合部品を提供する。 【解決手段】 直方体状のセラミック単板１の一方の主
面Ａに抵抗成分を有する第１の容量取得用電極２を設
け、その他方の主面Ｂに導電体からなる第２の容量取得
用電極３を設けて、セラミック単板１を挟んで第１，第
２の容量取得用電極２，３の間にコンデンサ素子部を構
成する。また、第１の容量取得用電極２の抵抗成分によ
って、セラミック単板１上に抵抗素子部を一体的に構成
する。コンデンサ素子部と抵抗素子部とが直列的に結合
されたチップ形ＣＲ複合部品が簡単に得られる。セラミ
ック単板１の側面に、第１の容量取得用電極２に接続し
た抵抗値測定用電極４を設けて、抵抗素子部の抵抗値を
容易に測定する。第１，第２の容量取得用電極２，３は
絶縁体７に覆われていて、外部と電気的に絶縁されてい
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＯＡ機器，自動車
用電子機器等の電子機器に搭載され、ノイズ対策用電子
部品として使用されるチップ型ＣＲ複合部品に関する。

【０００２】

【従来の技術】ＯＡ機器，自動車用電子機器等の電子機
器はあらゆる方面で広く利用されている。これらの電子
機器における信号処理には主としてディジタル信号が用
いられ、このディジタル信号には信号周波数の数倍以上
の高調波成分が多く含まれており、高調波成分が回路パ
ターン，伝送ケーブルから漏洩するとノイズになる。こ
のノイズは電子機器の性能低下、または、ディジタルＩ
Ｃの誤動作の原因となる。

【０００３】このような高周波ノイズに対する有効な対
策として、従来から種々の手法が試みられており、代表
的な手法としては、ＩＣの電源ラインに大容量の積層セ
ラミックコンデンサをバイパスコンデンサとして挿入す
る手法（以下、第１の手法という）、低抵抗値のチップ
Ｒと大容量値のチップＣとを直列接続して挿入する手法
（以下、第２の手法という）、ＣＲ複合部品を挿入する
手法（以下、第３の手法という）が知られている。

【０００４】

【発明が解決しようとする課題】第１の手法では、バイ
パスコンデンサとしての有効な周波数帯域が狭く、高周
波ノイズの除去効果が不充分であるという問題がある。
第２の手法では、図７に示すように、ランドパターン5
1，51，51間にチップＲ52とチップＣ53とを別々に実装
するので、部品点数及び実装面積の増大を招くという欠
点がある。

【０００５】このような両手法に対して、第３の手法
は、容量成分と抵抗成分とを１個の複合部品にて併せ持
つことができるので、高周波ノイズの除去効果を有しな
がら低コスト化及び小型化を実現できるものとして期待
されている。

【０００６】この第３の手法によるＣＲ複合部品とし
て、チップ積層セラミックコンデンサの表面に印刷によ
り形成した抵抗成分を設けたものが知られている。図８
（ａ）は、このＣＲ複合部品の構成を示す斜視図であ
り、直方体状のチップ積層セラミックコンデンサ61の一
主面に抵抗ペーストを印刷して抵抗パターン62を設け、
チップ積層セラミックコンデンサ61の両端部に端部電極
63, 63を設けている。このＣＲ複合部品は、図８（ｂ）
に示すように、ＣＲ並列回路となってＣＲ直列回路を構
成できないという問題がある。

【０００７】第３の手法による他のＣＲ複合部品とし
て、誘電体シートと抵抗体ペースト、または、絶縁体シ
ートと誘電体ペーストと抵抗体ペーストとを用いた、印
刷，同時焼成処理による多層構造のＣＲ複合部品が提案
されている（特開昭59−17233号公報等）。このＣＲ複
合部品は、複数のＣ成分，Ｒ成分を構成するには適して
いるが、スルーホールが必要である、印刷，積層，同時
焼成のような複雑な工程が必要であるので、単一のＣ成
分，Ｒ成分を有するＣＲ複合部品としては、小型化，低
コスト化を十分には実現できていない等という問題があ
る。

【０００８】また、第３の手法による更に他のＣＲ複合
部品が、本発明と同一出願人より提案されている（特開
平８−138976号公報）。このＣＲ複合部品は、セラミッ
ク単板の一主面に抵抗ペーストによる第１の容量取得用
電極を設け、この第１の容量取得用電極に対向して第２
の容量取得用電極を設けた構成をなす。図９（ａ）は、
このＣＲ複合部品の斜視図であり、セラミック単板71
と、セラミック単板71の上面に抵抗ペーストを用いて形
成された第１の容量取得用電極72と、セラミック単板71
の下面から側面にかけて導電ペーストを用いて形成され
た第２の容量取得用電極73と、セラミック単板71の両端
部に第１の容量取得用電極72と接続して形成された端部
電極74, 74とを有して、ＣＲ複合部品70が構成されてい
る。このＣＲ複合部品70の等価回路は、図９（ｂ）に示
すように、三端子構造である。このようなＣＲ複合部品
により、ある程度の小型化，低コスト化を図ったノイズ
対策部品の提供は可能となったが、ＣＲ複合部品の更な
る小型化，低コスト化の実現が望まれている。

【０００９】本発明は斯かる事情に鑑みてなされたもの
であり、ＣＲ直列回路を有する小型で低コストのチップ
型ＣＲ複合部品を提供することを目的とする。

【００１０】本発明の他の目的は、ＣＲ直列回路を有し
ながら、抵抗値の測定を行えるチップ型ＣＲ複合部品を
提供することにある。

【００１１】本発明の更に他の目的は、ディップ印刷法
を用いることにより、スクリーン印刷法に比べて一度に
大量の処理が可能となって、チップ型ＣＲ複合部品の低
コスト化を可能とするチップ型ＣＲ複合部品の製造方法
を提供することにある。

【００１２】

【課題を解決するための手段】請求項１に係るチップ型
ＣＲ複合部品は、容量成分と抵抗成分とを有するチップ
型ＣＲ複合部品において、直方体状のセラミック体と、
該セラミック体の第１の主面に設けた抵抗成分を有する
第１の容量取得用電極と、前記第１の主面と対向する第
２の主面に設けた導電体からなる第２の容量取得用電極
と、前記第１及び第２の主面と実質的に垂直であって対
向する前記セラミック体の各組二面で構成される二組の
面のうちの一組の少なくとも一方の面の中央部近傍に設
けられており、前記第１の容量取得用電極と電気的に接
続される導電体からなる第１電極とを有することを特徴
とする。

【００１３】請求項２に係るチップ型ＣＲ複合部品は、
請求項１において、前記第１及び第２の主面に設けられ
ており、前記第１及び第２の容量取得用電極を覆う絶縁
体を更に有することを特徴とする。

【００１４】請求項３に係るチップ型ＣＲ複合部品は、
請求項１または２において、前記第１及び第２の主面並
びに前記第１電極が設けられている面と実質的に垂直で
ある前記セラミック体の面に設けられており、前記第１
の容量取得用電極と電気的に接続される第２電極と、該
第２電極が設けられている面と対向する前記セラミック
体の面に設けられており、前記第２の容量取得用電極と
電気的に接続される第３電極とを更に有することを特徴
とする。

【００１５】請求項４に係るチップ型ＣＲ複合部品は、
請求項１〜３の何れかにおいて、前記第１電極が、抵抗
値測定用の電極であることを特徴とする。

【００１６】請求項５に係るチップ型ＣＲ複合部品は、
容量成分と抵抗成分とを有するチップ型ＣＲ複合部品に
おいて、直方体状のセラミック体と、該セラミック体の
第１の主面に設けた導電体からなる第１の容量取得用電
極と、前記第１の主面と対向する第２の主面に設けた導
電体からなる第２の容量取得用電極と、前記第１及び第
２の主面と実質的に垂直であって対向する前記セラミッ
ク体の各組二面で構成される二組の面のうちの一組の少
なくとも一方の面に設けられており、前記第１または第
２の容量取得用電極と電気的に接続される抵抗体とを有
することを特徴とする。

【００１７】請求項６に係るチップ型ＣＲ複合部品は、
請求項５において、前記第１及び第２の主面に設けられ
ており、前記第１及び第２の容量取得用電極を覆う絶縁
体を更に有することを特徴とする。

【００１８】請求項７に係るチップ型ＣＲ複合部品は、
請求項５または６において、前記抵抗体を覆う態様で前
記セラミック体に設けられた第１電極と、前記第１また
は第２の容量取得用電極と電気的に接続するかまたは前
記抵抗体を覆う態様で、前記セラミック体の前記第１電
極と対向する側に設けられた第２電極とを更に有するこ
とを特徴とする。

【００１９】請求項８に係るチップ型ＣＲ複合部品の製
造方法は、請求項５〜７の何れかに記載のチップ型ＣＲ
複合部品を製造する方法であって、ディップ印刷法によ
り前記抵抗体を形成することを特徴とする。

【００２０】図10は、本願の第１発明及び第２発明にお
けるチップ型ＣＲ複合部品の等価回路図であり、抵抗素
子部とコンデンサ素子部とが直列的に結合された二端子
構造をなしている。以下、第１発明，第２発明のそれぞ
れについて簡単に説明する。

【００２１】第１発明では、セラミック体の第１の主面
に抵抗成分を有する第１の容量取得用電極が設けられ、
第２の主面に導電体からなる第２の容量取得用電極が設
けられているので、セラミック体を挟んで第１の容量取
得用電極と第２の容量取得用電極との間にコンデンサ素
子部が構成される。また、第１の容量取得用電極の抵抗
成分によって、セラミック体上に抵抗素子部が一体的に
構成される。従って、コンデンサ素子部と抵抗素子部と
が直列的に結合されたチップ形ＣＲ複合部品が簡単に得
られる。そして、第１の容量取得用電極，第２の容量取
得用電極の面積を変えることにより、コンデンサ素子部
の容量値を制御できると共に、第１の容量取得用電極の
面積、厚み及び抵抗成分を変えることにより、抵抗素子
部の抵抗値を制御できる。よって、これらの値を、搭載
回路のインピーダンスに適合する所望の値に容易に設定
することが可能である。また、第１の容量取得用電極
が、セラミック体の側面に設けた第１電極（抵抗値測定
用電極）と電気的に接続しているので、コンデンサ素子
と抵抗素子との直列接続でありながら、抵抗素子の抵抗
値を容易に測定することが可能である。更に、第１，第
２の容量取得用電極は、絶縁体に覆われているので、外
部と電気的に絶縁され、信頼性の面で有利である。

【００２２】第２発明では、セラミック体の第１の主面
に導電体からなる第１の容量取得用電極が設けられ、第
２の主面に導電体からなる第２の容量取得用電極が設け
られているので、セラミック体を挟んで第１の容量取得
用電極と第２の容量取得用電極との間にコンデンサ素子
部が構成される。また、セラミック体の少なくとも一方
の端部に抵抗体が設けられているので、セラミック体に
抵抗素子部が一体的に構成される。従って、コンデンサ
素子部と抵抗素子部とが直列的に結合されたチップ型Ｃ
Ｒ複合部品が簡単に得られる。そして、第１の容量取得
用電極，第２の容量取得用電極の面積を変えることによ
り、コンデンサ素子部の容量値を制御できると共に、抵
抗体の面積、厚み及び抵抗成分を変えることにより、抵
抗素子部の抵抗値を制御できる。よって、これらの値
を、搭載回路のインピーダンスに適合する所望の値に容
易に設定することが可能である。また、第１，第２の容
量取得用電極は、絶縁体に覆われているので、外部と電
気的に絶縁され、信頼性の面で有利である。更に、抵抗
体を形成する際に、ディップ印刷法を使用するので、ス
クリーン印刷法に比べて省スペースで抵抗体を形成でき
ると共に、一度に大量の処理が可能となり、コストの低
減に有効である。

【００２３】

【発明の実施の形態】以下、本発明をその実施の形態を
示す図面を参照して具体的に説明する。

【００２４】（第１の実施の形態）図１は、第１の実施
の形態のチップ型ＣＲ複合部品の斜視図、図２（ａ）は
その上面図、図２（ｂ）はその側面図、図２（ｃ）はそ
の下面図である。図において、１はセラミック単板であ
り、セラミック単板１は長さ３．２ｍｍ，幅１．６ｍ
ｍ，厚さ１．０ｍｍ程度の直方体状をなし、主面Ａとこ
れに平行で対向する主面Ｂとを有する。また、セラミッ
ク単板１は、例えばチタン酸ストロンチウム（ＳｒＴｉ
Ｏ₃ ）等の誘電体磁器材料を焼成して得られたものであ
る。

【００２５】セラミック単板１の主面Ａには、その幅方
向の中央部（幅０．６±０．２ｍｍ）に一方の端から長
手方向の中央部を少し超える位置（長さ１．８±０．２
ｍｍ）まで、厚さ２０〜４０μｍの第１の容量取得用電
極２が抵抗ペーストを用いて形成されている。この抵抗
ペーストとしては、例えば酸化ルテニウム（ＲｕＯ₂）
を使用する。従って、この第１の容量取得用電極２によ
り所定の抵抗値を有する抵抗素子部が構成される。な
お、主面Ａの略中央に位置する第１の容量取得用電極２
の終端部付近は他の部分に比べて幅広となっており、セ
ラミック単板１の側面縁部近傍にまで到達している。

【００２６】セラミック単板１の主面Ｂには、その幅方
向の中央部（幅０．６±０．２ｍｍ）に他方の端から長
手方向の中央部を少し超える位置（長さ２．２±０．２
ｍｍ）まで、厚さ５〜１０μｍの第２の容量取得用電極
３が導電ペーストを用いて形成されている。この導電ペ
ーストとしては、例えば銀（Ａｇ）ペーストを使用す
る。セラミック単板１を挟んでこれらの第１，第２の容
量取得用電極２，３間にコンデンサ素子部が構成され
る。

【００２７】セラミック単板１の幅方向の両側面には、
その長手方向の中央部において、幅０．６±０．２ｍ
ｍ，厚さ１０〜１５μｍ程度の抵抗値測定用電極４が、
両主面Ａ，Ｂの縁部を超えて両主面Ａ，Ｂ上に少しかか
る態様にて形成されている。抵抗値測定用電極４は、例
えば銀ペーストからなる導電ペーストを塗布し、焼付し
た後にＮｉ／Ｓｎメッキを施して形成されている。主面
Ａの端部に到達した抵抗値測定用電極４の端部と、セラ
ミック単板１の側面縁部近傍まで到達した第１の容量取
得用電極２の端部とが接続しており、抵抗値測定用電極
４は第１の容量取得用電極２と電気的に接続している。

【００２８】セラミック単板１の長手方向の各端部に
は、実装用の端部電極５，６がそれぞれ形成されてお
り、端部電極５は第１の容量取得用電極２と、また端部
電極６は第２の容量取得用電極３と、それぞれ電気的に
接続されている。端部電極５，６も、抵抗値測定用電極
４と同様に、例えば銀ペーストからなる導電ペーストを
塗布し、焼付した後にＮｉ／Ｓｎメッキを施して形成さ
れている。セラミック単板１の主面Ａ，主面Ｂには、第
１の容量取得用電極２，第２の容量取得用電極３をその
抵抗値測定用電極４，端部電極５，６との接続部近を除
いて覆うような態様で、絶縁体７が設けられている。絶
縁体７は、例えば低融点ガラス等の絶縁体ペーストを塗
布し、焼付することにより形成する。

【００２９】以上のようなセラミック単板１，第１の容
量取得用電極２，第２の容量取得用電極３，抵抗値測定
用電極４，端部電極５，６及び絶縁体７により第１の実
施の形態のチップ型ＣＲ複合部品は構成されており、そ
の等価回路は図10に示すようになり、コンデンサ素子及
び抵抗素子を直列接続した二端子構造のチップ型ＣＲ複
合部品を実現できる。また、抵抗値測定用電極４を用い
て、抵抗素子部の抵抗値を測定できる。また、第１，第
２の容量取得用電極２，３は絶縁体７に覆われていて外
部と絶縁されているので、信頼性が高い。

【００３０】次に、このような第１の実施の形態のチッ
プ型ＣＲ複合部品の製造方法について説明する。まず、
例えばチタン酸ストロンチウムを主成分とする半導体磁
器用原料をプレス成形または押し出し成形にて、単板形
状の成形体を形成する。次に、この成形体を大気中にて
脱バインダ処理した後、還元雰囲気において１３００〜
１５００℃で焼成して半導体磁器単板を形成する。次い
で、この半導体磁器単板の上面に例えば酸化ビスマス
（Ｂｉ₂ Ｏ₃ ）を主成分とした拡散剤を塗布し、大気中
において粒界絶縁化のための９００〜１３００℃の熱処
理を施して、セラミック単板１を得る。

【００３１】次に、セラミック単板１の主面Ａの所定箇
所に、酸化ルテニウムからなる抵抗ペーストを塗布する
と共に、セラミック単板１の主面Ｂの所定箇所及びセラ
ミック単板１の両側面の所定箇所に銀ペーストを塗布
し、大気中において６００〜８００℃の熱処理を施し、
第１，第２の容量取得用電極２，３及び抵抗値測定用電
極４を形成する。次に、セラミック単板１の両主面Ａ，
Ｂに低融点ガラス等の絶縁体ペーストを塗布し、大気中
において６００〜８００℃の熱処理を施して、絶縁体７
を形成する。次に、第１，第２の容量取得用電極２，３
のそれぞれの一方の端部に電気的に接続する端部電極
５，６をセラミック単板１の両端部にそれぞれ形成す
る。最後に、抵抗値測定用電極４及び両端部電極５，６
にＮｉ／Ｓｎメッキを行って、図１，図２に示す構成の
チップ型ＣＲ複合部品を製造する。

【００３２】図３は、第１の実施の形態の変形例の上面
図である。図３に示す例では、第１の容量取得用電極２
の終端部が特に幅広とはなっておらず、セラミック単板
１の両側面に設けた抵抗値測定用電極４を両主面Ａ，Ｂ
の中央部付近まで延在させて形成しており、第１の容量
取得用電極２と抵抗値測定用電極４とが電気的に接続し
ている。なお、他の構成及び製造方法は、図１，図２に
示した前述の例と同様であるので、それらの説明は省略
する。

【００３３】なお、上述した例では、セラミック単板１
の両側面に抵抗値測定用電極４を設けることとしたが、
一方の側面にのみ第１の容量取得用電極２に電気的に接
続する抵抗値測定用電極４を設けるようにしても良い。

【００３４】（第２の実施の形態）図４は、第２の実施
の形態のチップ型ＣＲ複合部品の斜視図、図５（ａ）は
その上面図、図５（ｂ）はその側面図、図５（ｃ）はそ
の下面図である。図において、11はセラミック単板であ
り、セラミック単板11は長さ３．２ｍｍ，幅１．６ｍ
ｍ，厚さ１．０ｍｍ程度の直方体状をなし、主面Ａとこ
れに平行で対向する主面Ｂとを有する。また、セラミッ
ク単板11は、例えばチタン酸ストロンチウム（ＳｒＴｉ
Ｏ₃ ）等の誘電体磁器材料を焼成して得られたものであ
る。

【００３５】セラミック単板11の主面Ａには、その幅方
向の中央部（幅０．６±０．２ｍｍ）に一方の端から長
手方向の中央部を少し超える位置（長さ２．２±０．２
ｍｍ）まで、厚さ５〜１０μｍの第１の容量取得用電極
12が、例えば銀ペースト等の導電ペーストを用いて形成
されている。また、セラミック単板１の主面Ｂには、そ
の幅方向の中央部（幅幅０．６±０．２ｍｍ）に他方の
端から長手方向の中央部を少し超える位置（長さ２．２
±０．２ｍｍ）まで、厚さ５〜１０μｍの第２の容量取
得用電極13が、例えば銀ペースト等の導電ペーストを用
いて形成されている。セラミック単板11を挟んでこれら
の第１，第２の容量取得用電極12，13間にコンデンサ素
子部が構成される。

【００３６】セラミック単板11の主面Ａ，主面Ｂには、
第１の容量取得用電極12，第２の容量取得用電極13を覆
うような態様で、絶縁体14が設けられている。絶縁体14
は、例えば低融点ガラス等の絶縁体ペーストを使用す
る。但し、第１，第２の容量取得用電極12，13が後述す
る抵抗体15または端部電極16, 17と接続する部分には、
この絶縁体14は設けられていない。

【００３７】セラミック単板11の一方の端部（第２の容
量取得用電極13が形成されている側の端部）には、例え
ば酸化ルテニウムからなる抵抗ペーストを用いて抵抗体
15が厚さ２０〜４０μｍで形成されている。抵抗体15は
第２の容量取得用電極13と電気的に接続している。従っ
て、この抵抗体15により所定の抵抗値を有する抵抗素子
部が構成される。

【００３８】セラミック単板11の長手方向の抵抗体15が
形成された端部には、抵抗体15を覆う態様にて実装用の
端部電極16が形成されており、また、セラミック単板11
の長手方向の他方の端部には、実装用の端部電極17が形
成されている。端部電極17は第１の容量取得用電極12と
電気的に接続されている。端部電極16，17は、例えば銀
ペーストからなる導電ペーストを塗布し、焼成した後に
Ｎｉ／Ｓｎメッキを施して形成されている。

【００３９】以上のようなセラミック単板11，第１の容
量取得用電極12，第２の容量取得用電極13，絶縁体14，
抵抗体15及び端部電極16，17により第２の実施の形態の
チップ型ＣＲ複合部品は構成されており、その等価回路
は図10に示すようになり、コンデンサ素子及び抵抗素子
を直列接続した二端子構造のチップ型ＣＲ複合部品を実
現できる。なお、第１，第２の容量取得用電極12，13は
絶縁体14に覆われていて外部と絶縁されているので、信
頼性が高い。

【００４０】次に、このような第２の実施の形態のチッ
プ型ＣＲ複合部品の製造方法について説明する。まず、
セラミック単板11を形成するが、この形成工程は前述し
た第１の実施の形態におけるセラミック単板１の形成工
程と同じであるので、その説明は省略する。

【００４１】次に、セラミック単板11の両主面Ａ，Ｂの
所定箇所に、銀ペーストを塗布し、大気中において６０
０〜８００℃の熱処理を施して、第１，第２の容量取得
用電極12，13を形成する。次に、セラミック単板１の両
主面Ａ，Ｂに低融点ガラス等の絶縁体ペーストを塗布
し、大気中において６００〜８００℃の熱処理を施し
て、絶縁体14を形成する。次いで、ディップ印刷法によ
り酸化ルテニウムからなる抵抗ペーストを用いてセラミ
ック単板11の一方の端部に抵抗体15を形成する。最後
に、抵抗体15を覆う態様にて端部電極16を形成するとと
もに、他方の端部に第１の容量取得用電極12と電気的に
接続する端部電極17を形成して、図４，図５に示す構成
のチップ型ＣＲ複合部品を製造する。

【００４２】なお、上述した例では、セラミック単板１
の一方の端部（第２の容量取得用電極13が形成されてい
る側の端部）にのみ抵抗体15を設けることとしたが、こ
れとは逆に、セラミック単板１の他方の端部（第１の容
量取得用電極12が形成されている側の端部）に、第１の
容量取得用電極12と電気的に接続した抵抗体を設けるよ
うにしても良い。また、セラミック単板１の両方の端部
に、それぞれ第１，第２の容量取得用電極12，13と電気
的に接続した２つの抵抗体を設けるようにしても良い。

【００４３】上述した第１，第２の実施の形態の何れに
おいても、コンデンサ素子及び抵抗素子を直列接続した
二端子構造のチップ型ＣＲ複合部品を提供できる。図６
は、本発明で得られたＣＲ複合部品における減衰量の周
波数依存性を示すグラフである。Ｒ＝10Ω，Ｃ＝2200ｐ
Ｆとした場合の本発明のＣＲ複合部品の特性を実線で表
す。なお、比較例として、前述した第１の手法における
Ｃ＝2200ｐＦとした場合の特性を破線で表す。何れの例
も減衰量20ｄＢを基準とした場合、第１の手法では 310
ＭＨｚの周波数帯域しか得られないのに対して、本発明
では 530ＭＨｚの周波数帯域が得られている。このよう
に本発明のＣＲ複合部品では、有効な周波数帯域が広
く、十分な高周波ノイズ除去効果を発揮することができ
る。

【００４４】

【発明の効果】以上のように、本発明では、従来例と比
較してより小型化，低コスト化を実現した、コンデンサ
素子及び抵抗素子を直列接続した二端子構造のチップ型
ＣＲ複合部品を実現できる。また、容量取得用電極を絶
縁体で覆って外界との絶縁化を図っているので、信頼性
を向上できる。また、セラミック体の側面に抵抗値測定
用の電極を形成する第１発明では、コンデンサ素子と抵
抗素子との直列接続でありながら、抵抗素子の抵抗値を
容易に測定できる。また、ディップ印刷法を使用する第
２発明では、一度に大量の処理が可能となり、コストの
低減を図ることができる。

【図面の簡単な説明】

【図１】第１の実施の形態のチップ型ＣＲ複合部品の斜
視図である。

【図２】第１の実施の形態のチップ型ＣＲ複合部品の上
面図，側面図及び下面図である。

【図３】第１の実施の形態のチップ型ＣＲ複合部品の変
形例の上面図である。

【図４】第２の実施の形態のチップ型ＣＲ複合部品の斜
視図である。

【図５】第２の実施の形態のチップ型ＣＲ複合部品の上
面図，側面図及び下面図である。

【図６】本発明のＣＲ複合部品と従来例との特性を示す
グラフである。

【図７】従来の高周波ノイズ除去手段の構成を示す模式
図である。

【図８】従来のＣＲ複合部品の一例の斜視図及び等価回
路図である。

【図９】従来のＣＲ複合部品の他の例の斜視図及び等価
回路図である。

【図１０】本発明のＣＲ複合部品の等価回路図である。

【符号の説明】

１ セラミック単板 ２ 第１の容量取得用電極 ３ 第２の容量取得用電極 ４ 抵抗値測定用電極 ５，６ 端部電極 ７ 絶縁体 11 セラミック単板 12 第１の容量取得用電極 13 第２の容量取得用電極 14 絶縁体 15 抵抗体 16，17 端部電極

Claims (8)

【特許請求の範囲】
1. 【請求項１】 容量成分と抵抗成分とを有するチップ型
   ＣＲ複合部品において、直方体状のセラミック体と、該
   セラミック体の第１の主面に設けた抵抗成分を有する第
   １の容量取得用電極と、前記第１の主面と対向する第２
   の主面に設けた導電体からなる第２の容量取得用電極
   と、前記第１及び第２の主面と実質的に垂直であって対
   向する前記セラミック体の各組二面で構成される二組の
   面のうちの一組の少なくとも一方の面の中央部近傍に設
   けられており、前記第１の容量取得用電極と電気的に接
   続される導電体からなる第１電極とを有することを特徴
   とするチップ型ＣＲ複合部品。
2. 【請求項２】 前記第１及び第２の主面に設けられてお
   り、前記第１及び第２の容量取得用電極を覆う絶縁体を
   更に有することを特徴とする請求項１記載のチップ型Ｃ
   Ｒ複合部品。
3. 【請求項３】 前記第１及び第２の主面並びに前記第１
   電極が設けられている面と実質的に垂直である前記セラ
   ミック体の面に設けられており、前記第１の容量取得用
   電極と電気的に接続される第２電極と、該第２電極が設
   けられている面と対向する前記セラミック体の面に設け
   られており、前記第２の容量取得用電極と電気的に接続
   される第３電極とを更に有することを特徴とする請求項
   １または２記載のチップ型ＣＲ複合部品。
4. 【請求項４】 前記第１電極が、抵抗値測定用の電極で
   あることを特徴とする請求項１〜３の何れかに記載のチ
   ップ型ＣＲ複合部品。
5. 【請求項５】 容量成分と抵抗成分とを有するチップ型
   ＣＲ複合部品において、直方体状のセラミック体と、該
   セラミック体の第１の主面に設けた導電体からなる第１
   の容量取得用電極と、前記第１の主面と対向する第２の
   主面に設けた導電体からなる第２の容量取得用電極と、
   前記第１及び第２の主面と実質的に垂直であって対向す
   る前記セラミック体の各組二面で構成される二組の面の
   うちの一組の少なくとも一方の面に設けられており、前
   記第１または第２の容量取得用電極と電気的に接続され
   る抵抗体とを有することを特徴とするチップ型ＣＲ複合
   部品。
6. 【請求項６】 前記第１及び第２の主面に設けられてお
   り、前記第１及び第２の容量取得用電極を覆う絶縁体を
   更に有することを特徴とする請求項５記載のチップ型Ｃ
   Ｒ複合部品。
7. 【請求項７】 前記抵抗体を覆う態様で前記セラミック
   体に設けられた第１電極と、前記第１または第２の容量
   取得用電極と電気的に接続するかまたは前記抵抗体を覆
   う態様で、前記セラミック体の前記第１電極と対向する
   側に設けられた第２電極とを更に有することを特徴とす
   る請求項５または６記載のチップ型ＣＲ複合部品。
8. 【請求項８】 請求項５〜７の何れかに記載のチップ型
   ＣＲ複合部品を製造する方法であって、ディップ印刷法
   により前記抵抗体を形成することを特徴とするチップ型
   ＣＲ複合部品の製造方法。