JPH038572B2 - - Google Patents

Info

Publication number
JPH038572B2
JPH038572B2 JP57110523A JP11052382A JPH038572B2 JP H038572 B2 JPH038572 B2 JP H038572B2 JP 57110523 A JP57110523 A JP 57110523A JP 11052382 A JP11052382 A JP 11052382A JP H038572 B2 JPH038572 B2 JP H038572B2
Authority
JP
Japan
Prior art keywords
oxide
layer
ceramic capacitor
dielectric
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57110523A
Other languages
English (en)
Other versions
JPS59914A (ja
Inventor
Ryo Kimura
Kazuyuki Nonaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP57110523A priority Critical patent/JPS59914A/ja
Publication of JPS59914A publication Critical patent/JPS59914A/ja
Publication of JPH038572B2 publication Critical patent/JPH038572B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

【発明の詳細な説明】
本発明は積層回路部品の製造方法に関し、高誘
電率を有した酸化チタン、チタン酸バリウム系コ
ンデンサーを用いた回路において集積度の高い電
気回路を構成しようとするものである。 一般に磁器コンデンサーは電子回路中に信頼
性、高性能を利用して多く用いられている。特に
最近実装技術の進歩が著しくチツプコンデンサー
やチツプ抵抗等リードレス部品が実用化され普及
してきた。特にチツプコンデンサーはセラミツク
製造技術であるグリーンシート工法の発達に伴い
積層コンデンサーとして高容量のコンデンサーが
得られるために、小型化され電子機器の小型・高
密度化に重要な役割を果している。小型、高容量
化の要望から一般に用いられる磁器コンデンサー
として誘電率の高い材料が用いられる。数多く用
いられる磁器コンデンサーを更に高密度実装を実
現するために複数個のコンデンサーを1つのチツ
プに構成すると実装密度が上るとともに接地端子
が内部電極で共通的に用いることができるため、
端子電極数は単機能チツプコンデンサーで構成す
るときより少なくて良い特長を有するようにな
る。更に次の段階として磁器コンデンサーの表面
を用いて機能回路を構成することが考えられる。
このときにコンデンサーが高誘電率であるために
電極間に分布容量が発生し、回路上問題があつ
た。この問題を解決する方法として誘電体素子の
必要な部分に再結晶性焼結型低温ガラス層よりな
る絶縁層を設け、この絶縁層上に抵抗を設ける方
法(特公昭43−18015号)、或いは誘電体素子上に
略全面的にこの誘電体素子と熱膨張が略等しい弱
誘電体の層を形成し、この弱誘電体層上に上記コ
ンデンサー自体に跨つてR,IC素子等の電気部
品を装着する方法(特公昭46−40129号)等の技
術が見られる。このことを第1図の概略図を用い
て説明する。第1図において1は誘電体層、2は
内部電極、3は配線電極、4は厚膜抵抗、5は半
導体素子、6は低誘電率層(ガラス)を示す。誘
電体層1上にガラス等の低誘電体層6を設けるこ
とによつて配線電極3、厚膜抵抗4、半導体素子
5が誘電体層1と直接に接触しない構成となつて
いる。この方法は平面回路のみ構成するときには
有効であるが、3次元的に構成する場合、例えば
誘電体層1の両面に回路実装するとき、或いは平
面回路を構成し誘電体層1の端部を通つてマザー
ボード(プリント基板)へ信号回路を構成すると
きが考えられる。何れの場合にも誘電体層1の端
部を配線経路に取る必要があり、このままでは分
布容量が発生する。そこでガラス等の低誘電率材
料を端部にも施こすことが考えられるが、通常塗
布、或いは印刷で行なう場合、誘電体層1のエツ
ジ部での処理が製造技術的に困難である。その理
由は誘電体素子の寸法ばらつきや焼結時の反りが
あるためである。エツジ部で配線電極3の下部に
必らず低誘電率層6が介在していなければいけな
いのであるが、端部4面にわたつて処理すること
は工数、歩留まりの点で問題がある。 本発明方法はこれらの問題点を解決するために
為されたもので、分布容量を電気回路として実用
できる領域まで下げ、3次元的に電気回路を構成
できるようにした積層回路部品を提供するもので
ある。この目的を達成するために本発明は酸化ア
ルミニウム、酸化ニツケル、酸化クロム、酸化
銅、酸化タングステン、酸化マグネシウムの内少
なくとも1種の酸化物を用いて積層型磁器コンデ
ンサーの表面にスパツタリング法によつて皮膜を
形成し、その後大気中或いは酸化雰囲気中にて熱
処理し、斯かる後磁器コンデンサー上に電気部品
を装着することを特徴とする。 以下本発明の一実施例について第2図、第3図
に基づき詳述する。図において11は誘電体層、
12は内部電極、13は配線電極、14は厚膜抵
抗、15は半導体素子、16はワイヤ、17は拡
散層を示す。 ところでこのような積層回路部品の製造方法に
ついて説明すると、内部電極12と強誘電体層1
1とを一層以上積層して少なくとも1個以上のコ
ンデンサーを有した積層型コンデンサーを構成す
る。通常その焼結は1000〜1400℃の温度で行なわ
れる。その後、この強誘電体基板の表面(チツプ
状のときでは六面)に一定厚みの強誘電体を構成
する以外の異種イオンを拡散させ、表層部のみ低
誘電率化しようとするもので、これが拡散層17
である。拡散層17の厚みを内部電極12層まで
至らないようにするためには、グリーンシートの
積層を行なうときに予じめ厚く積層すると良い。
これは焼結のときの反り、或いは基板としての強
度を十分に確保する点でも有効である。一例とし
て基板厚みは1mm前後が最適である。断面方向で
内部電極12が中心部に1/3の厚みで構成され、
上面に1/3、下面に1/3の電極層を持たない強誘電
体層(容量値に関与しない部分)を構成すること
が考えられる。この積層チツプ状強誘電体基板の
表面に一定厚みの元素を表面から拡散させる。そ
の元素としては熱拡散が起り易いことと低誘電率
化することに効果の大きいことが要求され、酸化
アルミニウム、酸化ニツケル、酸化クロム、酸化
銅、酸化タングステンの金属がこれらの要求に答
え得る特性を示すことが分つた。拡散させる方法
として上記金属酸化物を単独或いは複数で用い
て、スパツタリング法により内部電極を有して焼
結された積層誘電体に一定厚みに成膜する。斯か
る後に、このスパツタリングされた金属酸化物が
積層誘電体基板中へ拡散する温度で熱処理を行な
う。熱処理温度としては1000〜1300℃が最適であ
る。1000℃以下では拡散が十分に起らないし、
1300℃以上では誘電体層の特性が変化或いは劣化
する。熱処理するときの雰囲気としては大気中、
或いは酸化雰囲気中にて行なうことが好ましい。
このように本発明方法では金属酸化物皮膜の構
成、熱拡散という技術を用いることによつて表層
部に均一に(エツジ部にも)低誘電体層を構成で
きるために、分布容量を実用範囲内に下げて3次
元的に回路構成できる素子の製造が可能になつ
た。この基板を用いて、一方に導体、抵抗を厚
膜、薄膜で構成し、片面には半導体素子を装着し
て機能回路が得られ、他にCRモジユール、LCモ
ジユールとしても実現可能で用途は広いものがあ
る。 以下具体例について説明する。 具体例 1 誘電率4500の特性を有するチタン酸バリウムグ
リーンシート内部電極材としてのパラジウムを交
互に積層し、12×12mm、厚み1.2mmのチツプ状に
打ち抜く。このようにして積層した誘電体チツプ
を焼成温度1350℃、焼成時間2時間の焼成条件に
て焼結した。一体焼結された積層コンデンサーは
9×9mm、厚み0.9mmとなつた。内部電極層は厚
み方向に3等分した中央部に介在し、複数個のコ
ンデンサーを構成する電極パターンとなつてい
る。又、コンデンサー用内部電極の引出線は焼結
された積層体の周辺部に設けてある。このように
して得られた積層コンデンサーに第1表に示すと
ころの金属酸化物を用いてスパツタリング法によ
り皮膜を構成する。その後第1表に示す熱処理温
度、雰囲気で熱拡散を行なう。このようにして処
理された積層コンデンサーの拡散面にAg/Pd導
体ペーストを用いて電極幅0.5mm、長さ4mm、電
極間隔0.4mmの電極パターンを印刷し、850℃−10
分で焼付を行なう。このようにして拡散面上に構
成した電極間の容量をキシヤパシタンスブリツジ
を用いて測定した結果も第1表に示す。この結果
より拡散層が低誘電率化していることが分る。
又、拡散層の厚みはX線マイクロアナライザーに
て0.07〜0.13mmの範囲で起つていることを確認し
た。尚端子電極を設けている縁端部は30μm程度
研摩することによつて新しいパラジウム内部電極
引出端子が露出してくる。このように本発明方法
にて高誘電率の表層部に3次元的に均一な低誘電
層を構成でき、磁器コンデンサーを基板とした高
密度回路部品が得られた。
【表】 具体例 2 誘電率100の特性を有する酸化チタンを用いて
グリーンシートを作成し、内部電極として白金−
パラジウムを交互に積層し、11×11mm、厚み1.1
mmのチツプ状に切断する。このようにして切断さ
れた誘電体チツプを焼成温度1400℃、焼成時間2
時間の焼成条件にて焼結した。一体焼結された積
層コンデンサーは9×9mm、厚み0.9mmとなつた。
内部電極は厚み方向に3等分した中央部に介在
し、複数個のコンデンサーを構成している。又コ
ンデンサー用内部電極の引出は具体例1と同じで
ある。このようにして得られた酸化チタン積層コ
ンデンサーに第2表に示すところの金属酸化物を
用いてスパツタリング法により皮膜を構成する。
その後第2表に示す条件にて熱処理を行なつた。
このようにして処理された酸化チタン積層コンデ
ンサーの拡散面に具体例1で用いた電極パターン
を構成し、電極間容量を測定した。そのときの結
果を第2表に示す。又拡散層の確認はX線マイク
ロアナライザーによつて行ない、内部電極まで達
していないことを確認した。このように酸化チタ
ン積層コンデンサーの表層部の低誘電率化し、電
極、抵抗を厚膜構成し、半導体素子を実装できる
高密度回路部品が実現できた。
【表】 本発明は以上述べたように実施し得るものであ
り、酸化チタン、チタン酸バリウム系積層コンデ
ンサーの表層部をスパツタリング法を用いて成膜
した後、熱拡散によつて低誘電率化し、その上面
に電極、抵抗を構成し、半導体素子を実装できる
高密度回路部品が実現できた。
【図面の簡単な説明】
第1図は従来例を示す断面図、第2図は本発明
の一実施例を示す断面図、第3図は同平面図であ
る。 11……誘電体層、12……内部電極、13…
…配線電極、14……厚膜抵抗、15……半導体
素子、16……ワイヤ、17……拡散層。

Claims (1)

  1. 【特許請求の範囲】 1 酸化アルミニウム、酸化ニツケル、酸化クロ
    ム、酸化銅、酸化タングステン、酸化マグネシウ
    ムの内少なくとも1種の酸化物を用いて積層型磁
    器コンデンサーの表面にスパツタリング法によつ
    て皮膜を形成し、その後大気中或いは酸化雰囲気
    中にて熱処理し、斯かる後磁器コンデンサー上に
    電気部品を装着する積層回路部品の製造方法。 2 磁器コンデンサーを酸化チタン及びチタン酸
    バリウム系磁器コンデンサーとした特許請求の範
    囲第1項記載の積層回路部品の製造方法。 3 熱処理温度を1000〜1300℃とした特許請求の
    範囲第1項記載の積層回路部品の製造方法。
JP57110523A 1982-06-25 1982-06-25 積層回路部品の製造方法 Granted JPS59914A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57110523A JPS59914A (ja) 1982-06-25 1982-06-25 積層回路部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57110523A JPS59914A (ja) 1982-06-25 1982-06-25 積層回路部品の製造方法

Publications (2)

Publication Number Publication Date
JPS59914A JPS59914A (ja) 1984-01-06
JPH038572B2 true JPH038572B2 (ja) 1991-02-06

Family

ID=14537953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57110523A Granted JPS59914A (ja) 1982-06-25 1982-06-25 積層回路部品の製造方法

Country Status (1)

Country Link
JP (1) JPS59914A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6790309B1 (ja) * 2020-01-23 2020-11-25 三菱電機株式会社 データ処理装置、データ送信方法及びプログラム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6790309B1 (ja) * 2020-01-23 2020-11-25 三菱電機株式会社 データ処理装置、データ送信方法及びプログラム

Also Published As

Publication number Publication date
JPS59914A (ja) 1984-01-06

Similar Documents

Publication Publication Date Title
KR20220117822A (ko) 세라믹 전자 부품, 기판 배열체 및 세라믹 전자 부품의 제조 방법
JP2002015939A (ja) 積層型電子部品およびその製法
JPH09260206A (ja) 積層コンデンサ
JP2970334B2 (ja) チップ形3端子コンデンサ
JP2000340448A (ja) 積層セラミックコンデンサ
JPH10308584A (ja) セラミック多層基板およびその製造方法
JP3305605B2 (ja) 積層セラミックコンデンサ
JP2000106320A (ja) 積層セラミックコンデンサ
JPH1167586A (ja) チップ型ネットワーク電子部品
JP7536620B2 (ja) セラミック電子部品、実装基板およびセラミック電子部品の製造方法
JP2022166463A (ja) セラミック電子部品および実装基板
JPH038572B2 (ja)
JP3246166B2 (ja) 薄膜コンデンサ
JPH09260192A (ja) 積層コンデンサ
JP3248294B2 (ja) チップインダクタ及びその製造方法
JPH038571B2 (ja)
JPH038573B2 (ja)
JP3591814B2 (ja) 薄膜コンデンサおよび基板
JPH0315329B2 (ja)
JPH11195554A (ja) 積層型セラミック電子デバイス及びその製造方法
JP3600734B2 (ja) 薄膜コンデンサおよび基板
JPS6092697A (ja) 複合積層セラミツク部品
JPH1116778A (ja) コンデンサアレイ及びその製造方法
JPH09260194A (ja) 積層電子部品
JPH09260197A (ja) 積層電子部品