TWI517189B - 具立體電容之承載器結構 - Google Patents

具立體電容之承載器結構 Download PDF

Info

Publication number
TWI517189B
TWI517189B TW101124670A TW101124670A TWI517189B TW I517189 B TWI517189 B TW I517189B TW 101124670 A TW101124670 A TW 101124670A TW 101124670 A TW101124670 A TW 101124670A TW I517189 B TWI517189 B TW I517189B
Authority
TW
Taiwan
Prior art keywords
capacitor
section
channel
dimensional
thickness
Prior art date
Application number
TW101124670A
Other languages
English (en)
Other versions
TW201403643A (zh
Inventor
郭志明
何榮華
徐佑銘
Original Assignee
頎邦科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 頎邦科技股份有限公司 filed Critical 頎邦科技股份有限公司
Priority to TW101124670A priority Critical patent/TWI517189B/zh
Priority to US13/644,709 priority patent/US8772644B2/en
Publication of TW201403643A publication Critical patent/TW201403643A/zh
Application granted granted Critical
Publication of TWI517189B publication Critical patent/TWI517189B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/01—Form of self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors

Description

具立體電容之承載器結構
　　本發明係有關於一種承載器結構，特別係有關於一種具立體電容之承載器結構。
　　習知電容係先獨立製作成一單體封裝元件，再利用SMT(表面黏着技術)焊在PCB基板上，或者以Flip-chip倒裝技術(例如COF)在軟板上內部線路與晶片連結，然隨著積體電路製程技術的進步，各類電子元件均朝向高集積度、高速率運作及微小化發展，因此習知電容之製作及設置方式所需之製程及空間已不符需求。
　　本發明之主要目的係在於提供一種具立體電容之承載器結構，其包含一基板以及至少一立體電容，該基板係具有一表面及至少一線路層，該線路層係形成於該表面，且該線路層係具有至少一第一接點及至少一第二接點，該立體電容係與該基板之該線路層一體成型且該立體電容及該線路層係為相同材質，該立體電容係具有一第一電容部及一與該第一電容部極性相反之第二電容部，該第一電容部係具有一第一端、一第二端、至少一第一區段、至少一連接該第一區段之第二區段及至少一位於該第一區段及該第二區段之間的第一通道，該第二電容部係形成於該第一通道，且該第二電容部係具有一第三端、一第四端、至少一第三區段、至少一連接該第三區段之第四區段及至少一位於該第三區段及該第四區段之間的第二通道，該第二通道係連通該第一通道，該第一電容部係位於該第二通道且該第一端係對應於該第三端，該第一端係連接該第一接點，該第三端係連接該第二接點，該第一區段及該第三區段之間係具有一第一間距，該第三區段及該第二區段之間係具有一第二間距，該第四區段及該第二區段之間係具有一第三間距。由於該立體電容係與該線路層一體成型，因此該具立體電容之承載器結構係具有更輕更薄之特徵，且不需額外將電容銲接於承載器，具有簡化製程之功效。
　　請參閱第1圖，其係本發明之第一實施例，一種具立體電容之承載器結構100係包含一基板110以及至少一立體電容120，該基板110係具有一表面111及至少一線路層112，該線路層112係形成於該表面111，且該線路層112係具有至少一第一接點112a及至少一第二接點112b，在本實施例中，該線路層112之材質係為銅，該立體電容120係與該基板110之該線路層112一體成型且該立體電容120及該線路層112係為相同材質，該立體電容120係具有一第一電容部121及一與該第一電容部121極性相反之第二電容部122，且該立體電容120係為螺旋狀，在本實施例中，該線路層112係具有一第一厚度T1，該第一電容部121係具有一第二厚度T2，該第二電容部122係具有一第三厚度T3，該第二厚度T2及該第三厚度T3係不小於該第一厚度T1，當製程為一道光阻製程時，該第二厚度T2及該第三厚度T3係等於該第一厚度T1，當製程為二道光阻製程時，該第二厚度T2及該第三厚度T3係大於該第一厚度T1，在本實施例中，該第二厚度T2及該第三厚度T3係大於該第一厚度T1，較佳地，該第二厚度T2及該第三厚度T3係為相同，請再參閱第1圖，該第一電容部121係具有一第一端121a、一第二端121b、至少一第一區段121c、至少一連接該第一區段121c之第二區段121d及至少一位於該第一區段121c及該第二區段121d之間的第一通道P1，在本實施例中，該第一端121a係位於該第一區段121c，該第二端121b係位於該第二區段121d，該第二電容部122係形成於該第一通道P1，且該第二電容部122係具有一第三端122a、一第四端122b、至少一第三區段122c、至少一連接該第三區段122c之第四區段122d及至少一位於該第三區段122c及該第四區段122d之間的第二通道P2，該第二通道P2係連通該第一通道P1，該第三端122a係位於該第三區段122c，該第四端122b係位於該第四區段122d，該第一電容部121係位於該第二通道P2且該第一端121a係對應於該第三端122a，該第二端121b係對應於該第四端122b，該第一端121a係連接該第一接點112a，該第三端122a係連接該第二接點112b，該第一區段121c及該第三區段122c之間係具有一第一間距D1，該第三區段122c及該第二區段121d之間係具有一第二間距D2，該第一間距D1係等於該第二間距D2，該第四區段122d及該第二區段121d之間係具有一第三間距D3且該第三間距D3係等於該第一間距D1，亦即該第一間距D1、該第二間距D2及該第三間距D3係為相等。由於該立體電容120係由二極性相反的金屬之間夾有空氣而成，因此該立體電容120係可稱為空氣電容，除了濾波功能之外，也具有儲存電能之功效，且該立體電容120係與該線路層112一體成型，因此該具立體電容之承載器結構100係具有更輕更薄之特徵，且不需額外將電容銲接於承載器，具有簡化製程之功效。
　　請參閱第2圖，其為本發明之第二實施例，一種具立體電容之承載器結構100係包含一基板110、至少一立體電容120以及一絕緣層130，該基板110係具有一表面111及至少一線路層112，且該線路層112係具有至少一第一接點112a及至少一第二接點112b，該立體電容120係與該基板110之該線路層112一體成型且該立體電容120及該線路層112係為相同材質，該立體電容120係具有一第一電容部121及一與該第一電容部121極性相反之第二電容部122，且該立體電容120係為螺旋狀，該第一電容部121係具有一第一端121a、一第二端121b、至少一第一區段121c、至少一第二區段121d及至少一第一通道P1，該第二電容部122係形成於該第一通道P1，且該第二電容部122係具有一第三端122a、一第四端122b、至少一第三區段122c、至少一第四區段122d及至少一第二通道P2，該第二通道P2係連通該第一通道P1，在本實施例中，第二實施例與第一實施例不同處在於該具立體電容之承載器結構100係另包含有該絕緣層130，該絕緣層130係形成於該第一通道P1及該第二通道P2以取代空氣，且該絕緣層130係為螺旋形，該絕緣層130之材質係可選自於聚亞醯胺（Polyimide, PI）、苯並環丁烯（Benzocyclobutene, BCB）、ink、封膠體（molding compound）或底部填充膠（underfill）。由於該立體電容120與該線路層112係藉由半導體製程中重分佈線路層之技術一體成型，不同材質的絕緣層之介電常數亦不相同，因此可依據所需之電容值選擇該絕緣層130之材質。
　　請參閱第3圖，其為本發明之第三實施例，一種具立體電容之承載器結構200係包含一基板210以及至少一立體電容220，該基板210係具有一表面211及至少一線路層212，該線路層212係形成於該表面211，在本實施例中，該線路層212之材質係為銅，且該線路層212係具有至少一第一接點212a及至少一第二接點212b，該立體電容220係與該基板210之該線路層212一體成型且該立體電容220及該線路層212係為相同材質，該立體電容220係具有一第一電容部221及一與該第一電容部221極性相反之第二電容部222，在本實施例中，該線路層212係具有一第一厚度T1，該第一電容部221係具有一第二厚度T2，該第二電容部222係具有一第三厚度T3，該第二厚度T2及該第三厚度T3係不小於該第一厚度T1，且該第二厚度T2及該第三厚度T3係為相同，該第一電容部221係具有一第一端221a、一第二端221b、至少一第一區段221c、至少一連接該第一區段221c之第二區段221d及至少一位於該第一區段221c及該第二區段221d之間的第一通道P1，在本實施例中，該第一端221a係位於該第一區段221c，該第二電容部222係形成於該第一通道P1，且該第二電容部222係具有一第三端222a、一第四端222b、至少一第三區段222c、至少一連接該第三區段222c之第四區段222d及至少一位於該第三區段222c及該第四區段222d之間的第二通道P2，該第二通道P2係連通該第一通道P1，該第三端222a係位於該第三區段222c，該第一電容部221係位於該第二通道P2且該第一端221a係對應於該第三端222a，該第二端221b係對應於該第四端222b，該第一端221a係連接該第一接點212a，該第三端222a係連接該第二接點212b，該第一區段221c及該第三區段222c之間係具有一第一間距D1，該第三區段222c及該第二區段221d之間係具有一第二間距D2，該第一間距D1係等於該第二間距D2，該第四區段222d及該第二區段221d之間係具有一第三間距D3，該第一區段221c及該第四區段222d之間係具有一第四間距D4，該第三間距D3係等於該第四間距D4，且該第三間距D3係等於該第一間距D1，亦即該第一間距D1、該第二間距D2、該第三間距D3及該第四間距D4係為相等。在本實施例中，第三實施例與第一實施例不同處在於該立體電容220係為梳狀。
　　請參閱第4圖，其為本發明之第四實施例，一種具立體電容之承載器結構200係包含一基板210、至少一立體電容220以及一絕緣層230，該基板210係具有一表面211及至少一線路層212，該線路層212係具有至少一第一接點212a及至少一第二接點212b，該立體電容220係與該基板210之該線路層212一體成型且該立體電容220及該線路層212係為相同材質，該立體電容220係具有一第一電容部221及一與該第一電容部221極性相反之第二電容部222，在本實施例中，該立體電容220係為梳狀，該第一電容部221係具有一第一端221a、一第二端221b、至少一第一區段221c、至少一第二區段221d及至少一第一通道P1，在本實施例中，該第二電容部222係形成於該第一通道P1，且該第二電容部222係具有一第三端222a、一第四端222b、至少一第三區段222c、至少一第四區段222d及至少一第二通道P2，該第二通道P2係連通該第一通道P1，該第一電容部221係位於該第二通道P2且該第一端221a係對應於該第三端222a，該第二端221b係對應於該第四端222b，該第一端221a係連接該第一接點212a，該第三端222a係連接該第二接點212b，第四實施例與第三實施例不同處在於該具立體電容之承載器結構200係另包含有該絕緣層230，該絕緣層230係形成於該第一通道P1及該第二通道P2，且該絕緣層230係為S形，該絕緣層230之材質係可選自於聚亞醯胺（Polyimide, PI）、苯並環丁烯（Benzocyclobutene, BCB）、ink、封膠體（molding compound）或底部填充膠（underfill）。
　　請再參閱第1、2、3及4圖，由於該具立體電容之承載器結構100、200中該立體電容120、220係與該線路層112、212藉由重分佈線路層之技術一體成型，且該立體電容120、220係由二極性相反的金屬之間夾有空氣而成，因此減少SMT被動元件生產線與封裝之成本，且不需擔心寄生電容大幅增加及點缺陷而造成漏電之問題，可大幅提高良率及減少量測成本。
　　本發明之保護範圍當視後附之申請專利範圍所界定者為準，任何熟知此項技藝者，在不脫離本發明之精神和範圍內所作之任何變化與修改，均屬於本發明之保護範圍。
100．．．具立體電容之承載器結構
110．．．基板
111．．．表面
112．．．線路層
112a．．．第一接點
112b．．．第二接點
120．．．立體電容
121．．．第一電容部
121a．．．第一端
121b．．．第二端
121c．．．第一區段
121d．．．第二區段
122．．．第二電容部
122a．．．第三端
122b．．．第四端
122c．．．第三區段
122d．．．第四區段
130．．．絕緣層
200．．．具立體電容之承載器結構
210．．．基板
211．．．表面
212．．．線路層
212a．．．第一接點
212b．．．第二接點
220．．．立體電容
221．．．第一電容部
221a．．．第一端
221b．．．第二端
221c．．．第一區段
221d．．．第二區段
222．．．第二電容部
222a．．．第三端
222b．．．第四端
222c．．．第三區段
222d．．．第四區段
230．．．絕緣層
D1．．．第一間距
D2．．．第二間距
D3．．．第三間距
D4．．．第四間距
P1．．．第一通道
P2．．．第二通道
T1．．．第一厚度
T2．．．第二厚度
T3．．．第三厚度
第1圖：依據本發明之第一實施例，一種具立體電容之承載器結構之立體圖。
第2圖：依據本發明之第二實施例，另一種具立體電容之承載器結構之立體圖。
第3圖：依據本發明之第三實施例，另一種具立體電容之承載器結構之立體圖。
第4圖：依據本發明之第四實施例，另一種具立體電容之承載器結構之立體圖。
100．．．具立體電容之承載器結構
110．．．基板
111．．．表面
112．．．線路層
112a．．．第一接點
112b．．．第二接點
120．．．立體電容
121．．．第一電容部
121a．．．第一端
121b．．．第二端
121c．．．第一區段
121d．．．第二區段
122．．．第二電容部
122a．．．第三端
122b．．．第四端
122c．．．第三區段
122d．．．第四區段
D1．．．第一間距
D2．．．第二間距
D3．．．第三間距
P1．．．第一通道
P2．．．第二通道
T1．．．第一厚度
T2．．．第二厚度
T3．．．第三厚度

Claims (11)

  1. 一種具立體電容之承載器結構，其至少包含：一基板，其係具有一表面及至少一線路層，該線路層係形成於該表面，且該線路層係具有至少一第一接點及至少一第二接點；以及至少一立體電容，其係與該基板之該線路層一體成型且該立體電容及該線路層係為相同材質，其中該立體電容是以多道光阻製程堆疊而成，該立體電容係具有一第一電容部及一與該第一電容部極性相反之第二電容部，該第一電容部係具有一第一端、一第二端、至少一第一區段、至少一連接該第一區段之第二區段及至少一位於該第一區段及該第二區段之間的第一通道，該第二電容部係形成於該第一通道，且該第二電容部係具有一第三端、一第四端、至少一第三區段、至少一連接該第三區段之第四區段及至少一位於該第三區段及該第四區段之間的第二通道，該第二通道係連通該第一通道，該第一電容部係位於該第二通道且該第一端係對應於該第三端，該第一端係連接該第一接點且該第一端與該第一接點係為一體，該第三端係連接該第二接點且該第三端與該第二接點係為一體，該第一區段及該第三區段之間係具有一第一間距，該第三區段及該第二區段之間係具有一第二間距，該第四區段及該第二區段之間係具有一第三間距，該線路層具有一第一厚度，該第一電容部係具有一第二厚度，該第二電容部係具有一第三厚度，該第二厚度及該第三厚度不小於該第一厚度。
  2. 如申請專利範圍第1項所述之具立體電容之承載器結構， 其中該第一間距係等於該第二間距。
  3. 如申請專利範圍第1項所述之具立體電容之承載器結構，其另包含有一絕緣層，該絕緣層係形成於該第一通道及該第二通道，且該絕緣層係為螺旋形。
  4. 如申請專利範圍第1項所述之具立體電容之承載器結構，其另包含有一絕緣層，該絕緣層係形成於該第一通道及該第二通道，且該絕緣層係為S形。
  5. 如申請專利範圍第1項所述之具立體電容之承載器結構，其中該立體電容係為梳狀。
  6. 如申請專利範圍第1項所述之具立體電容之承載器結構，其中該立體電容係為螺旋狀。
  7. 如申請專利範圍第1項所述之具立體電容之承載器結構，其中該第二厚度及該第三厚度係為相同。
  8. 如申請專利範圍第1項所述之具立體電容之承載器結構，其中該第一區段及該第四區段之間係具有一第四間距，且該第三間距係等於該第四間距。
  9. 如申請專利範圍第1項所述之具立體電容之承載器結構，其中該第三間距係等於該第一間距。
  10. 如申請專利範圍第1項所述之具立體電容之承載器結構，其中該線路層之材質係為銅。
  11. 如申請專利範圍第3或4項所述之具立體電容之承載器結構，其中該絕緣層之材質係可選自於聚亞醯胺(Polyimide,PI)、苯並環丁烯(Benzocyclobutene,BCB)、ink、封膠體(molding compound)或底部填充膠(underfill)。
TW101124670A 2012-07-09 2012-07-09 具立體電容之承載器結構 TWI517189B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101124670A TWI517189B (zh) 2012-07-09 2012-07-09 具立體電容之承載器結構
US13/644,709 US8772644B2 (en) 2012-07-09 2012-10-04 Carrier with three-dimensional capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101124670A TWI517189B (zh) 2012-07-09 2012-07-09 具立體電容之承載器結構

Publications (2)

Publication Number Publication Date
TW201403643A TW201403643A (zh) 2014-01-16
TWI517189B true TWI517189B (zh) 2016-01-11

Family

ID=49877644

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101124670A TWI517189B (zh) 2012-07-09 2012-07-09 具立體電容之承載器結構

Country Status (2)

Country Link
US (1) US8772644B2 (zh)
TW (1) TWI517189B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6141159B2 (ja) * 2013-09-24 2017-06-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN107579083A (zh) * 2017-09-30 2018-01-12 京东方科技集团股份有限公司 阵列基板及制备方法和显示装置
US11411073B2 (en) * 2020-02-26 2022-08-09 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method for manufacturing the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101232776B (zh) * 1999-09-02 2011-04-20 揖斐电株式会社 印刷布线板
WO2011074283A1 (ja) * 2009-12-15 2011-06-23 日本特殊陶業株式会社 キャパシタ内蔵配線基板及び部品内蔵配線基板
US8492658B2 (en) * 2010-11-16 2013-07-23 International Business Machines Corporation Laminate capacitor stack inside a printed circuit board for electromagnetic compatibility capacitance

Also Published As

Publication number Publication date
TW201403643A (zh) 2014-01-16
US8772644B2 (en) 2014-07-08
US20140008111A1 (en) 2014-01-09

Similar Documents

Publication Publication Date Title
US10068889B2 (en) System in package
US20140239490A1 (en) Packaging substrate and fabrication method thereof
KR100869832B1 (ko) 반도체칩 패키지 및 이를 이용한 인쇄회로기판
US20140182895A1 (en) Multilayered substrate and method of manufacturing the same
EP1887622A3 (en) Capacitor built-in substrate and method of manufacturing the same and electronic component device
JP6280244B2 (ja) 構成可能／制御可能等価直列抵抗を有する埋込みパッケージ基板キャパシタ
KR20150052152A (ko) 집적 수동 소자를 갖는 회로 보드
US20170142838A1 (en) Laminated thin film capacitor
US9324491B2 (en) Inductor device and electronic apparatus
TWI517189B (zh) 具立體電容之承載器結構
TW201625100A (zh) 封裝裝置及其製作方法
JPWO2015174202A1 (ja) 樹脂封止型モジュール
US8022513B2 (en) Packaging substrate structure with electronic components embedded in a cavity of a metal block and method for fabricating the same
US8436463B2 (en) Packaging substrate structure with electronic component embedded therein and method for manufacture of the same
KR101383137B1 (ko) 부품 내장 기판
US20130258623A1 (en) Package structure having embedded electronic element and fabrication method thereof
EP2575417B1 (en) Printed circuit board assembly
KR101259844B1 (ko) 리드 크랙이 강화된 전자소자용 탭 테이프 및 그의 제조 방법
US9147513B2 (en) Series inductor array implemented as a single winding and filter including the same
JP6693707B2 (ja) 基板集積インターコネクト
US9082723B2 (en) Semiconductor package and fabrication method thereof
US9805996B2 (en) Substrate structure and manufacturing method thereof
CN106341945B (zh) 一种柔性线路板及其制作方法
US20160021755A1 (en) Chip embedded substrate and method of manufacturing the same
US9620445B1 (en) Chip package structure and method of manufacturing the same